JPH1013002A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JPH1013002A
JPH1013002A JP15955096A JP15955096A JPH1013002A JP H1013002 A JPH1013002 A JP H1013002A JP 15955096 A JP15955096 A JP 15955096A JP 15955096 A JP15955096 A JP 15955096A JP H1013002 A JPH1013002 A JP H1013002A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
liquid crystal
adhesive sheet
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15955096A
Other languages
English (en)
Inventor
Hideki Niimi
秀樹 新見
Junichi Okamoto
準市 岡元
Takeshi Ishigame
剛 石亀
Kazunari Tanaka
一成 田中
Takashi Goto
任 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15955096A priority Critical patent/JPH1013002A/ja
Publication of JPH1013002A publication Critical patent/JPH1013002A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体素子と表示パネル基板またはプリント
基板等とを接続する際に、隣接する電極間が狭い場合の
接続を可能とし、信頼性の高い、高歩留まりの実装方法
を提供する。 【解決手段】 基板７に形成されている電極３と半導体
素子１に形成されている突起電極２とを電気的に接続し
て基板７上に半導体素子１を実装する半導体素子１の実
装方法において、基板７の電極３形成面上には、熱硬化
性樹脂を用いて構成され内部に導電性粒子４を分散させ
た接着剤シート５を接着し、半導体素子１の突起電極２
形成面上には非導電性の樹脂ペースト６を塗布し、電極
３と突起電極２との位置合わせを行った後に熱加圧し、
導電性粒子４を介して電極３と突起電極２とを電気的に
接続して基板７上に半導体素子１を実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子と表示
パネル基板またはプリント基板等とを接続する際の実装
方法に関するものである。
【０００２】
【従来の技術】一般に、表示パネル基板またはプリント
基板と半導体素子とを接続する際の実装方法には多種多
用の形態がある。その中で、例えば液晶表示装置におけ
る液晶駆動用ＬＳＩの実装方法としては、ＴＡＢ（Tape
Automated Bonding）工法、ＣＯＧ（Chip On Glass）
工法等が知られている。
【０００３】ＴＡＢ工法においては、液晶駆動用ＬＳＩ
と液晶表示パネル基板とはフィルムキャリアを介して接
続されるために、ＩＬＢ（Inner Lead Bonding）、ＯＬ
Ｂ（Outer Lead Bonding）という２ケ所の接続が必要と
なり、製品外形も大きくなる。また、フィルムキャリア
を用いるためにコスト高となる。
【０００４】一方、ＣＯＧ工法においては、異方導電性
接着剤シートを用いる方法が一般的である。この方法は
図５に示すように、液晶駆動用ＬＳＩ１の突起電極２と
液晶表示パネル基板７のＩＴＯ電極３とを、熱硬化性樹
脂から成る接着剤中に導電性粒子４を分散させた異方導
電性接着剤シート１２を介して接続するものである。こ
の方法によれば、電極ピッチが７０μｍ程度までならば
良好に接続することが可能であるが、それ以下の挟いピ
ッチになると隣接する電極間に導電性粒子４が連なり短
絡を起こすことがある。そこでこの方法においては、図
６に示すように導電性粒子４（例えば樹脂ボール１５を
Ａｕメッキ１６でコーティングしたもの）そのものに樹
脂コート１７を施して短絡を防止している。しかしなが
ら、このように樹脂コート１７を施すと接続抵抗値が高
くなり、さらに樹脂コート処理を行う分、コスト高とな
ってしまう。
【０００５】また他の実装方法としては、図７に示すよ
うに、導電性粒子４を含む層（以下「導電粒子層」とい
う。）１３と、導電性粒子４を含まない樹脂のみの層
（以下「樹脂層」という。）１４との二層構造を有する
異方導電性接着剤シート１８を用いる方法がある。これ
は、異方導電性接着剤シート１８の樹脂層１４面を半導
体素子（液晶駆動用ＬＳＩ１）の突起電極２側に向ける
状態で、つまり導電粒子層１３面を液晶表示パネル基板
７に貼り付けた状態で、半導体素子（液晶駆動用ＬＳＩ
１）の位置合わせを行い熱圧着することにより接続して
実装する方法である。この方法によれば、突起電極２間
に樹脂層１４の樹脂が流れ込み充填されたような状態と
なるので、突起電極２間における導電粒子４の連なりを
防止することが可能となり短絡を防ぐことができる。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の実装方法においては、同一基板上に異なる種類のＬＳ
Ｉ等を実装する際、それらの突起電極の高さがそれぞれ
異なる場合には、その突起電極の高さに合わせてその都
度異方導電性接着剤シート１２，１８の厚みを変更する
必要がある。また、導電粒子層１３と樹脂層１４との二
層構造となっている異方導電性接着剤シート１８は、こ
のシートの製造プロセスに長時間を要し、コスト高とな
り、歩留りも悪い。
【０００７】本発明は、このような課題を解決するため
になされたもので、半導体素子と表示パネル基板または
プリント基板等とを接続する際に、電極間が狭い場合の
接続を可能とし、信頼性の高い、高歩留まりの実装方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明は、基板に形成されている電極と半導体素子に
形成されている突起電極とを電気的に接続して前記基板
上に前記半導体素子を実装する半導体素子の実装方法に
おいて、前記基板の電極形成面上に導電性粒子を有する
接着剤シートを接着し、前記半導体素子の突起電極形成
面上に非導電性の樹脂ペーストを塗布し、前記導電性粒
子を介して前記電極と前記突起電極とを電気的に接続す
ることを特徴とする。
【０００９】このような実装方法とすることにより、前
記接着剤シートの製造が簡素化される。また、前記突起
電極間には非導電性の前記樹脂ペーストが充填されるこ
ととなるので、前記突起電極間において前記導電性粒子
の連なりによる短絡を防止することができる。さらに、
前記突起電極の高さの変化に対しては、前記接着剤シー
トの厚さはそのままで前記樹脂ペーストの塗布量（前記
突起電極を覆い被さるように塗布する。）により対処す
ることが可能となるので工程の簡素化を図ることができ
る。したがって、これらのことから低コスト化を図るこ
ともできる。
【００１０】また、前記接着剤シートおよび前記樹脂ペ
ーストが熱硬化性樹脂を用いて構成されていることが好
ましく、前記基板上に前記半導体素子を実装する際には
熱加圧を行うことが好ましい。ここで熱加圧とは、前記
接着剤シートおよび前記樹脂ペーストを所定の温度と
し、前記電極と前記突起電極とが接触する方向に所定の
圧力を加えることである。こうすることにより、前記接
着剤シート中に含まれた前記導電性粒子が圧縮されるの
で、前記電極と前記突起電極とが電気的に安定して接続
され、また前記接着剤シートおよび前記樹脂ペーストの
硬化によって、前記電極と前記突起電極との接続が確実
に保持される。
【００１１】また、前記接着剤シート中に前記導電性粒
子をほぼ均一に分散させていることが好ましく、さら
に、前記接着剤シートの厚みを前記導電性粒子の大きさ
に基づいて定めることが好ましい。このようにして構成
される接着剤シートを用いることにより、前記導電性粒
子の重なり合いを防ぎ、前記導電性粒子の連なりによる
短絡を防止することができる。したがって、電極間が狭
い場合においても短絡のない安定した接続を提供するこ
とが可能となり、高歩留りで高い信頼性を確保すること
ができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の実施形態に係る
半導体素子の実装方法を示したものである。この図１に
示すように、本実施形態に係る実装方法は、電極（以下
「ＩＴＯ電極」という。）３をその表面に形成した基板
（以下「液晶表示パネル基板」という。）７上に導電性
粒子４を有する接着剤シート（以下「異方導電性接着剤
シート」という。）５を接着し、突起電極２をその表面
に形成した半導体素子（以下「液晶駆動用ＬＳＩ」とい
う。）１上に樹脂ペースト６を塗布し、この状態で液晶
表示パネル基板７のＩＴＯ電極３に液晶駆動用ＬＳＩ１
の突起電極２を導電性粒子４を介して接続し実装するも
のである。実際に実装している状態を図２に示す。ここ
で液晶駆動用ＬＳＩ１は、液晶表示駆動を行う機能を有
している。
【００１３】図３は、図２における液晶駆動用ＬＳＩ１
と液晶表示パネル基板７との接続部の拡大図を示したも
のである。この図３に示すように、液晶駆動用ＬＳＩ１
に形成されたＡｌを用いて形成された電極パッド８の表
面には、バリアメタルを介してＡｕを用いて突起電極２
が形成されている。この突起電極２は１５〜２０μｍ程
度の高さとし、ＴＡＢ工法に使用する突起電極と同一仕
様であっても問題はない。
【００１４】液晶表示パネル基板７は、透光性を有する
ガラス基板を用いて構成されており、液晶駆動用ＬＳＩ
１等を実装する面には、液晶駆動用ＬＳＩ１等の配線パ
ターンに対応するＩＴＯ電極３が形成されている。ＩＴ
Ｏ電極３の厚みは、通常２００〜３００ｎｍ程度であ
る。
【００１５】本実施形態においては、以上のように構成
された液晶表示パネル基板７と液晶駆動用ＬＳＩ１と
を、異方導電性接着剤シート５と樹脂ペースト６とを利
用して接続し実装する。
【００１６】液晶表示パネル基板７のＩＴＯ電極３を有
する面には、異方導電性接着剤シート５を接着させる。
このときは仮止め状態とし、圧着温度を１００〜１５０
℃程度とする。この異方導電性接着剤シート５は、熱硬
化性樹脂を用いて構成されており、その内部には導電性
粒子４を分散させて配置させている。導電性粒子４の直
径は、突起電極２の大きさや高さ等のばらつきを考慮し
て４〜６μｍ程度とする。また、接続抵抗を考慮して、
導電性粒子４の表面にはＡｕメッキ等を施すことも好ま
しい。さらに、一つの突起電極２に対して２〜３個以上
の導電性粒子４を配置することによって、安定した接続
抵抗（０．５Ω以下）を実現することができる。また、
異方導電性接着剤シート５の厚みは、導電性粒子４をカ
バーできるようにその直径に合わせて６〜１０μｍ程度
とする。それ以下であれば異方導電性接着剤シート５の
作製が困難であり、またそれ以上であれば異方導電性接
着剤シート５の内部において導電性粒子４が重なり合う
可能性が増すために、電極間の短絡の問題が生ずる。
【００１７】液晶駆動用ＬＳＩ１の突起電極２を有する
面には、樹脂ペースト６を塗布する。この樹脂ペースト
６は、熱硬化性樹脂を用いて構成されている。次に、液
晶駆動用ＬＳＩ１の突起電極２と液晶表示パネル基板７
のＩＴＯ電極３とを対面させた状態で、液晶駆動用ＬＳ
Ｉ１と液晶表示パネル基板７との位置合わせを行い重ね
る。そして、液晶駆動用ＬＳＩ１と液晶表示パネル基板
７とを熱加圧して、異方導電性接着剤シート５および樹
脂ペースト６を硬化させることにより、異方導電性接着
剤シート５中に分散させている導電性粒子４を介して突
起電極２とＩＴＯ電極３とを電気的に接続する。熱加圧
条件としては、温度を１７０〜２１０℃、突起電極２あ
たりの圧力加重を１５００〜２０００kg/cm2、熱加圧を
加える時間を２０秒程度とした。図３に示すように、熱
加圧を行うことにより、弾性を有する導電性粒子４が圧
縮され、突起電極２とＩＴＯ電極３とが電気的に安定し
て接続される。
【００１８】図４は、液晶駆動用ＬＳＩ１を液晶表示パ
ネル基板７上に実装した液晶表示装置の全体の断面図を
示したものである。以上のような本実施形態に係る実装
方法によれば、液晶駆動用ＬＳＩ１と液晶表示パネル基
板７とを熱加圧することによって、突起電極２とＩＴＯ
電極３とが圧縮された導電性粒子４を介して電気的に安
定して接続される。また、導電粒子５および樹脂シート
６の硬化収縮力によって、突起電極２とＩＴＯ電極３と
の接続状態が確実に保持される。
【００１９】さらに、本実施形態においては、異方導電
性接着剤シート５の厚みを導電性粒子４の直径に対応さ
せて、導電性粒子４が重なり合わない程度の厚さとした
ので、電極間のピッチが狭くても短絡する可能性が少な
く、狭ピッチ接続への対応が可能となる。また、同一の
基板上に複数の半導体素子等を実装する際に、その半導
体素子等の有する突起電極の高さがそれぞれ異なる場合
であっても、本発明に係る実装方法によれば、基板上
（本実施形態においては「液晶表示パネル基板７上」）
に接着する異方導電性接着剤シート５としては厚さ一定
である同一のシートを用い、半導体素子等の突起電極を
有する面に、樹脂ペースト６を突起電極が覆い被さるよ
うに塗布することにより、異なる突起電極の高さに容易
に対応することができる。つまり、異方導電性接着剤シ
ート５は特に変更の必要もなく、樹脂ペースト６の厚さ
のみを変更すればよいので、工程の簡素化が可能とな
り、低コスト化を図ることができる。
【００２０】また、本実施形態においては、液晶表示装
置における液晶表示パネル基板７上に液晶駆動用ＬＳＩ
１を実装する場合について説明したが、本発明はこれに
限定されるものではなく、半導体素子とプリント基板等
との接続を行う場合等にも適用することが可能である。
【００２１】
【発明の効果】以上のように本発明によれば、異方導電
性接着剤シートと樹脂ペーストとをそれぞれ分離して実
装を行う方法としたことにより、突起電極の高さの変更
に対して容易に対応することが可能となり、また異方導
電性接着剤シートの製造プロセスが簡略化され、低コス
ト化を実現することができる。さらに、電極間の短絡を
防止でき、電極間が狭い場合の実装においても信頼性が
高く、かつ高歩留りの実装を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示パネル基板上
に液晶駆動用ＬＳＩを実装する際の実装方法を示す断面
図
【図２】図１の実装方法によって液晶表示パネル基板上
に液晶駆動用ＬＳＩを実装した状態を示す断面図
【図３】図２の接合部分の拡大断面図
【図４】本発明の実施形態に係る液晶表示パネル基板上
に液晶駆動用ＬＳＩを実装した液晶表示装置の全体の断
面図
【図５】従来技術に係る液晶表示パネル基板上に液晶駆
動用ＬＳＩを実装する際の実装方法を示す断面図
【図６】図５の従来技術において用いる樹脂コートを施
した導電性粒子の断面図
【図７】他の従来技術に係る液晶表示パネル基板上に液
晶駆動用ＬＳＩを実装する際の実装方法を示す断面図
【符号の説明】
１ 半導体素子（液晶駆動用ＬＳＩ） ２ 突起電極 ３ 電極（ＩＴＯ電極） ４ 導電性粒子 ５ 接着剤シート（異方導電性接着剤シート） ６ 樹脂ペースト ７ 基板（液晶表示パネル基板）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 一成 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 後藤 任 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板に形成されている電極と半導体素子
    に形成されている突起電極とを電気的に接続して前記基
    板上に前記半導体素子を実装する半導体素子の実装方法
    において、前記基板の電極形成面上に導電性粒子を有す
    る接着剤シートを接着し、前記半導体素子の突起電極形
    成面上に非導電性の樹脂ペーストを塗布し、前記導電性
    粒子を介して前記電極と前記突起電極とを電気的に接続
    することを特徴とする半導体素子の実装方法。
  2. 【請求項２】 前記接着剤シートが熱硬化性樹脂を用い
    て構成されている請求項１記載の半導体素子の実装方
    法。
  3. 【請求項３】 前記樹脂ペーストが熱硬化性樹脂を用い
    て構成されている請求項１または２記載の半導体素子の
    実装方法。
  4. 【請求項４】 前記基板上に前記半導体素子を実装する
    際に熱加圧を行う請求項１、２または３記載の半導体素
    子の実装方法。
  5. 【請求項５】 前記接着剤シート中に前記導電性粒子を
    ほぼ均一に分散させている請求項１から４のいずれか１
    項記載の半導体素子の実装方法。
  6. 【請求項６】 前記接着剤シートの厚みを前記導電性粒
    子の大きさに基づいて定める請求項１から５のいずれか
    １項記載の半導体素子の実装方法。
JP15955096A 1996-06-20 1996-06-20 半導体素子の実装方法 Pending JPH1013002A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15955096A JPH1013002A (ja) 1996-06-20 1996-06-20 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15955096A JPH1013002A (ja) 1996-06-20 1996-06-20 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JPH1013002A true JPH1013002A (ja) 1998-01-16

Family

ID=15696201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15955096A Pending JPH1013002A (ja) 1996-06-20 1996-06-20 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JPH1013002A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
WO2000049652A1 (fr) * 1999-02-18 2000-08-24 Seiko Epson Corporation Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
KR100386758B1 (ko) * 1998-12-02 2003-06-09 세이코 엡슨 가부시키가이샤 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
KR100392718B1 (ko) * 1998-12-02 2003-07-28 세이코 엡슨 가부시키가이샤 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
JP2003253239A (ja) * 2002-02-28 2003-09-10 Hitachi Chem Co Ltd 回路の接続方法及びそれに用いる回路接続用接着剤
JP2007173810A (ja) * 2005-12-21 2007-07-05 Palo Alto Research Center Inc 接触構造

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386758B1 (ko) * 1998-12-02 2003-06-09 세이코 엡슨 가부시키가이샤 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
KR100392718B1 (ko) * 1998-12-02 2003-07-28 세이코 엡슨 가부시키가이샤 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US7683482B2 (en) 1999-01-29 2010-03-23 Panasonic Corporation Electronic component unit
US8007627B2 (en) 1999-01-29 2011-08-30 Panasonic Corporation Electronic component mounting method and apparatus
WO2000049652A1 (fr) * 1999-02-18 2000-08-24 Seiko Epson Corporation Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
JP2003253239A (ja) * 2002-02-28 2003-09-10 Hitachi Chem Co Ltd 回路の接続方法及びそれに用いる回路接続用接着剤
JP2007173810A (ja) * 2005-12-21 2007-07-05 Palo Alto Research Center Inc 接触構造

Similar Documents

Publication Publication Date Title
US5042919A (en) External-circuit connecting and packaging structure
JP3800631B2 (ja) 異方導電性接着剤の製造方法、接続構造体の製造方法及び液晶装置の製造方法
JPH0817109B2 (ja) 電気配線およびその接続方法
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JPH0945731A (ja) 半導体チップの接続構造及びこれに用いる配線基板
JPH0793342B2 (ja) 電極の形成方法
JP4575845B2 (ja) 配線接続構造および液晶表示装置
JPH1013002A (ja) 半導体素子の実装方法
JP2001119116A (ja) 液晶表示装置の接続構造
KR100807352B1 (ko) 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법
JP2007027712A (ja) 接着方法及び液晶装置の製造方法
JPH09330947A (ja) 半導体素子の実装方法
WO1999010928A1 (en) Semiconductor device and method of fabricating the same
JPH0436574B2 (ja)
JP2004136673A (ja) 接着構造、液晶装置、及び電子機器
JPH10233401A (ja) 半導体装置
JP2003204135A (ja) マルチチップモジュール、及びディスプレイパネル
JP3256659B2 (ja) 異方性導電薄膜および該異方性導電薄膜を使用したポリマー基板接続方法
JPH11195860A (ja) 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法
JPH11195866A (ja) マルチチップモジュール、及びマルチチップモジュールの製造方法
JPH0440277Y2 (ja)
JP2002217239A (ja) 異方性導電膜
JP2986466B2 (ja) 回路基板平坦化方法及び半導体装置の製造方法
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
JP2002134557A (ja) 半導体チップの実装方法、および半導体チップの実装構造