JP2002076208A - 半導体素子の実装構造及びその構造の表示装置並びにその製造方法 - Google Patents

半導体素子の実装構造及びその構造の表示装置並びにその製造方法

Info

Publication number
JP2002076208A
JP2002076208A JP2000254808A JP2000254808A JP2002076208A JP 2002076208 A JP2002076208 A JP 2002076208A JP 2000254808 A JP2000254808 A JP 2000254808A JP 2000254808 A JP2000254808 A JP 2000254808A JP 2002076208 A JP2002076208 A JP 2002076208A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
film
adhesive
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000254808A
Other languages
English (en)
Inventor
Hikari Fujita
光 藤田
Junichi Okamoto
準市 岡元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000254808A priority Critical patent/JP2002076208A/ja
Publication of JP2002076208A publication Critical patent/JP2002076208A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

(57)【要約】 【課題】 従来の半導体素子の実装においては、半導体
素子ＩＣの突起電極４ａ，４ｂを第１の基板１に熱圧着
した後に第１の基板１に反りが発生する問題を有してい
た。第１の基板に反りが生じると、液晶表示パネルＬの
画面の半導体実装部１５の周辺が表示ムラとなって液晶
表示パネルＬの品質を低下させる問題を有する。 【解決手段】 前記表示パネル１と半導体素子ＩＣとの
間に応力抑制基板Ｆ１が配設され、この応力抑制基板Ｆ
１に半導体素子ＩＣと表示パネル１の配線パターンとを
導通させる導通部９ａ，９ｂが設けられるとともに、こ
の応力抑制基板Ｆ１を、表示パネル１の実装領域と半導
体素子ＩＣとの間に引き込み、ペースト状若しくはフィ
ルム状の接着剤６Ａ，６Ｂを介して圧着する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップやＬＳ
Ｉチップなどの半導体素子の実装構造及びその構造の表
示装置並びに表示装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子の実装は、高密度化、
高品質化、薄型化が進行していることに伴い、ＴＡＢ方
式（Tape Automated Bonding方式）からフリップチップ
方式（Flip Chip Bonding方式）に移行している。特に
液晶表示装置では薄型化、軽量化が要求されることか
ら、ＣＯＧ構造（Chip On Glass構造）における液晶駆
動用ＬＳＩの実装には高密度化、高品質化、薄型化が可
能なフリップチップ方式（Flip Chip Bonding方式）が
採用されている。フリップチップ方式とは、フェイスダ
ウン方式の一つであり、半導体素子上の接続電極を基板
またはパッケージの配線用電極に直接接続する方式であ
り、ＣＯＧでは、異方性導電膜（ＡＣＦ）などの導電性
を有する接着剤を用いて突起電極（バンプ）とガラス基
板とを接続する。
【０００３】図８及び図９は従来の液晶表示装置を示す
図である。この従来の液晶表示装置の表示パネルＬは、
一対の第１の基板１と第２の基板２とをほぼ平行に配
し、第１の基板１と第２の基板２との間に液晶３を封入
して形成されている。一対の基板１，２は、ほぼ短冊状
に形成され、その一方の第１の基板１に複数個の半導体
素子ＩＣを実装して形成されている。すなわち、一方の
基板１の周縁部（実装領域）１５には、一方の基板１に
成膜される薄膜トランジスタ（ＴＦＴ）等のスイッチン
グ素子を駆動するための信号線駆動用の素子である半導
体素子ＩＣが複数個直接実装されている。この半導体素
子ＩＣへの電源入力等の信号線の接続や、半導体素子Ｉ
Ｃと半導体素子ＩＣの相互間の接続は、一方の基板１の
周縁部１５に形成された薄膜の配線パターンＰ１及びこ
の配線パターンＰ１の入力端子部分に配線基板Ｆを設け
て接続し、他方、第１の基板１には更に出力側の配線パ
ターンＰ２が形成されている。
【０００４】半導体素子ＩＣの裏面側には、外周縁部に
沿って突起電極４ａ，４ｂが対向して多数形成されてい
る。この半導体素子ＩＣの突起電極（バンプ）４ａ，４
ｂは、金（Ａｕ）が使用されている。
【０００５】第１の基板１の実装領域１５には、半導体
実装用の配線パターンＰ１が形成されている。配線パタ
ーンＰ１は、半導体素子ＩＣ（駆動ドライバ）への信号
の供給や電源供給を行う配線群（バス配線）であり、配
線パターンＰ２は、半導体素子ＩＣ（駆動ドライバ）か
ら信号の出力を行う配線群である。配線パターンＰ１，
Ｐ２には半導体素子ＩＣに接続する電極１１，１２がパ
ターン形成されている。電極１１（図８中左側）は、入
力電極であり、電極１２（図８中右側）は、出力電極で
ある。
【０００６】ペースト状若しくはフィルム状の接着剤６
は、ＣＯＧ構造における高密度実装の観点から異方性導
電膜（Anisotropic Conductive Film：ACF）が使用され
ている。異方性導電膜（Anisotropic Conductive Fil
m：ACF）６は、絶縁性を有する接着剤中に導電性粒子６
ａが分散され厚み方向（接続方向）に導電性を有し、面
方向（横方向）に絶縁性を有するものである。
【０００７】配線基板Ｆは、ポリイミド等の合成樹脂材
料で構成されるフレキシブル基板であり、片側の実装領
域１５側が多数の凹凸形状に形成され、このうちの凸形
状の部分Ｆａが第１の基板１の外周縁部に配設されてい
る。ここでの配設状態は、前記異方性導電膜６等の導電
性の接着剤が使用されて配設される場合と、ハンダ接着
される場合とがある。
【０００８】次に、従来の表示パネルの製造方法を説明
する。図１０は半導体素子の実装方法を示す図である。
石英ガラス等により形成させた平坦な圧着ステージＳ１
上に第１の基板１を配置し、第１の基板１に異方性導電
膜６を付着させる。次いで異方性導電膜６上に半導体素
子ＩＣを位置合わせして配置した後、ステンレス等の材
質から形成された加熱ツールＳ２により上方から熱圧着
する。加熱ツールＳ２の加熱により半導体素子ＩＣを介
して異方性導電膜６が加熱され、かつ、圧着ステージＳ
１と加熱ツールＳ２により第１の基板１と半導体素子Ｉ
Ｃとが挟圧されるため、第１の基板１と半導体素子ＩＣ
とが異方性導電膜６を介して熱圧着される。そして、半
導体素子ＩＣの突起電極４ａ，４ｂと、配線パターンＰ
１，Ｐ２の端部（入力電極１１、出力電極１２）との間
に導電性粒子６ａが挟まれることにより、半導体素子Ｉ
Ｃの電気的接続が確保されて実装されている。
【０００９】
【発明が解決しようとする課題】ところで、第1の基板
であるガラス基板は形状について厳しい安定性が要求さ
れており、今後、この要求はガラス基板の大型化・ディ
スプレイの高精細化に伴って一層きびしくなる傾向にあ
る。例えば、熱に対する安定性については、ガラス基板
に対して、ＴＦＴ製造工程では熱収縮率として５〜１０
ｐｐｍ以下が要求される程厳しくなっている。
【００１０】しかしながら、前記従来の半導体素子の実
装においては、半導体素子ＩＣの突起電極４ａ，４ｂを
第１の基板１に熱圧着した後に第１の基板１に反りが発
生する問題を有していた。第１の基板に反りが生じる
と、液晶表示パネルＬの画面の半導体実装部１５の周辺
が表示ムラとなって液晶表示パネルＬの品質を低下させ
る問題を有する。この第１の基板１の反りの原因とし
て、半導体素子ＩＣの熱収縮によって発生する応力によ
る影響がある。
【００１１】すなわち、図１０に示すように、半導体素
子ＩＣは異方性導電膜６により第１の基板１に熱圧着さ
れるが、異方性導電性膜６は加熱ツールＳ２により上方
から加熱されるため、加熱ツールＳ２に接する半導体素
子ＩＣと、加熱ツールＳ２から間隔を有する第１の基板
１との間には温度差が発生する。例えば、加熱ツールＳ
２により２４５℃で加熱した場合は、半導体素子ＩＣの
上面は２４５℃、第１の基板１は４０〜５０℃となる。
このため、半導体素子ＩＣは第１の基板１より大きな熱
膨張を起こした状態で第１の基板１に実装される。その
後、加熱ツールＳ２を取り外すことで半導体素子ＩＣ及
び第１の基板１の温度は下降し、半導体素子ＩＣ及び第
１の基板１は収縮するが、半導体素子ＩＣは第１の基板
１より大きな熱収縮を起こすため（ガラスは収縮により
安定な状態に近づく）、半導体素子ＩＣの収縮が引っ張
り力と圧縮力となって、異方性導電膜６を介して第１の
基板１に伝達され、第１の基板１に反りが発生する。す
なわち、半導体素子ＩＣの収縮率と第１の基板１の熱収
縮率に差異が生じることによる応力（以下、「残留応
力」という）により、第１の基板１に反りが発生する。
【００１２】近年、第１の基板１は、軽量化かつ薄型化
が進み、ガラス厚みが１．1ｍｍから０．５ｍｍと薄く
なっているため、第１の基板１は半導体素子ＩＣの収縮
による残留応力を受けやすくなる傾向にある。また、半
導体素子ＩＣの多チャンネル化や、コンパクト化に伴い
その形状が長寸化してきたため、半導体素子ＩＣの長手
方向における半導体素子ＩＣの収縮がより増大し、第１
の基板１に強い残留応力を加えることとなっている。し
たがって、異方性導電膜６を用いた熱圧着による半導体
実装時の半導体素子ＩＣの収縮に伴う第１の基板１の反
りは避けられないものとなっている。
【００１３】そこで、本発明の第一の目的は、半導体素
子を半導体素子実装用の基板に実装するに際して半導体
素子実装用の基板に反りが生じることを防止する半導体
素子の実装構造を提供することにある。また、本発明の
第二の目的は、前記半導体素子の実装構造を使用して、
表示装置の表示パネルに反りが生じることを防止すると
ともに表示パネルの狭額縁化を図ることが可能な表示装
置を提供することにある。さらに、本発明の第三の目的
は、半導体素子が実装される表示パネルの反りが生じる
ことを防止する表示装置の製造方法を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明の請求項１記載の
半導体素子の実装構造は、配線パターンが形成された半
導体素子実装用の基板にペースト状若しくはフィルム状
の接着剤を介して半導体素子が実装される半導体素子の
実装構造において、前記半導体素子実装用の基板と半導
体素子との間においてペースト状若しくはフィルム状の
接着剤を介して応力抑制基板が配設され、この応力抑制
基板に半導体素子と半導体素子実装用の基板の配線パタ
ーンとを導通させる導通部が設けられていることを特徴
とする。
【００１５】この発明によれば、前記応力抑制基板を半
導体素子実装用の基板と半導体素子との間においてペー
スト状若しくはフィルム状の接着剤を介して接着させて
いることから、半導体素子の実装の際における加熱や加
圧により半導体素子の膨張収縮が生じても、前記応力抑
制基板がこれを吸収して、半導体素子実装用の基板の反
りを防止することとなる。そして、応力抑制基板に前記
導通部が設けられていることから、この導通部を介して
半導体素子実装用基板の配線パターンと半導体素子との
電気的接続が確保される。
【００１６】本発明の請求項２記載の半導体素子実装構
造は、半導体素子実装用の基板にペースト状若しくはフ
ィルム状の接着剤を介して半導体素子が実装される半導
体素子の実装構造において、前記半導体素子実装用の基
板と半導体素子との間においてペースト状若しくはフィ
ルム状の接着剤を介して応力抑制基板が配設され、この
応力抑制基板に半導体素子と接続するための配線パター
ンが形成されていることを特徴とする。
【００１７】この発明によれば、前記応力抑制基板を半
導体素子実装用の基板と半導体素子との間においてペー
スト状若しくはフィルム状の接着剤を介して接着させて
いることから、実装の際において加熱や加圧により半導
体素子の膨張収縮が生じても、前記応力抑制基板がこれ
を吸収して、半導体素子実装用の基板の反りを防止する
こととなる。そして、応力抑制基板に半導体素子と接続
するための配線パターンが形成されているため、この配
線パターンを介して半導体素子に電源や信号の供給が直
接行われることとなる。
【００１８】ここで、前記応力抑制基板は、回路を構成
したフレキシブル基板又は多層膜基板とすることが可能
である。また、前記半導体素子と応力抑制基板との間に
配されるペースト状若しくはフィルム状の接着剤と、前
記応力抑制基板と表示パネルの実装領域との間に配され
るペースト状若しくはフィルム状の接着剤とがガラス転
移温度が異なるようにすると良い。応力抑制基板を介し
て配される上下２層の接着剤のガラス転移温度が異なる
ことで、半導体素子の実装の際における加熱や加圧によ
り半導体素子の膨張収縮の影響が表示パネルには伝わり
難くなり、熱圧着後の残留応力を最小限度に抑制するこ
ととなり、表示パネルの反りを防止する。
【００１９】本発明の請求項５記載の表示装置は、表示
パネルと、この表示パネルの実装領域にペースト状若し
くはフィルム状の接着剤を介して半導体素子が実装さ
れ、表示パネルの外周縁部に配線パターンが形成される
とともに配線基板が配設される表示装置において、前記
表示パネルと半導体素子との間に応力抑制基板が配設さ
れ、この応力抑制基板に半導体素子と表示パネルの配線
パターンとを導通させる導通部が設けられるとともに、
この応力抑制基板を、表示パネルの実装領域と半導体素
子との間に引き込み、ペースト状若しくはフィルム状の
接着剤を介して圧着されていることを特徴とする。
【００２０】この発明によれば、前記配線基板を表示パ
ネルと半導体素子との間においてペースト状若しくはフ
ィルム状の接着剤を介して接着させていることから、半
導体素子の実装の際における半導体素子の膨張収縮が生
じても、前記応力抑制基板がこれを吸収して、半導体素
子実装用の基板の反りを防止することとなる。そして、
応力抑制基板に前記導通部が設けられていることから、
この導通部と表示パネルの配線パターンを介して半導体
素子に電源や信号の供給が行われたり、半導体素子から
表示パネルに電源や信号の供給が行われることとなる。
【００２１】本発明の請求項６記載の表示装置は、表示
パネルと、この表示パネルの実装領域にペースト状若し
くはフィルム状の接着剤を介して半導体素子が実装さ
れ、表示パネルの外周縁部に配線基板が配設される表示
装置において、前記配線基板に、半導体素子と接続する
配線パターンを形成し、この配線基板を実装領域におけ
る表示パネルと半導体素子との間に引き込み、ペースト
状若しくはフィルム状の接着剤を介して圧着されている
ことを特徴とする。
【００２２】この発明によれば、前記配線基板を半導体
素子が実装される領域に引き込むことから、表示パネル
の狭額縁化が図られる。そして、前記配線基板に半導体
素子に接続する配線パターンが形成されているため、電
源や信号を配線基板から半導体素子に直接供給されるこ
ととなる。
【００２３】ここで、前記表示装置の前記応力抑制基板
又は前記配線基板は、回路を構成したフレキシブル基板
又は多層膜基板とすることが可能である。また、前記半
導体素子と配線基板との間に配されるペースト状若しく
はフィルム状の接着剤と、前記配線基板と表示パネルの
実装領域との間に配されるペースト状若しくはフィルム
状の接着剤とがガラス転移温度が異なるようにすると良
い。前記応力抑制基板又は前記配線基板を介して配され
る２層の接着剤のガラス転移温度が異なることで、半導
体素子の実装の際における加熱や加圧により半導体素子
の膨張収縮の影響が表示パネルには伝わり難くなり、熱
圧着後の残留応力を最小限度に抑制することとなり、表
示パネルの反りを防止する。
【００２４】本発明の請求項９記載の表示装置は、前記
表示装置は、対向する一対の基板間に液晶が狭持された
表示装置であり、前記表示パネルの実装領域が前記対向
する一対の一方の基板の外周縁部に設けられていること
を特徴とする。
【００２５】この発明によれば、液晶パネルの一対の一
方の基板に半導体素子を実装する、ＣＯＧ実装におい
て、第１の基板の反りが防止されるとともに、表示パネ
ルの狭額縁化が図られる。
【００２６】本発明の請求項１０記載の表示装置の製造
方法は、前記請求項５記載の表示装置の製造方法であっ
て、前記応力抑制基板にペースト状若しくはフィルム状
の接着剤を介して半導体素子を圧着する第一工程と、表
示パネルにペースト状若しくはフィルム状の接着剤を介
して前記半導体素子を圧着した応力抑制基板を実装する
第二工程とを備え、前記第一工程を先に行った後、第二
工程の半導体素子を圧着した応力抑制基板を圧着させる
ことを特徴とする。
【００２７】この発明によれば、応力抑制基板に半導体
素子を熱圧着する第一工程を行った後、第二工程の半導
体素子を熱圧着した応力抑制基板を表示パネルの実装領
域に熱圧着させることから、半導体素子の膨張収縮が応
力抑制基板により吸収されて、その影響が第二工程での
表示パネルに及び難くして、製造することができる。
【００２８】本発明の請求項１１記載の表示装置の製造
方法は、前記請求項６記載の表示装置の製造方法であっ
て、前記配線基板にペースト状若しくはフィルム状の接
着剤を介して半導体素子を圧着する第一工程と、表示パ
ネルにペースト状若しくはフィルム状の接着剤を介して
前記半導体素子を圧着した配線基板を実装する第二工程
とを備え、前記第一工程を先に行った後、第二工程の半
導体素子を圧着した配線基板を圧着させることを特徴と
する。
【００２９】この発明によれば、配線基板に半導体素子
を熱圧着する第一工程を行った後、第二工程の半導体素
子を熱圧着した配線基板を表示パネルの実装領域に熱圧
着させることから、半導体素子の膨張収縮が配線基板に
より吸収されて、その影響が表示パネルに及び難くし
て、製造することができる。
【００３０】本発明の請求項１２記載の表示装置の製造
方法は、前記配線基板に半導体素子を圧着する第一工程
に使用されるペースト状若しくはフィルム状の接着剤の
ガラス転移温度が、前記表示パネルに前記半導体素子を
接着した応力抑制基板又は配線基板を熱圧着する第二工
程のペースト状若しくはフィルム状の接着剤のガラス転
移温度よりも高いことを特徴とする。
【００３１】この発明によれば、第一工程で使用するペ
ースト状若しくはフィルム状の接着剤のガラス転移温度
が第二工程のそれよりも高いため、第二工程においてそ
のガラス転移温度が高い接着剤が軟化せずに低い接着剤
が硬化して圧着されることとなる。また、半導体素子の
実装の際における加熱や加圧により半導体素子の膨張収
縮の影響が表示パネルには伝わり難くなり、熱圧着後の
残留応力を最小限度に抑制することとなり、表示パネル
の反りを防止する。
【００３２】本発明の請求項１３記載の表示装置の製造
方法は、前記請求項５又は請求項６記載の表示装置の製
造方法であって、前記応力抑制基板又は配線基板にペー
スト状若しくはフィルム状の接着剤を介して半導体素子
を実装する第一工程と、表示パネルにペースト状若しく
はフィルム状の接着剤を介して前記半導体素子を接着し
た応力抑制基板又は配線基板を実装する第二工程とを備
え、これら両工程のペースト状若しくはフィルム状の接
着剤を介して加熱・加圧手段により同時に熱圧着を行う
ことを特徴とする。
【００３３】この発明によれば、前記応力抑制基板又は
配線基板に半導体素子を仮接着させるとともに、表示パ
ネルに半導体素子を接着した応力抑制基板又は配線基板
を仮接着させた後、一つの加熱手段や加圧手段により熱
圧着を同時に行うことができる。
【００３４】
【発明の実施の形態】以下に、本発明の一実施の形態を
図面に基づいて説明する。
【００３５】（第１の実施の形態の表示装置）本実施形
態は、図１に示すように、液晶表示パネルを駆動させる
半導体素子（駆動用ドライバ（Driver IC、Driver LS
I）と呼ばれる）ＩＣを、液晶層を挟んで対向配置され
た一対の基板１，２のうち一方の基板１に実装した液晶
表示パネルＬである。上下一対の基板１，２は、各々短
冊状のもので、下方の第１の基板（ＡＭ基板）１と上方
の第２の基板２がほぼ並行に配され、この第１の基板１
と第２の基板２との間に液晶３を封入して形成されてい
る。第１の基板１は、表示パネル用のもので、本実施の
形態では、その厚みは０．７ｍｍである。なお、ＡＭ基
板１としては第１の基板の他、合成樹脂製の基板でも良
い。
【００３６】第１の基板１は、第２の基板２よりも大き
く形成され、このため両基板１，２を重ね合わせると、
ＡＭ基板１の外周縁部に一部張り出した半導体素子ＩＣ
の実装領域１５が形成されている。また、第１の基板１
の半導体素子側表面（上面）にはアルミニウム（ＡＬ）
などによる電極１１，１２が配設されている。電極１１
（図１中左）は、入力電極であり、電極１２（図１中
右）は、出力電極である。
【００３７】実装領域１５には、半導体実装用の配線パ
ターンＰ１が形成されるとともに、複数の半導体素子Ｉ
Ｃが本発明の実装構造によって搭載されている。また、
液晶表示パネルＬ側には、配線パターンＰ２が形成され
ている。そして、応力抑制基板Ｆ１は、上記実装領域１
５において第１の基板１と半導体素子ＩＣとの間におい
てペースト状若しくはフィルム状の接着剤６を介して配
設されている。
【００３８】配線パターンＰ１は、半導体素子ＩＣ（駆
動ドライバ）への信号の供給や電源供給を行う配線群
（バス配線）であり、ＡＭ基板１（ＡＭ−ＬＣＤ）で
は、一方の基板１に成膜される薄膜トランジスタ（ＴＦ
Ｔ）等のスイッチング素子の成膜工程で同時にパターン
形成が可能なものである。本実施の形態の配線パターン
Ｐ１は、アルミニウム製材料をスパッタリングで膜厚
０．１〜０．２μmに成膜した後、フォトリソグラフィ
でパターンニングして形成されている。このバス配線で
ある配線パターンＰ１を液晶表示パネルＬ上にとるか、
外部（配線基板Ｆ２）にとるかで、配線方式が異なり、
狭額縁化にも影響する。液晶表示パネルＬ上にとるとク
ロス配線となるのが通常である。なお、第２の実施の形
態では、配線パターンＰ１を配線基板Ｆ２にとってい
る。
【００３９】半導体素子ＩＣには、金（Ａｕ）や銀（Ａ
ｇ）などを材質とする複数の電極突起（バンプ）５が形
成されている。電極突起５は、応力抑制基板Ｆ１のスル
ーホールＨに設けられている導通部９ａ，９ｂに異方性
導電膜（ＡＣＦ）６の導電性粒子６ａを介して電気的に
接続されている。
【００４０】第１の基板１の外周縁部、つまり実装領域
１５には、配線基板Ｆ１が配設されている。この配線基
板Ｆは、ポリイミド等の合成樹脂材料で構成されるフレ
キシブル基板であり、片側の実装領域１５側が多数の凹
凸形状に形成され、このうちの凸形状の部分Ｆａが第１
の基板１の外周縁部に沿うようにして配設されている。
ここでの配設状態は、異方性導電膜（ＡＣＦ）６を介し
て、第１の基板１と接着されている。
【００４１】ペースト状若しくはフィルム状の接着剤６
は、本実施の形態では異方性導電膜（Anisotropic Cond
uctive Film：ACF）６Ａ，６Ｂが使用されている。異方
性導電膜（Anisotropic Conductive Film：ACF）６は、
絶縁性を有する接着剤中に導電性粒子６ａ，６ｂが分散
され厚み方向（接続方向）に導電性を有し、面方向（横
方向）に絶縁性を有するもので、導電性粒子６ａ，６ｂ
と接着剤から構成される。その接続は基本的には加熱圧
着であり、導電性粒子６ａ，６ｂが電気接続の機能を担
当し、接着剤が圧接状態を保持する機能を担当する。
【００４２】異方性導電膜６Ａ，６Ｂは、導電性粒子６
ａ，６ｂの表面に絶縁性薄膜樹脂をコートするもので、
接続方向では圧着力で破壊され下層の金属薄膜と電極が
接触して導通し、横方向では破壊されず導電性粒子６
ａ，６ｂ同士が接触しても絶縁性が保たれるようになっ
ている。また、異方性導電膜６Ａ，６Ｂは、液晶パネル
の貼り付ける前は両面テープのような構成で供給され、
液晶パネルに接着剤層側を貼り付けた後、セパレータを
剥がし接着剤層を露出させ、その後、半導体素子ＩＣを
実装（加熱加圧）し、半導体素子ＩＣ部の接着剤を硬化
させ、本来の接着力を得る。セパレータは、異方性導電
膜６Ａ，６Ｂの保護シートとしての役割をも有する。絶
縁性薄膜樹脂としては、テフロン（登録商標）やＰＥＴ
（poly-ethylene terephtalate resin）が使用されてい
る。接着剤としては、熱可塑性樹脂の他に信頼性の高い
熱硬化性樹脂も使用されている。導電性粒子６ａ，６ｂ
には、高分子球の表面に金属薄膜をメッキしたものもあ
る。なお、絶縁性薄膜樹脂がない導電粒子をここで使用
することも可能である。
【００４３】ペースト状若しくはフィルム状の接着剤６
としては、導電性接着剤（導電性ペースト）であっても
良い。また、一般的に、半導体素子ＩＣの突起電極（バ
ンプ）５上にのみ異方性導電膜６Ａ，６Ｂや導電性接着
剤（導電性ペースト）等の材料を転写し、これを加熱手
段で硬化させた後、半導体素子と基板の間にこれらの接
合を確保するための封止用の樹脂を流し込み、これを硬
化させる方法がある。本実施の形態のペースト状若しく
はフィルム状の接着剤６には、この封止用の樹脂も含ま
れる。これを本実施の形態に適用する場合は、突起電極
（バンプ）４ａ，４ｂと前記導通部９ａ，９ｂとの間
や、前記導通部９ａ，９ｂと電極１１，１２の間にも異
方性導電膜（ＡＣＦ）６Ａ，６Ｂを配設して、その後封
止用の樹脂を流し込む。
【００４４】第１の基板１と半導体素子ＩＣとの間に
は、ペースト状若しくはフィルム状の接着剤６を介して
応力抑制基板Ｆ１が配設されている。応力抑制基板Ｆ１
は、半導体素子実装用の基板である第１の基板１の反り
を防止するために配設されるもので、配線基板Ｆと同じ
フレキシブル基板が使用されている。応力抑制基板Ｆ１
には、図２に示すように、半導体素子ＩＣの突起電極４
ａ，４ｂに対応してスルーホールＨが設けられ、スルー
ホールＨの内側には導通部９ａ，９ｂが埋め込まれてい
る。この導通部９ａ，９ｂは、半導体素子実装用の基板
１の配線パターンＰ１とを接続させるもので、半導体素
子ＩＣの突起電極４ａ，４ｂと同様、金や銀で構成され
ている。導通部９ａは、入力電極１１と接続され、導通
部９ｂは、出力電極１２と接続され、半導体素子ＩＣの
対向する突起電極４ａ，４ｂとの電気的接続をとる。ス
ルーホールＨと導通部９ａ，９ｂは、丸形でも四角形状
でも良い（図７参照）。
【００４５】本実施の形態の液晶表示パネルＬは、前記
構成からなるもので、前記応力抑制基板Ｆ１を表示パネ
ル（半導体素子実装用の基板）Ｌと半導体素子ＩＣとの
間においてペースト状若しくはフィルム状の接着剤６を
介して接着させていることから、半導体素子の実装の際
における加熱や加圧により半導体素子ＩＣの膨張収縮を
応力抑制基板Ｆ１が吸収して、第１の基板１の反りを防
止することとなる。すなわち、フレキシブル基板である
応力抑制基板Ｆ１が半導体素子ＩＣの膨張収縮に伴って
これに追従するようになり応力を緩和するとともに、応
力抑制基板Ｆ１を配設するとペースト状若しくはフィル
ム状の接着剤６が上下の２層となり、応力抑制基板Ｆ１
と合わせると３層構造になるために、第１の基板１の反
りを防止することとなる。そして、応力抑制基板Ｆ１の
導通部９ａを介して配線基板Ｆから半導体素子ＩＣに電
源や信号の供給が行われ、前記導通部９ｂを介して液晶
パネル内に半導体素子ＩＣから電源や信号の供給が行わ
れる（図１）。
【００４６】ここで、応力抑制基板Ｆ１は、半導体素子
ＩＣの膨張収縮に伴って追従して応力を緩和する点か
ら、柔軟性の他、耐熱性の高い材質が好ましいが、これ
に限定されるものではない。また、本実施の形態では、
応力抑制基板Ｆ１が一枚である場合について説明した
が、応力抑制基板Ｆ１は複数設けられていてもよい。ま
た、応力抑制基板Ｆ１としては、回路基板（プリント基
板）一般にも見られる多層構造の多層膜基板でっても良
い。多層膜基板や複数枚とすることによって、半導体素
子ＩＣの収縮や残留応力の吸収の度合いを調整でき、一
方の基板１の反りを有効に防止することができる。
【００４７】（第１の実施の形態の表示装置の製造方
法）次に、前記表示装置の製造方法について説明する。
なお、加熱ツールＳ２は半導体素子ＩＣの側（図中上方
側）に配設される（図１０参照）。また、ペースト状若
しくはフィルム状の接着剤６である異方性導電膜（ＡＣ
Ｆ）６Ａ，６Ｂの種類やそのガラス転移温度Ｔｇについ
ては第２の実施の形態で説明する。
【００４８】まず、応力抑制基板Ｆ１に半導体素子ＩＣ
を第１の異方性導電膜（ＡＣＦ）６Ａを介して熱圧着さ
せ後（第一工程）、第一の工程において半導体素子ＩＣ
が接着された応力抑制基板Ｆ１を第１の基板１に第２の
異方性導電膜６Ｂを介して熱圧着する（第二工程）。具
体的には、第一工程として、応力抑制基板Ｆ１に半導体
素子ＩＣを第１の異方性導電膜６Ａを介して熱圧着する
が、この際、圧着ステージＳ１に応力抑制基板Ｆ１を配
した後、半導体素子ＩＣの突起電極４ａ，４ｂと配線基
板Ｆ２の導通部９ａ，９ｂが接触するように位置合わせ
する。その後、所定の温度に加熱した加熱ツールＳ２と
圧着ステージＳ１とにより半導体素子ＩＣ及び応力抑制
基板Ｆ１を熱圧着する。この熱圧着によって、半導体素
子ＩＣの突起電極４ａ，４ｂと応力抑制基板Ｆ１の導通
部９ａ，９ｂと第１の異方性導電膜（ＡＣＦ）６Ａの導
電性粒子６ａを介して電気的に接続される。なお、半導
体素子ＩＣの圧着には、液晶表示パネルＬの一辺を多数
の圧着ヘッドで同時に圧着する多ヘッド一括圧着や、液
晶表示パネルＬの一辺を１個の圧着ヘッドで同時に圧着
する一括圧着等があるが、本実施の形態では多ヘッド一
括圧着で行った。
【００４９】次いで第二工程として、第一の工程におい
て半導体素子ＩＣが接着された応力抑制基板Ｆ１を第１
の基板１に第２の異方性導電膜６Ｂを介して熱圧着する
が、この際、圧着ステージＳ１に第1の基板１を配した
後、応力抑制基板Ｆ１の導通部９ａ，９ｂと第１の基板
の電極１１，１２が接触するように位置合わせする。そ
の後、半導体素子ＩＣの上面に所定の温度に加熱した加
熱ツールＳ２を配し、加熱ツールＳ２と圧着ステージＳ
１により前記応力抑制基板Ｆ１及び第１の基板１を熱圧
着する。この熱圧着によって、第１の基板１の入力電極
１１と半導体素子ＩＣとが、導通部９ａと第２の異方性
導電膜６Ｂの導電性粒子６ｂを介して電気的に接続さ
れ、その結果、半導体素子ＩＣと第１の基板１の配線パ
ターンＰ１とが入力電極１１を介して電気的に接続され
る。また、第１の基板１の出力電極１２と半導体素子Ｉ
Ｃとが、導通部９ｂと第２の異方性導電膜６Ｂの導電性
粒子６ｂを介して電気的に接続され、その結果、半導体
素子ＩＣと第１の基板１の配線パターンＰ２とが出力電
極１２を介して電気的に接続される。
【００５０】本実施の形態の製造方法によれば、第一工
程後に第二工程を行うことから、第一工程での半導体素
子ＩＣの膨張収縮が応力抑制基板Ｆ１により吸収され
て、その影響での表示パネルに及び難くなる。なお、従
来の１種類のペースト状若しくはフィルム状の接着剤６
の場合と異なり、第１及び第２の異方性導電膜６Ａ，６
Ｂの２種類使用すると、これだけでも半導体素子ＩＣの
膨張収縮を抑制する効果がある。
【００５１】（第２の実施の形態の表示装置）本実施形
態は、従来例の第１の基板１の外周縁部５に配された配
線基板Ｆ２を一方の基板１の実装領域１５における半導
体素子との間に引き込み、ペースト状若しくはフィルム
状の接着剤６を介して接着させたことを特徴とする。す
なわち、図３に示すように、前記片側の実装領域１５側
が多数の凹凸形状に形成された配線基板Ｆ２を、このう
ちの凸形状の部分Ｆａを第２の基板２の位置近傍まで引
き込みペースト状若しくはフィルム状の接着剤である第
１の異方性導電膜（ＡＣＦ）６Ａと第２の異方性導電膜
（ＡＣＦ）６Ｂを介して接着させている。なお、１の実
施の形態のような配線パターンＰ１は、第１の基板１に
は形成されておらず、この配線パターンＰ１に対応する
ものは、配線基板Ｆ２に配線パターンＰ３として形成さ
れている。
【００５２】配線基板Ｆ２は、第１の実施の形態と同
様、ポリイミド等の合成樹脂材料で構成されるフレキシ
ブル基板であり、図４に示すように、片側の実装領域１
５側が多数の凹凸形状に形成されたものであるが、本実
施の形態では、第２の基板２の位置近傍まで引き込まれ
ている。したがって、配線基板Ｆ２の凸状部の突出する
長さは、実装領域５に深く引き込むために従来の配線基
板Ｆ２（図９参照）のそれよりも若干長く形成されてい
る。なお、従来の配線基板Ｆをそのまま使用することも
可能である。
【００５３】そして、前記配線基板Ｆ２は、半導体素子
ＩＣとともに、第１及び第２の異方性導電膜６Ａ，６Ｂ
を介して第１の基板１の実装領域１５に実装されてい
る。すなわち、第１の基板１の実装領域１５には半導体
素子ＩＣが熱圧着され、第１の基板１と半導体素子ＩＣ
との間には前記配線基板Ｆ２が引き込まれ配設されてい
る。ペースト状若しくはフィルム状の接着剤は、第１の
基板１と配線基板Ｆ２との間では第１の異方性導電膜
（ＡＣＦ）６Ｂが使用され、配線基板Ｆ２と半導体素子
ＩＣとの間では第２の異方性導電膜６Ａが使用されてい
る。これら第１の異方性導電膜６Ａと第２の異方性導電
膜６Ｂはガラス転移温度Ｔｇが異なるものが使用されて
いる（図３）。これは、半導体素子ＩＣの実装の際にお
ける加熱や加圧により半導体素子ＩＣの膨張収縮が生じ
ても、その影響が半導体素子実装用の基板である第１の
基板１には伝わり難くするためである。本実施の形態で
は、第２の異方性導電膜６Ｂのガラス転移温度Ｔｇが第
１の異方性導電膜６Ａのガラス転移温度Ｔｇよりも低い
温度で硬化するものが使用され、後述する方法により製
造される。
【００５４】配線基板Ｆ２は、ポリイミドのフィルムか
らなる耐熱性及び柔軟性の高いフレキシブル基板であ
り、図５に示すように、実装領域１５の側の片側が凸凹
状を呈し、その凸状の突出領域Ｆａと配線領域Ｆｂとに
機能的に分けられる。配線基板Ｆ２には、裏面に回路が
構成された配線パターンＰ３が形成されるとともに、導
通部９ａ，９ｂが形成されている。なお、配線基板Ｆ２
としては、図６及び図７に示すように矩形状を呈するも
のも使用可能である。図７はスルーホールＨ等を丸形に
した例である。また、回路が構成された配線パターンＰ
３は両面に回路が構成されたものでも良い。
【００５５】前記突出領域Ｆａは、配線領域Ｆｂから凸
状が多数突出するように形成されており、一の突出領域
Ｆａは一の半導体素子ＩＣに対応する大きさに形成され
ている。この突出領域Ｆａは、異方性導電膜６Ａ，６Ｂ
を介して半導体素子ＩＣと第１の基板１の間に引き込ま
れる。すなわち、入力電極１１の位置のみならず出力電
極１２の位置を通過し、第２の基板２の近傍位置まで引
き込まれ、上方からは、半導体素子ＩＣの突起電極４
ａ，４ｂにより確実に固定されている。また、突出領域
Ｆａには、半導体素子ＩＣの突起電極４ａ，４ｂに対向
する位置においてスルーホールＨに埋め込まれた導通部
９ａ，９ｂは、配線基板Ｆ２の下面において配線領域Ｆ
ｂ側に延長されており、配線領域Ｆｂの配線（図示せ
ず）と一体的に形成されている。
【００５６】配線領域Ｆｂは、配線基板Ｆ２の長手方向
に形成され、この配線領域Ｆｂ（下面）に配線パターン
Ｐ３が設けられている。配線パターンＰ３は半導体ＩＣ
に電源や信号を供給するための配線である。本実施の形
態の配線基板Ｆ２は、従来の配線基板Ｆに導通部９ａ，
９ｂ等を形成にすることにより得られる。
【００５７】本実施の形態によれば、半導体素子ＩＣが
第１の異方性導電膜６Ａ及び第２の異方性導電膜６Ｂと
配線基板Ｆ２を介して第１の基板１に熱圧着されてい
る。したがって、半導体素子ＩＣの収縮による残留応力
の発生を最小限度に抑制することができ、第１の基板１
の反りを防止することができる。なお、本実施の形態の
ペースト状若しくはフィルム状の接着剤は、一種類の異
方性導電膜６を使用しても良い。また、一種類の異方性
導電膜６を使用する場合は、応力抑制基板Ｆ１の所定箇
所に異方性導電膜（ＡＣＦ）６Ａ，６Ｂが貫通する穴を
複数箇所に設けて（図示せず）、異方性導電膜（ＡＣ
Ｆ）６Ａ，６Ｂとの接着力を強力にする等は任意であ
る。
【００５８】また、本実施の形態では、従来の第１の基
板１の外周縁部に形成される配線パターンＰ１が形成さ
れず、配線基板Ｆ２に配線パターンＦ３として形成され
ている。したがって、本実施の形態では、第１の基板１
の外周縁部がクロス配線とならない利点を有する。ま
た、本実施の形態によれば、表示パネルＬの外周側に配
設される配線基板Ｆ１を、ペースト状若しくはフィルム
状の接着剤６を介して半導体素子ＩＣの実装と共に接着
させるために、従来のように配線基板Ｆを別の工程で表
示パネルＬの外周縁部に加熱接着する必要が無くなる利
点も有する。
【００５９】（第２の実施の形態の表示装置の製造方
法）次に、第２の実施の形態の表示装置の製造方法に説
明する。
【００６０】まず、応力抑制基板である配線基板Ｆ２に
半導体素子ＩＣを第１の異方性導電膜（ＡＣＦ）６Ａを
介して熱圧着させ後（第一工程）、第一の工程において
半導体素子ＩＣが接着された応力抑制基板Ｆ２を第１の
基板１に第２の異方性導電膜６Ｂを介して熱圧着する
（第二工程）。具体例としては、配線基板Ｆ２上の第１
の異方性導電膜６Ａのガラス転移温度Ｔｇ６Ａを１５０
°Ｃ以上、第１の基板１上の第２の異方性導電膜６Ｂを
ガラス転移温度Ｔｇ６Ｂを１５０°Ｃ未満のものを使用
する（Ｔｇ６Ａ＞Ｔｇ６Ｂ）。
【００６１】すなわち、第一工程として、配線基板Ｆ２
に半導体素子ＩＣを予めガラス転移温度Ｔｇが１５０°
Ｃ以上の第1の異方性導電膜６Ａを配し、第１の異方性
導電膜６Ａ上に半導体素子ＩＣを配する。この際、圧着
ステージＳ１の上に配線基板Ｆ２を配した後、半導体素
子ＩＣの突起電極４ａ，４ｂと配線基板Ｆ２の導通部９
ａ，９ｂが接触するように位置合わせする。その後、半
導体素子ＩＣの上面に予め１５０°Ｃ以上に加熱した加
熱ツールＳ２を配して、加熱ツールＳ２と圧着ステージ
Ｓ１とにより半導体素子ＩＣ及び配線基板Ｆ２を熱圧着
する。この熱圧着によって、半導体素子ＩＣの突起電極
４ａ，４ｂと配線基板Ｆ２の配線パターンＰ３とが導通
部９ａ，９ｂと第１の異方性導電膜（ＡＣＦ）６Ａの導
電性粒子６ａを介して電気的に接続される。その結果、
配線基板Ｆ２の配線パターンＰ３から半導体素子ＩＣに
導通部９ａを介して電源や信号の供給が行われることと
なる。
【００６２】次いで第二工程として、第一の工程におい
て半導体素子ＩＣが接着された配線基板Ｆ２を第１の基
板１に第２の異方性導電膜６Ｂを介して熱圧着する。例
えば、圧着ステージＳ１に第1の基板１を配した後、ガ
ラス転移温度Ｔｇが１５０°Ｃ未満の第２の異方性導電
膜６Ｂを第１の基板１上に塗布して、前記半導体素子Ｉ
Ｃが接着された配線基板Ｆ２を配する。この際、配線基
板Ｆ２の導通部９ａ，９ｂと第１の基板の電極１１，１
２が接触するように位置合わせする。その後、半導体素
子ＩＣの上面に予め２５０°Ｃ未満に加熱した加熱ツー
ルＳ２を配し、加熱ツールＳ２と圧着ステージＳ１とに
より前記配線基板Ｆ２及び第１の基板１を熱圧着する。
この熱圧着によって、前記導通部９ａと入力電極１１と
が導電性粒子６ｂを介して電気的に接続される。その結
果、半導体素子ＩＣと入力電極１１とが電気的に接続さ
れ、配線パターンＰ３と入力電極１１とが電気的に接続
される。また、前記導通部９ｂと出力電極１２とが導電
性粒子６ｂを介して電気的に接続される。その結果、半
導体素子ＩＣと第１の基板１の配線パターンＰ２とが、
導電性粒子６ａと導通部９ｂと導電性粒子６ｂと出力電
極１２を介して電気的に接続される。
【００６３】本実施の形態の製造方法の場合、第一工程
での半導体素子ＩＣの熱収縮は、半導体素子ＩＣよりも
面積が大きく耐熱性と柔軟性の高い配線基板Ｆ２により
抑制され、その状態で第二工程で配線基板Ｆ２を介在さ
れて半導体素子ＩＣの側から加熱ツールＳ２により加熱
されるので、第１の基板１の反りを防止することができ
る。また、第一工程を先に行い第二工程を後に行うと共
にガラス転移温度Ｔｇが異なる２種類の異方性導電膜６
Ａ，６Ｂを使用することにより、半導体素子ＩＣの収縮
による残留応力の発生を最小限度に抑制することができ
る。前記第二工程での加熱ツールＳ２による加熱温度を
低くすることができ、先の第一工程の第１の異方性導電
膜６Ａを軟化させることがなく、第２の異方性導電膜６
Ｂを硬化させて熱圧着させることができるからである。
また、第１の基板１は、半導体素子ＩＣと異方性導電膜
６Ａと配線基板Ｆ２と異方性導電膜６Ｂとを介して加熱
ツールＳ２から加熱されるため、第１の基板１の熱によ
る変形を抑制することができる。
【００６４】次に、第２の表示装置の製造方法として
は、次のように製造しても良い。まず第１として、配線
基板Ｆ２に半導体素子ＩＣをペースト状若しくはフィル
ム状の接着剤である第１の異方性導電膜６Ａを介して仮
接着し、その後、圧着ステージＳ１に配した第１の基板
１に前記半導体素子ＩＣを仮接着した配線基板Ｆ２を、
第２の異方性導電膜６Ｂを介して仮接着させて、半導体
素子ＩＣの側から圧着ステージＳ１と加熱ツールＳ２に
よって加熱、加圧することによって、第１及び第２の異
方性導電膜６Ａ，６Ｂを同時に熱圧着する方法である。
この製造方法によれば、圧着ステージＳ１と加熱ツール
Ｓ２による熱圧着を一度に行うことができる利点があ
る。
【００６５】この第２の製造方法では、ガラス転移温度
Ｔｇが同じ第１及び第２の異方性導電膜（ＡＣＦ）６
Ａ，６Ｂを使用しても良いが、上述したようにガラス転
移温度Ｔｇが相違する異方性導電膜６Ａ，６Ｂを使用し
ても良い。例えば、第１の基板１上の第１の異方性導電
膜６Ａのガラス転移温度Ｔｇ６Ａを１５０°Ｃ以上、配
線基板Ｆ２上の第２の異方性導電膜６Ｂをガラス転移温
度Ｔｇ６Ｂを１５０°Ｃ未満のものを使用して、ガラス
転移温度が相違する接着剤とする（Ｔｇ６Ａ＞Ｔｇ６
Ｂ）。そして、加熱ツールＳ２による加熱温度を２５０
°Ｃ以上として圧着ステージＳ１を使用して熱圧着する
と（図１０参照）、先に半導体素子ＩＣが配線基板Ｆ２
に熱圧着し、その後遅れて配線基板Ｆ２が第１の基板１
に熱圧着して、半導体素子ＩＣの収縮が生じても、その
影響が第１の基板１には伝わり難くなり、第１の基板１
の反りが防止されることとなる。すなわち、第１の異方
性導電膜６Ａを軟化させることなく第２の異方性導電膜
６Ｂを硬化させることができる。なお、両方の異方性導
電膜６Ａ，６Ｂを同じガラス転移温度のものを使用した
としても、配線基板Ｆ２の存在により第１の基板１の反
りが防止される。
【００６６】また、第３の表示装置の製造方法として
は、第１の基板１に配線基板Ｆ２を第２の異方性導電膜
６Ｂを介して熱圧着した後、配線基板Ｆ２に第１の異方
性導電膜６Ａを介して熱圧着しても良い。いわば第１の
製造方法とは逆の工程で行う。この第３の方法の場合、
第一工程では加熱ツールＳ２が配線基板Ｆ２の側に配さ
れることとなるが、応力抑制基板である配線基板Ｆ２
は、半導体素子ＩＣよりも面積が大きなフレキシブル基
板が使用されるので、従来の製造方法と比較しても、第
１の基板の反りの防止には効果がある。この製造方法に
おいても、ガラス転移温度Ｔｇが同じ第１及び第２の異
方性導電膜（ＡＣＦ）６Ａ，６Ｂを使用しても良いが、
上述したようにガラス転移温度Ｔｇが相違する異方性導
電膜６Ａ，６Ｂを使用しても良い。
【００６７】以上の第１から第３のいずれの製造方法に
おいても、半導体素子の実装工程において、表示パネル
Ｌの外周側に配設される配線基板Ｆ２を、ペースト状若
しくはフィルム状の接着剤６を介して半導体素子の実装
と共に接着させるために、従来のように配線基板Ｆを別
の工程で表示パネルＬに搭載する必要が無くなる。
【００６８】以上、本発明は、前記各実施の形態に示す
ほか、種々の形態に構成することができる。例えば、表
示パネルＬを液晶表示装置に用いた場合について説明し
たが、ＰＤＰ（plasma display panel）用パネル等の他
の表示パネルでも、本発明を用いることで同様の効果が
得られる。また、本発明の半導体素子の実装構造は、一
般の半導体素子ＩＣの実装や、複数の半導体素子ＩＣを
モジュール化して実装するマルチチップモジュール（以
下、ＭＣＭという）等に適用することも可能である。
【００６９】
【発明の効果】本発明の半導体の実装構造は、半導体素
子をペースト状若しくはフィルム状の接着剤と配線基板
を介して半導体素子実装用の基板上に実装することによ
り、半導体素子の膨張収縮によって発生する残留応力を
応力抑制基板や配線基板が吸収することで最小限度に抑
制することとなる。したがって、熱圧着後の残留応力に
よる半導体素子実装用の基板の反りを防止することがで
きる。
【００７０】本発明の表示装置は、半導体素子をペース
ト状若しくはフィルム状の接着剤と応力抑制基板や配線
基板を介して基板上に実装することにより、半導体素子
の膨張収縮によって発生する残留応力を応力抑制基板や
配線基板がこれを吸収するために、表示パネルの反りを
防止することができる。したがって、ガラス基板等の基
板内の複屈折を防止し、表示パネルの透過状態が良好
で、表示画面上の表示ムラを低減した表示品位の高い表
示装置を提供することができる。また、配線基板を表示
パネルと半導体素子との間に引き込むことで、狭額縁の
表示装置を提供することができる。
【００７１】本発明の表示装置の製造方法は、半導体素
子の実装工程において、表示パネルの外周側に配設され
る配線基板を、ペースト状若しくはフィルム状の接着剤
を介して半導体素子の実装と共に接着させる方法による
とき、従来のように配線基板を別の工程で表示パネルに
搭載する必要が無くなる。また、応力抑制基板や配線基
板に半導体素子を実装する第一工程と、この応力抑制基
板や配線基板を表示パネルに実装させる工程の順序や接
着剤のガラス転移温度を異ならせることで、半導体素子
の実装の際における加熱や加圧により半導体素子の膨張
収縮の影響が表示パネルには伝わり難くでき、表示パネ
ルの反りを防止することが可能である。
【００７２】
【図面の簡単な説明】
【図１】本発明の第１の実施形態の表示装置を示す構造
断面図。
【図２】前記第１の実施形態の表示装置の応力抑制基板
と半導体素子との関係を説明する底面図。
【図３】本発明の第２の実施形態の表示装置を示す構造
断面図。
【図４】前記第２の実施の形態の表示パネルと配線基板
との関係を示す平面図。
【図５】前記第２の実施の形態の配線基板を示す部分拡
大底面図。
【図６】前記第２の実施の形態の表示パネルと他の配線
基板の構造を示す平面図。
【図７】前記第２の実施の形態の配線基板を示す部分拡
大底面図。
【図８】従来の表示装置を示す断面図。
【図９】従来の表示装置の表示パネルと配線基板との関
係を示す平面図。
【図１０】表示装置の製造方法を示す斜視図。
【符号の説明】
１ 第１の基板 ２ 第２の基板 ３ 液晶 ４ａ，４ｂ 突起電極（バンプ） ６ａ，６ｂ 導電粒子 ９ａ，９ｂ 導通部 ６ ペースト状若しくはフィルム状の接着
剤 ６Ａ 第１の異方性導電膜（ＡＣＦ） ６Ｂ 第２の異方性導電膜（ＡＣＦ） Ｆ 配線基板 Ｆ１ 応力抑制基板 Ｆ２ 応力抑制基板（配線基板） Ｐ１，Ｐ２，Ｐ３配線パターン ＩＣ 半導体素子 Ｌ 液晶表示パネル Ｓ１ 圧着ステージ（加圧手段） Ｓ２ 熱圧着ツール（加熱手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32 Ｈ０１Ｌ 23/12 Ｎ Ｆターム(参考） 2H092 GA48 GA49 GA50 GA60 MA32 MA35 NA17 NA29 PA01 PA06 5E319 AA03 AB05 BB16 BB20 CD45 GG11 5F044 KK03 KK07 LL09 LL13 5G435 AA01 AA09 AA17 AA18 BB12 EE32 EE37 EE42 GG42 HH12 HH14 HH18 KK05 KK09

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンが形成された半導体素子実
    装用の基板にペースト状若しくはフィルム状の接着剤を
    介して半導体素子が実装される半導体素子の実装構造に
    おいて、 前記半導体素子実装用の基板と半導体素子との間におい
    てペースト状若しくはフィルム状の接着剤を介して応力
    抑制基板が配設され、この応力抑制基板に半導体素子と
    半導体素子実装用の基板の配線パターンとを導通させる
    導通部が設けられていることを特徴とする半導体素子の
    実装構造。
  2. 【請求項２】 半導体素子実装用の基板にペースト状若
    しくはフィルム状の接着剤を介して半導体素子が実装さ
    れる半導体素子の実装構造において、 前記半導体素子実装用の基板と半導体素子との間におい
    てペースト状若しくはフィルム状の接着剤を介して応力
    抑制基板が配設され、この応力抑制基板に半導体素子と
    接続するための配線パターンが形成されていることを特
    徴とする半導体素子の実装構造。
  3. 【請求項３】 前記応力抑制基板は、回路を構成したフ
    レキシブル基板又は多層膜基板であることを特徴とする
    請求項１又は請求項２記載の半導体素子の実装構造。
  4. 【請求項４】 前記半導体素子と応力抑制基板との間に
    配されるペースト状若しくはフィルム状の接着剤と、前
    記応力抑制基板と半導体素子実装用の基板との間に配さ
    れるペースト状若しくはフィルム状の接着剤とがガラス
    転移温度が異なることを特徴とする請求項１又は請求項
    ２記載の半導体素子の実装構造。
  5. 【請求項５】 表示パネルと、この表示パネルの実装領
    域にペースト状若しくはフィルム状の接着剤を介して半
    導体素子が実装され、表示パネルの外周縁部に配線パタ
    ーンが形成されるとともに配線基板が配設される表示装
    置において、 前記表示パネルと半導体素子との間に応力抑制基板が配
    設され、この応力抑制基板に半導体素子と表示パネルの
    配線パターンとを導通させる導通部が設けられるととも
    に、この応力抑制基板を、表示パネルの実装領域と半導
    体素子との間に引き込み、ペースト状若しくはフィルム
    状の接着剤を介して圧着されていることを特徴とする表
    示装置。
  6. 【請求項６】 表示パネルと、この表示パネルの実装領
    域にペースト状若しくはフィルム状の接着剤を介して半
    導体素子が実装され、表示パネルの外周縁部に配線基板
    が配設される表示装置において、 前記配線基板に、半導体素子と接続する配線パターンを
    形成し、この配線基板を実装領域における表示パネルと
    半導体素子との間に引き込み、ペースト状若しくはフィ
    ルム状の接着剤を介して圧着されていることを特徴とす
    る表示装置。
  7. 【請求項７】 前記応力抑制基板又は配線基板は、回路
    を構成したフレキシブル基板又は多層膜基板であること
    を特徴とする請求項５又は請求項６記載の表示装置。
  8. 【請求項８】 前記半導体素子と配線基板との間に配さ
    れるペースト状若しくはフィルム状の接着剤と、前記配
    線基板と表示パネルの実装領域との間に配されるペース
    ト状若しくはフィルム状の接着剤とがガラス転移温度が
    異なることを特徴とする請求項５又は請求項６記載の表
    示装置。
  9. 【請求項９】 前記表示装置は、対向する一対の基板間
    に液晶が狭持された表示装置であり、前記表示パネルの
    実装領域が前記対向する一対の一方の基板の外周縁部に
    設けられていることを特徴とする請求項５又は請求項６
    記載の表示装置。
  10. 【請求項１０】 前記請求項５記載の表示装置の製造方
    法であって、 前記応力抑制基板にペースト状若しくはフィルム状の接
    着剤を介して半導体素子を圧着する第一工程と、表示パ
    ネルにペースト状若しくはフィルム状の接着剤を介して
    前記半導体素子を圧着した応力抑制基板を実装する第二
    工程とを備え、前記第一工程を先に行った後、第二工程
    の半導体素子を圧着した応力抑制基板を圧着させること
    を特徴とする表示装置の製造方法。
  11. 【請求項１１】 前記請求項６記載の表示装置の製造方
    法であって、 前記配線基板にペースト状若しくはフィルム状の接着剤
    を介して半導体素子を圧着する第一工程と、表示パネル
    にペースト状若しくはフィルム状の接着剤を介して前記
    半導体素子を圧着した配線基板を実装する第二工程とを
    備え、前記第一工程を先に行った後、第二工程の半導体
    素子を圧着した配線基板を圧着させることを特徴とする
    表示装置の製造方法。
  12. 【請求項１２】 前記配線基板に半導体素子を圧着する
    第一工程に使用されるペースト状若しくはフィルム状の
    接着剤のガラス転移温度が、前記表示パネルに前記半導
    体素子を接着した応力抑制基板又は配線基板を熱圧着す
    る第二工程のペースト状若しくはフィルム状の接着剤の
    ガラス転移温度よりも高いことを特徴とする請求項１０
    又は請求項１１記載の表示装置の製造方法。
  13. 【請求項１３】 前記請求項５又は請求項６記載の表示
    装置の製造方法であって、 前記応力抑制基板又は配線基板にペースト状若しくはフ
    ィルム状の接着剤を介して半導体素子を実装する第一工
    程と、表示パネルにペースト状若しくはフィルム状の接
    着剤を介して前記半導体素子を接着した応力抑制基板又
    は配線基板を実装する第二工程とを備え、これら両工程
    のペースト状若しくはフィルム状の接着剤を介して加熱
    ・加圧手段により同時に熱圧着を行うことを特徴とする
    表示装置の製造方法。
JP2000254808A 2000-08-25 2000-08-25 半導体素子の実装構造及びその構造の表示装置並びにその製造方法 Pending JP2002076208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000254808A JP2002076208A (ja) 2000-08-25 2000-08-25 半導体素子の実装構造及びその構造の表示装置並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000254808A JP2002076208A (ja) 2000-08-25 2000-08-25 半導体素子の実装構造及びその構造の表示装置並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2002076208A true JP2002076208A (ja) 2002-03-15

Family

ID=18743688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000254808A Pending JP2002076208A (ja) 2000-08-25 2000-08-25 半導体素子の実装構造及びその構造の表示装置並びにその製造方法

Country Status (1)

Country Link
JP (1) JP2002076208A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015133211A1 (ja) * 2014-03-06 2015-09-11 デクセリアルズ株式会社 接続構造体、接続構造体の製造方法、及び回路接続材料
US9167697B2 (en) 2012-11-19 2015-10-20 Samsung Display Co., Ltd. Display panel and bonding apparatus for manufacturing the same
JP2017532760A (ja) * 2014-09-03 2017-11-02 クルシアルテック カンパニー リミテッド 指紋センサーモジュール及びその製造方法
JP2020115173A (ja) * 2019-01-17 2020-07-30 シャープ株式会社 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9167697B2 (en) 2012-11-19 2015-10-20 Samsung Display Co., Ltd. Display panel and bonding apparatus for manufacturing the same
WO2015133211A1 (ja) * 2014-03-06 2015-09-11 デクセリアルズ株式会社 接続構造体、接続構造体の製造方法、及び回路接続材料
JP2017532760A (ja) * 2014-09-03 2017-11-02 クルシアルテック カンパニー リミテッド 指紋センサーモジュール及びその製造方法
JP2020115173A (ja) * 2019-01-17 2020-07-30 シャープ株式会社 表示装置

Similar Documents

Publication Publication Date Title
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
JPH01227444A (ja) 接続構造
JP2002358026A (ja) 表示モジュール並びにフレキシブル配線板及びフレキシブル配線板の接続方法
JP2004281460A (ja) 補強板貼り付け装置および貼り付け方法
US6414397B1 (en) Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
JP2000195584A (ja) 電気的接続装置と電気的接続方法
JP4675178B2 (ja) 圧着方法
JP2001358165A (ja) 半導体素子及びその半導体素子が実装された液晶表示装置
JPH1187429A (ja) 半導体チップの実装方法
JPH1022334A (ja) 半導体装置
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
JP2009117476A (ja) 電子部品の実装構造
JP2004212587A (ja) 液晶表示パネル及びこの液晶表示パネルに使用する可撓性基板の実装方法
JP2003336016A (ja) 異方導電性両面テープとそれを用いた電子部品の実装方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JPH10125725A (ja) 半導体装置およびその製造方法
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
JP4069588B2 (ja) テープキャリア及びそれを用いた半導体装置
KR20060017213A (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
JP2006179811A (ja) 半導体素子の実装方法およびその実装装置