JP5485510B2 - 電子デバイス、電子機器、及び電子デバイスの製造方法 - Google Patents
電子デバイス、電子機器、及び電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP5485510B2 JP5485510B2 JP2008016312A JP2008016312A JP5485510B2 JP 5485510 B2 JP5485510 B2 JP 5485510B2 JP 2008016312 A JP2008016312 A JP 2008016312A JP 2008016312 A JP2008016312 A JP 2008016312A JP 5485510 B2 JP5485510 B2 JP 5485510B2
- Authority
- JP
- Japan
- Prior art keywords
- crimping
- electrode
- insulating member
- mounting component
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
図1は本発明に係る電子デバイス15の第1実施形態を表す断面図である。回路基板1の上に第1電極2が形成され、実装部品3の表面には第2電極4が形成されている。回路基板1と実装部品3とは、異方性導電部材5と可撓性絶縁部材6を介在して積層して接着されている。可撓性絶縁部材6には貫通孔8が形成され、貫通孔8には貫通電極9が形成されている。第1電極2と貫通電極9との間には異方性導電部材5に含まれる導電材料により電気的に接続されている。従って、回路基板1の第1電極2と実装部品3の第2電極4とは貫通電極9を介して電気的に接続されている。
図2は、本発明に係る電子デバイスの第2実施形態を示す断面図である。上記電子デバイスの第1実施形態と異なる部分は、回路基板1の第1電極2と実装部品3の第2電極4との間の位置が対応しない場合である。同一の部分又は同一の機能を有する部分には同一の符号を付し、これらの構成については上記電子デバイスの第1実施形態に順ずる。
図4は、本発明に係る電子デバイスの第3実施形態を示す断面図である。上記電子デバイスの第1実施形態と異なる部分は、可撓性絶縁部材6の表面に電極を構成した点と、可撓性絶縁部材6の上下両面に異方性導電部材5を介在させた点である。同一の部分又は同一の機能を有する部分には同一の符号を付し、これらの構成については上記電子デバイスの第1実施形態に順ずる。
図8は、本発明に係る電子デバイスの製造方法を工程順に示す説明図であり、電子デバイスの製造方法の第1実施形態を表す。回路基板1として液晶パネルを構成するガラス基板を使用し、実装部品3として液晶パネルを駆動するためのドライバーICチップを使用している。以下の図において、電子デバイスの各構成要素については、その断面により表している。
図9は、本発明に係る電子デバイスの製造方法を工程順に示す説明図であり、電子デバイスの製造方法の第2実施形態を表す。回路基板1として液晶パネルを構成するガラス基板を使用し、実装部品3として液晶パネルを駆動するためのドライバーICチップを使用している。図8と異なる部分は、回路基板1の上に、可撓性絶縁部材6、異方性導電部材5の順で設置している点である。同一の部分又は同一の機能を有する部分は同一の符号を付した。
図10は、本発明に係る電子デバイスの製造方法を示す工程フロー図であり、電子デバイスの製造方法の第3実施形態である。製造方法の第1実施形態及び製造方法の第2実施形態と異なるのは、設置工程が仮圧着前工程と仮圧着工程を有し、圧着工程が本圧着前工程と本圧着工程を有する点である。
電子デバイスの製造方法の第4実施形態においては、仮圧着工程における圧着ステージ及び圧着ヘッドと、本圧着工程における圧着ステージ及び圧着ヘッドを異なるようにした。即ち、圧着ステージ43と圧着ヘッド44とは、第1圧着ステージ及び第2圧着ステージと、第1圧着ヘッド及び第2圧着ヘッドとを有する。具体的には、図10に示す装着工程(ステップS4)以降の工程は、次のようになる。
本発明に係る電子デバイスの製造方法の第5実施形態においては、可撓性絶縁部材6にマスクパターンを形成する工程と、可撓性絶縁部材6の貫通孔8に金属メッキ法又は印刷法により貫通電極9からなる第3電極を形成する工程とを備えている。ここで、可撓性絶縁部材6に貫通孔8及び貫通電極9を形成するまでに、可撓性絶縁部材6を実装部品3又は回路基板1に接着して固定し、その後に貫通孔8及び貫通電極を形成するようにしても良い。以下、具体的に説明する。
次に、上記可撓性絶縁部材6を実装部品3に接着する製造方法の第1実施形態について図12および図13(a)〜(e)を参照しながら説明する。図12は、可撓性絶縁部材6を実装部品3に接着する製造方法を示す工程フロー図であり、図13(a)〜(e)は、可撓性絶縁部材6と実装部品3の各工程における断面図である。
図14(a)〜(e)は、本発明に係る可撓性絶縁部材6を接着する製造方法を説明するための各工程における可撓性絶縁部材6及び実装部品3の断面図であり、可撓性絶縁部材6を実装部品3に接着する製造方法の第2実施形態である。
図15(a)〜(f)は、本発明に係る可撓性絶縁部材6を接着する方法を説明するための各工程における可撓性絶縁部材6及び実装部品3の断面図であり、可撓性絶縁部材を実装部品3に接着する製造方法の第3実施形態である。
次に、上記電子デバイスの製造方法について図17および図18(a)〜(d)を参照しながら説明する。図17は、電子デバイスの製造方法の各工程を説明するフローチャート、図18(a)〜(d)は各工程の電子デバイスの製作途中の断面図であり、本発明に係る可撓性絶縁部材6を実装部品3に接着する製造方法の第4実施形態を示す。
可撓性絶縁部材6を実装部品3に接着する製造方法の第5実施形態について、図20、図21(a)〜(g)を参照しながら説明する。図20は、可撓性絶縁部材6を実装部品3に接着する製造方法の各工程を説明するフロー図、図21(a)〜(g)は、その製造方法の各工程の可撓性絶縁部材6及び実装部品3の製作途中の断面図である。同一の部分及び同一の機能を有する部分は同一の符号を付した。
可撓性絶縁部材6を実装部品3に形成する製造方法の実施形態について、図22、図23(a)〜(d)を参照しながら説明する。図22は、可撓性絶縁部材6を実装部品3に形成する製造方法の各工程を説明するフロー図、図23(a)〜(d)は、各工程における可撓性絶縁部材6と実装部品3の断面図である。同一の部分又は同一の機能を有する部分には同一の符号を付している。
2 第1電極
3 実装部品
4 第2電極
5 異方性導電部材
6 可撓性絶縁部材
7 導電体
8 貫通孔
9 貫通電極
10 配線
11 接続領域
Claims (10)
- 第1電極を有する回路基板と第2電極を有する実装部品とを接着部材を介在して対向させ、圧着ステージ及び圧着ヘッドにより加熱圧着して前記第1電極と前記第2電極とを電気的に接続する電子デバイスの製造方法において、
前記接着部材は第3電極が形成された可撓性絶縁部材と異方性導電部材とを有し、前記回路基板と前記実装部品とを対向して位置決めし、前記接着部材を介在して前記実装部品を前記回路基板の上に装着する装着工程と、
前記圧着ヘッドを所定の温度まで加熱すると共に、前記実装部品が装着された回路基板を前記圧着ステージに設置する設置工程と、
前記圧着ヘッドを前記圧着ステージに対して相対的に移動し、前記実装部品を前記回路基板に圧着して、前記第1電極と前記第2電極とを前記可撓性絶縁部材に形成された第3電極を介して電気的に接続する圧着工程と、を含むことを特徴とする電子デバイスの製造方法。 - 前記装着工程の前に、前記可撓性絶縁部材に貫通孔を形成する工程と、前記可撓性絶縁部材にマスクパターンを形成する工程と、前記可撓性絶縁部材の貫通孔に金属メッキ法又は印刷法により貫通電極からなる第3電極を形成する工程と、を備えることを特徴とする請求項1に記載の電子デバイスの製造方法。
- 前記第3電極を形成する工程の前に、前記可撓性絶縁部材を前記第2電極が形成された表面側の前記実装部品に接着する工程を有し、前記実装部品に接着された可撓性絶縁部材に貫通孔を形成することを特徴とする請求項2に記載の電子デバイスの製造方法。
- 前記装着工程の前に、前記実装部品の前記第2電極が形成された表面側に、少なくとも前記第2電極の一部を除いて絶縁部材を塗布する工程と、前記絶縁部材を硬化して、前記一部を除いた部位を貫通孔とする可撓性絶縁部材を形成する工程と、前記貫通孔に貫通電極からなる第3電極を形成する工程と、を備えることを特徴とする請求項1に記載の電子デバイスの製造方法。
- 前記実装部品は前記回路基板よりも線熱膨張係数が小さく、
前記設置工程は、
前記圧着ステージ及び前記圧着ヘッドを仮圧着温度に達するまで加熱すると共に、前記回路基板を前記圧着ステージ側に配置して前記実装部品が装着された回路基板を前記圧着ステージに設置する仮圧着前工程と、
前記圧着ヘッドを前記圧着ステージに対して相対的に移動して、前記実装部品を前記回路基板に仮圧着する仮圧着工程と、を含み、
前記圧着工程は、
前記圧着ヘッドを前記圧着ステージの温度よりも高い本圧着温度に達するまで加熱する本圧着前工程と、
前記圧着ヘッドを前記圧着ステージに対して相対的に移動して、前記仮圧着された前記実装部品を前記回路基板に本圧着する本圧着工程と、を含むことを特徴とする請求項1〜4のいずれか1項に記載の電子デバイスの製造方法。 - 前記圧着ステージ及び圧着ヘッドは、第1圧着ステージ及び第1圧着ヘッドと第2圧着ステージ及び第2圧着ヘッドから成り、
前記仮圧着前工程は、前記第1圧着ステージ及び前記第1圧着ヘッドを仮圧着温度に達するまで加熱すると共に、前記回路基板を前記第1圧着ステージ側に配置して前記実装部品が装着された回路基板を前記第1圧着ステージに設置する工程であり、
前記仮圧着工程は、前記第1圧着ヘッドを前記第1圧着ステージに対して相対的に移動して、前記実装部品を前記回路基板に仮圧着する工程であり、
前記本圧着前工程は、前記第2圧着ヘッドを前記第2圧着ステージの温度よりも高い本圧着温度に達するまで加熱すると共に、前記回路基板を前記第2圧着ステージ側に配置して前記実装部品が仮圧着された前記回路基板を前記第2圧着ステージに設置する工程であり、
前記本圧着工程は、前記第2圧着ヘッドを前記第2圧着ステージに対して相対的に移動して前記仮圧着された前記実装部品を前記回路基板に本圧着する工程であることを特徴とする請求項5に記載の電子デバイスの製造方法。 - 前記仮圧着温度は、前記異方性導電材料の硬化開始温度未満の最も高い温度であることを特徴とする請求項5又は請求項6に記載の電子デバイスの製造方法。
- 前記仮圧着温度は、前記異方性導電材料の硬化反応率が0.1%以上かつ10%未満となる温度であることを特徴とする請求項5〜7のいずれか1項に記載の電子デバイスの製造方法。
- 前記仮圧着温度は、40℃〜100℃であることを特徴とする請求項5〜8のいずれか1項に記載の電子デバイスの製造方法。
- 前記本圧着温度は、前記異方性導電材料の硬化反応率が80%以上に達する温度であることを特徴とする請求項5〜9のいずれか1項に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016312A JP5485510B2 (ja) | 2007-02-01 | 2008-01-28 | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007023139 | 2007-02-01 | ||
JP2007023139 | 2007-02-01 | ||
JP2008016312A JP5485510B2 (ja) | 2007-02-01 | 2008-01-28 | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211193A JP2008211193A (ja) | 2008-09-11 |
JP5485510B2 true JP5485510B2 (ja) | 2014-05-07 |
Family
ID=39787196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008016312A Active JP5485510B2 (ja) | 2007-02-01 | 2008-01-28 | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5485510B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102062108B1 (ko) | 2013-06-10 | 2020-01-03 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310564A (ja) | 1993-04-20 | 1994-11-04 | Hitachi Ltd | 半導体装置 |
JPH1131698A (ja) | 1997-07-14 | 1999-02-02 | Texas Instr Japan Ltd | 半導体装置、その製造方法及び実装構造 |
JP2000077475A (ja) * | 1998-09-01 | 2000-03-14 | Jsr Corp | 半導体装置およびその製造方法 |
JP3640876B2 (ja) | 2000-09-19 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の実装構造体 |
JP2006287102A (ja) | 2005-04-04 | 2006-10-19 | Ne Chemcat Corp | 半導体チップおよび半導体装置 |
-
2008
- 2008-01-28 JP JP2008016312A patent/JP5485510B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008211193A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
JP6726070B2 (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
US8497432B2 (en) | Electronic component mounting structure | |
WO2010010743A1 (ja) | 電子回路装置、その製造方法及び表示装置 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP2007221077A (ja) | プリント配線板の接続構造および接続方法 | |
JP2009157186A (ja) | 平面表示装置、及びこの製造方法 | |
KR100551388B1 (ko) | 회로기판의평탄화방법및반도체장치의제조방법 | |
JP5125314B2 (ja) | 電子装置 | |
JP4525734B2 (ja) | 電子部品の実装構造 | |
JP2014146650A (ja) | 配線基板およびその製造方法 | |
JP2013030789A (ja) | 実装構造体及び実装構造体の製造方法 | |
WO2009107342A1 (ja) | 電子部品モジュールの製造方法 | |
JP2007035546A (ja) | 圧着装置及び圧着方法 | |
JP5485510B2 (ja) | 電子デバイス、電子機器、及び電子デバイスの製造方法 | |
JP3835460B2 (ja) | 電子部品実装体の製造方法、及び電気光学装置 | |
JP4133756B2 (ja) | プリント配線基板の接続方法 | |
JP2018056279A (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
WO2000026959A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
JP2008235840A (ja) | 半導体装置の製造方法、半導体製造装置および半導体モジュール | |
JP2008112911A (ja) | 基板間接続構造、基板間接続方法、表示装置 | |
JP2006179589A (ja) | 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法 | |
JP2008235656A (ja) | 回路基板の実装体 | |
JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130311 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5485510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |