JP2008235840A - 半導体装置の製造方法、半導体製造装置および半導体モジュール - Google Patents

半導体装置の製造方法、半導体製造装置および半導体モジュール Download PDF

Info

Publication number
JP2008235840A
JP2008235840A JP2007077528A JP2007077528A JP2008235840A JP 2008235840 A JP2008235840 A JP 2008235840A JP 2007077528 A JP2007077528 A JP 2007077528A JP 2007077528 A JP2007077528 A JP 2007077528A JP 2008235840 A JP2008235840 A JP 2008235840A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor
semiconductor device
heating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007077528A
Other languages
English (en)
Inventor
Yoshito Okawa
義人 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007077528A priority Critical patent/JP2008235840A/ja
Publication of JP2008235840A publication Critical patent/JP2008235840A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体基板の極薄化に伴う接着剤の這い上がり現象による影響を無くすとともに、接着剤ボイドを低減し、信頼性の高い半導体装置の製造方法を提供する。
【解決手段】絶縁性フィルム5上に形成された配線パターン6に、所望の素子領域に形成された半導体基板の接続用端子9をフリップチップ方式で接続し、半導体装置を形成する方法であって、前記絶縁性フィルム5上に第1の接着剤8aを塗布する工程(a)と、前記第1の接着剤8aを加熱し、低粘度化する工程(b)と、前記絶縁性フィルム5上に第2の接着剤8bを塗布する工程(c)と、前記半導体基板を、前記接続用端子9と前記配線パターン6とを互いに位置合わせをする工程(d)と、工程(e)と、前記配線パターン6に押圧し、前記第1の接着剤8aと第2の接着剤8bを熱硬化させる工程(f)とを含む。
【選択図】図2

Description

本発明は、半導体装置の製造方法および半導体モジュールにかかり、特にフェースダウン方式を用いた、フィルムキャリア上への半導体基板(ICチップ)の実装における、接着剤の供給に関するものである。
近年、携帯電話、携帯情報端末、ICカードを初めとして、電子機器関係の分野においては、小型化、薄型化の需要の増大に伴い、それらの機器に搭載される電子部品の高密度化、低背実装が進んできている。例えば、ICカードを駆動するための素子領域の形成された半導体基板(以下ICチップ)の多くは、絶縁性フィルム上に金属配線のパターンを形成した所謂ロール状態のアンテナパターンシートにICチップをベアチップと称する裸状態のまま、フェースダウン方式で実装することで、薄型、低背実装を実現している。これらの実装方式は、COF(Chip On Film)実装方式と呼ばれている。
この非接触型のICカードは、一般的に次のような工程を経て作製される。
(1) 樹脂製のシートにアルミや銅等の金属箔を貼着したシート状の基板を出発材料とし、アンテナ回路を形成するための印刷を行い、前記金属箔をパターニング処理する。
(2) パターニング処理により形成されたアンテナ回路上に、直接、ICチップをベアチップ実装したICモジュールと、そのICモジュールの両面に接着剤又は接着剤シートを積層し、更にその外側にプラスチック製の樹脂シートを積層する。
(3) この状態で、加熱プレス機を用いて熱融着によって一体化させる。
(4) 金型などを用いて所定サイズに打ち抜く。
代表的なCOF実装の一例を、図6に示す。まず図6(a)に示すように、接着シート105Sを介して絶縁性フィルム105上にアルミニウム箔などの金属箔を貼着し、アンテナ回路及び回路電極などの配線パターン106をパターニングし、アンテナパターンシートを形成する。
次いで、図6(b)に示すように、このアンテナパターンシートを構成する絶縁性フィルム105上のICチップ107が実装される領域に熱硬化性の樹脂108を塗布する。
次に、図6(c)に示すように、ICチップ107を加熱ヘッド2000に吸着させ、このICチップ107の配線パターン106の形成面が上記絶縁性フィルム面と向かい合うように配置し、ICチップ上の電極部と、絶縁性フィルム105上の配線パターンとを位置合わせする。この状態で加熱ヘッドを押圧し、熱硬化性の樹脂をICチップの配線パターン面と絶縁性フィルム面との間に充填する。その後、加熱ヘッドでICチップを加熱し、充填させた接着剤を完全硬化させ、ICチップとフィルムとを密着させる。そのことにより、ICチップ上の電極部と、フィルム上の配線パターンとの接続状態が維持され、接続信頼性が確保される。
しかし、上記実装方式で実装する場合、接着剤が充填される段階では、接着剤の粘度が高く流動性が悪い。その為に、接着剤が充填された状態から加熱により濡れ広がる際に、空気を巻き込んだり、閉じ込めたりしてしまい、熱硬化後に気泡となって接着剤内部に残留し、これが、ボイド発生の原因となってしまう。
このように接着剤の内部に残留したボイドの発生を防止するために、従来半導体製造装置を工夫することにより回避させる方法が提案されている(特許文献1)。
この方法では、図7に示すように、配線パターン106と絶縁性フィルム101とその両者を接着している接着シート105Sとで構成されるアンテナシートをバックアップ加熱ヒータ1000で加熱し(図7(a))、アンテナシートに含まれている水分を蒸発させ、接着剤108を塗布する(図7(b))。次に、ICチップ107上の電極部(バンプ109)と、絶縁性フィルム105上の配線パターン106とを位置合わせする。その後加熱ヘッド2000で加圧しながら配線パターン106に向けて押圧することにより、接着剤108を拡げ、バンプ109を配線パターン106に突き当てるとともに、ICチップ107とアンテナシートとの間に接着剤108を介在させる(図7(c))。このような接続方法によれば、アンテナシートに乾燥処理が施されることによりアンテナシート内部の水分が強制的に排除され、接着剤105の硬化時の熱による水分やガスが接着剤108中に取り込まれない。また、加熱ヘッド1000で加熱しながら加圧するため、接着剤108の濡れ性が向上して広がり、空気を巻き込んだり、気泡を閉じ込める確率を大幅に減らすことで、ボイドの発生を防止することができる。
特開2002-270637号公報
ところで近年、機器の低背化傾向が強く、より薄いICチップの実装が要求され、50μm以下の極薄チップも提案されている。しかしながら、上記従来の構成では、図8に示すように、ICチップ107が薄い場合、上述したような圧着加熱ヘッド2000により加圧、加熱すると、接着剤108の硬化前の粘度が低い場合、図8に示すように、この圧着加熱ヘッド2000まで接着剤108が這い上がってきてしまい、接着剤108が、圧着加熱ヘッド2000に貼り付きそのまま硬化してしまい、異物となってしまう。連続生産時には、その異物の付着により、加圧時にICチップにクラックを発生させ、破損が生じたりあるいは、動作不良に陥ってしまったりすることがある。
本発明は、前記実情に鑑みてなされたもので、半導体基板の極薄化に伴う接着剤の這い上がり現象による影響を無くすとともに、接着剤ボイドを低減し、信頼性の高い半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために本発明の半導体装置の製造方法は、絶縁性基板上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続し、半導体装置を形成する方法であって、前記絶縁性基板上に第1の接着剤を塗布する工程(a)と、前記第1の接着剤を加熱し、低粘度化する工程(b)と、前記絶縁性基板上に第2の接着剤を塗布する工程(c)と、前記半導体基板を、前記接続用端子と前記配線パターンとを互いに位置合わせをする工程(d)と、前記配線パターンと第1および第2接着剤とを加熱する工程(e)と、前記配線パターンに押圧し、前記第1の接着剤と第2の接着剤を熱硬化させる工程(f)とを含むことを特徴とする。
この構成により、加熱し、低粘度化する工程(b)において、第1の接着剤の、粘度が低くなることにより、濡れ広がり性が向上し、配線パターンの隙間にも均一に充填され、かつ、絶縁性基板と配線パターンとの段差も、第1の接着剤の表面張力によりフィレット形状を形成する。このため、工程(c)において塗布され工程(d)において加熱される第2の接着剤の流動性も向上し、接着剤中のボイドの発生を抑えることができる。また、第2の接着剤が第1の接着剤の表面張力により形成されたフィレット形状に濡れ性よく均一に拡がるため、最小限の量で接着性を高めることができ、半導体基板の裏面側まで第2の接着剤が回りこみを生じることなく、接着することができる。従って固着のために半導体基板を加熱あるいは加圧するのに用いられる、加熱加圧ヘッドが第2の接着剤で汚染され、これが硬化して突出形状となり、次の工程で半導体基板を圧着する際に局所的に圧力がかかることで半導体基板にクラックを生じる原因となることがあったが、本発明の方法によれば、このようなおそれはない。仮に加熱ヘッドが汚染される場合があったとしても、加圧工程においては、別のヘッドを用いるようにすることで、上記クラック発生のおそれはさらに低減される。
また本発明は、上記半導体装置の製造方法において、前記第2の接着剤よりも第1の接着剤の方が、粘度が低いものを含む。
上記構成によれば、より濡れ性よく拡がり、均一な膜を形成することができる。また、第1の接着剤と第2の接着剤は、基本物性は同じ材料構成とし、初めに塗布する第1の接着剤の方が、第2の接着剤より粘度を下げることにより、接着剤の濡れ拡がり性が向上するため、ボイドの発生を抑えることができる。
また本発明は、上記半導体装置の製造方法において、前記各工程(a)乃至工程(f)は、それぞれ独立して設定される加熱温度で加熱する工程を含むものを含む。
また本発明は、上記半導体装置の製造方法において、前記絶縁性基板は絶縁性フィルムであり、前記熱硬化させる工程(f)は、前記絶縁性フィルムを選択的に加熱する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記熱硬化させる工程(f)において、前記半導体装置を加熱する加熱ヘッドと、前記半導体基板との間に、バッファ材を介して加熱するようにしたものを含む。
この構成により、吸着ヘッドで半導体基板を加熱したり加圧したりするのを止め、加圧には、半導体基板と、加熱ヘッド間に、接着性が悪く、かつ、耐薬品性、耐熱性の高い材料を使用し、加熱かつ加圧をすることにより、ヘッドへの接着剤の這い上がりを抑えることができる。
また本発明は、上記半導体装置の製造方法において、前記バッファ材は、前記第1、2の接着剤に対して接着性が悪く、かつ、耐薬品性、耐熱性の高い材料であるものを含む。
この構成により、接着剤のヘッドへの付着を防止することができる。
また本発明は、上記半導体装置の製造方法において、前記バッファ材はテフロンであるものを含む。
また本発明は、上記半導体装置の製造方法において、塗布する工程(a)に先立ち、絶縁性フィルムを加熱する工程を含む。
この構成を取ることにより、この加熱工程で、絶縁性フィルムに残留する接着シート中の水分を含めて、絶縁性フィルム上の水分を蒸発させ、この後第1の接着剤を塗布するようにしているため、第1の接着剤の濡れ広がり性が向上し、金属配線パターン間の隙間にも均一に充填され、かつ、絶縁性フィルムと配線パターンとの段差も、第1の接着剤の表面張力によりフィレット形状がより良好に形成させる。このため、第2の接着剤の流動性も向上し、接着剤中のボイドの発生を抑えることができる。したがってより少量の接着剤で確実に接続することが可能となる。
また本発明は、絶縁フィルム上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続し、半導体装置を形成する半導体製造装置であって、前記絶縁性基板上に第1の接着剤を塗布する第1の塗布部と、前記第1の接着剤を加熱し、低粘度化する第1の加熱部と、前記絶縁性基板上に第の2接着剤を塗布する第2の塗布部と、前記半導体基板を把持し、前記接続用端子と前記配線パターンとを互いに位置合わせをする把持部と、前記配線パターン及び第1、第2の接着剤を加熱しながら前記配線パターンに押圧し、前記第1の接着剤と第2の接着剤を熱硬化させる第2の加熱部とを含む。
この工程により、
また本発明は、上記半導体製造装置において、前記第2の接着剤よりも第1の接着剤の方が、粘度が低いものを含む。
また本発明は、上記半導体製造装置において、前記第1及び第2の塗布部及び第1及び第2の加熱部はそれぞれ独立して加熱温度を制御可能であるものを含む。
また本発明は、上記半導体製造装置において、前記第2の加熱部は独立した加熱ヘッドを具備したものを含む。
また、加熱ヘッドのほかに、絶縁性フィルム上をヘッドと反対側から加熱するために、それぞれ、独立した加熱ヒータを備えることにより、より、ボイドの発生を抑えることができる。
また本発明は、上記半導体製造装置において、前記第2の加熱部の近傍に、前記半導体基板を加熱する加熱ヘッドと、前記半導体基板との間に、介在させるバッファ材を具備したものを含む。
また本発明は、上記半導体製造装置において、前記バッファ材は、前記第1、第2の接着剤に対して接着性が悪く、かつ、耐薬品性、耐熱性の高い材料であるものを含む。
また本発明は、上記半導体製造装置において、前記バッファ材はテフロンであるものを含む。
また本発明は、上記半導体装置の製造方法を用いて形成された半導体モジュールを含む。
以上詳述したように、本発明は、接着剤のボイドを抑え、かつ、接着剤の這い上がりを防止し、信頼性の高い接続を実現することの可能なCOF実装方式の半導体装置の製造方法およびこれに用いられる半導体製造装置を実現するものである。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1(a)〜(c)は、本発明による半導体装置の製造工程前半を説明するための図、図2(a)〜(c)は、本発明による半導体装置の製造工程後半を説明するための図である。また図3は本発明の実施の形態で形成した半導体装置(半導体モジュール)の要部を示す図、図4はここで用いる半導体製造装置の模式的説明図である。
本発明の半導体装置の製造方法は、絶縁性フィルム5上に形成された配線パターン6に、所望の素子領域に形成された半導体基板7の接続用端子としてのバンプ9をフリップチップ方式で接続し、半導体装置を形成する方法である。ここで用いられる半導体基板は所望の素子領域が形成された厚さ50μmの極薄のシリコンチップである。この方法は、絶縁性フィルム上に第1の接着剤8aを塗布する工程(a)と、第1の接着剤8aを加熱し、低粘度化する工程(b)と、この絶縁性フィルム5上に第2の接着剤8bを塗布する工程(c)と、半導体基板としてのICチップ7を、バンプ9と前記配線パターン6とを互いに位置合わせをする工程(d)と、前記配線パターンと第1および第2接着剤を加熱する工程(e)と、ICチップ7を配線パターン6に押圧し、前記第1の接着剤と第2の接着剤を熱硬化させる工程(f)とを含むことを特徴とする。ここで工程(f)においてはテフロン板からなるバッファ材700を介して加圧される。
また、ここで第2の接着剤よりも第1の接着剤の方が、流動化されたときの粘度が低くなるように材料を選択する。
以下本発明の半導体装置の製造方法について図面を参照しつつ詳細に説明する。
まず図1(a)に示すように、接着シート5Sを介して絶縁性フィルム5上にアルミニウム箔を貼着し、アンテナ回路及び回路電極などの配線パターン6をパターニングし、アンテナパターンシートを形成する。この状態で、図示しない加熱ヘッドを装着し70℃前後で30秒〜5分程度の熱処理を行うことにより、接着シート5Sおよび絶縁性フィルム上の水分を蒸発させる。
次いで、図1(b)に示すように、このアンテナパターンシートを構成する絶縁性フィルム5上のICチップが実装される領域にディスペンサ法により、第1の接着剤として熱硬化性の樹脂8aを塗布する。
こののち、図1(c)に示すように、バックアップ加熱ヒータ100をONとし、第1接着剤が流動化しかつ、硬化開始温度よりも低い温度、例えば、50〜80℃で30秒〜5分程度で加熱し、第1の接着剤8aを流動化し、表面張力により、端面でフィレット状となるように拡げる。第1の接着剤8aは、粘度を低く設定しているために、塗布量が安定して塗布される。さらに、バックアップ加熱ヒータ100をONすることにより、更に粘度が下がり、濡れ広がり性が向上し、アンテナ回路と接着シートとの段差には、フィレット形状が形成され、かつ、接着シート5Sの表面にも、第1の接着剤8aの薄膜が形成される。
次に、図2(a)に示すように、第1の接着剤として熱硬化性の樹脂8aを塗布した上に、ディスペンサ法により第2の接着剤として熱硬化性の樹脂8bを塗布する。このときも、前工程同様に、第2の接着剤の塗布に先立ちバックアップ加熱ヒータ100によりアンテナシートを加熱し、アンテナシートの水分の吸湿を防止する。
こののち、図2(b)に示すように、バックアップ加熱ヒータ100をONとし、第2接着剤が流動化しかつ、硬化開始温度よりも低い温度、例えば、50〜80℃で30秒〜5分程度加熱し、把持部としての吸着ヘッド300でICチップ7を吸着し位置あわせを行い、アンテナパターンシートを構成する絶縁性フィルム5上のICチップが実装される領域にこのICチップ7を載置する。このとき、推力をかけて加圧するが、吸着ヘッド300は、常温保持状態で、図2(c)の最終硬化工程のように150〜200まで加熱を行わないため、ICチップ7からの熱伝導による絶縁性フィルム5への加熱が無いため、絶縁性フィルム5が軟化せず、ICチップ7の接続端子であるバンプ9が配線パターン6にくさび上に食い込まない。つまり、ICチップ7と配線パターン6間の距離は、バンプ9の高さを保持しており、バックアップ加熱ヒータ100により加熱され流動化した第2の接着剤8bは、ICチップ7下に保持されたままである。その為、ICチップ7の上面部まで第2の接着剤8bは、這い上がらず、仮圧着ヘッド300に第2の接着剤8bは付着しない。
そして最後に、図2(c)に示すように、バッファ材500としてテフロン製の板状体を加熱ヘッド400とICチップ7との間に介在させた状態で、加熱ヘッド400を150〜200℃、バックアップ加熱ヒータを50〜100℃で5〜20秒両面から加熱し、流動化した第1および第2の接着剤を硬化させる。
このようにして、図3に示すように、熱硬化性の樹脂8a,8bを、ICチップ7のバンプ9と配線パターン6の形成された絶縁性フィルム面との間に充填し、充填した接着剤を完全硬化させ、ICチップと絶縁性フィルムとを密着させる。このことにより、ICチップ上の電極部であるバンプと、絶縁性フィルム上の配線パターンとの接続状態が維持され、接続信頼性が確保される。
この工程においては、粘度調整された第2の接着剤でも、這い上がりを生じてしまう場合もあるが、ICチップ7と加熱ヘッド400との間には、接着性が悪く、かつ、耐薬品性、耐熱性の高い材料である、テフロン製のバッファ材500を配置しているために、仮に、第2の接着剤8bが這い上がってきたとしても、本加熱ヘッド400には、第2の接着剤8bは付着することがない。
このようにして、ICチップの極薄化に際してもボイドの発生を抑制し、かつ、加熱ヘッドに接着剤付着することがなく、安定した半導体モジュール(ICモジュール)を製造することが可能となる。
またここで用いられる、半導体製造装置(実装装置)の模式的説明図を図4に示す。この装置は、ディスペンサdを用いて回路パターン6の形成された絶縁性基板(絶縁性フィルム)5上に第1の接着剤8aを塗布する第1の塗布部P1と、第1の接着剤8aを加熱し、低粘度化する第1の加熱部P2と、絶縁性フィルム上に第の2接着剤8bを塗布する第2の塗布部P3と、半導体基板としてのICチップ7を吸着ヘッド300で把持し、前記接続用端子と前記配線パターンとを互いに位置合わせをし(把持部)、配線パターン6及び第1、第2の接着剤8a、8bを加熱しながら配線パターン6に押圧し、第1の接着剤と第2の接着剤を熱硬化させる第2の加熱部P4とを具備している。そしてここでバックアップ加熱ヘッド100は絶縁性フィルム5の搬送箇所に適宜配置され、温度が独立して制御可能となるように構成されている。そして、各部P1からP4で適切な温度条件を維持するように独立して温度制御がなされている。
従って、接着剤の流動性が良くなる温度と、硬化させる温度とが異なるなど、各工程で最適温度が異なるため、加熱ヘッドを加熱する温度を各工程で独立して制御することにより、生産タクト(時間当たりの生産数量)を向上することができる。また、確実に流動性を高めた後で、硬化させることができ、接着性の向上を図ることが出来るという効果もある。
さらにまた、前述したように、ICチップの仮圧着工程と加熱・加圧する本圧着工程とを分離することにより加熱・加圧時にテフロンテープなどの加熱ヘッド保護テープを介在させることができ、接着剤の這い上がりによる、加熱ヘッドへの付着を防止することができる。
また、本実施の形態のICカード1を、図5に示す。ICモジュールは図5(a)および(b)に平面図および断面図を示すように、ICモジュール2と、ICモジュール2を挟むように両面配置される中間接着層3と、表層ラミネート層4とを備えて構成することができる。ICカード1の基材となる絶縁性フィルム5には、例えばPET(ポリエステルテレフタレート)、PEN(ポリエチレンナフタレート)、PI(ポリイミド)などの樹脂製のシートが用いられる。これらの絶縁性フィルムでは薄くかつフレキシブルであるため、端子の接合強度信頼性を保たせることが重要で、ICチップ7の回路面と回路パターン6との短絡の可能性が大きい基材であるが、本実施の形態のICカード1においては、ICチップのバンプと配線パターンとの安定した接合を実現することで、ICチップ7の回路面と回路パターン6との短絡を防ぐことができる。
次にICモジュール2について説明する。
中間接着層3は、ICモジュール2と表層ラミネート層4とを接合させる機能を持つものであり、加熱により溶解し流動性を帯びる接着シート材料、例えばホットメルト接着剤により形成されたシートからなる。表層ラミネート層4にはPET、PTE−G、塩化ビニルなどの材料の樹脂シートが用いられる。
また配線パターン6は、ICモジュール2を構成する絶縁性フィルム5の片面(もしくは両面)に貼着された、アルミニウムもしくは銅等の金属箔をコイル状にパターニングして形成されている。なお、上記の中間接着層3及び表層ラミネート層4が、本明細書で云うICモジュール2を保護する保護部材である。
配線パターン6は、カードリーダ等の外部機器との間で信号の送受信を行うためのアンテナとして使用される以外に、カードリーダ等の外部機器からICチップ7が動作するための電力を受ける受電手段として使用される。すなわち、カードリーダ等の外部機器から送信される電磁波によってアンテナ回路に電力が誘起され、この電力を配線パターン6に実装したICチップ7の駆動電源として使用する。
ICチップ7は、チップ接合用接着剤8にて配線パターン6に接合される。チップ接合用接着剤8a,8bは、上述したように2工程で、ペースト状態でディスペンサ(図示略)によりICモジュール2の絶縁性フィルム5上に塗布されるか、印刷法により塗布される。あるいは、シート状のチップ接合用接着剤8が、ICモジュール2の絶縁性フィルム5に取り付けられて、ICチップ7を取り付ける場合もある。
また、ICチップ7は、その略全域が、衝撃吸収用とした封止樹脂10で覆われている。この封止樹脂10は、完全硬化時において低硬度値をとる物性を有し、弾性係数が1GPa以下の接着剤である。
封止樹脂10は、ICチップ7への衝撃を吸収する衝撃吸収用として用いられる以外にICチップ7の直上位置に配置される補強板11をICチップ7に接合させるためにも作用する。封止樹脂10の使用量、即ちICチップ7への充填量は、補強板11の投影面積よりも増大するように設定され、且つ、ICチップ7と補強板11との間の封止樹脂厚が5μm以上となるように設定されている。なお、ICチップ7は、外部ストレスによる影響を最小限に抑えるため(即ちチップ表面及びダイシングカット面におけるマイクロクラックを防止するため)に、エッチング処理を施した物の使用が好適である。
封止樹脂10の形成はたとえば、ICチップ7が実装された状態のICモジュール2の上方を含む略全域に、封止樹脂10を塗布する面積、塗布厚さに調整された形状の穴が穿たれた接着剤用塗布マスク用意し、このマスクを介してディスペンサにより必要量の封止樹脂を塗布する。
そして接着剤用スキージを引いて封止樹脂10をICチップ7の周囲に充填し、封止樹脂10を所定の硬化温度、硬化時間を経て硬化させる。
また、このICチップの裏面側に必要に応じて反り防止用の切り欠き穴12を有する補強板11を装着してもよい。
そして、まず補強板11を配置して完成したICモジュール2をその両面側から中間接着層3で挟み込み、更にその外側に表層ラミネート層4を挟み込んで、合計5層構造を確立する。その後、図示しない熱プレス装置により、中間接着層3を流動化させ、厚さが均一になるように真空、加圧、加熱を行い、各層を接着させる。その後、冷却し接着剤の固化後、所定サイズに金型で打ち抜く。これによりICカード1が完成する。
このようにして形成された、本実施の形態のICカード1によれば、ICチップと基体である絶縁性フィルムとの接続を確実かつ強固に行うことができることから、常に安定して通信を行うことが可能となる。
なお前記実施の形態では絶縁性基板として絶縁性フィルムを用いた場合について説明したが、ガラスエポキシ樹脂あるいはセラミックなどの剛性基板を用いた場合にも同様であることはいうまでもない。
なお前記実施の形態では、厚さ50μmのシリコン基板を用いたが、50μm以下さらに望ましくは35μm以下の極薄チップを用いた場合に特に有効である。
以上のように、本発明に係る半導体製造装置では、ボイドの発生を抑えると同時に、接着剤の這い上がりを防止することができることから、50μm以下の極薄チップを用いる場合に特に有効であり、次世代の携帯電話、携帯情報端末、ICカード等の半導体製品生産時の不良率削減、連続生産性の向上に有用である。
本発明の実施の形態の半導体装置の製造工程を示す図 本発明の実施の形態の半導体装置の製造工程を示す図 本発明による半導体装置の製造方法によって形成された半導体装置を示す図 本発明の実施の形態の半導体製造装置を示す図 この半導体装置を用いて形成したICカードを示す平面図および断面図 従来法による半導体装置の製造工程を示す図 従来法による半導体装置の製造工程を示す図 従来法による半導体装置の課題を説明するための図
符号の説明
1 ICカード
2 ICモジュール
3 中間接着層
4 表層ラミネート層
5 絶縁性フィルム
6 配線パターン
7 ICチップ
8 チップ接合用接着剤
9 バンプ
10 封止樹脂
11 補強板
12 切り欠き穴
P1 第1の塗布部
P2 第1の加熱部
P3 第2の塗布部
P4 第2の加熱部

Claims (15)

  1. 絶縁性基板上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続し、半導体装置を形成する方法であって、
    前記絶縁性基板上に第1の接着剤を塗布する工程(a)と、
    前記第1の接着剤を加熱し、低粘度化する工程(b)と、
    前記絶縁性基板上に第2の接着剤を塗布する工程(c)と、
    前記半導体基板を、前記接続用端子と前記配線パターンとを互いに位置合わせをする工程(d)と、
    前記配線パターンと第1および第2接着剤とを加熱する工程(e)と、
    前記半導体基板を前記配線パターンに押圧し、前記第1の接着剤と第2の接着剤を熱硬化させる工程(f)とを含む半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記第2の接着剤よりも第1の接着剤の方が、粘度が低いことを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法であって、
    前記各工程(a)乃至工程(f)は、それぞれ独立して設定される加熱温度で加熱する工程を含む半導体装置の製造方法。
  4. 請求項3に記載の半導体装置の製造方法であって、
    前記絶縁性基板は、絶縁性フィルムで構成され、
    前記熱硬化させる工程(f)は、前記絶縁性フィルムを選択的に加熱する工程を含む半導体装置の製造方法。
  5. 請求項1乃至4のいずれかに記載の半導体装置の製造方法であって、
    前記熱硬化させる工程(f)において、前記半導体装置を加熱する加熱ヘッドと、前記半導体基板との間に、バッファ材を介して加熱するようにした半導体装置の製造方法。
  6. 請求項5に記載の半導体装置の製造方法であって、
    前記バッファ材は、前記半導体装置及び加熱ヘッドに対して接着性が悪く、かつ、耐薬品性、耐熱性の高い材料である半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法であって、
    前記バッファ材はテフロンである半導体装置の製造方法。
  8. 絶縁性基板上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続し、半導体装置を形成する半導体製造装置であって、
    前記絶縁性基板上に第1の接着剤を塗布する第1の塗布部と、
    前記第1の接着剤を加熱し、低粘度化する第1の加熱部と、
    前記絶縁性基板上に第の2接着剤を塗布する第2の塗布部と、
    前記半導体基板を把持し、前記接続用端子と前記配線パターンとを互いに位置合わせをする把持部と、
    前記半導体基板を加熱しながら前記配線パターンに押圧し、前記第1の接着剤と第2の接着剤を熱硬化させる第2の加熱部とを含む半導体製造装置。
  9. 請求項8に記載の半導体製造装置であって、
    前記第2の接着剤よりも第1の接着剤の方が、粘度が低いことを特徴とする半導体製造装置。
  10. 請求項8または9に記載の半導体製造装置であって、
    前記第1及び第2の塗布部及び第1及び第2の加熱部はそれぞれ独立して加熱温度を制御可能である半導体製造装置。
  11. 請求項8乃至10のいずれかに記載の半導体製造装置であって、
    前記第2の加熱部は独立した加熱ヘッドを具備した半導体装置製造装置。
  12. 請求項8乃至11のいずれかに記載の半導体製造装置であって、
    前記第2の加熱部の近傍に、前記半導体基板を加熱する加熱ヘッドと、前記半導体基板との間に、介在させるバッファ材を具備した半導体製造装置。
  13. 請求項12に記載の半導体装置製造装置であって、
    前記バッファ材は、前記半導体チップ及び加熱ヘッドに対して接着性が悪く、かつ、耐薬品性、耐熱性の高い材料である半導体装置製造装置。
  14. 請求項13に記載の半導体製造装置であって、
    前記バッファ材はテフロンである半導体製造装置。
  15. 請求項1乃至7に記載の半導体装置の製造方法を用いて形成された半導体モジュール。
JP2007077528A 2007-03-23 2007-03-23 半導体装置の製造方法、半導体製造装置および半導体モジュール Withdrawn JP2008235840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007077528A JP2008235840A (ja) 2007-03-23 2007-03-23 半導体装置の製造方法、半導体製造装置および半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007077528A JP2008235840A (ja) 2007-03-23 2007-03-23 半導体装置の製造方法、半導体製造装置および半導体モジュール

Publications (1)

Publication Number Publication Date
JP2008235840A true JP2008235840A (ja) 2008-10-02

Family

ID=39908236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007077528A Withdrawn JP2008235840A (ja) 2007-03-23 2007-03-23 半導体装置の製造方法、半導体製造装置および半導体モジュール

Country Status (1)

Country Link
JP (1) JP2008235840A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069893A (ja) * 2010-09-27 2012-04-05 Sekisui Chem Co Ltd 半導体チップの実装方法
US8203778B2 (en) 2010-03-22 2012-06-19 Samsung Electronics Co., Ltd. Electrophoretic display device and method for manufacturing same
JP2012216616A (ja) * 2011-03-31 2012-11-08 Internatl Business Mach Corp <Ibm> 半導体接合装置
JP2013038275A (ja) * 2011-08-09 2013-02-21 Sekisui Chem Co Ltd 半導体パッケージの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203778B2 (en) 2010-03-22 2012-06-19 Samsung Electronics Co., Ltd. Electrophoretic display device and method for manufacturing same
US8446662B2 (en) 2010-03-22 2013-05-21 Samsung Display Co., Ltd. Electrophoretic display device and method for manufacturing same
JP2012069893A (ja) * 2010-09-27 2012-04-05 Sekisui Chem Co Ltd 半導体チップの実装方法
JP2012216616A (ja) * 2011-03-31 2012-11-08 Internatl Business Mach Corp <Ibm> 半導体接合装置
JP2013038275A (ja) * 2011-08-09 2013-02-21 Sekisui Chem Co Ltd 半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
JP4345598B2 (ja) 回路基板の接続構造体とその製造方法
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP3533665B1 (ja) 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。
JP2004281460A (ja) 補強板貼り付け装置および貼り付け方法
JP4846633B2 (ja) 部品内蔵基板の製造方法
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP5493311B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
WO2009107342A1 (ja) 電子部品モジュールの製造方法
JP2009259998A (ja) 電子部品モジュールの製造方法
JP5136305B2 (ja) 半導体装置の製造方法
JP2008235839A (ja) 半導体装置およびその製造方法
JP2007266129A (ja) 半導体装置及び半導体装置の製造方法
JP3430096B2 (ja) 半導体装置の実装方法
JPH09107003A (ja) 部品実装構造及び部品実装方法
JP4016557B2 (ja) 電子部品の実装構造及び実装方法
JP4345464B2 (ja) 電子部品が接合された回路基板用部材の製造方法
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
WO2016125763A1 (ja) 実装装置および実装方法
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置
JP2002252326A (ja) 半導体装置の製造方法
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
JP4649852B2 (ja) 電子部品の接合方法および電子部品の接合構造

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601