JP2002252326A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002252326A
JP2002252326A JP2001047868A JP2001047868A JP2002252326A JP 2002252326 A JP2002252326 A JP 2002252326A JP 2001047868 A JP2001047868 A JP 2001047868A JP 2001047868 A JP2001047868 A JP 2001047868A JP 2002252326 A JP2002252326 A JP 2002252326A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor
temperature
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001047868A
Other languages
English (en)
Other versions
JP3419398B2 (ja
Inventor
Futoshi Honma
太 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001047868A priority Critical patent/JP3419398B2/ja
Publication of JP2002252326A publication Critical patent/JP2002252326A/ja
Application granted granted Critical
Publication of JP3419398B2 publication Critical patent/JP3419398B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 配線基板と第１の半導体素子との間の第１の
樹脂を加熱して硬化し、室温まで冷却すると、熱膨張率
の相違により配線基板および第１の半導体素子が反るの
で、半導体素子どうしを全面にわたって接着することが
困難となり、第２の半導体素子の電極に安定してワイヤ
ボンディングできない。 【解決手段】 配線基板１５と第１の半導体素子１２と
を接着する第１の樹脂１７の軟化温度よりも高温で第２
の半導体素子１９の裏面を第２の樹脂１８を介して第１
の半導体素子１２の裏面に接着することにより、第１の
樹脂１７を軟化させ、第１の半導体素子１２の反りを解
消させた状態で半導体素子どうしを全面にわたって接着
することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
を配線基板に塔載した半導体装置の製造方法に関するも
のであり、特に、半導体素子どうしの接着性を向上させ
る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化の要望から、配
線基板上で半導体素子を積層することによって、配線基
板に対する実装面積を小さくした構造の半導体装置が出
現している。
【０００３】以下、従来の半導体装置の製造方法につい
て、図面を用いて説明する。
【０００４】図３は、従来の半導体装置の製造方法の各
工程を示す断面図である。
【０００５】図３（ａ）に示すように、まず、第１の半
導体素子１の電極２に突起状のバンプ３を形成する。
【０００６】次に、図３（ｂ）に示すように、バンプ３
が形成された第１の半導体素子１を配線基板４の電極形
成面に対向させ、バンプ３と配線５とを位置合わせした
後、電気的に接続する。そして、第１の半導体素子１と
配線基板４との間に第１の樹脂６を注入する。
【０００７】次に、図３（ｃ）に示すように、第１の樹
脂６を加熱することにより硬化させた後に室温で冷却さ
せると、第１の半導体素子１の熱膨張率と配線基板４の
熱膨張率が異なるために、第１の半導体素子１および配
線基板４は反ってしまう。
【０００８】次に、図３（ｄ）に示すように、第２の樹
脂８を介して加熱することにより硬化させ、第１の半導
体素子１の上面に対して第２の半導体素子７の裏面を接
着させる。そして、第２の半導体素子７の電極９と配線
基板４の配線１０とを金属細線１１によって電気的に接
続する。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法は、図３（ｃ）に示したように、
第１の半導体素子１と配線基板４とを接着する際に、第
１の半導体素子１と配線基板４との間に注入した第１の
樹脂６を加熱して硬化させた後、室温で冷却する際に、
第１の半導体素子１の熱膨張率と配線基板４の熱膨張率
との相違によって、第１の半導体素子１および配線基板
４が反ってしまう。例えば、厚さ０．６[ｍｍ］の配線
基板４上に、チップサイズ９×９[ｍｍ]、厚さ２５０
[μｍ]の第１の半導体素子１を第１の樹脂６を介して１
７５[℃]で熱硬化させた場合、第１の半導体素子１は４
０[μｍ]反ってしまう。
【００１０】したがって、図３（ｄ）に示したように、
反った状態の第１の半導体素子１に対して、第２の半導
体素子７を搭載して熱圧着する場合、大きな加圧力を加
えない限り、第１の半導体素子１と第２の半導体素子７
とを全面にわたって均一に接着させることは困難であ
る。ここで、第２の半導体素子７の上面から圧着ツール
で加圧することで、反りを強制的に矯正した場合、第１
の半導体素子１の回路素子および配線基板４の配線を断
線させる等のダメージを与えることになるので、反りを
矯正するための加圧力には限界がある。
【００１１】また、近年の携帯電話等の高機能電子機器
に使用されるメモリーチップ等の半導体素子は、電極数
が５００を超えるような多ピンのものもあり、それに伴
って半導体素子の面積も大型化してきているために、必
然的に反り量も大きくなる。
【００１２】このように、第１の半導体素子が反った状
態で第２の半導体素子を第１の半導体素子上に搭載する
と、半導体素子どうしを全面にわたって均一に接着させ
ることが困難となり、間隙が生じたり、樹脂硬化後に半
導体素子間で剥離が生じる。したがって、第２の半導体
素子の電極に金属細線をボンディングする際に、ボンデ
ィング荷重やボンディング周波数等の接合エネルギーが
分散され、安定して金属細線を第２の半導体素子の電極
に接合できない。
【００１３】さらに、半導体素子間の間隙や亀裂に水分
が浸透して、剥離や亀裂を増大させることになって、実
装信頼性を低下させる要因となる。
【００１４】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置の製造方法は、配線基板
上に第１の半導体素子を第１の樹脂を介して第１の温度
を印加して接着する工程と、前記第１の半導体素子上に
対して、第２の半導体素子を第２の樹脂を介して第２の
温度を印加して接着する工程とよりなる複数の半導体素
子を積層する半導体装置の製造方法であって、前記第２
の半導体素子を第１の半導体素子上に接着する工程で
は、前記第１の温度よりも高温の第２の温度を印加し、
前記第１の樹脂を軟化させた状態で接着する。
【００１５】これにより、半導体素子どうしの熱圧着時
に第１の樹脂が軟化して、第１の半導体素子の反りが解
消するので、半導体素子どうしを全面にわたって接着さ
せることができ、金属細線を第２の半導体素子の電極に
安定して接合させることが可能となる。
【００１６】また、配線基板上に第１の半導体素子を第
１の樹脂を介して第１の温度を印加して接着する工程で
は、前記配線基板上に前記第１の半導体素子の電極形成
面を接着し、前記配線基板上に形成された配線と前記第
１の半導体素子の電極に形成されたバンプとを電気的に
接続する。
【００１７】これにより、第１の半導体素子の上面に第
２の半導体素子を熱圧着する時点では、第１の半導体素
子の反りが解消されているので、半導体素子どうしを全
面にわたって接着させることができ、第２の半導体素子
の電極に対して金属細線を安定して接合し、半導体素子
間の亀裂を防止することができる。また、半導体装置を
薄型化することができ、短い配線長により高周波デバイ
スへの応用も可能である。
【００１８】また、配線基板上に第１の半導体素子を第
１の樹脂を介して第１の温度を印加して接着する工程で
は、前記配線基板上に前記第１の半導体素子の裏面を接
着する。
【００１９】これにより、半導体素子どうしを全面にわ
たり接着させることができ、ワイヤボンディング装置を
用いて半導体素子の電極と配線基板の配線とを金属細線
により安定して電気的に接合することができる。
【００２０】また、第１の樹脂は熱硬化性樹脂または熱
可塑性樹脂を用いる。
【００２１】これにより、特定の樹脂に限定されること
なく、熱硬化性樹脂または熱可塑性樹脂であれば第１の
樹脂として用いることができ、特に、熱可塑性樹脂を用
いた場合は、半導体素子どうしを接着する加熱時に容易
に第１の樹脂が軟化し、第１の半導体素子の反りが解消
する。
【００２２】また、第１の樹脂の軟化温度は第２の樹脂
の硬化温度よりも低い。
【００２３】これにより、第２の樹脂の加熱時に第１の
樹脂が軟化するので、第１の半導体素子の反りが解消さ
れた状態で半導体素子どうしを全面にわたって熱圧着で
きる。
【００２４】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の一実施形態について図面を参照しながら説明す
る。
【００２５】図１および図２は、本実施形態の半導体装
置の製造方法の製造工程を示す断面図である。
【００２６】まず、図１（ａ）に示すように、第１の半
導体素子１２の電極１３に突起状のバンプ１４を形成す
る。本実施形態では、ワイヤボンディグ法を用いてＡｕ
バンプを形成したが、めっき法によってバンプを形成し
てもよい。
【００２７】次に、図１（ｂ）に示すように、バンプ１
４が形成された第１の半導体素子１２の面と配線基板１
５の表面とを対向させ、バンプ１４と配線基板１５の配
線１６とを位置合わせして電気的に接続する。本実施形
態では、配線基板１５はガラスエポキシ系樹脂を用いた
が、耐熱性にすぐれた多層のビルドアップ基板であって
もよい。
【００２８】そして、第１の半導体素子１２と配線基板
１５との間に、硬化温度が１５０〜１８０[℃]の熱硬化
性の第１の樹脂１７を注入し、１６５[℃]に加熱するこ
とにより硬化させる。本実施形態では第１の樹脂とし
て、液状のエポキシ系樹脂を用いたが、あらかじめ、シ
ート状のエポキシ系樹脂または異方性導電膜を第１の半
導体素子１２の電極形成面または配線基板１５の上面に
設置しておいてもよい。
【００２９】次に、図１（ｃ）に示すように、配線基板
１５と第１の半導体素子１２とをそれらの間に注入され
た第１の樹脂１７とともに室温で冷却すると、第１の半
導体素子１２の熱膨張率と配線基板１５の熱膨張率との
相違により、第１の半導体素子１２および配線基板１５
が反ってしまう。そして、反った状態の第１の半導体素
子１２の裏面に対して、硬化温度が１８０〜２００[℃]
のシート状の熱硬化性エポキシ系の第２の樹脂１８を裏
面に設置した第２の半導体素子１９を対向させる。な
お、第２の樹脂１８は液状のエポキシ系樹脂でもよい。
【００３０】次に、図２（ａ）に示すように、第２の半
導体素子１９の電極形成面を圧着ツール２０により１９
０[℃]に加熱しながら加圧する。ここで、圧着ツール２
０を第２の半導体素子１９に接触させることにより第２
の樹脂１８の温度を１９０[℃］に上昇させているが、
この温度は、第１の樹脂を加熱して硬化させる温度の１
７５[℃]よりも高温である。
【００３１】ところで、熱硬化性樹脂の特性として、加
熱によりいったん硬化させて冷却しても、再度、硬化温
度よりも高温に加熱することで軟化する性質がある。本
実施形態においても、半導体素子どうしを接着する第２
の樹脂１８の温度を１９０[℃］まで上昇させると、第
１の樹脂１７は軟化するので反りが解消し、半導体どう
しを全面にわたって接着できる。
【００３２】また、第１の樹脂１７として熱可塑性樹脂
を用いてもよく、この場合、半導体素子どうしの熱圧着
時に、いったん固化（第１の樹脂として、熱硬化性樹脂
を用いた場合は「硬化」、熱可塑性樹脂を用いた場合は
「固化」という表現を用いている）した第１の樹脂が、
熱硬化性樹脂を用いた場合と比較して容易に軟化し、第
１の半導体素子の反りを解消できるので、半導体素子ど
うしを全面にわたって接着することが可能となる。
【００３３】このように、第１の半導体素子の反りが解
消すると、半導体素子どうしを全面にわたって接着する
ことができるので、半導体素子の間の接着面に間隙や亀
裂が生じることがない。したがって、第２の半導体素子
の電極にワイヤボンディングする際に、超音波による振
動や加圧力等の接合エネルギーが分散されることなく、
安定した接合が可能となる。
【００３４】次に、図２（ｂ）に示すように、第２の半
導体素子１９の電極２１と配線基板１５の配線２２とを
金属細線２３により電気的に接合する。
【００３５】次に、図２（ｃ）に示すように、配線基板
１５上で第１の半導体素子１２、第２の半導体素子１９
および金属細線２３を封止樹脂２４によって封止する。
【００３６】なお、本実施形態では第１の半導体素子の
電極形成面を配線基板の上面に対向させてバンプによっ
てフリップチップ接合する形態を説明したが、第１の半
導体素子の裏面と配線基板の上面とを第１の樹脂によっ
て熱圧着し、第１の半導体素子の電極形成面と第２の半
導体素子の裏面とを第２の樹脂により熱圧着した後、第
１の半導体素子の電極、第２の半導体素子の電極と配線
基板の配線とを金属細線で電気的に接続する場合も、同
様に、第１の樹脂が軟化する温度よりも高い温度で第２
の樹脂を加熱、硬化させることで第１の半導体素子の反
りを解消し、半導体素子どうしを熱圧着できる。
【００３７】次に、具体的に半導体素子の反り量の解消
と加熱温度との関係について説明する。配線基板と第１
の半導体素子とを、硬化温度が１７５[℃]の第１の樹脂
を用いて加熱、硬化することにより、第１の半導体素子
の全面で４０[μｍ]の反りが発生したが、その後、第２
の半導体素子を第１の半導体素子に熱圧着する際に１８
５[℃]に加熱することで、第１の半導体素子の反りが解
消してほぼ平坦になることを確認した。なお、第１の半
導体素子のサイズは９×９[ｍｍ]、厚みは６００[μ
ｍ]、配線基板の厚みは２５０[μｍ]である。
【００３８】また、それぞれの樹脂の軟化温度および硬
化温度は、それぞれの樹脂の軟化、硬化の状態の境界状
態を決定するものであり、本実施形態の軟化温度および
硬化温度は、樹脂の硬度または接着力が急激に変化す
る、いわゆるガラス転移温度と物性的にほぼ同一である
ことを確認した。
【００３９】以上、本実施形態の半導体装置の製造方法
は、配線基板と第１の半導体素子とを第１の樹脂を用い
て熱圧着する温度よりも高い温度で半導体素子どうしを
第２の樹脂により熱圧着することにより、第１の樹脂を
軟化させ、第１の半導体素子の反りを解消させた状態で
半導体素子どうしを全面にわたって接着できる。したが
って、ワイヤボンディング時における第２の半導体素子
の電極に対する超音波振動や加圧力等の接合エネルギー
が分散されることなく、安定した金属細線の接合が可能
となる。また、水分の膨張による半導体素子間の間隙や
亀裂の増大が進行することがなく、実装信頼性が向上す
る。
【００４０】
【発明の効果】本発明の半導体装置の製造方法は、配線
基板と第１の半導体素子とを接着する第１の樹脂を軟化
させ、第１の半導体素子の反りを解消させた状態で半導
体素子どうしを全面にわたって接着できる。したがっ
て、ワイヤボンディング時の接合エネルギーの分散を防
止して、安定した金属細線の接合を確保できるととも
に、半導体素子どうしの間に形成した第２の樹脂の亀裂
の発生を防止して実装信頼性を向上させることが可能と
なる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図３】従来の半導体装置の製造方法を示す断面図
【符号の説明】
１ 第１の半導体素子 ２ 電極 ３ バンプ ４ 配線基板 ５ 配線 ６ 第１の樹脂 ７ 第２の半導体素子 ８ 第２の樹脂 ９ 電極 １０ 配線 １１ 金属細線 １２ 第１の半導体素子 １３ 電極 １４ バンプ １５ 配線基板 １７ 第１の樹脂 １８ 第２の樹脂 １９ 第２の半導体素子 ２０ 圧着ツール ２１ 電極 ２２ 配線 ２３ 金属細線
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/60

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上に第１の半導体素子を第１の
    樹脂を介して第１の温度を印加して接着する工程と、前
    記第１の半導体素子上に対して、第２の半導体素子を第
    ２の樹脂を介して第２の温度を印加して接着する工程と
    よりなる複数の半導体素子を積層する半導体装置の製造
    方法であって、前記第２の半導体素子を第１の半導体素
    子上に接着する工程では、前記第１の温度よりも高温の
    第２の温度を印加し、前記第１の樹脂を軟化させた状態
    で接着することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 配線基板上に第１の半導体素子を第１の
    樹脂を介して第１の温度を印加して接着する工程では、
    前記配線基板上に前記第１の半導体素子の電極形成面を
    接着し、前記配線基板上に形成された配線と前記第１の
    半導体素子の電極に形成されたバンプとを電気的に接続
    することを特徴とする請求項１に記載の半導体装置の製
    造方法。
  3. 【請求項３】 配線基板上に第１の半導体素子を第１の
    樹脂を介して第１の温度を印加して接着する工程では、
    前記配線基板上に前記第１の半導体素子の裏面を接着す
    ることを特徴とする請求項１に記載の半導体装置の製造
    方法。
  4. 【請求項４】 第１の樹脂は熱硬化性樹脂または熱可塑
    性樹脂を用いることを特徴とする請求項１〜請求項３の
    いずれかに記載の半導体装置の製造方法。
  5. 【請求項５】 第１の樹脂の軟化温度は第２の樹脂の硬
    化温度よりも低いことを特徴とする請求項１〜請求項３
    のいずれかに記載の半導体装置の製造方法。
JP2001047868A 2001-02-23 2001-02-23 半導体装置の製造方法 Expired - Fee Related JP3419398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001047868A JP3419398B2 (ja) 2001-02-23 2001-02-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001047868A JP3419398B2 (ja) 2001-02-23 2001-02-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002252326A true JP2002252326A (ja) 2002-09-06
JP3419398B2 JP3419398B2 (ja) 2003-06-23

Family

ID=18909217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047868A Expired - Fee Related JP3419398B2 (ja) 2001-02-23 2001-02-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3419398B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008069291A (ja) * 2006-09-15 2008-03-27 Shin Etsu Chem Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2009038347A (ja) * 2007-07-06 2009-02-19 Hitachi Chem Co Ltd 回路部材の実装方法
US7755204B2 (en) * 2002-05-08 2010-07-13 Micron Technology, Inc. Stacked die module including multiple adhesives that cure at different temperatures
US7816183B2 (en) 2006-12-27 2010-10-19 Nec Electronics Corporation Method of making a multi-layered semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755204B2 (en) * 2002-05-08 2010-07-13 Micron Technology, Inc. Stacked die module including multiple adhesives that cure at different temperatures
JP2008069291A (ja) * 2006-09-15 2008-03-27 Shin Etsu Chem Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
US7816183B2 (en) 2006-12-27 2010-10-19 Nec Electronics Corporation Method of making a multi-layered semiconductor device
JP2009038347A (ja) * 2007-07-06 2009-02-19 Hitachi Chem Co Ltd 回路部材の実装方法

Also Published As

Publication number Publication date
JP3419398B2 (ja) 2003-06-23

Similar Documents

Publication Publication Date Title
JP4705748B2 (ja) 半導体装置の製造方法
CN101071777B (zh) 半导体器件的制造方法
JP2003332521A (ja) 半導体装置及びその製造方法
US20020105073A1 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
JP2002368190A (ja) 半導体装置およびその製造方法
US8980692B2 (en) Semiconductor device manufacturing method
JP4260617B2 (ja) 半導体装置の製造方法
US7239027B2 (en) Bonding structure of device packaging
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3572254B2 (ja) 回路基板
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP3547270B2 (ja) 実装構造体およびその製造方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JP3598058B2 (ja) 回路基板
JPH11214571A (ja) 半導体素子実装用シート

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees