JP4151136B2 - 基板および半導体装置とその製造方法 - Google Patents

基板および半導体装置とその製造方法 Download PDF

Info

Publication number
JP4151136B2
JP4151136B2 JP35583798A JP35583798A JP4151136B2 JP 4151136 B2 JP4151136 B2 JP 4151136B2 JP 35583798 A JP35583798 A JP 35583798A JP 35583798 A JP35583798 A JP 35583798A JP 4151136 B2 JP4151136 B2 JP 4151136B2
Authority
JP
Japan
Prior art keywords
protrusion
substrate
wiring pattern
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35583798A
Other languages
English (en)
Other versions
JP2000077569A (ja
Inventor
優治 八木
武雄 安保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35583798A priority Critical patent/JP4151136B2/ja
Priority to US09/332,968 priority patent/US6218736B1/en
Publication of JP2000077569A publication Critical patent/JP2000077569A/ja
Priority to US09/754,133 priority patent/US6880244B2/en
Application granted granted Critical
Publication of JP4151136B2 publication Critical patent/JP4151136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、情報通信機器等に使用される基板および半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
近年、情報通信機器関連の発達と、高速信号処理、高周波化に対応して、半導体装置には、低コストで、小型・軽量・薄型化の要求が高まってきている。そして、半導体ＩＣ（ベアチップ）と同等レベルまで小型化された商品が、いろいろな形態で提案されている。以下、これらを半導体装置と総称して呼ぶ。
【０００３】
現在、一般的な半導体装置の構造としては、図８および図９に示されるように、基板１０１上に半導体ＩＣ１０５の電極部１０６と対向するように電極パッド１０３ａを設け、さらにその電極パッド１０３ａからマザー基板（図示せず）に電気的に接続するための配線パターン１０２を設けたものであった。そして、この半導体ＩＣ１０５の電極部１０６と基板１０１の電極パッド１０３ａとの接続を、半導体ＩＣ１０５の各電極部１０６上に形成された半田バンプ等の突起部１０３ｂを介して行い、これらの突起部１０３ｂは、図１０に示されるようなバンプ装置１１０を用いて各電極部１０６上に１つ１つ個別に形成していくものであった。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、突起部１０３ｂを各電極部１０６上に１つ１つ形成する必要があるため、必然的に突起部１０３ｂの形成時間が長くなるとともに、実装時間の短縮にも限界があり、生産の効率化による半導体装置のコストダウン化が図りにくいものであった。また、半導体ＩＣ１０５の電極部１０６と基板１０１の電極パッド１０３ａとの導通を確実に行うためには、各電極部１０６上に設けられた突起部１０３ｂの形状、特に高さ形状を常に一定に揃える必要があり、そのため従来のような個別に各電極部１０６上に突起部１０３ｂを形成する方法では、常に安定した形状の突起部１０３ｂを形成することが非常に困難であった。
【０００５】
本発明は、上記課題を解決するためのものであり、常に安定した形状の突起部を有する基板および半導体装置とその製造方法を実現することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明は、基板に形成された配線パターン上に、かつ実装する電子部品の電極部と対向する位置に、突起部を配線パターンと同一の導電性材料で形成した構成を有している。
【０００７】
この構成により、配線パターン上に突起部が一体で形成されるため、その形状を簡単に常に一定に揃えることができるとともに、電極部と突起部との導通も確実に図ることができる。
【０００８】
【発明の実施の形態】
本発明は、その表面に電子部品を実装するための基板であって、前記基板の表面に設けられた配線パターンと、前記配線パターンの所望位置に設けられた突起部とを備え、前記突起部は前記基板に実装される電子部品に設けられた電極部と電気的に接続されるとともに、前記配線パターンと同一の導電性材料で構成され、かつ前記配線パターンと前記突起部とが一体に構成されていることを特徴とする基板であり、これにより、配線パターン側に突起部を設けることができるため、すなわち実装される電子部品の電極部の位置に合わせてその対応する位置の配線パターン上に突起部を形成することができるため、突起部を簡単にかつ常に安定した形状で形成することができる。また、配線パターンと同一の導電性材料で突起部を形成することができるため、突起部と配線パターンとの電気的な接続を確実に行うことができ、実装される電子部品の電極部と突起部との電気的な接続も確実に行うことができるという作用を有する。
【０００９】
また、配線パターンと突起部とが一体に構成されていることにより、非常に簡単に効率よく突起部を形成することができるとともに、突起部の形状を簡単に且つ常に安定した形状で形成することができるという作用を有する。
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１１】
（実施の形態１）
図１は本発明の実施の形態１における半導体とそれを実装する基板の構成を示す斜視図であり、図２は同実施の形態における半導体を基板に実装した際の断面図である。
【００１２】
図１において、５は半導体（ベアチップ）であり、その下面の周囲（ペリフェラル）に複数個の電極部６が形成されている。一般にこの電極部６はＡｌで形成された電極にＡｕメッキ処理が施されているが、電解メッキ、無電解メッキ等の処理がされているものもある。また、電極部６は半導体５の下面の周囲だけでなく内側にも形成されたものがある。
【００１３】
次に、１はセラミックあるいはガラエポ樹脂等からなる基板で、その上面にＡｇ，Ａｇ−Ｐｄ，Ｃｕ等の導電性材料からなる複数の配線パターン２が形成されている。そしてその一端にかつ半導体５の電極部６と対向する位置に突起部３が形成されており、半導体５を基板１に実装した際に、この突起部３と電極部６とが図２に示すようにＡｇ−ＰｄあるいはＡｇ等の導電ペースト８を介して電気的に接続されるように形成されている。
【００１４】
ここで、突起部３は配線パターン２と同一の材料で配線パターン２と一体に形成されており、また導電ペースト８は突起部３と電極部６との接続を安定するために、また熱応力を緩和するために設けられている。
【００１５】
一方、配線パターン２の他端には、スルーホール電極部４が形成されており、Ａｇ−ＰｄあるいはＡｇ等の導電ペーストが充填されている。これにより、基板１の表面側と裏面側との導通が図られ、図２に示されるような裏面側に設けられたＡｌ等からなる裏面電極部９ａ上にＰｂ，Ｓｎ，Ａｇ等からなる半田ボール９を設けることにより、マザー基板（図示せず）への実装を簡単に行うことができる。
【００１６】
なお、突起部３およびスルーホール電極部４は配線パターン２の両端にそれぞれ設けられているが、これに限定されるものではなく、それぞれ配線パターン２の途中に設けても良く、これにより、配線パターン２の設計自由度を大きくすることができる。また、実装される部品は半導体５に限らず、他のチップコンデンサやチップ抵抗器等のようなチップ部品を用いても良く、半導体基板（装置）に限らず、回路基板としても利用することができる。
【００１７】
次に、図２において、７は突起部３と電極部６の接続部を覆うように半導体５と基板１との間に封入されたエポキシ樹脂等からなる封止部材であり、これにより突起部３と電極部６との接続部を保護することができるとともに、１０は配線パターン２を覆うように設けられたガラスペーストあるいはエポキシ樹脂等からなる絶縁層であり、これにより配線パターン２を保護することができ、これらにより長期信頼性を確保することができる。
【００１８】
次に、本発明の実施の形態１における突起部の形成方法について図面を参照しながら説明する。
【００１９】
図３は本発明の実施の形態１における突起部の形成方法を示す工程図であり、それぞれ（ａ）はフィルムへの溝部形成工程、（ｂ）は溝部への導電性材料充填工程、（ｃ）は基板への導電性材料転写工程を示している。
【００２０】
図３（ａ）において、２０はポリイミド等の樹脂系のフィルムであり、エキシマレーザあるいはＯ2レーザ等のレーザ光２１をスキャン照射あるいは一括照射することによりフィルム２０の分子結合を切断して飛散させることにより、第１の溝部２２および第２の溝部２３を形成している。
【００２１】
ここで、第２の溝部２３は第１の溝部２２よりも深く溝部が形成されているが、その方法としては、第２の溝部２３へのレーザ光の照射回数を第１の溝部２２よりも多くする方法や、第２の溝部２３へのレーザ光の照射パワーを第１の溝部２２よりも強くする方法等がある。
【００２２】
次に、図３（ｂ）において、２４はＡｇ，Ａｇ−Ｐｄ，Ａｕ，Ｃｕ等の導電性材料であり、セラミックあるいはシリコンゴムからなるスキージ２５により、第１の溝部２２および第２の溝部２３へ充填される。
【００２３】
ここで、第２の溝部２３は、第１の溝部２２に比べ溝幅が狭くて深いため、導電性材料２４を完全に充填することが難しいが、その対策としては、充填を数回繰り返し行ったり、その際遠心力を利用して充填を行ったり、あるいは導電性材料２４に含まれるフィラの粒径を小さくするなどして、完全にかつ効率よく導電性材料２４が充填されるように工夫している。
【００２４】
次に、図３（ｃ）において、２６は接着層であり、この上面に上述で作成したフィルム２０を目視あるいは画像認識による位置合わせを行いながら貼り合わせ、フィルム２０をはがすことにより、第１の溝部２２および第２の溝部２３に埋め込まれた導電性材料２４が転写され、転写後、約８５０℃で焼成することにより、転写物が固められる。このとき、第１の溝部２２に埋め込まれていた部分が配線パターン２となり、第２の溝部２３に埋め込まれていた部分が突起部３となる。
【００２５】
ここで、第１の溝部２２および第２の溝部２３に埋め込まれた導電性材料２４をフィルム２０から形状を損なうことなく剥離させるために、接着層２６がフィルム２０の転写前に基板１全体に均一に塗布されており、これにより転写物のみを接着固定してフィルム２０のみをより剥離しやすくしている。なお、この接着層２６は、転写後の焼成により飛散してしまうものである。
【００２６】
また、基板１とフィルム２０との膨張係数の違いを利用して剥離しやすくする方法もあり、例えば基板１側を冷やすことにより収縮させても、その温度ではフィルム２０は収縮しないため、この差を利用してフィルム２０をより剥離しやすくすることができる。
【００２７】
以上のように、本実施の形態によれば、基板１の配線パターン２の形成と、半導体５の実装に使われる突起部３の形成とを同時に、しかも複数箇所を一括で形成することができるため、製造工程数を大幅に削減することができるとともに、突起部３の高さばらつきをフィルム２０の溝部の深さばらつきで抑えることができるため、半導体５と基板１との電気的な接続をより確実にすることができる。
【００２８】
なお、エキシマレーザによるフィルム溝加工の深さばらつきは、３μｍ以下であり、接続の際に全く問題のないレベルである。本実施の形態ではレーザによる溝加工を行ったが、溝加工の方法としては、エッチングや金型成形による方法でもよい。
【００２９】
（実施の形態２）
次に、突起部３と半導体５の電極部６の接続について、実施の形態１とは異なる方法について、図４を用いて説明する。
【００３０】
図４は、本発明の実施の形態２における半導体を基板に実装した際の部分断面図である。なお、実施の形態１と同様の構成については、同一の番号を付し、その説明を省略する。
【００３１】
図において、実施の形態１と同様の方法で配線パターン２と一体に形成された突起部３の表面には導電性樹脂、Ａｕ−Ａｌ、あるいはＡｕ−Ａｕからなる金属メッキ層３０が形成されており、同様に半導体５の電極部６の表面にも導電性樹脂、Ａｕ−Ａｌ、あるいはＡｕ−Ａｕからなる金属メッキ層３０が形成されており、これらはＡｇ−Ｐｄ等の導電ペースト３１を介して接合されている。
【００３２】
これにより、突起部３と電極部６の接合が金属結合となり、電気的な接続がより確実に行えるとともに、導電ペースト３１としてＡｇ−Ｐｄ等のような抵抗値の低い材料を選択することにより、より高周波化にも対応が可能となる。
【００３３】
また、突起部３と電極部６の他の接続方法として、図５に示すように、突起部３をＡｕペーストで形成するとともに、電極部６をＡｌで形成し、突起部３の接合部分に超音波を加えて局部加熱させ、接合部分を活性化させて電極部６と接合させる方法もある。
【００３４】
これにより、突起部３と電極部６の接合がＡｕ−Ａｌの共晶結合となり、電気的な接合がより確実に行えるとともに、半田等の接着層なしに接続が可能となる。
【００３５】
（実施の形態３）
次に、突起部３と半導体５の電極部６の接続について、実施の形態１、２とは異なる方法について、図６を用いて説明する。
【００３６】
図６は、本発明の実施の形態３における半導体を基板に実装する際の工程図である。なお、実施の形態１と同様の構成については、同一の番号を付し、その説明を省略する。
【００３７】
図６（ａ）に示されるように、実施の形態１と同様の方法で基板１上に一体に形成された配線パターン２および突起部３に、あるいはそれらが形成された基板全体にブラスト粉流３２を加えることにより、その表面を粗化することができるとともに清浄化することができ、図６（ｂ）に示されるように導電ペースト８との接触面積を増加させて密着強度を高めることができるとともに、封止部材７を加えた際のアンカー効果が得られる。
【００３８】
なお、本実施の形態では、ブラスト処理を施したが、エッチング処理を施しても同様の効果が得られるとともに、実施の形態２のような金属結合や共晶結合に応用しても同様の効果が得られる。
【００３９】
（実施の形態４）
次に、本発明の応用例について、図を用いて説明する。なお、実施の形態１と同様の構成については、同一の番号を付し、その説明を省略する。
【００４０】
図７は、本発明の実施の形態４における多層基板の構成を示す断面図である。図において、実施の形態１と同様の方法で基板１上に配線パターン２ａおよび突起部３ａを形成し、その上面に絶縁層２１ａを塗布、研磨、平坦化した後、絶縁層２１ａから露出した突起部３ａと電気的に接続するように配線パターン２ｂおよび突起部３ｂを形成し、その上面に絶縁層２１ｂを塗布、研磨平坦化させ、さらに絶縁層２１ｂから露出した突起部３ｂと電気的に接続するように配線パターン２ｃおよび突起部３ｃを形成して多層基板を形成している。この工程を繰り返すことにより、より多層化が可能となり、より実装密度を高めることができる。
【００４１】
なお、多層化する際に、その都度、研磨処理を行っているが、これにより、基板１のそりを補正（吸収）でき、各層間での導通不良を減少させることができる。
【００４２】
（実施の形態５）
次に、突起部３と半導体５の電極部６の接続について、実施の形態１、２、３とは異なる方法について、図１１を用いて説明する。
【００４３】
図１１は、本発明の実施の形態５における半導体を基板に実装した際の部分断面図である。なお、実施の形態１と同様の構成については、同一の番号を付し、その説明を省略する。
【００４４】
図において、実施の形態１と同様の方法で配線パターン２と一体に突起部３が形成され、一方、半導体５の電極部６にはその表面にＡｕメッキ層３０が形成され、Ｐｂ−Ｓｎ、あるいはＡｇ−Ｓｎ等の半田３３を介して接合されている。
【００４５】
これにより、突起部３と電極部６の接合が半田３３による金属結合となり、低抵抗な接続が確実に行え、高周波化にも対応が可能となる。
【００４６】
また、突起部３と電極部６の他の接続方法として、図１２に示すように、異方性導電樹脂３４を介して接合させる方法もある。
【００４７】
異方性導電樹脂３４を用いることにより、異方性導電粒子３４ａが突起部３と電極部６の間に介在して電気的な接続が可能となり、同時に半導体５と基板１の間の封止も行えるため、工程数が少なく、より確実な接合が行える。
【００４８】
さらに、突起部３と電極部６の他の接続方法として、突起部３をＡｕメッキ処理されているか、またはＡｕペーストで形成するとともに、電極部６をＡｕメッキ処理し、突起部３の接合部分に超音波を加えて局部加熱させ、接合部分を活性化させて電極部６と接合させる方法もある。
【００４９】
これにより、突起部３と電極部６がＡｕ−Ａｕ接合となり、より低抵抗な接合が確実に行えるとともに、半田等の接着層なしに接続が可能となる。
【００５０】
（実施の形態６）
次に、突起部３と半導体５の電極部６の接続について、実施の形態１、２、３、５とは異なる方法について、図１３を用いて説明する。
【００５１】
図１３は、本発明の実施の形態６における突起部をレベリングする際の工程図である。なお、実施の形態１と同様の構成については、同一の番号を付し、その説明を省略する。
【００５２】
図に示されるように、実施の形態１と同様の方法で基板１上に配線パターン（図示せず）と一体に形成された突起部３を、金属平板等の平坦な面３５で負荷を加え、レベリングすることにより、突起部３の高さばらつきを低減できるとともに、実装される半導体の電極部との隙間ばらつきが低減でき、より接続が確実なものとなる。
【００５３】
また、本実施の形態では、金属平板等の平坦な面を用いてレベリング処理を施したが、図１４のように、実装される半導体５の電極部６で負荷を加え、レベリングする方法もある。
【００５４】
この方法によれば、突起部３の高さばらつきが、実装される半導体５の電極部６の高さばらつきに倣うため、突起部３と実装される半導体５の電極部６の隙間ばらつきが最少限に抑えられ、より接続が確実なものとなる。特に、半導体５の電極部６に半田等の厚みばらつきの大きい膜を形成する場合には有効な方法となる。
【００５５】
（実施の形態７）
次に、突起部３と半導体５の電極部６の接続について、実施の形態１、２、３、５、６とは異なる方法について、図１５、１６を用いて説明する。
【００５６】
図１５は、本発明の実施の形態７における導電ペーストを塗布する際の工程図であり、図１６は、突起形状改善前における導電ペーストを塗布する際の工程図である。なお、実施の形態１と同様の構成については、同一の番号を付し、その説明を省略する。
【００５７】
図１６に示す通り、突起部３の形状が単純な円柱形の場合、導電ペースト８を突起部３先端の面で捕らえるため、塗布量にばらつきが生じ、突起部と半導体の電極部の接続が不確実になる。それに対して、図１５に示すような突起部３の形状が凸形状を成す場合、導電ペースト８を突起部３先端の点で捕らえるため、塗布量にばらつきが生じない。これにより、突起部３と半導体の電極部の接続が確実なものとなる。
【００５８】
【発明の効果】
以上の説明より明らかなように、本発明によれば、配線パターンと同一の導電性材料で突起部を形成することができるため、突起部と配線パターンとの電気的な接続を確実に行うことができ、実装される電子部品の電極部と突起部との電気的な接続も確実に行うことができる。
【００５９】
また基板に配線パターンを形成する際に、同時にしかも一括して突起部を形成することができるため、生産性を大幅に向上させることができるとともに、突起部の形状を揃えることができ、半導体の電極部との電気的な接続を確実に行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体とそれを実装する基板の構成を示す斜視図
【図２】 同実施の形態における半導体を基板に実装した際の断面図
【図３】 同実施の形態における突起部の形成方法を示す工程図
【図４】 本発明の実施の形態２における半導体を基板に実装した際の部分断面図
【図５】 同実施の形態における他の例を示す部分断面図
【図６】 本発明の実施の形態３における半導体を基板に実装する際の工程図
【図７】 本発明の実施の形態４における多層基板の構成を示す断面図
【図８】 従来の半導体装置の断面図
【図９】 同従来例の半導体とそれを実装する基板の構成を示す斜視図
【図１０】 同従来例における突起部の形成方法を示す断面図
【図１１】 本発明の実施の形態５における半導体を基板に実装した際の部分断面図
【図１２】 同実施の形態における半導体を基板に実装した際の部分断面図
【図１３】 本発明の実施の形態６における突起部をレベリングする際の工程図
【図１４】 同実施の形態における突起部をレベリングする際の工程図
【図１５】 本発明の実施の形態７における導電ペーストを塗布する際の工程図
【図１６】 突起形状改善前における導電ペーストを塗布する際の工程図
【符号の説明】
１ 基板
２ 配線パターン
３ 突起部
４ スルーホール電極部
５ 半導体（ベアチップ）
６ 電極部
７ 封止部材
８ 導電ペースト
９ 半田ボール
１０ 絶縁層
２０ フィルム
２１ レーザ光
２２ 第１の溝部
２３ 第２の溝部
２４ 導電性材料
２５ スキージ
２６ 接着層
３０ 金属メッキ層
３１ 導電ペースト
３２ ブラスト粉流

Claims (2)

  1. 基板表面に電子部品を実装する際に、前記基板表面に設けられた配線パターンの所望位置に設けられた突起部と、前記基板表面に実装される電子部品に設けられた電極部とが電気的に接続されるように構成された基板の製造方法であって、フィルムに所望の配線パターン形状の第１の溝部を形成するとともに、前記第１の溝部の所望位置に突起形状の第２の溝部を形成する工程と、前記第１及び第２の溝部に導電性材料を充填する工程と、前記フィルムに充填された導電性材料を接着層を介して基板に転写し焼成する工程とを備え、前記基板に実装される電子部品に設けられた電極部と電気的に接続される突起部を配線パターンと一体にかつ同時に形成することを特徴とする基板の製造方法。
  2. 基板表面に配線パターンを形成するとともに、前記配線パターンの所望位置に突起部を形成する工程と、前記突起部と前記基板表面に実装される半導体チップ部品に設けられた電極部とを電気的に接続する工程とを備え、前記配線パターンと前記突起部とを一体にかつ同時に形成する半導体装置の製造方法であって、フィルムに所望の配線パターン形状の第１の溝部を形成するとともに、前記第１の溝部の所望位置に突起形状の第２の溝部を形成する工程と、前記第１及び第２の溝部に導電性材料を充填する工程と、前記フィルムに充填された導電性材料が接着層を介して基板に転写し焼成する工程と、前記突起部と半導体チップ部品に設けられた電極とを電気的に接続する工程とを備え、前記配線パターンと前記突起部とを一体にかつ同時に形成することを特徴とする半導体装置の製造方法。
JP35583798A 1998-06-15 1998-12-15 基板および半導体装置とその製造方法 Expired - Fee Related JP4151136B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35583798A JP4151136B2 (ja) 1998-06-15 1998-12-15 基板および半導体装置とその製造方法
US09/332,968 US6218736B1 (en) 1998-06-15 1999-06-15 Circuit board and semiconductor device, and method of manufacturing the same
US09/754,133 US6880244B2 (en) 1998-06-15 2001-01-05 Circuit board having simultaneously and unitarily formed wiring patterns and protrusions

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16664898 1998-06-15
JP10-166648 1998-06-15
JP35583798A JP4151136B2 (ja) 1998-06-15 1998-12-15 基板および半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2000077569A JP2000077569A (ja) 2000-03-14
JP4151136B2 true JP4151136B2 (ja) 2008-09-17

Family

ID=26490939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35583798A Expired - Fee Related JP4151136B2 (ja) 1998-06-15 1998-12-15 基板および半導体装置とその製造方法

Country Status (2)

Country Link
US (2) US6218736B1 (ja)
JP (1) JP4151136B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4626063B2 (ja) * 2001-02-05 2011-02-02 ソニー株式会社 半導体装置の製造方法
WO2002088017A1 (fr) * 2001-04-26 2002-11-07 Advantest Corporation Element de connexion et son procede de fabrication, micro-commutateur et son procede de fabrication
JP2004119430A (ja) 2002-09-24 2004-04-15 Tadatomo Suga 接合装置および方法
WO2004030078A1 (ja) * 2002-09-26 2004-04-08 Toray Engineering Co., Ltd. 接合装置
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US20070152023A1 (en) * 2005-12-30 2007-07-05 Semx Corporation Solder deposit method on electronic packages for post-connection process
JP4949281B2 (ja) * 2007-01-24 2012-06-06 日本特殊陶業株式会社 部品付き配線基板の製造方法
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528001A (en) * 1992-02-14 1996-06-18 Research Organization For Circuit Knowledge Circuit of electrically conductive paths on a dielectric with a grid of isolated conductive features that are electrically insulated from the paths
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
US5718367A (en) * 1995-11-21 1998-02-17 International Business Machines Corporation Mold transfer apparatus and method
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5670418A (en) * 1996-12-17 1997-09-23 International Business Machines Corporation Method of joining an electrical contact element to a substrate
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US5973405A (en) * 1997-07-22 1999-10-26 Dytak Corporation Composite electrical contact structure and method for manufacturing the same

Also Published As

Publication number Publication date
US20010001428A1 (en) 2001-05-24
JP2000077569A (ja) 2000-03-14
US6218736B1 (en) 2001-04-17
US6880244B2 (en) 2005-04-19

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
WO2008001641A1 (fr) Substrat d'interconnexion et structure de montage de circuits électroniques
JPH04234139A (ja) 半導体チップの基板への直接取付け法
JPH1070362A (ja) 基板を結合する方法および構造
JP2008112995A (ja) 回路基板及びその製造方法
JP5272922B2 (ja) 半導体装置及びその製造方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP2003197856A (ja) 半導体装置
JP2001085470A (ja) 半導体装置及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2002231765A (ja) 半導体装置
JP2002151801A (ja) 回路基板構造およびその製造方法
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP3719806B2 (ja) 配線基板
JP4285140B2 (ja) 半導体装置の製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP3658156B2 (ja) 実装体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees