JPH04234139A - 半導体チップの基板への直接取付け法 - Google Patents

半導体チップの基板への直接取付け法

Info

Publication number
JPH04234139A
JPH04234139A JP3189607A JP18960791A JPH04234139A JP H04234139 A JPH04234139 A JP H04234139A JP 3189607 A JP3189607 A JP 3189607A JP 18960791 A JP18960791 A JP 18960791A JP H04234139 A JPH04234139 A JP H04234139A
Authority
JP
Japan
Prior art keywords
insert
substrate
chip
module
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3189607A
Other languages
English (en)
Other versions
JPH0680703B2 (ja
Inventor
Gary W Grube
ギャリー・ウィリアム・グリューブ
Igor Y Khandros
イーゴル・ワイ・サンドロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04234139A publication Critical patent/JPH04234139A/ja
Publication of JPH0680703B2 publication Critical patent/JPH0680703B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/27438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、熱可塑性挿入
材をその間に使用して、半導体チップを基板またはモジ
ュールに直接取り付けることに関する。より詳しくは、
熱可塑性ポリマー挿入材、ならびにポリイミドとシロキ
サンの共重合体などの熱可塑性ポリマーと金粉などの微
細金属との複合体から形成することが好ましい接合材を
用いて、半導体チップを基板またはモジュールに直接取
り付けることに関する。
【０００２】
【従来の技術】半導体チップのマルチチップ・モジュー
ルへの直接チップ取付けは、商業的に実施され、密度及
び性能の点で明白な利益をもたらしている。多層セラミ
ック（ＭＬＣ）モジュール上への直接チップ取付けには
利点があるものの、それに付随する欠点もある。通常、
電気的接続の信頼性に関連する理由から、接合温度サイ
クルが最高３７０℃に達する高温はんだが用いられ、そ
のため、構成部品において使用可能な材料の選択が、特
にポリマーに関して制限されている。
【０００３】多数のチップを搭載したモジュール上で、
マルチチップ・モジュールのバーンイン及び試験が行わ
れる。その結果、一般に１個または２個のチップのみを
取付けし直すために、モジュール基板全体にわたって多
くの再加工及びその後のはんだリフローが必要となる。 したがって、マルチチップ・モジュールは、そのチップ
側と基板側の両方にあるメタラジを含めて、１０回ない
し２０回のリフロー・サイクルに耐えるように設計する
必要がある。したがって、この技法は多くの利益を提供
するものの、付随する欠点も多い。
【０００４】本発明は、チップ上のＣ−４パターンを使
用しながら、それに付随する問題のいくつかを軽減する
ことのできる、この既存技術の利点のいくつかを取り込
んだものである。
【０００５】いくつかの米国特許が、本発明に対する従
来技術であると評価されているが、それらはすべて以下
の理由から全く異なるものである。米国特許第４６４８
１７９号明細書は、モジュールに接着される相互接続層
を製造するものであるが、チップの相互接続またはカプ
セル封じは開示も教示もしていない。米国特許第４１７
９８０２号明細書は、電気めっきした金属スタッドを使
用し、本質的に直接的スタッド接続である電気接続を行
うために少量のはんだを用いている。これとは対照的に
、本発明では、金属とポリマーの複合材料を用いて電気
接続を行い、カプセル封じした接続を設けてチップを基
板に接合することが好ましい。米国特許第４６４２８８
９号明細書は、細いワイアを使用し、それをはんだ及び
フラックスに囲まれた挿入紙内で位置決めし、次いでそ
れを加熱し融解させて、電気接続を行っている。その後
、挿入紙を洗浄操作で溶解して、完全に除去する。これ
とは対照的に、本発明では挿入材を用いてチップを基板
またはモジュールに接合し、かつカプセル封じする。
【０００６】
【発明が解決しようとする課題】本発明の主目的は、熱
可塑性挿入材をその間に使用して、半導体チップを基板
またはモジュールに直接取り付ける方法を提供すること
にある。
【０００７】本発明のもう一つの目的は、チップのバー
ンインに耐え、接合部のカプセル封じをもたらし、フラ
ックスなしに低温でチップを基板に直接取り付ける方法
を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、チップに永久
的に取り付けたダイシング可能な熱可塑性挿入材の使用
にもとづき、フラックスなしで低温でチップを直接取り
付ける方法及び構造を提供する。この挿入材は、接触接
合の高さを十分に制御し、容易に調節することができ、
熱疲労障害に対する耐性が増大した、カプセル封じした
接触接合をもたらし、偏平な挿入材を用い、Ｃ−４パタ
ーンの高さの変動がほとんどない、チップ・バーンイン
のための一時的接続を容易にし、フラックスの使用を必
要としないポリ［イミド−シロキサン］／金の複合体を
含む、様々な接合用メタラジ、またははんだその他の適
当な材料と共に使用でき、Ｃ−４パターン用の接触メタ
ラジに課せられる従来からの要件を軽減し、したがって
チップ直接取付けの接着、組立て、試験の費用を削減し
、安価で容易に製造可能である。
【０００９】本明細書の教示によれば、本発明は、半導
体チップを基板またはモジュールに直接取り付ける方法
を提供する。本明細書で開示する好ましい実施例では、
複数のチップを取り付けた大型の挿入シートから始めて
、次いでこれをダイシングして、それぞれに挿入材を一
区画ずつ取り付けた個別のチップを形成することにより
、後で基板またはモジュールに取り付ける複数のチップ
を準備する。ただし、本発明は、対応する挿入材が本明
細書に記載されているように準備される、単一のチップ
の準備にも適用可能である。挿入材上で複数のチップを
準備する、ここに開示されている実施例では、最初に、
挿入シートを製作する。この挿入シートは、そのバイア
・パターンがチップの接点パターンと合致するようにチ
ップと基板の間で位置決めされるものである。次いで、
各チップが整合するバイア・パターンの上で位置決めさ
れるように、チップを挿入シート上に置き、適当な接着
剤などでチップを挿入シートに取り付ける。次いで、バ
イアに導電性付着材を充填する。それから、チップを取
り付けた挿入シートをダイシングして、それぞれに挿入
シートを一区画ずつ取り付けた個別のチップとする。次
いで、熱及び圧力を加えることにより、挿入材が取り付
けられたチップを、挿入材を間に挟んで基板またはモジ
ュールに取り付ける。この挿入材により、接触接合の高
さの制御及び接合部のカプセル封じが可能となる。
【００１０】より詳しく述べると、好ましい実施例では
、熱可塑性ポリマー、好ましくはポリイミドとシロキサ
ンの共重合体に微細金属、好ましくは金を混合させてペ
ースト状になる熱可塑性溶液からなる、導電性付着用複
合材料でバイアを充填する。挿入シートは、エラストマ
ー、充填エラストマー、熱可塑性ポリマーまたは熱可塑
性共重合体のうちから選択された熱可塑性誘電体のシー
トからなり、挿入シートと導電性付着材は、特に熱膨張
係数に関して、整合する特性をもつように選択されるこ
とが好ましい。挿入シートの製作に当たっては、シート
は好ましくはレーザ融除によって、あるいは打抜きまた
は穿孔によって、チップの接点パターンに合致するバイ
ア・パターンを作成することができる。チップを、第１
の接着剤で挿入シートに取り付け、第１の接着剤ほど接
着力の強くない第２の接着剤で基板またはモジュールに
取り付ける。こうした特徴により、第１の接着層をその
まま残しながら、第２の接着層を破壊して、チップを基
板またはモジュールから取り外し再加工することが可能
となる。
【００１１】バイアに導電性付着材を充填する段階に続
いて、バーンイン・モジュールに接触させることにより
、チップをバーンインし、試験することができる。バー
ンイン・モジュールには、各バイア用に１個ずつバンプ
が設けられ、バーンイン・モジュール上の各バンプの半
径は、チップを基板またはモジュールに直接取り付ける
段階の間中十分な複合体の流れを保証するため、基板上
に設けられた導電性付着材のバンプよりも大きいことが
好ましい。
【００１２】
【実施例】図１は、チップ１０と基板１２の両方の上に
Ｃ−４バンプのパターンで付着されたポリ［イミド−シ
ロキサン］／金の複合接合材１４を利用して、半導体チ
ップ１０を基板またはモジュール１２に接合する方法を
示している。有利なことに、この方法は、はんだを使用
せず、フラックスなしであり、接合は複合共重合体のＴ
ｇ（ガラス転移温度）より高い温度で行われる。このよ
うな直接チップ取付け法では、接合の際に、チップ１０
と基板またはモジュール１２の間に圧力を加える。この
手法では、各電気接触接合を形成する各バンプの高さを
正確に制御することは難しく、したがって有効熱疲労応
力が増加する恐れがある。
【００１３】本発明は、半導体チップ１０と基板または
モジュール１２の間に挿入材１６を導入することにより
、電気接触接合の高さを正確に制御することができる。 図２は、ポリ［イミド−シロキサン］／金の複合ペース
ト２７を電気的／機械的付着材として使用して、制御さ
れた接合高さと接合部のカプセル封じを実現する、本発
明の教示に従った挿入材１６の使用に関する一連の段階
を示している。
【００１４】挿入材１６は、厚さが通常８〜１０ミル（
約２００〜２５０ミクロン）の熱可塑性誘電体のシート
から製作できる。挿入材１６は熱可塑性であるので、最
初の付着工程が容易であり、またチップの再加工と基板
またはモジュールからの取外しを可能とする。また挿入
材１６は誘電体であるので、電気接触接合部を電気的に
絶縁する。挿入材１６は、シリコンなどの熱可塑性誘電
体エラストマー、寸法が制御された充填エラストマー（
通常の充填材はガラス、セラミック、窒化アルミニウム
または何らかのその他の適当な誘電体充填材）、熱可塑
性誘電体ポリマー、またはポリイミドとシロキサンなど
の共重合体、あるいはその他の様々なポリマー及び共重
合体から製造できる。シロキサンが分子鎖の１０ないし
２０％存在し、共重合体に接着性を付与する、例えばジ
ェネラル・エレクトリック（ＧＥ）社から市販されてい
るポリイミドとシロキサンの共重合体が好ましい。
【００１５】最初に、一方の面で比較的弱い接着剤の層
１８を剥離シート２０で覆い、もう一方の面にはより強
い接着剤の層２２を設けた、面積の大きな挿入シートを
製作する。次いで、各バイアの直径が通常２００〜２５
０ミクロンの、接合しようとするチップ１０のＣ−４パ
ターンに合致するバイア・パターンを作成するため、挿
入シートを好ましくはレーザ融除、あるいは打抜きまた
は穿孔する。次に、図２に示すようなはんだバンプ２１
付きのチップ、あるいは図３のようなポリ［イミド−シ
ロキサン］／金の複合材バンプ２３の付いたチップを、
挿入シート上の強い接着層２２の上面に、はんだバンプ
２１または複合材バンプ２３が精密な位置合せの必要な
しにバイア内で位置決めされるように配置し、強力な接
着力で挿入シートの上面の接着層に永久的に接着する。
【００１６】直接チップ取付けは、共重合体ポリ［イミ
ド−シロキサン］などの熱可塑性ポリマーに導電性微細
金属を混合して形成される複合ペースト２４を用いて行
うことが好ましい。ペースト２４は、スクリーン印刷す
るために、好ましくは金あるいは金で被覆した金属等の
微細金属を混合させたポリイミドとシロキサンの共重合
体ポリマーまたはセラミックであることが好ましいが、
これらには限定されない熱可塑性ポリマーの溶液から構
成することができる。この金属は、電気接触接合に導電
性を付与するもので、金または銀など任意の適当な微細
金属でよい。平均粒径２．２ミクロンの球状及び薄片状
の共沈混合物である、ニュージャージー州サウス・プレ
インフィールドの、メッツ・メタラージカル社（Ｍｅｔ
ｚ　　Ｍｅｔａｌｌｕｒｇｉｃａｌ　　Ｃｏｒｐ．）か
ら市販されている製品１８００粉末などの金が好ましい
。金粉は、ポリイミドとシロキサンの共重合体と、金粉
が３０〜７０体積％、好ましくは５０体積％の割合で混
合することが好ましい。接合用に用いられて来たポリ［
イミド−シロキサン］共重合体は、Ｔｇが１００〜２５
０℃、接合温度が２００〜３８０℃である。
【００１７】次いで、上述のようにして準備したチップ
を有する挿入シートをひっくり返して、図２の最上部に
示す位置にする。図２の第２段階に示すように、バイア
中に複合ペースト２４をスクリーン印刷し、余剰のペー
ストを拭い去る。次いで、シート２０をはぎとってペー
ストの残渣を除去すると、図２の第３段階に示すように
、弱い接着層１８が露出する。次いで、図２の第４段階
、ならびに図３及び図４にも示すように、チップが搭載
された挿入シートをダイシングし、基板またはモジュー
ル３２に個別に位置合わせし、接合する。
【００１８】図３は、挿入材１６とポリ［イミド−シロ
キサン］／金の複合材２７を用いた複合材バンプ２３付
きチップの直接取付け、及び再加工のために設けた接着
層の断面図を示している。図４は、挿入材１６とポリ［
イミド−シロキサン］／金の複合材２７を用いた、はん
だなし、フラックスなしのカプセル封じ接合をもたらす
、はんだバンプまたは複合材バンプのない基板への直接
取付けを示している。図４の実施例の利点は、はんだま
たは複合材の接合バンプを付着する段階が不要となるこ
とにある。
【００１９】ダイシングの後または前に、挿入シートを
使ってバーンイン・モジュール２５に接続させることに
より、チップをバーンインし、電気的に試験することが
できる。バーンイン・モジュール２５は、多層セラミッ
ク（ＭＬＣ）バーンイン・モジュールでよい。挿入シー
トの底面が偏平に設計されているので、モジュール上で
のパットの同時接続が可能である。したがって、図１の
構造で起こる恐れのあるＣ−４パターン・ボールの高さ
の変動がなくなる。
【００２０】図５は、多層セラミック（ＭＬＣ）バーン
イン・モジュール２５との一時的な機械的接続による、
挿入材１６上のチップのバーンインを示している。バー
ンインに続いて、上述のように、チップを取り付けた挿
入シートをダイシングすると、個々のチップは、図２、
図３及び図４に示すように直接チップ取付けがいつでも
可能な状態となる。好ましくはポリ［イミド−シロキサ
ン］／金の複合材２７でメタラジ充填したバイアとの確
実な接着を保証するため、バーンイン・モジュール２５
上のバンプ２６（図５）の半径は、基板上のペースト・
バンプ２８（図６）の半径よりも大きくすべきである。 図６は、挿入材１６からダイシングしたバーンイン・チ
ップのマルチチップ・モジュールへの取付けを示す。半
径を大きくすると、直接的なチップ取付け中、十分な複
合材の流れが保証される。
【００２１】挿入材の構造は、導電性複合材のバイア充
填材の代りに金属はんだのバイア充填材とも両立可能で
あり、第２の実施例ではそれと一緒に使用できるが、挿
入材の材料と化学的に反応せず、それを変質させない、
フラックスに限定されている。はんだウエーブ及び関連
技法を用いて、金属はんだを塗布することができる。バ
イア中で低温はんだを使用すると、基板への低温取付け
が保証される。
【００２２】挿入材の特性は、特に熱膨張係数に関して
、ポリ［イミド−シロキサン］／金の複合材または挿入
材と一緒に使用される他の接合材の特性と合致し、した
がって挿入材が有効なカプセル封じ材としても機能する
ように選択することが好ましい。両者を、ポリイミドと
シロキサンの共重合体など同じ共重合体から形成するこ
とが好ましい。このように特性が合致すると、挿入材が
、チップ／基板領域全体に沿って応力を分配して、接合
部に対する応力を有効に削減し、その結果熱疲労に対す
る耐性が著しく向上することが判明している。
【００２３】図２、図３及び図４に示すように、再加工
を考慮し、それを実現するために、接合工程で２種の接
着剤１８及び２２を用いる。チップと挿入材の間の接着
剤２２は、挿入材と基板の間の接着剤１８よりも高い結
合力を有するものを選択する。その結果、再加工のため
にチップを取りはずす際、挿入材と基板の界面は常には
がれる。残留するペースト及びポリマーを溶媒で局部的
に拭い取ることにより、残った接着剤を除去することが
できる。挿入材と基板の間に接着剤を用いず、基板と挿
入材の接合を挿入材の熱可塑特性及び接着特性によって
行う実施例では、可溶性ポリマーを同様にして除去する
。
【００２４】交換チップを接合するには、ポリ［イミド
−シロキサン］／金の複合ペースト２７のパターンを局
部的に基板またはモジュールに塗布する必要がある。こ
れは、スクリーン印刷で行うのが難しい。しかし、この
複合ペースト２７のパターンを基板に局部的に再塗布す
る方法を示す図７ないし図９のように、シリコン・パッ
ド３０でスクリーンを介して複合ペースト２７のパター
ンを拾い上げて（図７及び図８）、これを局部的にＣ−
４パターン・パッド上に付着させることにより、このパ
ターンを塗布することができる（図９）。
【００２５】
【発明の効果】本発明によって、熱可塑性挿入材をその
間に使用して、半導体チップを基板またはモジュールに
直接取付ける方法を提供することができる。
【図面の簡単な説明】
【図１】ポリ［イミド−シロキサン］／金の複合接合材
を用いて、はんだを使用せず、フラックスなしで、複合
接合材のＴｇ（ガラス転移温度）より高い温度で半導体
チップを基板に接合する方法を示す図である。
【図２】ポリ［イミド−シロキサン］／金の複合ペース
トを電気的／機械的付着材として使用して、制御された
接合高さと接合部のカプセル封じを実現する、本発明の
教示による挿入材の使用に関する一連の段階を示す図で
ある。
【図３】間に挿入材を挟み、ポリ［イミド−シロキサン
］／金の複合接合材を用いた、複合材バンプつきチップ
の基板への直接取付け、ならびに再加工のために設けた
接着層の断面図である。
【図４】間に挿入材を挟み、ポリ［イミド−シロキサン
］／金の複合接合材を用いた、はんだなし、フラックス
なしのカプセル封じ接合をもたらす、はんだバンプまた
は複合材バンプのないチップの基板への直接取付けを示
す図である。
【図５】バーンイン・モジュールとの一時的な機械的接
続による、挿入材上でのチップのバーンインを示す図で
ある。
【図６】挿入材からダイシングしたバーンイン・チップ
のマルチチップ・モジュールへの取付けを示す図である
。
【図７】再加工時に交換チップを取り付けるため、複合
接合材のペースト・パターンを局部的に基板に再付着す
る方法を示す図である。
【図８】再加工時に交換チップを取り付けるため、複合
接合材のペースト・パターンを局部的に基板に再付着す
る方法を示す図である。
【図９】再加工時に交換チップを取り付けるため、複合
接合材のペースト・パターンを局部的に基板に再付着す
る方法を示す図である。
【符号の説明】
１０　　半導体チップ １２　　基板またはモジュール １４　　ポリ［イミド−シロキサン］／金属のペースト
複合材のバンプ １６　　ポリマー挿入材 １８　　弱い接着層 ２１　　はんだバンプ ２２　　強力な接着層 ２３　　ポリ［イミド−シロキサン］／金属の複合材の
バンプ ２４　　ペースト ２５　　バーンイン・モジュール ２６　　硬質金属バンプ ２７　　ポリ［イミド−シロキサン］／金の複合材２８
　　ペースト・バンプ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】（ａ）バイア・パターンがチップの接点パ
    ターンと合致するようにチップと基板の間に位置付けら
    れる、熱可塑性の誘電体挿入材を製作する段階と、（ｂ
    ）チップの接点パターンが合致するバイア・パターン上
    に位置付けられるように、チップを上記挿入材上に配置
    し、該チップを該挿入材に取り付ける段階と、（ｃ）上
    記挿入材のバイアを導電性付着材で充填する段階と、 （ｄ）制御された接合高さおよび接合部のカプセル封じ
    を可能にするため上記挿入材を間に挟んで、チップを基
    板またはモジュールに直接取り付ける段階とを含む、半
    導体チップを基板またはモジュールに直接取り付ける方
    法。
  2. 【請求項２】（ａ）上記の挿入材製作段階が、バイア・
    パターンがチップの接点パターンと合致するように複数
    のチップと基板の間に位置付けられる、熱可塑性の誘電
    体挿入シートを製作する段階を含み、 （ｂ）上記の配置及び取り付け段階が、各チップの合致
    するバイア・パターン上に位置付けられるように、チッ
    プを上記挿入材上に配置し、該チップを該挿入シートに
    取り付ける段階を含み、 （ｃ）上記の充填段階が、上記挿入シート上のバイアを
    導電性付着材で充填する段階と、 （ｄ）上記各チップがそれを取り付けた上記挿入シート
    の１区画を有するように該挿入シートを個別のチップに
    ダイシングする段階とを含む、請求項１に記載の、半導
    体チップを基板またはモジュールに直接取り付ける方法
    。
  3. 【請求項３】上記バイアが、熱可塑性ポリマーと導電性
    微細金属の溶液からなるペースト状の導電性付着材で充
    填される、請求項２に記載の、半導体チップを基板また
    はモジュールに直接取り付ける方法。
  4. 【請求項４】上記導電性付着材がポリイミドとシロキサ
    ンの共重合体からなる、請求項３に記載の、半導体チッ
    プを基板またはモジュールに直接取り付ける方法。
  5. 【請求項５】上記導電性微細金属が金からなる、請求項
    ４に記載の、半導体チップを基板またはモジュールに直
    接取り付ける方法。
  6. 【請求項６】上記バイアが、熱可塑性ポリマーと導電性
    微細金属の溶液からなるペースト状の導電性付着材で充
    填される、請求項１に記載の、半導体チップを基板また
    はモジュールに直接取り付ける方法。
  7. 【請求項７】上記導電性付着材がポリイミドとシロキサ
    ンの共重合体からなる、請求項６に記載の、半導体チッ
    プを基板またはモジュールに直接取り付ける方法。
  8. 【請求項８】上記導電性微細金属が金からなる、請求項
    ７に記載の、半導体チップを基板またはモジュールに直
    接取り付ける方法。
  9. 【請求項９】上記挿入シートが、エラストマー、充填エ
    ラストマー、熱可塑性ポリマー、熱可塑性共重合体のう
    ちから選択された材料から形成される、請求項２に記載
    の、半導体チップを基板またはモジュールに直接取り付
    ける方法。
  10. 【請求項１０】上記挿入シート及び上記導電性付着材が
    、合致する特性及び合致する熱膨張係数を有するような
    材料である、請求項９に記載の、半導体チップを基板ま
    たはモジュールに直接取り付ける方法。
  11. 【請求項１１】上記挿入材が、エラストマー、充填エラ
    ストマー、熱可塑性ポリマー、熱可塑性共重合体のうち
    から選択された材料から形成される、請求項１に記載の
    、半導体チップを基板またはモジュールに直接取り付け
    る方法。
  12. 【請求項１２】上記挿入材及び上記導電性付着材が合致
    する特性及び合致する熱膨張係数を有するような材料で
    ある、請求項１１に記載の、半導体チップを基板または
    モジュールに直接取り付ける方法。
  13. 【請求項１３】上記の挿入シート製作段階が、一方の面
    には、上記挿入材を基板またはモジュールに取り付ける
    ための剥離シートで覆われた比較的弱い接着剤の層を設
    け、もう一方の面には、チップを上記挿入材に取り付け
    るための比較的強い接着剤の層を設けた、上記挿入シー
    トを製作することを含む、請求項２に記載の、半導体チ
    ップを基板またはモジュールに直接取り付ける方法。
  14. 【請求項１４】上記の挿入シート製作段階が、上記挿入
    シートをレーザ融除して、チップの接点パターンに合致
    したバイア・パターンを作成することを含む、請求項１
    ３に記載の、半導体チップを基板またはモジュールに直
    接取り付ける方法。
  15. 【請求項１５】上記チップが第１の接着剤で挿入材に取
    り付けられる、請求項１に記載の、半導体チップを基板
    またはモジュールに直接取り付ける方法。
  16. 【請求項１６】上記チップが、第１の接着剤ほど接着力
    が強くない第２の接着剤で基板またはモジュールに取り
    付けられ、その結果第１の接着剤はそのまま残るが、第
    ２の接着剤ははがれて、チップを基板から取り外して再
    加工することが可能な、請求項１５に記載の、半導体チ
    ップを基板またはモジュールに直接取り付ける方法。
  17. 【請求項１７】上記第２接着剤をはがした後、上記導電
    性付着材のパターンを基板またはモジュールに局部的に
    塗布する、請求項１６に記載の、半導体チップを基板ま
    たはモジュールに直接取り付ける方法。
  18. 【請求項１８】上記充填段階に続いて、バーンイン・モ
    ジュールに接続させることによって、半導体チップをバ
    ーンインする、請求項１に記載の、半導体チップを基板
    またはモジュールに直接取り付ける方法。
  19. 【請求項１９】上記バーンイン・モジュールに、基板ま
    たはモジュール上に設けられた上記導電性付着材の上記
    バンプよりも半径の大きなバンプを各バイア用に１つず
    つ設け、それによって直接取付け段階の間中十分な複合
    材の流れを保証する、請求項１８に記載の、半導体チッ
    プを基板またはモジュールに直接取り付ける方法。
JP3189607A 1990-09-13 1991-07-04 半導体チップの基板への直接取付け法 Expired - Lifetime JPH0680703B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/581,854 US5086558A (en) 1990-09-13 1990-09-13 Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US581854 1990-09-13

Publications (2)

Publication Number Publication Date
JPH04234139A true JPH04234139A (ja) 1992-08-21
JPH0680703B2 JPH0680703B2 (ja) 1994-10-12

Family

ID=24326841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3189607A Expired - Lifetime JPH0680703B2 (ja) 1990-09-13 1991-07-04 半導体チップの基板への直接取付け法

Country Status (3)

Country Link
US (1) US5086558A (ja)
EP (1) EP0475022A1 (ja)
JP (1) JPH0680703B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231011A (ja) * 1994-02-02 1995-08-29 Internatl Business Mach Corp <Ibm> 導電性接着剤による直接チップ付着
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
US5441690A (en) * 1993-07-06 1995-08-15 International Business Machines Corporation Process of making pinless connector
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
FR2725560B1 (fr) * 1994-10-06 1996-12-20 Commissariat Energie Atomique Procede d'echange d'un composant hybride par des billes de soudure
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
TW301843B (en) 1994-11-15 1997-04-01 Ibm Electrically conductive paste and composite and their use as an electrically conductive connector
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
DE19518659A1 (de) * 1995-05-20 1996-11-21 Bosch Gmbh Robert Verfahren zum Verbinden eines elektrischen Anschlußes eines unverpackten IC-Bauelements mit einer Leiterbahn auf einem Substrat
JPH0951062A (ja) * 1995-08-07 1997-02-18 Mitsubishi Electric Corp 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
US5611884A (en) * 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
DE69730629T2 (de) 1996-12-26 2005-02-03 Matsushita Electric Industrial Co., Ltd., Kadoma Leiterplatte und Elektronikkomponente
EP1448034A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6156408A (en) * 1997-08-29 2000-12-05 Motorola, Inc. Device for reworkable direct chip attachment
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
JP3625646B2 (ja) * 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
US20010024127A1 (en) 1998-03-30 2001-09-27 William E. Bernier Semiconductor testing using electrically conductive adhesives
SG87034A1 (en) * 1998-06-04 2002-03-19 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
US6376054B1 (en) 1999-02-10 2002-04-23 International Business Machines Corporation Surface metallization structure for multiple chip test and burn-in
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
US6774480B1 (en) * 1999-07-30 2004-08-10 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US6246109B1 (en) 1999-08-05 2001-06-12 Ming-Tung Shen Semiconductor device and method for fabricating the same
EP1087435A1 (en) * 1999-09-23 2001-03-28 Ming-Tung Shen Electro-optic device and method for manufacturing the same
EP1094518A1 (en) * 1999-09-30 2001-04-25 Ming-Tung Shen Semiconductor device comprising a lead frame and method for fabricating the same
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6531763B1 (en) 2000-08-15 2003-03-11 Micron Technology, Inc. Interposers having encapsulant fill control features
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6524885B2 (en) 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US20030132513A1 (en) * 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector
US6998539B2 (en) * 2003-05-27 2006-02-14 Xerox Corporation Standoff/mask structure for electrical interconnect
US7320928B2 (en) * 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US8399291B2 (en) * 2005-06-29 2013-03-19 Intel Corporation Underfill device and method
JP2008071812A (ja) * 2006-09-12 2008-03-27 Fujikura Ltd 基板間接続構造
US20100147928A1 (en) * 2008-12-10 2010-06-17 Business Electronics Soldering Technologies, Inc. Method for the manual placement of bottom terminated leadless device electronic packages using a mated stencil pair
US9799571B2 (en) * 2015-07-15 2017-10-24 Globalfoundries Singapore Pte. Ltd. Methods for producing integrated circuits with interposers and integrated circuits produced from such methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437577A (en) * 1977-08-30 1979-03-20 Nec Corp Semiconductor device
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
DE3127120A1 (de) * 1981-07-09 1983-01-27 Philips Patentverwaltung Gmbh, 2000 Hamburg "vorrichtung zum uebertragen von elektrischen bauelementen auf elektrische leiterbahnen"
JPS601849A (ja) * 1983-06-17 1985-01-08 Sharp Corp 電子部品の接続方法
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
EP0854506A3 (en) * 1987-03-04 1999-03-31 Canon Kabushiki Kaisha Electrically connecting member and electric circuit member
GB2202084A (en) * 1987-03-13 1988-09-14 Philips Electronic Associated Thermal-image sensing devices and their manufacture
DE68925598T2 (de) * 1988-05-31 1996-10-17 Canon Kk Elektrische Schaltungsanordnung
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231011A (ja) * 1994-02-02 1995-08-29 Internatl Business Mach Corp <Ibm> 導電性接着剤による直接チップ付着
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法

Also Published As

Publication number Publication date
EP0475022A1 (en) 1992-03-18
US5086558A (en) 1992-02-11
JPH0680703B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
JPH04234139A (ja) 半導体チップの基板への直接取付け法
US5747101A (en) Direct chip attachment (DCA) with electrically conductive adhesives
US5840417A (en) Multilayer electrical devices comprising area bonding conductive adhesive preforms
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
US6150717A (en) Direct die contact (DDC) semiconductor package
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
US6600224B1 (en) Thin film attachment to laminate using a dendritic interconnection
JP3262497B2 (ja) チップ実装回路カード構造
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US6219911B1 (en) Flip chip mounting technique
US6740960B1 (en) Semiconductor package including flex circuit, interconnects and dense array external contacts
US20020019076A1 (en) Method for fabricating semiconductor package including flex circuit,interconnects and dense array external contact
JPH1070362A (ja) 基板を結合する方法および構造
JPH1197480A (ja) 導電性接着剤による相互接続構造物
US20020076910A1 (en) High density electronic interconnection
CN101090610A (zh) 制造多层板的方法
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
US20030193093A1 (en) Dielectric interposer for chip to substrate soldering
WO1990007792A1 (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
JP4151136B2 (ja) 基板および半導体装置とその製造方法
EP0440615A1 (en) Uses of uniaxially electrically conductive articles
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
Isaak et al. Development of flex stackable carriers
JPH10503059A (ja) アルミニウム接続面を有する電子部品を基板に接続する方法およびこの方法によって製造された電子回路
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造