CN101090610A - 制造多层板的方法 - Google Patents

制造多层板的方法 Download PDF

Info

Publication number
CN101090610A
CN101090610A CNA2006101732746A CN200610173274A CN101090610A CN 101090610 A CN101090610 A CN 101090610A CN A2006101732746 A CNA2006101732746 A CN A2006101732746A CN 200610173274 A CN200610173274 A CN 200610173274A CN 101090610 A CN101090610 A CN 101090610A
Authority
CN
China
Prior art keywords
substrate
terminal
joint fastener
joint
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101732746A
Other languages
English (en)
Inventor
中川隆
菅野诚一
饭田宪司
前原靖友
铃木均
杉本薰
福园健治
菅田隆
伊达仁昭
八木友久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101090610A publication Critical patent/CN101090610A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0218—Composite particles, i.e. first metal coated with second metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种制造多层板的方法，所述方法包括以下步骤：将接合油墨涂布在第一基板的端子上，该接合油墨包括含有填充物和固化剂的热固性树脂，该填充物由镀有焊料的金属颗粒形成，各所述金属颗粒均具有第一熔点，所述焊料具有比该第一熔点低的第二熔点；将所述第二基板接合到一接合片上，该接合片由热固性树脂构成并具有设置在与所述第二基板的端子相对应的部分中的通孔；对带有该接合片的所述第一基板与所述第二基板以所述第一基板的端子与所述第二基板的端子彼此相对的方式加热加压，以使接合片和接合油墨固化，从而形成一体化的结构。

Description

制造多层板的方法
技术领域
本发明涉及一种制造多层板的方法。
背景技术
用于电连接多层布线板的方法的实例包括将多层布线板封装以形成球栅阵列(BGA)封装或岸面栅格阵列(LGA)封装、再通过焊料凸点(solderbumps)将所获得的封装连接到母板上的方法以及利用引线接合或凸块(studbump)电连接多层布线板的方法。此外，日本未经审查的特开公报No.2003-243797披露了一种电连接多层布线板的方法，此方法利用固定销固定多层布线板以使端子彼此接触。
发明内容
在利用固定销固定多层布线板以使端子彼此机械接触地电连接多层布线板的方法中，固定销、其它夹具和装配组件尺寸大小的变化将不利地导致连接表面的低可靠性。此外，需要手动装配是不利的，因此增加了操作步骤。
因此，完成本发明以克服上述问题。本发明的目的在于提供一种易于制造多层板的方法，其中该多层板包括强有力地接合的多个基板。
为实现上述目的，本发明提供以下的方法。
即，在根据本发明一个方案的制造多层板的方法中，该多层板包括带有端子的第一基板、带有端子的第二基板、绝缘层以及导电元件，所述第一基板和所述第二基板通过设置于它们之间的该绝缘层接合，所述端子彼此相对并通过该导电元件电连接，所述方法包括以下步骤：将接合油墨涂布在所述第一基板的端子上，该接合油墨包括含有填充物和固化剂的热固性树脂，该填充物由镀有焊料的金属颗粒形成，各所述金属颗粒均具有第一熔点，所述焊料具有比该第一熔点低的第二熔点；将所述第二基板接合到一接合片上，该接合片由热固性树脂构成并具有设置在与所述第二基板的端子相对应的部分中的通孔，该端子位于该通孔内；将所述第一基板和所述第二基板以如下方式定位，即所述端子彼此相对且所述第一基板和所述第二基板通过设置于它们之间的该接合片叠置；以及加热加压所获得的叠置体，以使该接合片和该接合油墨固化，以形成一体化的结构。
优选地，所述第一基板是母板，所述第二基板比该母板的尺寸小，并且为至少一个安装板。
可选择地，优选所述第二基板是母板，所述第一基板比该母板的尺寸小，并且为至少一个安装板。
在根据本发明另一方案的制造多层板的方法中，该多层板包括带有端子的第一基板、带有端子的第二基板、绝缘层以及导电元件，所述第一基板和所述第二基板通过设置于它们之间的该绝缘层接合，所述端子彼此相对并通过该导电元件电连接，所述方法包括以下步骤：将所述第一基板接合到一接合片上，该接合片由热固性树脂构成并具有设置在与所述第一基板的端子相对应的部分中的通孔，该端子位于该通孔内；以使接合油墨覆盖该端子的方式将该接合油墨填充于该通孔中，该接合油墨包括含有填充物和固化剂的热固性树脂，该填充物由镀有焊料的金属颗粒形成，各所述金属颗粒均具有第一熔点，所述焊料具有比该第一熔点低的第二熔点；将所述第一基板和所述第二基板以如下方式定位，即所述端子彼此相对且所述第一基板和所述第二基板通过设置于它们之间的该接合片叠置；以及加热加压所获得的叠置体，以使该接合片和该接合油墨固化，以形成一体化的结构。
优选地，所述第一基板是母板，所述第二基板比该母板的尺寸小，并且为至少一个安装板。
可选择地，优选所述第二基板是母板，所述第一基板比该母板的尺寸小，并且为至少一个安装板。
如上所述，在本发明中，通过加热加压叠置体，使得接合油墨中的填充物的焊料熔化，以形成一体化的结构，从而高强度接合所述端子。因此，形成了柱状导电元件，进而获得良好的导电特性。此外，即使采用具有不同热膨胀系数的基板时，由于接合强度高，故也可确保所述基板的端子之间的电互连，由此连接的可靠性得以改善。此外，由于所述基板均不包含诸如半导体芯片之类的电子元件，因此在制造所述多层板的过程中，可进行加热和加压该叠置体的步骤，以实现接合油墨的固化，并由此强有力地连接所述端子。
附图说明
图1示出具有如下结构的多层板，其中第二基板叠置于第一基板上且第二基板比第一基板的尺寸小；
图2示出具有如下结构的多层板，其中多个第二基板叠置于第一基板上，多个第三基板叠置于所述第二基板上，各第二基板均比第一基板的尺寸小；
图3示出具有如下结构的多层板，其中第二基板嵌入在第一基板中；
图4示出具有如下结构的多层板，其中具有相同尺寸的第一基板和第二基板叠置；
图5示出具有如下结构的多层板，其中第二基板叠置于第一基板的正面和背面上；
图6示出具有如下结构的多层板，其中第三基板叠置于图5所示的第二基板上；
图7A至图7E为根据第一实施例的制造多层板的方法的过程图；
图8A至图8D为根据第二实施例的制造多层板的方法的过程图；
图9A至图9E为根据第三实施例的制造多层板的方法的过程图；以及
图10A至图10E为根据第四实施例的制造多层板的方法的过程图。
具体实施方式
下文将结合附图详细说明本发明的优选实施例。
图1至图6示出了各种结构的多层板10。
术语“基板”指的是不含诸如半导体芯片、电阻、电容之类的电子元件的多层布线基板。
图1示出多层板10的一个实例，该多层板具有这样的结构，即第一基板(母板)12上设置有第二基板(安装板)14，且第二基板14比第一基板12的尺寸小。至少一个第二基板14设置于第一基板12的正面或背面上。而且，参照图2，所述第二基板14上可设置第三基板16。
当第二基板14定义为第一基板时，则第三基板16相对于第二基板14来说将被定义为第二基板。在本发明中，可将一对基板中的一个基板作为第一基板，而将另一个基板作为第二基板。在多层板具有三层或更多层的情况下，如果所述多层板中的相邻基板是通过根据本发明方案的方法所制造的，则所述多层板也包含在本发明的范围之内。
图3示出多层板10的另一实例，该多层板10具有这样的结构，即至少一个第二基板14嵌入在第一基板12的正面和/或背面中。
第一基板12可具有与第二基板14相同的尺寸。图4示出了多层板10的又一个实例，该多层板10具有这样的结构，即与第一基板12的尺寸相同的第二基板14设置于第一基板12的侧面上。图5示出了多层板10的再一个实例，该多层板10具有这样的结构，即与第一基板12的尺寸相同的第二基板14设置于第一基板12的两个侧面上。图6示出了多层板10的又一个实例，该多层板10具有这样的结构，即在第二基板14上还设置有第三基板16。
所述基板的叠置结构并不具体限定于这些。
图7A至图7E为根据第一实施例的用于制造多层板10的方法的流程图。
如图7A所示，通过刮板21利用金属掩模18将接合油墨(bonding ink)20印刷涂布于第一基板12的一个端子12a上。图7B示出了在端子12a上形成接合油墨层的状态。
在端子12a上设置有保护镀膜(未示出)，该保护镀膜由在下面的镍膜(underlying nickel film)上的金镀膜形成。
接合油墨20包括诸如环氧树脂之类的含有填充物和固化剂的热固性树脂。该填充物由镀有焊料的金属颗粒形成，每个金属颗粒均具有第一熔点，而焊料具有比第一熔点低的第二熔点。所述金属颗粒优选为铜颗粒。所述焊料优选由锡铋合金组成。所述填充物的含量依照以下方式确定，即当热固性树脂在如下文所述的加热及加压步骤中固化时，所述金属颗粒将彼此充分接触，然后所述焊料熔化以形成具有足够导电性的一体化的结构。当完成多层板10时，接合油墨20用作所述端子之间电连接的导电元件。
关于环氧树脂的固化剂，可以采用公知的包含如下混合物的固化剂，即该混合物包括选自羧基(carboxyl group)、氨基(amino group)、酚基(phenolgroup)中的一个基团(group)以及选自己二酸(adipic acid)、丁二酸(succinicacid)和癸二酸(sebacic acid)中的一种有机酸。
所述热固性树脂并不限于环氧树脂。
如图7C和图7D所示，接合片(bonding sheet)24由热固性树脂构成并具有设置在与第二基板14的端子14a相对应的部分中的通孔22，第二基板14带有端子14a，接合片24以将端子14a置于通孔22内的方式接合于第二基板14上。当完成多层板10时，接合片24用作绝缘层。
接合片24具有粘性且其每一表面上附着有剥离纸片(release pager sheet)(未示出)。接合片24被贯穿以形成所述通孔22。当使一张剥离纸片剥落后，所获得的接合片24便可接合于第二基板14上。
如图7E所示，通过采用诸如销钉之类的适当的定位元件(未示出)将第一基板12和带有接合片24的第二基板14以如下方式定位，即端子12a和端子14a彼此相对，随后第一基板12和第二基板14通过设置于它们之间的接合片24叠置。当然，在进行叠置之前，先剥去其余的剥离纸片。
用真空加压方式加热加压所获得的叠置体，以固化接合油墨20和接合片24，从而形成一体化结构，由此制成所需的多层板10。由于所述基板不包括诸如半导体芯片之类的电子元件，所以可采用真空加压方式进行加热加压。
在上述实施例中，第二基板14仅叠置在第一基板12的一侧上。然而，可以采用与上述相同的方式将第二基板14叠置在第一基板12的两侧上。
如图3所示的其内嵌入第二基板14的多层板10，除了在第一基板12中形成放置第二基板14的凹部(未示出)之外，可采用上述相同的方法来制造多层板10。
通过对叠置体进行如上所述的加热和加压，接合油墨中的填充物的锡铋焊料熔化，以形成一体化的结构。此外，设置于端子12a和14a上的保护镀膜中的金扩散，以露出镍膜。镍与所述填充物合金化，以形成强接合。因此，形成了柱形导电元件，从而获得良好的导电性。而且，即使采用具有不同热膨胀系数的基板时，由于接合强度高，故也可确保所述基板的端子之间的电互连(electrical interconnection)，由此连接的可靠性得以改善。另外，由于填充物的各颗粒均包含在较低温度下熔化的焊料膜，因此热固化可在较低温度下进行。这有助于利用具有不同热膨胀系数的多个基板以较低应力制成层叠体。此外，由于所述基板均不包含诸如半导体芯片之类的电子元件，因此在制造所述多层板的过程中，可进行加热和加压该叠置体的步骤，以实现接合油墨的固化，并由此强有力地连接所述端子。
在图7A至图7E所示的实施例中，当第一基板12称为母板时，则第二基板14称为至少一个安装板。
可选择地，当第一基板12称作安装板时，则第二基板14称为母板。
同时在这种情况下，如图8A和图8B所示，通过印刷将接合油墨20涂布于第一基板12的端子12a上。如图8C所示，具有通孔22的接合片24接合于具有端子14a的第二基板14上。如图8D所示，第一基板12和带有接合片24的第二基板14以如下方式定位，即端子12a与端子14a彼此相对，然后第一基板12和第二基板14通过设置于它们之间的接合片24叠置。对获得的叠置体进行加热加压，以使接合片24和接合油墨20固化，从而形成多层板10。在这种情况下，接合油墨20涂布于安装板12的端子12a上，而接合片24接合到母板14上。也就是说，这一结构与图7E所示的结构正好相反。
图9A至图9E示出了根据另一实施例的制造多层板10的过程。
如图9A和图9B所示，接合片24由热固性树脂构成并具有设置在与第一基板12的端子12a相对应的部分中的通孔22，接合片24以端子12a置于通孔22中的方式接合于第一基板12上。
如图9C和图9D所示，将接合油墨20填充于通孔22中，以使接合油墨20覆盖端子12a。该接合油墨20包括含有填充物和固化剂的热固性树脂，该填充物由镀有焊料的金属颗粒形成，各所述金属颗粒均具有第一熔点，所述焊料具有比第一熔点低的第二熔点。
如图9E所示，带有接合片24的第一基板12与第二基板14以如下方式定位，即端子12a和端子14a彼此相对，随后第一基板12和第二基板14通过设置于它们之间的接合片24叠置。对获得的叠置体进行加热加压，以使接合片24和接合油墨20固化，从而形成一体化的结构，由此制成多层板10。
同样在上述实施例中，可制造端子12a强有力地接合在端子14a上的多层板10。
图9A至图9E所示的实施例中，当第一基板12称为母板时，则第二基板14称为至少一个安装板。
可选择地，当第一基板12称为安装板时，则第二基板14称为母板。
同样在这种情况下，如图10A和图10B所示，接合片24由热固性树脂构成且具有设置在与第一基板12的端子12a相对应的部分中的通孔22，接合片24以端子12a置于通孔22中的方式接合于第一基板12上。
如图10C和图10D所示，将接合油墨20填充于通孔22中，以使接合油墨20覆盖端子12a。该接合油墨20包括含有填充物和固化剂的热固性树脂，该填充物由镀有焊料的金属颗粒形成，各所述金属颗粒均具有第一熔点，所述焊料具有比第一熔点低的第二熔点。
如图10E所示，带有接合片24的第一基板12与第二基板14以如下方式定位，即端子12a和端子14a彼此相对，且第一基板12和第二基板14通过设置于它们之间的接合片24叠置。对获得的叠置体加热加压，以使接合片24和接合油墨20固化，从而形成一体化的结构，由此制成多层板10。
在这种情况下，接合片24接合于第一基板12上，而通孔22填充有接合油墨20。也就是说，这一结构与图9E所示的结构正好相反。

Claims (10)

1.一种制造多层板的方法，该多层板包括带有端子的第一基板、带有端子的第二基板、绝缘层以及导电元件，所述第一基板和所述第二基板通过设置于它们之间的该绝缘层接合，所述端子彼此相对并通过该导电元件电连接，所述方法包括以下步骤：
将接合油墨涂布在所述第一基板的端子上，该接合油墨包括含有填充物和固化剂的热固性树脂，该填充物由镀有焊料的金属颗粒形成，各所述金属颗粒均具有第一熔点，所述焊料具有比该第一熔点低的第二熔点；
将所述第二基板接合到一接合片上，该接合片由热固性树脂构成并具有设置在与所述第二基板的端子相对应的部分中的通孔，该端子位于该通孔内；
将所述第一基板和所述第二基板以如下方式定位，即所述端子彼此相对且所述第一基板和所述第二基板通过设置于它们之间的该接合片叠置；以及
加热加压所获得的叠置体，以使该接合片和该接合油墨固化，以形成一体化的结构。
2.根据权利要求1所述的制造多层板的方法，其中所述第一基板为母板，所述第二基板比该母板的尺寸小，并且为至少一个安装板。
3.根据权利要求1所述的制造多层板的方法，其中所述第二基板为母板，所述第一基板比该母板的尺寸小，并且为至少一个安装板。
4.根据权利要求1所述的制造多层板的方法，其中该接合片具有接合于该接合片的正面与背面的剥离片。
5.根据权利要求1所述的制造多层板的方法，其中该填充物由铜颗粒形成，各所述铜颗粒的表面上均具有焊料镀膜，该焊料镀膜由锡铋合金组成。
6.一种制造多层板的方法，该多层板包括带有端子的第一基板、带有端子的第二基板、绝缘层以及导电元件，所述第一基板和所述第二基板通过设置于它们之间的该绝缘层接合，所述端子彼此相对并通过该导电元件电连接，所述方法包括以下步骤：
将所述第一基板接合到一接合片上，该接合片由热固性树脂构成并具有设置在与所述第一基板的端子相对应的部分中的通孔，该端子位于该通孔内；
以使接合油墨覆盖该端子的方式将该接合油墨填充于该通孔中，该接合油墨包括含有填充物和固化剂的热固性树脂，该填充物由镀有焊料的金属颗粒形成，各所述金属颗粒均具有第一熔点，所述焊料具有比该第一熔点低的第二熔点；
将所述第一基板和所述第二基板以如下方式定位，即所述端子彼此相对且所述第一基板和所述第二基板通过设置于它们之间的该接合片叠置；以及
加热加压所获得的叠置体，以使该接合片和该接合油墨固化，以形成一体化的结构。
7.根据权利要求6所述的制造多层板的方法，其中所述第一基板为母板，所述第二基板比该母板的尺寸小，并且为至少一个安装板。
8.根据权利要求6所述的制造多层板的方法，其中所述第二基板为母板，所述第一基板比该母板的尺寸小，并且为至少一个安装板。
9.根据权利要求6所述的制造多层板的方法，其中该接合片具有接合于该接合片的正面与背面的剥离片。
10.根据权利要求6所述的制造多层板的方法，其中该填充物由铜颗粒形成，各所述铜颗粒的表面上均具有焊料镀膜，该焊料镀膜由锡铋合金组成。
CNA2006101732746A 2006-06-16 2006-12-31 制造多层板的方法 Pending CN101090610A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006166995 2006-06-16
JP2006166995A JP4992310B2 (ja) 2006-06-16 2006-06-16 積層基板の製造方法

Publications (1)

Publication Number Publication Date
CN101090610A true CN101090610A (zh) 2007-12-19

Family

ID=38860438

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101732746A Pending CN101090610A (zh) 2006-06-16 2006-12-31 制造多层板的方法

Country Status (5)

Country Link
US (1) US7943001B2 (zh)
JP (1) JP4992310B2 (zh)
KR (1) KR100867396B1 (zh)
CN (1) CN101090610A (zh)
TW (1) TWI335779B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281711A (zh) * 2010-06-09 2011-12-14 富士通株式会社 叠层电路基板以及基板制造方法
CN102281703A (zh) * 2010-06-09 2011-12-14 富士通株式会社 层叠电路基板以及基板制造方法
CN104219901A (zh) * 2013-05-28 2014-12-17 株式会社日立制作所 层间连接基板及其制造方法
WO2020062845A1 (zh) * 2018-09-27 2020-04-02 昆山工研院新型平板显示技术中心有限公司 Micro-LED芯片及其制备方法、显示装置
CN110970456A (zh) * 2018-09-27 2020-04-07 昆山工研院新型平板显示技术中心有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN110970457A (zh) * 2018-09-27 2020-04-07 昆山工研院新型平板显示技术中心有限公司 一种Micro-LED芯片及其制备方法、显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
US20110079630A1 (en) * 2009-10-07 2011-04-07 Babcock & Wilcox Technical Services Y-12, Llc System for reducing metallic whisker formation
JP5874343B2 (ja) * 2011-11-18 2016-03-02 富士通株式会社 積層回路基板の製造方法、積層回路基板、および電子機器
SG11201810491SA (en) * 2016-06-06 2018-12-28 Hitachi Chemical Co Ltd Method for manufacturing multilayer wiring board
KR102346221B1 (ko) * 2016-06-06 2021-12-31 쇼와덴코머티리얼즈가부시끼가이샤 다층 배선판의 제조 방법
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
JPS54144970A (en) * 1978-05-01 1979-11-12 Nitto Electric Ind Co Adhesive tape for electric circuit components
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
DE69838586T2 (de) * 1997-06-04 2008-07-24 Ibiden Co., Ltd., Ogaki Lötelement für gedruckte leiterplatten
US6238599B1 (en) * 1997-06-18 2001-05-29 International Business Machines Corporation High conductivity, high strength, lead-free, low cost, electrically conducting materials and applications
JPH11163522A (ja) 1997-09-25 1999-06-18 Nitto Denko Corp 多層配線基板およびその製造方法
JP3412518B2 (ja) * 1998-06-16 2003-06-03 住友金属鉱山株式会社 熱伝導性樹脂ペースト
US6245696B1 (en) * 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
JP2001220691A (ja) * 2000-02-03 2001-08-14 Okuno Chem Ind Co Ltd 導電性微粒子
US7467742B1 (en) * 2000-02-24 2008-12-23 International Business Machines Corporation Electrically conducting adhesives for via fill applications
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004010828A (ja) * 2002-06-10 2004-01-15 Ricoh Co Ltd 導電接着剤及び電子部品
JP4129837B2 (ja) * 2003-06-03 2008-08-06 松下電器産業株式会社 実装構造体の製造方法
JP4583063B2 (ja) * 2004-04-14 2010-11-17 三井金属鉱業株式会社 銀化合物被覆銀粉及びその製造方法
JP4305399B2 (ja) * 2004-06-10 2009-07-29 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP2005353861A (ja) * 2004-06-11 2005-12-22 Ibiden Co Ltd フレックスリジッド配線板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281711A (zh) * 2010-06-09 2011-12-14 富士通株式会社 叠层电路基板以及基板制造方法
CN102281703A (zh) * 2010-06-09 2011-12-14 富士通株式会社 层叠电路基板以及基板制造方法
US8586876B2 (en) 2010-06-09 2013-11-19 Fujitsu Limited Laminated circuit board and board producing method
CN102281703B (zh) * 2010-06-09 2013-12-25 富士通株式会社 层叠电路基板以及基板制造方法
US8669481B2 (en) 2010-06-09 2014-03-11 Fujitsu Limited Laminated circuit board and board producing method
CN104219901A (zh) * 2013-05-28 2014-12-17 株式会社日立制作所 层间连接基板及其制造方法
WO2020062845A1 (zh) * 2018-09-27 2020-04-02 昆山工研院新型平板显示技术中心有限公司 Micro-LED芯片及其制备方法、显示装置
CN110970455A (zh) * 2018-09-27 2020-04-07 昆山工研院新型平板显示技术中心有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN110970456A (zh) * 2018-09-27 2020-04-07 昆山工研院新型平板显示技术中心有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN110970457A (zh) * 2018-09-27 2020-04-07 昆山工研院新型平板显示技术中心有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN110970455B (zh) * 2018-09-27 2021-03-23 成都辰显光电有限公司 一种Micro-LED芯片及其制备方法、显示装置
US11081632B2 (en) 2018-09-27 2021-08-03 Chengdu Vistar Optoelectronics Co., Ltd. Micro-LED chips and methods for manufacturing the same and display devices
CN110970457B (zh) * 2018-09-27 2021-11-26 成都辰显光电有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN110970456B (zh) * 2018-09-27 2022-04-19 成都辰显光电有限公司 一种Micro-LED芯片及其制备方法、显示装置

Also Published As

Publication number Publication date
KR100867396B1 (ko) 2008-11-06
TWI335779B (en) 2011-01-01
US20070289706A1 (en) 2007-12-20
TW200803642A (en) 2008-01-01
JP4992310B2 (ja) 2012-08-08
JP2007335701A (ja) 2007-12-27
US7943001B2 (en) 2011-05-17
KR20070120016A (ko) 2007-12-21

Similar Documents

Publication Publication Date Title
CN101090610A (zh) 制造多层板的方法
JP3420917B2 (ja) 半導体装置
JP3401767B2 (ja) 多層セラミック基板およびその製造方法
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
US6600224B1 (en) Thin film attachment to laminate using a dendritic interconnection
US6802446B2 (en) Conductive adhesive material with metallurgically-bonded conductive particles
CN104637826B (zh) 半导体装置的制造方法
JPH04234139A (ja) 半導体チップの基板への直接取付け法
US20020005247A1 (en) Electrically conductive paste materials and applications
JP2001513946A (ja) 垂直相互接続電子集成体とこれに有用な組成物
WO1996042107A1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
KR20110014598A (ko) 인쇄회로기판을 제조하는 방법, 용도 및 인쇄회로기판
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
US10398026B2 (en) Laminated substrate and method of manufacturing laminated substrate
US5303862A (en) Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JP3378171B2 (ja) 半導体パッケージの製造方法
JPS60140790A (ja) 連結シ−ト
JPH09306231A (ja) 導電性微粒子及び基板
JP3605313B2 (ja) 配線基板およびその製造方法
EP4090141A1 (en) Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate
Lu et al. Electrically conductive adhesives–a lead-free alternative
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
US6805280B2 (en) Z interconnect structure and method
JPH11260964A (ja) 半導体パッケージ
JP2001168232A (ja) 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20071219