CN102281711A - 叠层电路基板以及基板制造方法 - Google Patents

叠层电路基板以及基板制造方法 Download PDF

Info

Publication number
CN102281711A
CN102281711A CN2011100777524A CN201110077752A CN102281711A CN 102281711 A CN102281711 A CN 102281711A CN 2011100777524 A CN2011100777524 A CN 2011100777524A CN 201110077752 A CN201110077752 A CN 201110077752A CN 102281711 A CN102281711 A CN 102281711A
Authority
CN
China
Prior art keywords
hole
circuit board
knitting layer
bonding pad
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100777524A
Other languages
English (en)
Inventor
吉村英明
本藤亚沙美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102281711A publication Critical patent/CN102281711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及叠层电路基板以及基板制造方法。该叠层电路基板包括：第一布线基板，该第一布线基板在其表面上形成有第一连接区；第二布线基板，该第二布线基板在其表面上形成有第二连接区；接合层，其位于所述第一布线基板和所述第二布线基板之间，并且通过导电材料电连接所述第一连接区和所述第二连接区；以及板，其具有通孔，所述第一连接区通过该通孔连接到所述第二连接区，其中，所述板的所述通孔的直径大于通过填充所述导电材料而形成的组件的直径。

Description

叠层电路基板以及基板制造方法
技术领域
本文中所讨论的实施方式致力于叠层电路基板以及基板制造方法。
背景技术
用于制造多层印刷电路基板的公知组成工序包括在绝缘基板上形成导体图案的附加工序和半附加工序。随着层数增加，为了减少处理步骤并且防止成品率明显下降，上述基板制造方法使用如下的层叠技术：在一个工序中用导电材料等将单独制造的基板层接合到一起。
参照图6描述如何应用导电材料以及如何堆积基板层。更具体地，如图6所示，将导电材料施加到形成在接合层上的通孔(参见图6(1))，并且接着将压力和热量施加到多个基板，由此制造层叠基板(参见图6(2))。
应注意到，将足够量的导电材料施加到接合层的通孔，使得即使作为层叠基板的层的基板发生弯曲或凹凸不平，基板的连接区也互相连接。换句话说，即使对于基板表面的凹入部分互相面对的位置，也将足够量的导电材料施加到接合层的通孔，并且将接合层构成为足够厚，以抵消基板表面上的任何弯曲和凹凸。
专利文献1：日本特开2006-210766号公报
专利文献2：日本特开2006-303245号公报
但是，由于上述提供导电材料的技术需要向接合层的通孔提供大量的导电材料，因此它带来这样的问题：过量的导电材料流到接合层界面，这降低了绝缘性能和接合可靠性。
因为接合层厚得足以抵消基板表面上的任何弯曲和凹凸，所以如果存在基板表面的凸起部分彼此面对的位置，则在该位置接合层之间的间隙较小。如果是这样，则如图7所示，例如，过量的导电材料流到接合层的界面上，这降低了接合层的绝缘性能和接合可靠性。
因此，本发明的实施方式的一个方面的目的是防止过量的导电材料流到接合层上，由此防止接合层的绝缘性能的下降和接合可靠性的下降。
发明内容
根据本发明的实施方式的一个方面，一种叠层电路基板包括：第一布线基板，该第一布线基板在其表面上形成有第一连接区(land)；第二布线基板，该第二布线基板在其表面上形成有第二连接区；接合层，其位于所述第一布线基板和所述第二布线基板之间，并且通过导电材料电连接所述第一连接区和所述第二连接区；以及板，其具有通孔，所述第一连接区通过该通孔连接到所述第二连接区，其中，所述板的所述通孔的直径大于通过填充所述导电材料而形成的组件的直径。
附图说明
图1是根据第一实施方式的叠层电路基板的构造的框图；
图2是示出了根据第一实施方式的叠层电路基板的制造方法的示意图；
图3是示出了对根据第一实施方式的叠层电路基板的多个层进行层叠的方法的示意图；
图4是示出了过量的导电材料位于板通孔中的状态的示意图；
图5是示出了根据第二实施方式的叠层电路基板的制造方法的示意图；
图6是示出了将导电材料提供到通孔中的方法的示意图；以及
图7是示出了过量的导电材料如何流出的示意图。
具体实施方式
将参照附图说明本发明的优选实施方式。
[a]第一实施方式
下面描述根据第一实施方式的叠层电路基板的构造、接着描述叠层电路基板的制造方法、最后描述第一实施方式的效果。
叠层电路基板的构造
下面参照图1描述叠层电路基板1的构造。图1是根据第一实施方式的叠层电路基板1的构造的框图。如图1所示，叠层电路基板1包括基板10A、基板10B、布线图案11、连接区12、导电材料13、接合层20、板30和通孔31。
叠层电路基板1是多层印刷布线基板，其中，基板10A和基板10B的连接区12通过导电材料13互相连接，并且两个或更多个布线图案11彼此电连接。层叠电路基基板1还包括基板10A和基板10B之间的板30，该板30具有通孔31，向通孔31中提供导电材料13。
基板10A上印刷有布线图案11，并且在表面上形成有连接区12。而且，基板10A的连接区12通过导电材料13连接到基板10B的各连接区12，并且布线图案11彼此电连接。
基板10B上也印刷有布线图案11，并且在表面上形成有连接区12。其连接区12通过导电材料13连接到基板10A的各连接区12，并且布线图案11彼此电连接。
接合层20位于基板10A和基板10B之间，并且通过导电材料13电连接基板10A的连接区12和基板10B的连接区12。更具体地，接合层20位于两个基板10A和10B的接合面上，在该接合面上以使得接合层20覆盖连接区12和布线图案11的方式层叠有接合树脂。
如后面参照图2所述，在将接合层20设置在基板10A和基板10B之间之前，分别将聚酯薄膜21接合到接合层20的两个表面，并且在接合层20上形成通孔22，以容纳导电材料13。接合层20例如是厚度为70μm、由热固环氧接合树脂制成的用过的接合层。由聚对苯二甲酸乙二醇酯(PET)树脂制成的聚酯薄膜21分别接合到其前后表面，并且在与连接区对应的位置形成具有Φ200μm的通孔22。其后，去除任一个表面的聚酯薄膜21，接着将接合层20接合到基板的目标位置。
板30在形成有导电材料13的各位置具有通孔31。通孔31的直径大于通过填充导电材料13而形成的组件的直径。而且，板30可以由广泛使用的印刷板所使用的材料制成。利用该构造，满足了基板的特征和可靠性。
例如，板30由印刷板的环氧基材料(预浸料)制成。作为基板制造方式，通过对树脂铜覆板(通过将铜箔接合到预浸料的前后表面而制造)的铜箔进行化学蚀刻，并且接着对预浸料进行加压，来制造基底材料。应注意的是，本发明不限于上述方法和上述材料，并且例如，容许使用有机膜(如，聚酰亚胺膜)、无机板(如，陶瓷板、甚至是金属板，如果在该金属板上形成通孔之后对该板进行绝缘处理的话)。
板30的通孔31的直径大于通过填充导电材料而形成的组件的直径。例如，通过在形成导电材料13的位置使用钻孔机，在厚度为100μm的板30上形成具有Φ300μm的通孔31。
叠层电路基板的制造方法
下面参照图2和图3描述根据第一实施方式的叠层电路基板1的制造方法。图2是示出了根据第一实施方式的叠层电路基板1的制造方法的示意图。图3是示出了对根据第一实施方式的叠层电路基板1的多个层进行层叠的方法。
首先，制备两个基板10A和10B；它们的连接区12将彼此电连接。如图2所示，还制备两个表面都接合有聚酯薄膜21的接合层20(参见图2(1))。接着，在接合层20上与各连接区12相对应的位置形成通孔22，以容纳用于将连接区12彼此连接的导电材料13(参见图2(2))。
随后，将接合层20接合到两个基板10A和10B的接合面上，在该接合面上以使得接合层20覆盖连接区12和布线图案11的方式层叠接合树脂(参见图2(3))。其后，通过移动橡胶滚轴(squeegee)40，将公知的导电材料涂覆(印刷)到基板10上，由此，通孔22填充有导电材料13，以对连接区12进行连接(参见图2(4))。
接着，制备两个或更多个板30。各板30在与各连接区12相对应的位置具有通孔31。通孔31的直径大于形成在接合层20上的通孔22的直径。其后，从接合层20去除聚酯薄膜21，接着，针对将基板10A、10B和10C接合在一起的接合面，确定板30的位置(参照图2(5))。
其后，通过在真空中施加热量和压力来执行层的层叠，压力沿着与两个或更多个板30以及两个确定了位置的基板10A、10B和10C垂直的方向(参见图2(6))。下面参照图3详细描述层的层叠方法。图3是示出了对根据第一实施方式的叠层电路基板的多个层进行层叠的方法的示意图。如图3所示，形成在板30上的通孔31的直径大于通过填充导电材料13形成的组件的直径。因此，在层叠基板10A和10B之后，过量的导电材料13流进通孔31中。
结果，例如，如4所示，在层叠基板10A和10B之后，通孔31在其中容纳过量的导电材料13，因此，过量的导电材料13可能不流到接合层12上。利用该构造，层叠的电路基板1防止接合层20的绝缘性能下降，以及基板10A和10B之间的接合可靠性下降。
第一实施方式的效果
如上所述，叠层电路基板1包括各自在表面上具有连接区12的基板10A和10B；接合层20，其位于基板10A和基板10B之间并且通过导电材料13将连接区12彼此电连接；以及板30，其具有通孔31，以容纳导电材料13。板30的通孔31的直径大于通过填充导电材料13而形成的组件的直径。因此，在层叠的电路基板1中，过量的导电材料13无法流到接合层20上，这防止接合层20的绝缘性能下降以及接合可靠性下降。
而且，叠层电路基板1的板30具有通孔31，该通孔31具有的直径大于通过填充导电材料13而形成的组件的直径，并且该通孔31大得足以容纳当连接区12彼此连接时的过量导电材料13。利用该构造，过量的导电材料13适当地容纳在通孔31中，这防止接合层20的绝缘性能下降以及接合可靠性下降。
而且，在基板10A和10B的接合面之间形成接合层20以将基板10A和10B的连接区12彼此电连接，并且，在接合层上形成通孔以容纳导电材料。其后，用导电材料来填充形成的通孔，并且针对将基板10A和10B接合到一起的接合面确定具有通孔31的板30的位置。通孔31的直径大于形成在接合层20上的通孔22的直径。其后，通过施加热和压力来执行层的层叠，压力沿着与确定了位置的板和基板10A、10B的多个层垂直的方向。这使得能够制造叠层电路基板1，防止过量的导电材料13流到接合层20上。
而且，在基板的接合面上形成接合层20之前，在接合层20上形成通孔22。因此，在基板的接合面上形成接合层20之前就形成了通孔，这能够高效地制造叠层电路基板1。
[b]第二实施方式
尽管在第一实施方式中，使用了具有孔的部件来说明在要连接的连接区的位置具有通孔的接合层的情况，但是，本发明并不限于此。可以首先在基板上形成接合层，然后通过加热部分接合层并使其升华，来在接合层上形成通孔。
在第二实施方式中，如下所述，首先在基板表面上形成接合层，接着通过加热部分接合层并使其升华，在接合层上形成通孔。下面参照图5描述根据第二实施方式的叠层电路基板的制造方法。图5是示出了根据第二实施方式的叠层电路基板的制造方法的示意图。
如图5所示，制备两个表面都接合有聚酯薄膜21的接合层20(参见图5(1))。其后，将接合层20接合到两个基板10A和10B的接合面，在该接合面上，按照使得接合层20覆盖连接区12和布线图案11的方式层叠接合树脂(参见图5(2))。
随后，在接合层20上与各连接区12相对应的位置形成通孔31，以容纳导电材料13，并且接着对连接区12进行连接(参见图5(3))。例如，通过使用二氧化碳激光器等来加热部分接合层并使其升华，在接合层20上形成通孔。
其后，通过移动橡胶滚轴40，将公知的导电材料涂覆(印刷)到基板10上，由此，通孔31填充有导电材料13，以对连接区12进行连接(参见图5(4))。
其后，制备两个或更多个板30。各板30在与各连接区12相对应的位置具有通孔31。其后，从接合层20去除聚酯薄膜21，接着，确定在板30和接合基板10的接合面之间的位置(参见图5(5))。其后，通过在真空中施加热和压力来执行层的层叠，压力沿着与两个或更多个板30以及两个确定了位置的基板10A和10B垂直的方向(参见图5(6))。
如上所述，在第二实施方式中，在基板的接合面上形成接合层20，并且接着，在接合层20上形成通孔22。如上所述，在基板的接合面上形成接合层20，并且接着，在接合层20上形成通孔22，这使得能够适当地形成通孔22。
[c]第三实施方式
本发明不限于第一实施方式和第二实施方式，并且可以按不同方式地实施。其他实施方式下面将描述为第三实施方式。
(1)通孔
可以使用任何方式来形成通孔31。容许单独地处理接合层20和板30，接着将经过处理的接合层20和经过处理的板30接合到一起。而且，容许将接合层20和板30接合到一起，接着处理接合后部件的特定部分。而且，可以使用任何处理方法。容许使用通常的钻孔机和通常的激光器。
(2)适用装置
为了实现目的，本文中描述的技术可以用于多种装置中，如，大规模集成电路(LSI)、插入器、母板、多种半导体装置、多种封装板、多种中继装置和多种电路基板。
根据本申请中公开的叠层电路基板的实施方式，过量的导电材料无法流到接合层上，这防止了接合层的绝缘性能的下降以及接合可靠性的下降。

Claims (5)

1.一种叠层电路基板，该叠层电路基板包括：
第一布线基板，该第一布线基板在其表面上形成有第一连接区；
第二布线基板，该第二布线基板在其表面上形成有第二连接区；
接合层，其位于所述第一布线基板和所述第二布线基板之间，并且通过导电材料电连接所述第一连接区和所述第二连接区；以及
板，其具有通孔，所述第一连接区通过所述通孔而连接到所述第二连接区，其中，
所述板的所述通孔的直径大于通过填充所述导电材料而形成的组件的直径。
2.根据权利要求1所述的叠层电路基板，其中，
所述板的所述通孔的直径大于通过填充所述导电材料而形成的组件的直径，并且
所述通孔的体积大于当将所述第一连接区连接到所述第二连接区时所述导电材料的多余部分。
3.一种叠层电路基板的制造方法，该制造方法包括以下步骤：
接合层形成步骤，其包括在第一布线基板和第二布线基板的接合面上形成接合层，其中，所述第一布线基板在其表面上形成有第一连接区，所述第二布线基板在其表面上形成有第二连接区，并且所述接合层通过导电材料电连接所述第一连接区和所述第二连接区；
通孔形成步骤，其包括在所述接合层上形成通孔，以容纳所述导电材料；
填充步骤，用所述导电材料填充在所述通孔形成步骤中形成的通孔；
定位步骤，确定下述的板对于所述第一布线基板和所述第二布线基板接合在一起的接合面的位置，其中，所述板具有通孔，并且所述板的通孔的直径大于在所述通孔形成步骤中形成的通孔的直径；以及
加热加压步骤，施加热量和压力，由此进行层叠，其中，所述压力沿着与在所述定位步骤中确定了位置的所述板以及所述第一布线基板和所述第二布线基板的层垂直的方向。
4.根据权利要求3所述的制造方法，其中，所述通孔形成步骤包括：在所述第一布线基板的所述接合面或者所述第二布线基板的所述接合面上形成所述接合层之前，在所述接合层上形成所述通孔。
5.根据权利要求3所述的制造方法，其中，所述通孔形成步骤包括：在所述第一布线基板的所述接合面或者所述第二布线基板的所述接合面上形成所述接合层之后，在所述接合层上形成所述通孔。
CN2011100777524A 2010-06-09 2011-03-30 叠层电路基板以及基板制造方法 Pending CN102281711A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010132394A JP5593863B2 (ja) 2010-06-09 2010-06-09 積層回路基板および基板製造方法
JP2010-132394 2010-06-09

Publications (1)

Publication Number Publication Date
CN102281711A true CN102281711A (zh) 2011-12-14

Family

ID=45095313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100777524A Pending CN102281711A (zh) 2010-06-09 2011-03-30 叠层电路基板以及基板制造方法

Country Status (3)

Country Link
US (1) US8669481B2 (zh)
JP (1) JP5593863B2 (zh)
CN (1) CN102281711A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891583A (zh) * 2016-10-26 2019-06-14 伊文萨思公司 层压体与电互连件的粘结

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2022188326A (ja) * 2021-06-09 2022-12-21 Ｆｉｃｔ株式会社 積層基板及び積層基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572232A2 (en) * 1992-05-29 1993-12-01 Nippon CMK Corp. A multilayer printed circuit board and method for manufacturing same
CN1722940A (zh) * 2004-06-10 2006-01-18 住友电气工业株式会社 多层印刷电路板的制造方法及多层印刷电路板
JP3826651B2 (ja) * 2000-01-31 2006-09-27 日立化成工業株式会社 配線板の製造法
CN101090610A (zh) * 2006-06-16 2007-12-19 富士通株式会社 制造多层板的方法
CN101707854A (zh) * 2009-10-29 2010-05-12 深南电路有限公司 线路板的加工方法及线路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198652A (ja) * 1995-05-15 2002-07-12 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
US6247228B1 (en) * 1996-08-12 2001-06-19 Tessera, Inc. Electrical connection with inwardly deformable contacts
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP2005520333A (ja) * 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
JP2006210766A (ja) 2005-01-31 2006-08-10 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
JP4968616B2 (ja) 2005-04-21 2012-07-04 住友電気工業株式会社 多層プリント配線板の製造方法
US7547577B2 (en) * 2006-11-14 2009-06-16 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections
JP2008235561A (ja) * 2007-03-20 2008-10-02 Fujikura Ltd 多層フレキシブルプリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572232A2 (en) * 1992-05-29 1993-12-01 Nippon CMK Corp. A multilayer printed circuit board and method for manufacturing same
JP3826651B2 (ja) * 2000-01-31 2006-09-27 日立化成工業株式会社 配線板の製造法
CN1722940A (zh) * 2004-06-10 2006-01-18 住友电气工业株式会社 多层印刷电路板的制造方法及多层印刷电路板
CN101090610A (zh) * 2006-06-16 2007-12-19 富士通株式会社 制造多层板的方法
CN101707854A (zh) * 2009-10-29 2010-05-12 深南电路有限公司 线路板的加工方法及线路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891583A (zh) * 2016-10-26 2019-06-14 伊文萨思公司 层压体与电互连件的粘结
CN109891583B (zh) * 2016-10-26 2020-06-23 伊文萨思公司 层压体与电互连件的粘结

Also Published As

Publication number Publication date
US20110303453A1 (en) 2011-12-15
JP5593863B2 (ja) 2014-09-24
US8669481B2 (en) 2014-03-11
JP2011258778A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5411362B2 (ja) 積層配線基板及びその製造方法
US9226382B2 (en) Printed wiring board
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
TW200939925A (en) Flexible wiring board and method of manufacturing same
TWI555451B (zh) 電路基板、電路基板的製造方法及電子機器
TWI466610B (zh) 封裝結構及其製作方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TW201501600A (zh) 多層電路板及其製作方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
CN102281711A (zh) 叠层电路基板以及基板制造方法
US8586876B2 (en) Laminated circuit board and board producing method
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP2004335934A (ja) フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR20140050799A (ko) 고집적 부품내장형 인쇄회로기판 제조방법
JP2013055123A (ja) 部品内蔵基板およびその製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
TWI388259B (zh) 形成具有內埋元件的內埋式線路結構的方法
WO2012164720A1 (ja) 部品内蔵基板及びその製造方法
JP2008205071A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214