JP2005520333A - 多層用基板の積層技術 - Google Patents

多層用基板の積層技術 Download PDF

Info

Publication number
JP2005520333A
JP2005520333A JP2003576185A JP2003576185A JP2005520333A JP 2005520333 A JP2005520333 A JP 2005520333A JP 2003576185 A JP2003576185 A JP 2003576185A JP 2003576185 A JP2003576185 A JP 2003576185A JP 2005520333 A JP2005520333 A JP 2005520333A
Authority
JP
Japan
Prior art keywords
multilayer substrate
solder
conductive pad
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003576185A
Other languages
English (en)
Inventor
ケイ パイ、ディパク
アール デニー、ロナルド
Original Assignee
ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク filed Critical ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク
Publication of JP2005520333A publication Critical patent/JP2005520333A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本発明は多層基板パッケージや他の回路素子を形成するために、多層用基板を積層しかつ結合するための種々の技術を提供する。半田バンプが、少なくとも2層の多層用基板中の1層にある導電パッド上に形成される。そしてこの半田バンプは好ましくは、導電パッドに半田ペーストを塗布して形成するのがよい。また接着フィルムが導電パッドを付着した多層用基板の表面と表面の間に挟んで置かれおり、その接着フィルムは略導電パッド上に設けた間隙を有し、導電パッドと半田バンプがその間隙を挟んで対向するように構成されている。そして多層用基板の夫々の層をプレスして2つの層を接着剤で機械的に接着させる。接着された半田バンプはこの積層工程中またははその後に、再び加熱溶解されて単一の半田セグメントにされ、これにより接着膜間の間隙を通して2つの導電パッド間で電気的結合を形成することが可能となる。

Description

本発明は、多層用基板(high-layer-count(HLC)sustrates)を積層するためのプロセス一般に関する。より詳細には、本発明は、信頼性が高い電気的および機械的な結合を行なうことが出来る少なくとも2枚の多層用基板(high-layer-count(HLC)sustrates)を有する多層基板パッケージを製造するためのプロセスに関する。
高密度の回路の出現は多層を有する多層プリント基板PWB(HLC Printed Wiring Boards)の発展と利用に拍車をかけることになった。一般的に回路板を設計する場合、多層用基板は基板中のスペースを効率的に利用できる利点を提供する一方、多層用基板は一般的には、より複雑な結合能力と回路モジュール性を必要とする。これらの複雑さは、いくつかの問題を引き起こすことになる。一例として2層以上の多層用基板を相互に結合するためには、バイアホールまたはバイアを形成するために比較的大きな穴あけ工程が必要となる。さらに複数の層を位置決めし、穴あけ用のドリルビットを正確な位置に合わせることは、複数の多層用基板間の位置決め登録と結合を正確にするためには大変な障害となる。また縦横比の大きな基板では、さらに問題は複雑化する。これはバイアホールを複数の基板に、回路機能を損なうことなく結合するのは通常は容易な事ではないからである。更にまた、一般的には基板間の結合は容易に修復する事は出来ない。従って多層基板製造工程でのたった一ヶ所の結合ミスは、修復不可能と見なされて多層用基板の多層基板パッケージ全体の不具合と見なされてしまう。
多層用基板(大口径積層基板またはLLC基板)を使用する上での上記諸問題に鑑み、多層用基板に於ける積層技術が色々開発されている。例えば発明者Paiその他の米国特許5,786,238や5,986,339には、銅メッキと半田柱をベースとした多層用基板のための積層技術が開示されている。これらの技術では上述の問題のある部分は解決されるものの、その技術は多くの限界を有する。このような限界の一つとして、電気的に切断をする層も含まれる可能性である。すなわち均一性を向上させるためにパルスメッキ工程や“シービング”と呼ばれる技術を用いても、大口径の基板ではメッキ柱の高さは基板の端から中心に向けてかなり変動することはいうまでもない。この高さ変化のため、あるメッキ柱は、電気的に対向する多層用基板上の対応する部材と結合出来なくなる。特に小さいバッチ生産では、これらの従来の技術は、更にメッキ工程の費用および必要所要時間により制限を受ける。またメッキした半田バンプを有するプリント基板(PWB)は取り扱いが容易ではない。理由は、バンプを溶かし確実にバンプを成型するために基板を再度メッキ工程で流さない限り、メッキした半田バンプから半田の小片が剥がれて次の製造工程で問題が生じ易いからである。したがって、多層用基板の積層技術を改良する意義があるものと思われる。
本発明の他の実施例では、多層基板パッケージが開示されている。その多本発明は従来技術における上述の制限や不特定の欠陥を減少したり解決するためのものである。本発明の多くの利点は当業者であれば、設計上の経済性、資源、理解し易いオペレーション、そしてコスト削減上、自明である。
本発明の一つの実施例では、多層基板パッケージが開示されている。その多層基板パッケージは以下を含む。まず第1の多層用基板(high-layer-count(HLC)sbstrate)であり、該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;とで構成された第1の多層用基板を有する。さらにこの多層基板パッケージは、第2の多層用基板(high-layer-count(HLC)sbstrate)であり、該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;とで構成された第2の多層用基板を有する。さらにこの多層基板パッケージは、接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており、第1と第2の導電パッド間の少なくとも一部に設けられた間隙を有し、第1の多層用基板と第2の多層用基板を機械的に結合する接着フィルムを有する。さらにこの多層基板パッケージは、半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第1の導電パッドと第2の導電パッドを電気的に接続し、前記第1の導電パッドに塗布された半田ペーストを流動半田付けすることで少なくとも一部に形成される半田セグメントを有する。
本発明の他の実施例では、多層基板パッケージが開示されている。その多層基板パッケージは以下を含む。まず第1の多層用基板(high-layer-count (HLC) sbstrate)であり、該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;とで構成されており、かつ上記第1の導電パッドが前記第一のバイアの軸上に形成されている第1の多層用基板を有する。さらにこの多層基板パッケージは、第2の多層用基板(high-layer-count (HLC) sbstrate)であり、該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;とで構成された第2の多層用基板を有する。さらにこの多層基板パッケージは、接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており、第1と第2の導電パッド間に設けられた間隙を有し、第1の多層用基板と第2の多層用基板を機械的に結合する接着フィルムを有する。さらにこの多層基板パッケージは、半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第1の導電パッドと第2の導電パッドを電気的に接続し、前記第1の導電パッド上に形成された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグメントを有する。
層基板パッケージは以下を含む。まず第1の多層用基板(high-layer-count (HLC) sbstrate)であり、第1の導電パッドと第1の導電層であり、該第1の多層用基板に設けられており、該第1の導電パッドは第2のパッド部へ第1の接続部により接続されている第1のパッド部を有するように構成した第1の導電パッドと第1の導電層と;該第1の多層用基板の少なくとも一部を通って前記第1のパッド部へ穿設された第1のバイアであり、前記第1の導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;とで構成されている第1の多層用基板を有する。さらにこの多層基板パッケージは、第2の多層用基板(high-layer-count (HLC) sbstrate)であり、該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;とで構成された第2の多層用基板を有する。さらにこの多層基板パッケージは、接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており、第1の導電パッドの第2のパッド部と第2の導電パッドのほぼ間に設けられた間隙を有し、第1の多層用基板と第2の多層用基板を機械的に結合する接着フィルムを有する。さらにこの多層基板パッケージは、半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第1の導電パッドと第2の導電パッドを電気的に接続し、前記第2のパッド部上に形成された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグメントを有する。
本発明の他の実施例では、多層基板パッケージが開示されている。その多層基板パッケージは以下を含む。まず第1の多層用基板(high-layer-count (HLC) sbstrate)であり、該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;絶縁層であって、前記第1の導電パッドの少なくとも一部の上に設けられ、該第1の導電パッドの全部ではなく一部の上部に設けられた間隙を含む絶縁層と;該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;とで構成された第1の多層用基板を有する。さらにこの多層基板パッケージは、第2の多層用基板(high-layer-count (HLC) sbstrate)であり、該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;とで構成された第2の多層用基板を有する。さらにこの多層基板パッケージは、接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており、前記絶縁層の前記間隙と第2の導電パッド間のほぼ間に位置する間隙を有し、第1の多層用基板と第2の多層用基板を機械的に結合する接着フィルムを有する。さらにこの多層基板パッケージは、半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第1の導電パッドと第2の導電パッドを電気的に接続し、前記第2のパッド部上に形成された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグメントを有する。
本発明の他の実施例では、少なくとも2枚の多層用(high-layer-count (HLC))の基板を結合する工程が開示されている。その工程は以下を含む。まず第1の多層用基板に第1のバイアと第2の多層用基板に第2のバイアを形成するステップであって、該第1のバイアは第1の多層用基板の少なくとも一部を貫通し第1の多層用基板の下面まで延在し、該第2のバイアは第2の多層用基板の少なくとも一部を貫通し第2の多層用基板の上面まで延在するように構成した、第1の多層用基板に第1のバイアと第2の多層用基板に第2のバイアを形成するステップを有する。更にこの工程は、第1の多層用基板の下面に第1の導電パッドと、第2の多層用基板の上面に第2の導電パッドとを形成するステップであって、該第1の導電パッドは第1のバイアと電気的に接続し、該第2の導電パッドは第2のバイアと電気的に接続しているように構成した、第1の多層用基板の下面に第1の導電パッドと、第2の多層用基板の上面に第2の導電パッドとを形成するステップ有する。更にこの工程は、第1の導電パッドの表面に半田ペーストを塗布するステップを有する。さらにこの工程は、半田ペーストを流動半田付けして、前記第1の導電パッド上に第1の半田バンプを形成するステップを有する。さらにこの工程は、前記第1の多層用基板の下面と前記第2の多層用基板の上面の間に接着フィルムを置くステップであって、該接着フィルムは前記第1の半田バンプと第2の導電パッドの略間に間隙を有するように構成した、前記第1の多層用基板の下面と前記第2の多層用基板の上面の間に接着フィルムを置くステップを有する。さらにこの工程は、第1の多層用基板と第2の多層用基板をプレスするステップであって、前記第1の多層用基板の下面の一部を前記第2の多層用基板の上面の一部に接着し、前記第1の半田バンプが接着フィルムの前記間隙の少なくとも一部を占めるように構成した、第1の多層用基板と第2の多層用基板をプレスするステップを有する。さらにこの工程は、半田セグメントの少なくとも一部を形成し、第1と第2の導電パッド間で電気的接続を行うために、前記第1の半田バンプを流動半田付けするステップを有する。
以下の説明は、多層用基板の積層技術と結合技術に関する種々の実施態様と詳細な説明を提供することによって、本発明をより良く理解するために開示する主旨である。しかしながら、本発明はこれらの特定の実施態様および詳細な説明に限定されるものではなく、それらは単に例示に過ぎないと理解すべきである。さらに当業者であれば既存システム及び方法により、本発明の目的と利点を用いて特定の設計趣旨および他の利用目的に合致させた各種の改造実施例を発明することは当然可能であると理解される。
図1A−図6Bは、それぞれ多層基板パッケージまたは多層用基板の回路素子を形成する多層用基板積層技術と結合技術に関する例示的技術を示している。なお図1Aから図6Bまでの全ての図は、本発明を容易に理解できるために他の特徴との関係で誇張されている点に注意願いたい。まず少なくとも一つの実施態様において、半田バンプが、少なくとも2層の多層用基板中の1層にある導電パッド上に形成される。そしてこの半田バンプは好ましくは、導電パッドに半田ペーストを塗布して形成するのがよい。また低流動性ないしは非流動性のB段階にある接着材である接着フィルムが、導電パッドを付着した多層用基板の表面と表面の間に挟んで置かれおり、その接着フィルムは略導電パッド上に設けた間隙を有し、導電パッドと半田バンプがその間隙を挟んで対向するように構成されている。そして多層用基板の夫々の層をプレスして2つの層を接着剤で機械的に接着させる。接着された半田バンプはこの積層工程中またははその後に、再び加熱溶解されて単一の半田セグメントにされ、これにより接着膜間の間隙を通して2つの導電パッド間で電気的結合を形成することが可能となる。この半田バンプと導電パッドは種々の方法で形成され、それら幾つかの例が下記に開示されている。ここに示すガイドラインに沿って当業者レベルでは、本発明の技術的思想を逸脱しない範囲で多層用基板を積層して結合させるために、他の半田バンプ/導電パッドの形態を用いる事は当然可能である。
下記の例示的な積層および結合技術では半田バンプを形成するために半田ペーストを加熱溶解工程について記述するが、これに限らず他の技術を用いても可能である。例えばある実施例では、その結合技術は半田バンプではなく半田ポスト(柱)を用いられており、この半田ポストは、銅、錫、リード線、半田の合金、等の1又は複数の導電材でパッドをメッキすることで形成することが出来る。このような半田ポストを形成する技術は、例えは米国特許番号5,786,238および5,986,339に記載されており、それらは夫々1997年2月13日、1998年7月14日に出願されており、その開示内容はここで用いられている。
ここで図1Aから図1Jには、本発明の実施例に係る少なくとも2層を有する多層用基板を積層して結合する例示的工程が開示されており、そこではバイアと略同軸的に形成された半田バンプが用いられている。図1Aは多層用基板100の断面図100Aが示されており、この基板100は、1又は複数の導電性と、絶縁性および/又は半導体の層102で形成され、その層はパターン化され、かつ相互に結合して回路の一部を形成している。説明を簡略化するために、多層用基板100の引用には、まとめて層102およびそれに対する追加あるいは変更をも含む事とする。例えば1または複数の表面に導電層を塗布したり、バイアを形成したり導電パッドを形成したりすることも含むものとする(以下に詳細を記載する)。
どの様な多層用基板が用いられようとも、例示的な多層用基板100には20層から30層で構成した基板が含まれ、それらの層は0.110インチから0.150インチ厚であり、幅26インチ、長さ36インチである。多層用基板100には種々の材質が用いられ、例えばFR4、高TgFR4、ビスマレイミド・トリアジン(BT)、シアネート・エステル、ポリマイド、などである。
ある実施例では、導電材が層102の上面(トップ面103)の少なくとも一部に塗布され、導電層104が形成されている。また導電材が層102の下面(下面103)の少なくとも一部に塗布され、導電層106が形成されている。導電層104、106は如何なる複数の導電材で形成されてもよい(例えば銅、アルミ、銀、金、ニッケル、金属合金(錫と鉛の合金等)、金属充填の樹脂、およびこれらの組み合せ物質である)。実施例では導電層104、106は銅製の層で形成されている。導電層104、106は、銅が用いられると略0.0075厚であるが、この他の厚みの導電層も本発明の実施例によってはあり得る。
用語としての上面および下面は相対的な表現であり、これらの表現は単に図示するためにだけ用いられるものと留意する必要がある。特に限定しない限り、上面および下面とは製造過程における多層用基板の最も外側の層の対応する表面を指称する。例えば導電層104、106の塗布を行なう前には、多層用基板100の上面および下面は層102の上面および下面を指称する。しかしながら導電層104、106を塗布した後は、多層用基板100の上面および下面は導電層104、106の外面を指称することになる。さらに上記上面および下面には、多層用基板の複数の機能部位の外面をも含む。例えば下記で述べるように、導電パッドは層102の上部に形成され、この場合には、多層用基板100の上面とは、導電パッドの外表面、層102のむき出し部分、そして導電層の一部、を全て含んだ概念を指称する。
図1Bにはバイア112が、多層用基板100を形成する導電層104、106、および多層102を貫通して形成されており、このバイアは他の回路から独立している。バイアは必要に応じてどの様な大きさでも構わないが、一般的なバイアの直径は略0.010インチから0.020インチである。バイア112は、メッキまたは導電材料(例えば銅めっき製)で被覆してもよい(メッキ部材108、110で例示されているように)。メッキは一般的に厚さ約0.001インチであり、結果としてバイア穴径は、約0.008インチから約0.018インチになる。更に、少なくとも一つの実施態様では、バイア112は次の製造工程の間、バイアに材料の侵入を防ぐために誘電性または導電性の充填剤(例えば溶媒のないエポキシ、金属を充填したエポキシ、銅または錫メッキ、その他)で充填することが出来る。バイア112を充填するために用いてもよい例示的な材料は、ビルリカ(マサチューセッツ)のエマソン&クミング社から入手可能なLV45黒エポキシである。断面図図100Bは、メッキされ充填されたバイア112を有する多層用基板の断面図を例示している。
図1Cの断面図100Cには、バイア内部の充填材が平面化されており、導電材が多層用基板100の上面と下面(すなわち導電層104、106の外表面)に塗布し、結果として導電層114、116を形成した状態が示されている。この導電層114、116に関しては、多層用基板100の表面上に導電材を形成するにはどの様な技術を用いてもよい。
図1Dの断面図100Dには、感光性耐食膜層(すなわち122−126の感光性耐食膜材)が多層用基板100の導電層114に塗布されており、その感光性耐食膜材124の周囲には間隙(すなわち図示する間隙部分128、130)が、バイア112と略同軸的に形成されている状態が示されている。そしてその間隙は、例えば約0.002インチから0.025インチの幅であってもよい。感光性耐食膜材124は多層用基板100の上面から見てどの様な形状であってもよい。例えば感光性耐食膜材124は略円形、略長方形、その他回路形状に合わせた形状であってもよい。同様に感光性耐食膜材118が、導電層116上に後のエッチング工程で導電層116を保護するために塗布されている。この感光性耐食膜材は従来技術で塗布することが可能である。
図1Eの断面図100Eには多層用基板100の上面が、導電層104、114(図1Dに図示されている)をエッチングするために化学品および光に露出され、結果として導電セグメント132−136が多層用基板の上面に形成されている状態が示されている。感光性耐食膜材で被覆されていない導電層104、114の部分がエッチングされ、導電セグメント134の周囲に間隙(間隙部138、140として示されている)が形成されるのは当業者であればよく知られている点に留意する必要がある。結果として導電セグメント134は導電層104、114の残りの部分とは電気的に絶縁されることになる。従って導電セグメント134はバイア112のパットとして使用することが可能となる。この導電セグメント134は従って、以後導電パッド134として引用する。エッチング後、上記の感光性耐食膜材は例えば図1Eに示す上面と下面から除去される。
図1Fの断面図100Fには、所定量の半田ペースト144が半田ステンシル(ステンシル・セグメント141、142として図示されている)、および他の半田ペースト塗布技術を用いて、パッド134の表面に塗布されている状態が示されている。半田ステンシルの設計と製造、ステンシル装置や半田ペーストについては、公知技術である。種々の半田ペーストのいずれかが使うことができ、例えば、Sn63:Pb37半田ペースト、Sn62:Pb36;Ag2半田ペースト、SN60:Pb40半田ペースト、Sn96.4:Ag3.2:Cu0.4半田ペースト、Sn95.5:Ag3.8:CuO. 7半田ペースト、およびSn96.5:Ag3.5半田ペースト、その他のロジンまたは水性フラックスを有する半田ペースト、等である。図1Gの断面図100Gには、半田ペーストステンシルを除去した後の多層用基板100が示されており、半田ペースト144がパッド134上の相当な部分に形成されている。
図1Hの断面図100Hには、多層用基板100が再び流動半田付けされ半田ペースト144(図1Gに示す)が溶解して半田バンプ154が導電パッド134上に形成される状態が示されている。どの様な流動半田付けの技術を用いてもよい。例えば使用される半田ペースト144の溶解温度により、多層用基板100を流動半田付け装置で215℃、60秒−90秒間処理してもよい。この時点で、多層用基板100は、少なくとも多層基板パッケージの一部分で同一もしくは類似の半田バンプ/パッドを有する多層用基板と、電気的に、また機械的にも結合することになる。
図1Iの断面図100Iには、本発明の一実施例である多層基板パッケージを形成する2層の多層用基板100(多層用基板164、166として図示されている)の構成が示されている。この例示の中で、半田バンプ154/パッド134が多層用基板166の上面174の上に形成されており、また半田バンプ154/パッド134が多層用基板164の下面172の上に形成されている。上述のように、多層用基板164、166の上面と下面とは相対的な呼称である。
接着フィルム160が、多層用基板164、166の間に配してあり、多層用基板164、166の2つの半田バンプ154が接着フィルム160の間隙162を通して相互に面するように配置されている。接着フィルム160は当業者に公知のどの様な接着剤でもよい。接着フィルム160には好ましくは、多層用基板164、166の積層材と互換性のあるBステージで、半硬化後の、接着フイルムを含み、それらはニューヨーク州Lake SuccessのPark Electrochemical社から発売されているTgFR4またはBTフイルム等である。接着フィルム160の種類としては好ましくは、その溶解温度が多層用基板164、166の積層材や半田バンプ154と同一であるのがよい。図式的にはもし多層用基板164、166、NelcoN4000−13積層材、およびSn63:Pb37半田が用いられていれば、溶解温度が180℃あたりの接着フィルム160がよい。接着フィルム160の厚さは適当な厚さであればよいが、一般的な接着フィルムは略0.002インチから0.008インチである。
ある実施例では間隙162は、接着フィルム160中に形成され、その間隙162の周縁が硬化するようなレーザ穿孔あるいは他の熱処理技術が用いられる。後述するように、半田バンプ154を再び流動半田付けすることで生じる融解した半田は、硬化した接着材によって、間隙162の内部で保持される。間隙162は、好ましくは多層用基板164、166のパッド134と略同一の形状を有するのがよい。
多層用基板164、166は、それから中間に接着フィルム160を保持したままで基板164、166を押圧することによって、一緒に積層される。その結果、多層用基板166の上面174および多層用基板164の下面172は、間隙162によって生じた接着フィルム160中の空隙を残している相対する半田バンプ154と共に接着される。少なくとも一つの実施態様では半田バンプ154は、多層用基板のこの積層工程の間またはその後の工程で再度の流動半田付けされ、これにより間隙162を挟んで、多層用基板164のパッド134と、多層用基板166のパッド134は電気的に結合される。
上述の再度の流動半田付けにおける半田ペーストの溶解流は間隙162で阻止され、半田ペーストが多層用基板164、166の他の領域上に流れ出るのを防止するのが好ましい。したがって、好ましくは両パッド134上に置かれる半田ペースト144の合計量は、再度の流動半田付け時に溶解した半田が間隙162内の両パッド134と物理的に接触するように選択されるのが好ましい。したがって、半田が凝固したときには、半田はパッド134間での電気接続を形成するようになる。多くの例において、半田付けされる半田ペーストは、半田バンプを形成するために再度の流動半田付けの間にそのボリュームの最高60%を失うことになる。半田付けされる半田ペーストの適当量を決定するときに、再度の流動半田付けの間における半田ペーストのボリュームの減少は、プロセスの他の考慮と同様に留意する必要がある。
ある実施例では、半田ペースト144の合計量の一部を両方のパッド134に付けてもよい。それによって、より小さいパッド134を使うことができる。あるいは、もう一つの実施例では、他方のパッドには半田ペーストを付けずに、一方のパッドだけに半田ペースト144(図1Gに示す)の全部を付けることも可能である。その後、多層用基板164、166は、接着フィルム160を用いて積層され、片方のパッド134上に付けられた半田ペースト144が再び流動半田付けされて、両パッド134が電気的に接合される。なお結果として、片方だけのパッド134だけに必要量全ての半田ペーストを付けて形成した大きな半田バンプを持った大きなパッドを使用することになる点に留意する必要がある。
図1Jには、上述の図1Aから図1Iに示す工程を実施することで得られた本発明の一実施例である多層基板パッケージの断面図100Jが示されている。この例では、多層基板パッケージは、多層用基板164が接着フィルム160によって多層用基板166に貼り付けられている構成である。図示するように、多層用基板164、166の間隙138、140は、接着フィルム材の全部または一部を受け入れて、多層基板パッケージの結合を強化するように構成されている。また、多層用基板166の上面および多層用基板164の下面の一部分またはそれらの表面の不規則な部分は、更に接着フィルム160による機械的な接着強化を図るために、接着フィルム160に埋め込まれている。更に、多層用基板164、166は、再び流動半田付けされた半田バンプ154(図11に示す)で形成される半田セグメント170によって、機械的および電気的に結合される。したがって、電気信号は、バイア112、パッド134および半田セグメント170で形成される電気接続により、多層用基板164の導電層116から多層用基板166の導電層116まで伝送されることができる。そして、その逆も同じである。
図2A-2Dには、本発明の少なくとも一つの実施態様に係る例示的な工程が図示されており、この工程ではバイアから部分的に形成した半田バンプを用いて少なくとも2枚以上の多層用基板を積層し相互結合する。図2Aは、多層用基板200の平面図200Aおよび対応する断面図200AAであり、この多層用基板200は、パターン化されて、全体的な回路の部分を形成するために相互結合した一つ以上の電導性の、絶縁性の、および/または半導体の層202で構成されている。
導電層206は層202の下面205に積層されており、導電層204は上面203に積層されている。バイア212は、他の回路から絶縁されている多層用基板200の特定の領域で、多層用基板200を形成している導電層204、206および多重層202を貫通して穿設されている。バイア212は、導電材(例えば銅メッキ)でメッキまたは被覆されている(メッキセグメント208、210として例示されている)。更に、少なくとも一つの実施態様では、バイア212は充填誘電体材で満たすことができる。バイア212の充填材はそれから平面化され、導電材(例えば銅)が下面に塗布され、結果として導電層216となり、また、導電材(例えば銅)が上面に塗布され、結果として導電層214となる。
連結バンプパッド234は導電層204、214から形成され、連結バンプパッド234は電気的に結合パッド220、222を含み、この結合パッド222は好ましくはバイア212を略同軸であり、結合パッド220はバイア212から形成される。
穿孔工程、メッキ工程、ホール充填工程およびパッド220、222のエッチング工程は、図1A-1Eに関して記載されているものと同様でもよい。パッド220の一般的な直径は約0.015インチから約0.030インチの間にある。そして、パッド222の一般的な直径は約0.015から約0.050インチの間にある。
図2Bの断面図200Bには、半田ペンシルまたは他の半田付け技術を用いてパッド234の表面上に半田ペーストが塗布される状態が示されている。半田ペーストがパッド234上に半田バンプ224を形成するように、多層用基板200はそれから再び流動半田付けされる。この点で、多層用基板200は、類似の多層用基板と電気的に、また機械的に結合して、少なくとも多層基板パッケージの一部を形成する。
図2Cには断面図200Cが示され、本発明の少なくとも一つの実施態様に係る2枚の多層用基板200(多層用基板242、244)の組み合せで多層基板パッケージを構成している状態が図示されている。この例では、接着フィルム230が多層用基板242の下面252と多層用基板244の上面254の間に置かれ、多層用基板242、244の2つの半田バンプ224が相互に向き合い、接着フィルム230中に形成された間隙236を通して対向するように構成されている。この接着フィルム230は上述のように色々な種類の接着材を用いることが出来る。間隙236の形成には、好ましくはレーザ穿孔や熱処理技術が用いられ、これにより間隙236の周縁を硬化させることが出来る。また間隙は、多層用基板242、244のパッド234と完全同一または略同一の形状を有している。
多層用基板242、244は、中間に置かれた接着フィルム260と共に基板242、244を押圧することによって一緒に積層される。それによって、多層用基板244の上面および多層用基板242の下面は、間隙236によって生じる接着フィルム230の空間を占めている半田バンプ224と共に相互に接着することになる。半田バンプ224は、多層用基板242、244の積層工程の間またはその直後の工程で再び流動半田付けされて、その結果として多層用基板244のパッド234と多層用基板242のパッド234は電気的に結合するようになる。
上記のように、半田ペーストは多層用基板242、244の両パッド234の一方または両方に付けることが出来る。半田バンプ224の半田ペーストは、接着フィルム230による間隙236および多層用基板242、244の両パッド234の範囲内に閉じ込められる点に留意する必要がある。したがって好ましくは、パッド234の一方または両方に付けられる半田ペーストの総量は、実質的に間隙236を充填するように選択されるべきである。
図2Dには本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの断面図200Dが図示されており、これは図2Aから図2Cで説明した工程により製造されたものである。図示の例において、多層基板パッケージは、接着フィルム230によって、機械的に多層用基板244に接着された多層用基板242を含んでいる。また、多層用基板244の上面および多層用基板242の下面の一部分またはそれらの表面の不規則な部分は、更に接着フィルム230による機械的な接着強化を図るために、接着フィルム230に埋め込まれている。更に、多層用基板242、244は、再び流動半田付けされた半田バンプ224(図2Cに示す)で形成される半田セグメント240によって、機械的および電気的に結合される。したがって、電気信号は、バイア212、パッド234および半田セグメント240で形成される電気接続により、多層用基板242から多層用基板244まで伝送されることができる。そして、その逆も同じである。
図3A-3Dには、本発明の少なくとも一つの実施態様に係る例示的な工程が図示されており、この工程ではバイアから部分的に形成した1又複数の半田バンプを用いて少なくとも2枚以上の多層用基板を積層し相互結合する。図3Aは、多層用基板300の平面図300Aおよび対応する断面図300AAであり、この多層用基板300は、パターン化されて、全体的な回路の部分を形成するために相互結合した一つ以上の電導性の、絶縁性の、および/または半導体の層202で構成されている。
図2Aで既に述べたように導電層204、206は、層202の上面203および下面205に夫々積層されている。バイア212は、他の回路から絶縁されている多層用基板300の特定の領域で、多層用基板300を形成している導電層204、206および多重層202を貫通して穿設されている。バイア212は、導電材(例えば銅メッキ)でメッキまたは被覆されている。更に、少なくとも一つの実施態様では、バイア212は充填誘電体材で満たすことができる。バイア212の充填材はそれから平面化され、導電材(例えば銅)が下面に塗布され、結果として導電層216となり、また、導電材(例えば銅)が上面に塗布され、結果として導電層214となる。連結バンプパッド234(図2Aに示すようにパッド220、222を有する)が、上述のように導電層204、214から形成される。
全てのパッド234(例えば半田バンプ224、図2B参照)の上に半田バンプを形成するよりはむしろ、半田バンプのボリュームのために、一部は、開回路の確率を減少させるために一部のバンプパッド234上だけに半田バンプを形成することが好ましい。この場合は抗半田材318を、パッド234の一部に塗布して、半田ペーストが再び流動半田付けされた時にパッド234の全ての部分を半田合金が覆わないように構成してもよい。例えば、抗半田材には、ニッケル、チタン、ステンレス、エポキシ・ラミネート、感光性エポキシ、接着フィルム、などが含まれる。抗半田材318は、バンプパッド234のいかなる部位に加えてもよい。図示の例において、抗半田材318は、連結バンプパッド234のパッド222(図2A)に塗布されている。塗布された抗半田材318は、例えば、厚さ約20〜50 マイクロインチであってもよい。抗半田材318を塗布した後に半田ペーストを、半田ステンシルまたは他の半田ペースト付け技術を使用して、抗半田材318が塗布されていないパッド234の表面部分に付けられる。図3Bの断面図300Bに示すように、多層用基板300は再び流動半田付けされて、抗半田材318が塗布されていないパッド234の表面部分上に半田ペーストが半田バンプ324を形成する。このようにして多層用基板300は、電気的および機械的に類似した多層用基板と結合し、少なくとも多層基板パッケージの一部を形成する。
図3Cには断面図300Cが示され、本発明の少なくとも一つの実施態様に係る2枚の多層用基板300(多層用基板332、334)の組み合せで多層基板パッケージを構成している状態が図示されている。この例では、接着フィルム330が多層用基板332と多層用基板334の間に置かれ、多層用基板332の下面342上に形成された半田バンプ324およびパッド234と、多層用基板334の上面244上に形成された半田バンプ324とパッド234が、接着フィルム330中に形成された間隙336を通して対向するように構成されている。この接着フィルム330は色々な種類の接着材を用いることが出来る。また間隙336の範囲および/または形状は、半田バンプ324の範囲および/または形状と略同一であるのが好ましい。
多層用基板332、334は、中間に置かれた接着フィルム330と共に基板332、334を押圧することによって一緒に積層される。それによって、多層用基板334の上面および多層用基板332の下面は、間隙336によって生じる接着フィルム330の空間を占めている半田バンプ324と共に相互に接着することになる。半田バンプ324は、多層用基板332、334の積層工程の間またはその直後の工程で再び流動半田付けされて、その結果として多層用基板332のパッド234と多層用基板334のパッド234は電気的に結合するようになる。
半田ペーストは多層用基板332、334の両パッド234の一方または両方に付けることが出来る。半田バンプ324の半田ペーストは、接着フィルム330による間隙336および多層用基板332、334の両パッド234の範囲内に閉じ込められる点に留意する必要がある。したがって好ましくは、パッド234の一方または両方に付けられる半田ペーストの総量は、実質的に間隙336を充填するように選択されるべきである。
図3Dには本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの断面図300Dが図示されており、これは図3Aから図3Cで説明した工程により製造されたものである。図示の例において、多層基板パッケージは、接着フィルム330によって、機械的に多層用基板334に接着された多層用基板332を含んでいる。また、多層用基板334の上面および多層用基板332の下面の一部ないしは不規則な部分は、更に接着フィルム330による機械的な接着強化を図るために、接着フィルム330に埋め込まれている。更に、多層用基板332、334は、再び流動半田付けされた半田バンプ324(図3Cに示す)で形成される半田セグメント340によって、機械的および電気的に結合される。したがって、電気信号は、バイア212、パッド234および半田セグメント340で形成される電気接続により、多層用基板332から多層用基板334まで伝送されることができる。そして、その逆も同じである。
図4A-4Cには、本発明の少なくとも一つの実施態様に係る例示的な工程が図示されており、この工程ではバイアから形成した複数の半田バンプを用いて少なくとも2枚以上の多層用基板を積層し相互結合する。図4Aは、多層用基板400の平面図400Aおよび対応する断面図400AAであり、この多層用基板400は、パターン化されて、全体的な回路の部分を形成するために相互結合した一つ以上の電導性の、絶縁性の、および/または半導体の層402で構成されている。導電層406が層402の下面に、そして導電層404が上面405に積層されている。
ある環境では、二つの多層用基板が積層される時にバイアから半田バンプを同時に形成するのが効率的である。従って連結バンプパッド434は上面に導電層404から形成され、この連結バンプパッド434には連結パット部424で電気的に連結したパッド420とパッド422が含まれる。パッド422はの大きさは、例えば略0.015インチから0.040インチであり、パッド420は、例えば略0.020インチから0.060インチである。連結パッド部424の長さは、略0.010インチから0.030インチである。バイア412は、他の回路から絶縁されている多層用基板400の特定の領域で、多層用基板400を形成している導電層404、406および多重層402を貫通して穿設されている。ある実施例ではバイア412は楕円形パッド422と略同軸的である。なおバイア、パッド、その他の構成要素は他の所定の形態と形状でもよく、ここで開示された特定実施例は単に例示的である点に留意する必要がある。バイア412は、導電材(例えば銅メッキ)でメッキまたは被覆されている(メッキセグメント408、410として図示されている)。図示した例ではバイア412は充填されていない。しかしながら他の実施例は、バイアは充填されたものでもよく、その場合にはバイアは導電層404、406、および層402を貫通して穿孔され、充填材で満たされ、かつその充填されたバイア上にパッド422が形成される。
半田バンプを形成する際に半田材がパッド434全体を覆うのを防止するために(以下に述べる)、抗半田材418を障壁を作るために連結パッド部424に塗布する。この抗半田材418が塗布された後に、半田ペーストが半田ステンシル又は他の半田付け技術を用いてパッド420に付けられる。それから多層用基板400は再び流動半田付けされ、半田ペーストがパッド420の表面部に半田バンプ(図4Bに示す半田バンプ426)を形成するが、抗半田材418で作られた障壁のためにパッド422へ流出するのは防止される。この時点で多層用基板400は電気的、機械的に類似の多層用基板に結合し、多層基板パッケージの少なくとも一部を形成することになる。
図4Bには断面図400Bが示され、本発明の少なくとも一つの実施態様に係る2枚の多層用基板400(多層用基板442、444)の組み合せで多層基板パッケージを構成している状態が図示されている。この例では、接着フィルム430が多層用基板444の上面454と多層用基板442の下面452の間に置かれ、多層用基板442、444のパッド434上に形成された2つの半田バンプ426が、接着フィルム430中に形成された間隙436を通して対向するように構成されている。図4Bには半田バンプ426が基板442、444の両方に形成されている状態が図示されているが、多層用基板442、444の2つのパッド434のいずれか一方に適当量の半田ペーストを付けてもよい。また間隙436の範囲および/または形状は、半田バンプ426の範囲および/または形状と略同一であるのが好ましい。
多層用基板442、444は、中間に置かれた接着フィルム430と共に基板442、444を押圧することによって一緒に積層される。それによって、多層用基板444の上面および多層用基板442の下面は、間隙436によって生じる接着フィルム430の空間を占めている半田バンプ426と共に相互に接着することになる。半田バンプ424は、多層用基板442、444の積層工程の間またはその直後の工程で再び流動半田付けされて、その結果として多層用基板442のパッド434と多層用基板444のパッド434は電気的に結合するようになる。
図4Cには本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの断面図400Cが図示されており、これは図4Aから図4Bで説明した工程により製造されたものである。図示の例において、多層基板パッケージは、接着フィルム430によって、機械的に多層用基板444に接着された多層用基板442を含んでいる。更に、多層用基板442、444は、再び流動半田付けされた半田バンプ426(図4Bに示す)で形成される半田セグメント440によって、機械的および電気的に結合される。したがって、電気信号は、バイア412、パッド434および半田セグメント440で形成される電気接続により、多層用基板442から多層用基板444まで伝送されることができる。そして、その逆も同じである。
図5A-5Cには、本発明の他の実施態様に係る例示的な工程が図示されており、この工程ではバイアから形成した複数の半田バンプを用いて少なくとも2枚以上の多層用基板を積層し相互結合する。図5Aは、多層用基板500の平面図500Aおよび対応する断面図500AAであり、この多層用基板500は、パターン化されて、全体的な回路の部分を形成するために相互結合した一つ以上の電導性の、絶縁性の、および/または半導体の層502で構成されている。
導電層506が層502の下面505に、そして導電層504が上面503に積層されている。バイア512は、他の回路から絶縁されている多層用基板500の特定の領域で、導電層504、506および層502を貫通して穿設されている。バイア512は、導電材(例えば銅メッキ)でメッキまたは被覆されている(メッキセグメント508、510として図示されている)。さらに少なくとも一つの実施例では、バイア512は充填用誘電材で充填される。バイア512の充填材はそれから平面化され、導電材(例えば銅)が下面に塗布され、結果として導電層516となり、また、導電材(例えば銅)が上面に塗布され、結果として導電層514となる。そしてバンプパッド534が上述のように導電層504、514から形成される。穿孔、メッキ、充填、パッドのエッチングの各工程は上述した工程と同一である。
そして絶縁材(絶縁材部520、522により示されている)が多層用基板500の上面に付けられる。例示的な絶縁材は、高Tg.FR4、BT、ポリマイド、シアネート・エステル、感光性エポキシ、などが含まれる。パッド534の一部の表面が絶縁材の間隙518でアクセス可能であるように、間隙518はパッド534をカバーしている絶縁材の一部で形成されている。例えば、絶縁材は略0.002インチから略0.004インチの厚みを有することができる。更に、絶縁材が存在しているために、厚さ略0.0001インチから略0.0002インチのより薄い接着フィルム530を使用することは有益である。
半田ペーストがパッド534のアクセス可能な表面部分に加えられる。この場合、間隙518が半田ステンシルとして作用し、アクセス可能な表面部にだけ半田ペーストは付けられるが、絶縁材によりカバーされた多層用基板500の表面部分には半田ペーストは付けられない点に留意する必要がある。それから多層用基板500は再び流動半田付けされて、半田ペーストがパッド534のアクセス可能な表面部分上に半田バンプ(図5Bの半田バンプ524)を形成する。この点で多層用基板500は類似した多層用基板と電気的に、また機械的に結合して、多層基板パッケージの少なくとも一部を形成する。
図5Bには断面図500Bが示され、本発明の少なくとも一つの実施態様に係る2枚の多層用基板500(多層用基板542、544)の組み合せで多層基板パッケージを構成している状態が図示されている。この例では、接着フィルム530が多層用基板542の下面552と多層用基板544の上面554の間に置かれ、多層用基板542、544の2つの半田バンプ524が、接着フィルム530中に形成された間隙536を通して対向するように構成されている。間隙の形状は、間隙515(図5A参照)と同一または略同一であるのが好ましい。
多層用基板542、544は、中間に置かれた接着フィルム530と共に基板542、544を押圧することによって一緒に積層される。それによって、多層用基板544の上面および多層用基板542の下面は、間隙536によって生じる接着フィルム530の空間を占めている半田バンプ524と共に相互に接着することになる。半田バンプ524は、多層用基板542、544の積層工程の間またはその直後の工程で再び流動半田付けされて、その結果として多層用基板532のパッド534と多層用基板534のパッド534は電気的に結合するようになる。
図5Cには本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの断面図500Cが図示されており、これは図5Aから図5Bで説明した工程により製造されたものである。図示の例において、多層基板パッケージは、接着フィルム530によって、機械的に多層用基板544に接着された多層用基板542を含んでいる。また、多層用基板544の上面および多層用基板542の下面の一部ないしは不規則な部分は、更に接着フィルム530による機械的な接着強化を図るために、接着フィルム530に埋め込まれている。更に、多層用基板542、544は、再び流動半田付けされた半田バンプ524(図5Bに示す)で形成される半田セグメント540によって、機械的および電気的に結合される。したがって、電気信号は、バイア512、パッド534および半田セグメント540で形成される電気接続により、多層用基板542から多層用基板5444まで伝送されることができる。そして、その逆も同じである。
図1Aから図5Cは同一種類の半田バンプ/パッド/バイアを使用して、多層用基板を一緒に積層する例示的な実施態様示したが、半田バンプ/パッド/タイプの各種の組み合せを、本発明の技術的思想および権利範囲を逸脱することなく、多層用基板を積層しかつ結合するために用いることは可能である。同様に、図A1から図5Cでは2枚の多層用基板を積層する例示的なプロセスを例示したが、本願明細書において記載されている技術を使用して2つ以上の基板を積層することも可能である。図6Aおよび図6Bには4枚の多層用基板が積層された例示的な多層基板パッケージが示されており、上記したさまざまな半田バンプ/パッド/バイア組み合せを使用して積層および相互結合を行なっている状態を示している。
図6Aの断面図600Aには、本発明の少なくとも一つの実施態様よる例示的な多層基板パッケージを製造するための積層工程前の多層用基板602-608の断面が例示されている。図示の例において多層基板パッケージは、接着フィルム632-636を使用して多層用基板602-608を積層することにより製造される。多層用基板602には、バイア622によって電気的に最下段導電層643に結合した半田バンプ/バンプパッド610が含まれる。この半田バンプ/バンプパッド610は、図1Aから図1Hに記載されている例示的な技術を使用して形成することができる。多層用基板604には、下面の半田バンプ/バンプパッド612と上面の半田バンプ/バンプパッド614を有し、バイア624によって電気的に結合された結合構造が含まれる。この半田バンプ/バンプパッド612は図3Aと図3Bに記載されている例示的な技術を使用して形成することができる。また半田バンプ/バンプパッド614は図2Aと図2Bに記載されている例示的な技術を使用して形成することができる。次に多層用基板606には、半田バンプ/バンプパッド616(下面)、半田バンプ/バンプパッド618(上面)および導電層647により電気的に接続されたバイア626、628とから構成された結合構造が含まれる。半田バンプ/バンプパッド616は、半田バンプ/バンプパッド614と同様の方法で形成でき、また半田バンプ/バンプパッド618は、図4Aと図4Bに記載されている例示的な技術を使用して形成することができる。図示した例において、バイア626は充填されたバイア(例えば図1Bのバイア112)であり、628は充填されていないバイア(例えば図4Aのバイア412)である。多層用基板608には、上面の導電層645と下面の半田バンプ/バンプパッド620を電気的に接続するバイア630を有する結合構造が含まれる。半田バンプ/バンプパッド620は、図5Aと図5Bに記載されている例示的な技術を使用して形成することができる。
多層用基板602−608は接着フィルム632-636を使用して多層基板パッケージを形成するために一緒に積層され、その積層は各々の隣接する層の半田バンプ/バンプパッドが前の層の半田バンプ/バンプパッドと対向するように行われる。すなわち図示の例において示されたように、半田バンプ/バンプパッド610が接着フィルム632の間隙642で半田バンプ/バンプパッド612に対向し、半田バンプ/バンプパッド614は接着フィルム634の間隙644で半田バンプ/バンプパッド616に対向し、半田バンプ/バンプパッド618は接着フィルム636の間隙646で半田バンプ/バンプパッド620に対向する。
多層用基板602-608は一緒に押圧されて、それらの表面が接触するようになり、好ましくは対応する接着フィルム中に埋め込まれる。これにより各々の層と隣接する層の間で機械的結合を形成が形成され、また間隙により接着面の中に形成された空間に半田バンプが入り込むことになる。この押圧工程の間、および/またはその後に、積層板と半田バンプは再び流動半田付けされ、上述のように各多層用基板は隣接する多層用基板と電気的に接続することができる。
図6Bには断面図600Bには、図6Aの工程で製造された本発明の少なくとも一つの実施態様よる例示的な多層基板パッケージが図示されている。図示するように多層用基板602-608は、接着フィルム632-636によって一体として機械的に結合される。再び流動半田付けされた半田バンプの結果として各々の多層用基板は、その隣接する多層用基板と電気的に結合している。多層用基板602は、半田バンプ610、612の再度の流動半田付けにより形成される半田セグメント652によって、多層用基板604に電気的に結合している。多層用基板604は、半田バンプ614、616の再度の流動半田付けにより形成される半田セグメント654によって、多層用基板606に電気的に結合している。多層用基板606は、半田バンプ618、620の再度の流動半田付けにより形成される半田セグメント656によって、多層用基板608に電気的に結合している。従って信号は、例えばバイア622-630および半田セグメント652-656間の電気接続により、一番下の導電層643から一番上の導電層645へと伝達される。
上記のように、複数の多層用基板を積層する技術は、中間に配置された接着材を使用して2つの基板を結合する技術が含まれる。基板が共に押圧される時、好ましい圧力は1平方インチにつき略350から380ポンド(psi)であるが、多層用基板の間で効果的に信頼性が高い電気的かつ機械的な結合が得られるどのような圧力をも使用することができる。基板に圧力が与えられている時の積層温度は、約15分の間の約360度Fにあって、5分間に最高385度Fの温度傾斜をつけて、そして約45分間その状態を維持する。この圧力は好ましくはそれから取り除かれ、そして温度は好ましくは約20分の間、約375度Fで維持される。他の積層圧力、温度および圧力/温度付加の時間も、本発明の技術的思想または権利範囲から逸脱することなく利用することが可能である。なお積層工程中は使用する温度に従い、半田ペーストの流動半田付けの間に基板層に否定的な効果を与える可能性があり得る。従って比較的低温度の融点(例えば361度F以下)を有する半田を好ましくは使用し、積層工程中は低温度が使用されるのが望ましい。
本発明のさまざまな実施態様では、外部より半田バンプで形成した電気結合を流動半田付けすることにより、接続が怪しい、すなわち断絶した、誤った、あるいは疑わしい場合にもそれらを修繕する能力を有する。怪しい接続はバンプで使用される半田の溶解温度よりも僅かに温度が上昇するので、これによりバンプで用いられた半田の比較的低温の溶解温度により、基板の回路素子に影響を与えずに半田を流動半田付けすることができる。基板間の機械的な接続は一般には、修繕工程での温度上昇によっては影響を受けない。これは接着材(例えばBステージ接着材)は殆ど流動せず、従って多層基板パッケージ中の各層を正確に位置決めすることが可能となる。従って本発明によると、夫々に独立して製造しかつ試験した2以上の基板により多層用基板を形成する工程が可能となる。この工程によって基板間の結合を、僅かな許容範囲で達成することも可能となり、信頼性が高い電気的および機械的な結合が達成される。外部から電気接合を流動半田付けすることで、疑念ある又は不良な接続を修理することも可能となる。本発明は、特に多層用基板や、高アスペクト比を有する基板を結合するために役立つ。
本発明の他の実施態様、用途および利点は、ここに開示した明細書の検討および本発明の実行から、当業者にとっては自明の理である。明細書および図面は例示的であると理解されなければならず、従って本発明の範囲は、添付の特許請求の範囲およびその技術的均等範囲によってのみ限定することができる。
本発明の目的および利点は、添付図面および以下の詳細な説明より当業者レベルにおいて明らかにされる。なお図面では、同一の構成要素には同一の参照符号が用いられている。
図1A−図1Jは、それぞれ本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの様々な製造工程における断面図であり、それらはバイアに同軸的に半田バンプを形成する事で複数の基板層を積層し結合する工程を図示している。 図2A−図2Dは、それぞれ本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの様々な製造工程における平面図と断面図であり、それらはバイアから半田バンプ端子を取り付けて形成する事で、複数の基板層を積層し結合する工程を図示している。 図3A−図3Dは、それぞれ本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの様々な製造工程における平面図と断面図であり、それらはバイアから半田バンプ端子を半田抵抗材を用いて取り付けて形成する事で、複数の基板層を積層し結合する工程を図示している。 図4A−図4Cは、それぞれ本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの様々な製造工程における平面図と断面図であり、それらはバイアから半田バンプ端子を半田抵抗材を用いて取り付けて形成する事で、複数の基板層を積層し結合する工程を図示している。 図5A−図5Cは、それぞれ本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの様々な製造工程における平面図と断面図であり、それらはバイアから半田バンプ端子を誘電材を用いて取り付けて形成する事で、複数の基板層を積層し結合する工程を図示している。 図6Aおよび図6Bは、それぞれ本発明の少なくとも一つの実施例に係る例示的な多層基板パッケージの様々な製造工程における断面図であり、それらは図1Aから図5Cを参照にして示した半田バンプ端子を有する複数の基板層を積層し結合する工程を図示している。

Claims (59)

  1. 多層基板パッケージにおいて:
    第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
    該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;
    該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の
    導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;
    とで構成された第1の多層用基板と:
    第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
    該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
    該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
    パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
    とで構成された第2の多層用基板と:
    接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
    、第1と第2の導電パッド間の少なくとも一部に設けられた間隙を有し、第1の多層
    用基板と第2の多層用基板を機械的に結合する接着フィルムと:
    半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
    1の導電パッドと第2の導電パッドを電気的に接続し、前記第1の導電パッドに塗布
    された半田ペーストを流動半田付けすることで少なくとも一部に形成される半田セグ
    メント:
    とで構成されたことを特徴とする多層基板パッケージ。
  2. 前記第1の導電パッドは、前記第1のバイアと略同軸的に設けられていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  3. 前記第1の導電パッドは、前記第1のバイアの軸上に形成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  4. 前記第1の多層用基板はさらに、前記第1の導電パッドの表面の一部に塗布された抗半田材で構成されていることを特徴とする請求の範囲第3項記載の多層基板パッケージ。
  5. 前記接着フィルム中の前記間隙は、前記第2の導電パッドと前記抗半田材が塗布されていない第1の導電パッドの一部分の間に略位置していることを特徴とする請求の範囲第4項記載の多層基板パッケージ。
  6. 前記半田セグメントは、前記抗半田材が塗布されていない第1の導電パッドの一部に塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第5項記載の多層基板パッケージ。
  7. 前記第1の導電パッドは、第1の接続部により第1のパッド部と第2のパッド部が接続して構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  8. 前記接着フィルム中の前記間隙は、前記第1の導電パッドと前記第2の導電パッドの第2のバッド部間に略位置するように構成されていることを特徴とする請求の範囲第7項記載の多層基板パッケージ。
  9. 前記半田セグメントは、前記第2のパッド部へ塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第8項記載の多層基板パッケージ。
  10. 前記第1の多層用基板はさらに、前記第1と第2のパッド部の間の第1の導電パッドの一部表面に塗布した抗半田材で構成されていることを特徴とする請求の範囲第9項記載の多層基板パッケージ。
  11. 前記第1の多層用基板は、下面と第1の導電パッドの少なくとも一部を覆う絶縁層をさらに有し、該絶縁層には前記第1の導電パッドの一部の上に間隙を有するように構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  12. 前記接着フィルム中の間隙は、前記絶縁層の間隙と略同軸的に設けられていることを特徴とする請求の範囲第11項記載の多層基板パッケージ。
  13. 前記半田セグメントは、前記絶縁層の間隙から露出した第1の導電パッドの一部に塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第12項記載の多層基板パッケージ。
  14. 前記第1と第2のバイアの内少なくとも一つは、誘電材で充填して構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  15. 前記第1と第2のバイアの内少なくとも一つは、充填しないで構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  16. 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  17. 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  18. 前記半田セグメントは、第2の導電パッドに塗布された半田ペーストを流動半田付けする際に、形成されることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
  19. 多層基板パッケージにおいて:
    第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
    該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;
    該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の
    導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;
    とで構成されており、かつ上記第1の導電パッドが前記第一のバイアの軸上に形成さ
    れている第1の多層用基板と:
    第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
    該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
    該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
    パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
    とで構成された第2の多層用基板と:
    接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
    、第1と第2の導電パッド間に設けられた間隙を有し、第1の多層用基板と第2の多
    層用基板を機械的に結合する接着フィルムと:
    半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
    1の導電パッドと第2の導電パッドを電気的に接続し、前記第1の導電パッド上に形
    成された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグ
    メント:
    とで構成されたことを特徴とする多層基板パッケージ。
  20. 前記半田バンプは、半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
  21. 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第20項記載の多層基板パッケージ。
  22. 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより、形成されることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
  23. 前記第2の導電パッドは、前記第2のバイアの軸上に形成されていることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
  24. 前記第1の多層用基板はさらに、前記第1の導電パッドの表面の一部に塗布された抗半田材で構成されていることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
  25. 前記接着フィルム中の前記間隙は、前記第2の導電パッドと前記抗半田材が塗布されていない第1の導電パッドの一部分の間に略位置していることを特徴とする請求の範囲第24項記載の多層基板パッケージ。
  26. 前記半田セグメントは、前記抗半田材が塗布されていない第1の導電パッドの一部に塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第25項記載の多層基板パッケージ。
  27. 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
  28. 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより形成されることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
  29. 多層基板パッケージにおいて:
    第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
    第1の導電パッドと第1の導電層であり、該第1の多層用基板に設けられており、該
    第1の導電パッドは第2のパッド部へ第1の接続部により接続されている第1のパ
    ッド部を有するように構成した第1の導電パッドと第1の導電層と;
    該第1の多層用基板の少なくとも一部を通って前記第1のパッド部へ穿設された第1
    のバイアであり、前記第1の導電パッドと第1の導電層間の電気接続を行うように
    構成された第1のバイア;
    とで構成されている第1の多層用基板と:
    第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
    該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
    該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
    パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
    とで構成された第2の多層用基板と:
    接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
    、第1の導電パッドの第2のパッド部と第2の導電パッドのほぼ間に設けられた間隙
    を有し、第1の多層用基板と第2の多層用基板を機械的に結合する接着フィルムと:
    半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
    1の導電パッドと第2の導電パッドを電気的に接続し、前記第2のパッド部上に形成
    された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグメ
    ント:
    とで構成されたことを特徴とする多層基板パッケージ。
  30. 前記半田バンプは、半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第29項記載の多層基板パッケージ。
  31. 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第30項記載の多層基板パッケージ。
  32. 前記第1の多層用基板はさらに、前記第1のパッド部と第2のパッド部の間にある第1の導電パッドの表面の一部に塗布された抗半田材で構成されていることを特徴とする請求の範囲第30項記載の多層基板パッケージ。
  33. 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第29項記載の多層基板パッケージ。
  34. 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより、形成されることを特徴とする請求の範囲第29項記載の多層基板パッケージ。
  35. 多層基板パッケージにおいて:
    第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
    該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;
    絶縁層であって、前記第1の導電パッドの少なくとも一部の上に設けられ、該第1の
    導電パッドの全部ではなく一部の上部に設けられた間隙を含む絶縁層と;
    該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の
    導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;
    とで構成された第1の多層用基板と:
    第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
    該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
    該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
    パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
    とで構成された第2の多層用基板と:
    接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
    、前記絶縁層の前記間隙と第2の導電パッド間のほぼ間に位置する間隙を有し、第1
    の多層用基板と第2の多層用基板を機械的に結合する接着フィルムと:
    半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
    1の導電パッドと第2の導電パッドを電気的に接続し、前記第2のパッド部上に形成
    された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグメ
    ント:
    とで構成されたことを特徴とする多層基板パッケージ。
  36. 前記半田バンプは、半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
  37. 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第36項載の多層基板パッケージ。
  38. 前記接着フィルム中の間隙は、前記絶縁層の間隙と略同軸的に設けられていることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
  39. 前記半田セグメントは、前記絶縁層の間隙から露出した前記第1の導電パッドの一部に塗布されている半田バンプを流動半田付けすることにより、形成されることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
  40. 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
  41. 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより形成されることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
  42. 少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程において:
    第1の多層用基板に第1のバイアと第2の多層用基板に第2のバイアを形成するステッ
    プであって、該第1のバイアは第1の多層用基板の少なくとも一部を貫通し第1の多
    層用基板の下面まで延在し、該第2のバイアは第2の多層用基板の少なくとも一部を
    貫通し第2の多層用基板の上面まで延在するように構成した、第1の多層用基板に第
    1のバイアと第2の多層用基板に第2のバイアを形成するステップと;
    第1の多層用基板の下面に第1の導電パッドと、第2の多層用基板の上面に第2の導電
    パッドとを形成するステップであって、該第1の導電パッドは第1のバイアと電気的
    に接続し、該第2の導電パッドは第2のバイアと電気的に接続しているように構成し
    た、第1の多層用基板の下面に第1の導電パッドと、第2の多層用基板の上面に第2
    の導電パッドとを形成するステップと;
    第1の導電パッドの表面に半田ペーストを塗布するステップと;
    半田ペーストを流動半田付けして、前記第1の導電パッド上に第1の半田バンプを形成
    するステップと;
    前記第1の多層用基板の下面と前記第2の多層用基板の上面の間に接着フィルムを置く
    ステップであって、該接着フィルムは前記第1の半田バンプと第2の導電パッドの略
    間に間隙を有するように構成した、前記第1の多層用基板の下面と前記第2の多層用
    基板の上面の間に接着フィルムを置くステップと;
    第1の多層用基板と第2の多層用基板をプレスするステップであって、前記第1の多層
    用基板の下面の一部を前記第2の多層用基板の上面の一部に接着し、前記第1の半田
    バンプが接着フィルムの前記間隙の少なくとも一部を占めるように構成した、第1の
    多層用基板と第2の多層用基板をプレスするステップと;
    半田セグメントの少なくとも一部を形成し、第1と第2の導電パッド間で電気的接続を
    行うために、前記第1の半田バンプを流動半田付けするステップ;
    とで構成されたことを特徴とする少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  43. 前記第1の導電パッドは、前記第1のバイアと略同軸的に設けられていることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  44. 前記第1の導電パッドは、前記第1のバイアの軸上に形成されていることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  45. 前記第1の導電パッドの表面の一部に抗半田材を塗布するステップを更に含むことを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  46. 前記接着フィルム中の前記間隙は、前記第2の導電パッドと前記抗半田材が塗布されていない第1の導電パッドの一部分の間に略位置していることを特徴とする請求の範囲第45項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  47. 前記第1の半田バンプを形成するステップは:
    前記抗半田材が塗布されていない第1の導電パッドの一部に半田ペーストを塗布するス
    テップと;
    前記第1の導電パッドの一部に第1の半田バンプを形成するために半田ペーストを流動
    半田付けするステップ;
    とを含むことを特徴とする請求の範囲第46項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  48. 前記第1の導電パッドを形成するステップは:
    第1のパッド部を前記第1の多層用の基板の上面に第1のパッド部を形成し、該第1の
    パッド部は第1のバイアと電気的に接続するように、第1のパッド部を前記第1の多
    層用の基板の上面に第1のパッド部を形成するステップと;
    前記第1の多層用の基板の上面に第2のパッド部を形成するステップと;
    前記第1の多層用基板の上面に接続部を形成し、該接続部が第1と第2のパッド部を電
    気的に接続するように、前記第1の多層用の基板の上面に接続部を形成するステップ;
    とで構成されたことを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  49. 前記接着フィルム中の前記間隙は、前記第1の導電パッドと前記第2の導電パッドの第2のバッド部間に略位置するように構成されていることを特徴とする請求の範囲第48項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  50. 半田ペーストを塗布する前記ステップは、前記第2のパッド部へ半田ペーストを塗布するステップを含むことを特徴とする請求の範囲第49項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  51. 第1の導電パッドの表面の一部に抗半田材を塗布するステップを更に含むことを特徴とする請求の範囲第50項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  52. 前記第1の多層用基板の下面と第1の導電パッドの少なくとも一部に絶縁層を塗布し、該絶縁層には前記第1の導電パッドの一部の上に間隙を有するように、前記第1の多層用基板の下面と第1の導電パッドの少なくとも一部に絶縁層を塗布するステップで更に構成されていることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  53. 前記接着フィルム中の間隙は、前記絶縁層の間隙と略同軸的に設けられていることを特徴とする請求の範囲第52項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  54. 前記半田ペーストを塗布するステップには、半田ペーストを前記絶縁層の間隙から露出した第1の導電パッドの一部に半田ペーストを塗布するステップを含むことを特徴とする請求の範囲第53項載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  55. 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  56. 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  57. 請求の範囲第42項においてさらに、
    第2の導電パッドの表面に半田ペーストを塗布するステップと;
    該第2の導電パッド上に半田パッドを形成するために半田ペーストを流動半田付けする
    ステップと;
    前記間隙が前記第1の半田バンプと第2の半田バンプの略間に位置するように、接着フ
    ィルムを配置するステップと;
    前記第1と第2の半田バンプを流動半田付けし、半田セグメントの少なくとも一部分を
    形成し、第1と第2の導電パッド間の電気的接続を行うステップ;
    とで構成されたことを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  58. 導電材を、第1と第2のバイアの内の少なくとも一つの壁面に塗布するステップを更に有することを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
  59. 誘電材を、第1と第2のバイアの内の少なくとも一つに充填するステップを更に有することを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
JP2003576185A 2002-03-14 2003-03-14 多層用基板の積層技術 Pending JP2005520333A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36393502P 2002-03-14 2002-03-14
PCT/US2003/007842 WO2003078153A2 (en) 2002-03-14 2003-03-14 Lamination of high-layer-count substrates

Publications (1)

Publication Number Publication Date
JP2005520333A true JP2005520333A (ja) 2005-07-07

Family

ID=28041837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003576185A Pending JP2005520333A (ja) 2002-03-14 2003-03-14 多層用基板の積層技術

Country Status (3)

Country Link
US (5) US6742247B2 (ja)
JP (1) JP2005520333A (ja)
WO (1) WO2003078153A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303245A (ja) * 2005-04-21 2006-11-02 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
JP2007134509A (ja) * 2005-11-10 2007-05-31 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
US7622329B2 (en) 2005-11-29 2009-11-24 Samsung Electro-Mechanics Co., Ltd. Method for fabricating core substrate using paste bumps
US7870663B2 (en) 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board
JP2011238772A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 回路基板及びその製造方法
JP2014232760A (ja) * 2013-05-28 2014-12-11 株式会社日立製作所 層間接続基板およびその製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
KR20050077961A (ko) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
JP2005243911A (ja) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd 多層積層配線板
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
US20070023387A1 (en) * 2005-07-28 2007-02-01 Litton Systems, Inc. Printed circuit board interconnection and method
US20070062730A1 (en) * 2005-08-22 2007-03-22 Litton Systems, Inc. Controlled depth etched vias
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
JP2007076327A (ja) * 2005-09-16 2007-03-29 Fujifilm Corp 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US7547577B2 (en) * 2006-11-14 2009-06-16 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections
TWI343084B (en) * 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
US8161635B1 (en) * 2007-02-06 2012-04-24 Marvell International Ltd. Methods for forming a single cap via in pad of substrate
US20080258285A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated Simplified Substrates for Semiconductor Devices in Package-on-Package Products
JP2009170753A (ja) * 2008-01-18 2009-07-30 Panasonic Corp 多層プリント配線板とこれを用いた実装体
GB2465825A (en) * 2008-12-03 2010-06-09 Thales Holdings Uk Plc Integrated circuit package using diffusion bonding
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
KR101187977B1 (ko) * 2009-12-08 2012-10-05 삼성전기주식회사 패키지 기판 및 그의 제조방법
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP5593863B2 (ja) * 2010-06-09 2014-09-24 富士通株式会社 積層回路基板および基板製造方法
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US8710656B2 (en) 2012-07-20 2014-04-29 International Business Machines Corporation Redistribution layer (RDL) with variable offset bumps
CN103797901B (zh) * 2012-08-10 2017-04-12 松下知识产权经营株式会社 部件安装基板的制造方法及制造系统
KR101504306B1 (ko) * 2014-02-03 2015-03-30 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
CN104168725B (zh) * 2014-08-05 2017-05-24 上海蓝沛信泰光电科技有限公司 一种软性线路板的制作方法
CN105451473A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 多层软性电路板及其制作方法
CN106793534A (zh) * 2015-11-20 2017-05-31 富泰华工业(深圳)有限公司 电路板钢网印刷方法
JP6623941B2 (ja) 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
CN109195355A (zh) * 2018-09-26 2019-01-11 上海安费诺永亿通讯电子有限公司 一种pcb板与塑胶件的连接结构及其制作方法
JP2023541677A (ja) * 2020-09-16 2023-10-03 グーグル エルエルシー オーバーラップ接合部フレックス回路基板の相互接続
WO2023075652A1 (en) * 2021-10-28 2023-05-04 Telefonaktiebolaget Lm Ericsson (Publ) A method of producing a printed circuit board, and a printed circuit board
CN115066108B (zh) * 2022-06-21 2024-03-22 中国电子科技集团公司第四十三研究所 微电路模块输入输出引腿的组装工艺

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5276955A (en) 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
DE69417684T2 (de) 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
DE19681758B4 (de) 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
JP3543521B2 (ja) * 1996-12-24 2004-07-14 日立化成工業株式会社 多層プリント配線板の製造方法
US5786238A (en) 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
GB0010041D0 (en) * 2000-04-26 2000-06-14 Koninkl Philips Electronics Nv Trench semiconductor device manufacture
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303245A (ja) * 2005-04-21 2006-11-02 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
JP2007134509A (ja) * 2005-11-10 2007-05-31 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
US7622329B2 (en) 2005-11-29 2009-11-24 Samsung Electro-Mechanics Co., Ltd. Method for fabricating core substrate using paste bumps
US7859106B2 (en) 2005-11-29 2010-12-28 Samsung Electro-Mechanics Co., Ltd. Multilayer printed circuit board using paste bumps
US7870663B2 (en) 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board
KR101086103B1 (ko) * 2006-02-09 2011-11-25 히다치 가세고교 가부시끼가이샤 다층 배선판의 제조법
JP2011238772A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 回路基板及びその製造方法
JP2014232760A (ja) * 2013-05-28 2014-12-11 株式会社日立製作所 層間接続基板およびその製造方法
CN104219901A (zh) * 2013-05-28 2014-12-17 株式会社日立制作所 层间连接基板及其制造方法
US9320154B2 (en) 2013-05-28 2016-04-19 Hitachi, Ltd. Method of manufacturing an interlayer connection substrate

Also Published As

Publication number Publication date
US20090151158A1 (en) 2009-06-18
US20040032028A1 (en) 2004-02-19
US20030174484A1 (en) 2003-09-18
WO2003078153A3 (en) 2003-12-18
WO2003078153A2 (en) 2003-09-25
US6742247B2 (en) 2004-06-01
US8028403B2 (en) 2011-10-04
US7490402B2 (en) 2009-02-17
US20040246688A1 (en) 2004-12-09
US20080066304A1 (en) 2008-03-20
US7282787B2 (en) 2007-10-16
US6856008B2 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
JP2005520333A (ja) 多層用基板の積層技術
US5786238A (en) Laminated multilayer substrates
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
JP2748768B2 (ja) 薄膜多層配線基板およびその製造方法
US20070232059A1 (en) Multilayer interconnection substrate and method of manufacturing the same
EP0997942A2 (en) Chip Size Semiconductor Package and process for producing it
JP2009158593A (ja) バンプ構造およびその製造方法
JPH1174651A (ja) プリント配線板及びその製造方法
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4791244B2 (ja) 電子部品内蔵基板及びその製造方法
TWI333250B (ja)
KR20070068268A (ko) 배선 기판의 제조 방법
JP2006237637A (ja) プリント配線板及びその製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
US8334465B2 (en) Wafer of circuit board and joining structure of wafer or circuit board
JP2001156121A (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP2004221567A (ja) 半田接合部および多層配線板
JP2006269466A (ja) プリント回路基板およびその製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JPH08316641A (ja) 一括接続法による多層配線基板
JP2006278991A (ja) 多層配線板の製造方法
JP2000049197A (ja) バンプ付きテ―プキャリアおよびその製造方法
JP2003338574A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2008135438A (ja) 多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303