JP2005520333A - 多層用基板の積層技術 - Google Patents
多層用基板の積層技術 Download PDFInfo
- Publication number
- JP2005520333A JP2005520333A JP2003576185A JP2003576185A JP2005520333A JP 2005520333 A JP2005520333 A JP 2005520333A JP 2003576185 A JP2003576185 A JP 2003576185A JP 2003576185 A JP2003576185 A JP 2003576185A JP 2005520333 A JP2005520333 A JP 2005520333A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- solder
- conductive pad
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
- Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
- Y10T29/49213—Metal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
Claims (59)
- 多層基板パッケージにおいて:
第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;
該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の
導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;
とで構成された第1の多層用基板と:
第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
とで構成された第2の多層用基板と:
接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
、第1と第2の導電パッド間の少なくとも一部に設けられた間隙を有し、第1の多層
用基板と第2の多層用基板を機械的に結合する接着フィルムと:
半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
1の導電パッドと第2の導電パッドを電気的に接続し、前記第1の導電パッドに塗布
された半田ペーストを流動半田付けすることで少なくとも一部に形成される半田セグ
メント:
とで構成されたことを特徴とする多層基板パッケージ。 - 前記第1の導電パッドは、前記第1のバイアと略同軸的に設けられていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記第1の導電パッドは、前記第1のバイアの軸上に形成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記第1の多層用基板はさらに、前記第1の導電パッドの表面の一部に塗布された抗半田材で構成されていることを特徴とする請求の範囲第3項記載の多層基板パッケージ。
- 前記接着フィルム中の前記間隙は、前記第2の導電パッドと前記抗半田材が塗布されていない第1の導電パッドの一部分の間に略位置していることを特徴とする請求の範囲第4項記載の多層基板パッケージ。
- 前記半田セグメントは、前記抗半田材が塗布されていない第1の導電パッドの一部に塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第5項記載の多層基板パッケージ。
- 前記第1の導電パッドは、第1の接続部により第1のパッド部と第2のパッド部が接続して構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記接着フィルム中の前記間隙は、前記第1の導電パッドと前記第2の導電パッドの第2のバッド部間に略位置するように構成されていることを特徴とする請求の範囲第7項記載の多層基板パッケージ。
- 前記半田セグメントは、前記第2のパッド部へ塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第8項記載の多層基板パッケージ。
- 前記第1の多層用基板はさらに、前記第1と第2のパッド部の間の第1の導電パッドの一部表面に塗布した抗半田材で構成されていることを特徴とする請求の範囲第9項記載の多層基板パッケージ。
- 前記第1の多層用基板は、下面と第1の導電パッドの少なくとも一部を覆う絶縁層をさらに有し、該絶縁層には前記第1の導電パッドの一部の上に間隙を有するように構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記接着フィルム中の間隙は、前記絶縁層の間隙と略同軸的に設けられていることを特徴とする請求の範囲第11項記載の多層基板パッケージ。
- 前記半田セグメントは、前記絶縁層の間隙から露出した第1の導電パッドの一部に塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第12項記載の多層基板パッケージ。
- 前記第1と第2のバイアの内少なくとも一つは、誘電材で充填して構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記第1と第2のバイアの内少なくとも一つは、充填しないで構成されていることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 前記半田セグメントは、第2の導電パッドに塗布された半田ペーストを流動半田付けする際に、形成されることを特徴とする請求の範囲第1項記載の多層基板パッケージ。
- 多層基板パッケージにおいて:
第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;
該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の
導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;
とで構成されており、かつ上記第1の導電パッドが前記第一のバイアの軸上に形成さ
れている第1の多層用基板と:
第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
とで構成された第2の多層用基板と:
接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
、第1と第2の導電パッド間に設けられた間隙を有し、第1の多層用基板と第2の多
層用基板を機械的に結合する接着フィルムと:
半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
1の導電パッドと第2の導電パッドを電気的に接続し、前記第1の導電パッド上に形
成された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグ
メント:
とで構成されたことを特徴とする多層基板パッケージ。 - 前記半田バンプは、半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
- 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第20項記載の多層基板パッケージ。
- 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより、形成されることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
- 前記第2の導電パッドは、前記第2のバイアの軸上に形成されていることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
- 前記第1の多層用基板はさらに、前記第1の導電パッドの表面の一部に塗布された抗半田材で構成されていることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
- 前記接着フィルム中の前記間隙は、前記第2の導電パッドと前記抗半田材が塗布されていない第1の導電パッドの一部分の間に略位置していることを特徴とする請求の範囲第24項記載の多層基板パッケージ。
- 前記半田セグメントは、前記抗半田材が塗布されていない第1の導電パッドの一部に塗布された半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第25項記載の多層基板パッケージ。
- 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
- 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより形成されることを特徴とする請求の範囲第19項記載の多層基板パッケージ。
- 多層基板パッケージにおいて:
第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
第1の導電パッドと第1の導電層であり、該第1の多層用基板に設けられており、該
第1の導電パッドは第2のパッド部へ第1の接続部により接続されている第1のパ
ッド部を有するように構成した第1の導電パッドと第1の導電層と;
該第1の多層用基板の少なくとも一部を通って前記第1のパッド部へ穿設された第1
のバイアであり、前記第1の導電パッドと第1の導電層間の電気接続を行うように
構成された第1のバイア;
とで構成されている第1の多層用基板と:
第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
とで構成された第2の多層用基板と:
接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
、第1の導電パッドの第2のパッド部と第2の導電パッドのほぼ間に設けられた間隙
を有し、第1の多層用基板と第2の多層用基板を機械的に結合する接着フィルムと:
半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
1の導電パッドと第2の導電パッドを電気的に接続し、前記第2のパッド部上に形成
された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグメ
ント:
とで構成されたことを特徴とする多層基板パッケージ。 - 前記半田バンプは、半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第29項記載の多層基板パッケージ。
- 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第30項記載の多層基板パッケージ。
- 前記第1の多層用基板はさらに、前記第1のパッド部と第2のパッド部の間にある第1の導電パッドの表面の一部に塗布された抗半田材で構成されていることを特徴とする請求の範囲第30項記載の多層基板パッケージ。
- 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第29項記載の多層基板パッケージ。
- 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより、形成されることを特徴とする請求の範囲第29項記載の多層基板パッケージ。
- 多層基板パッケージにおいて:
第1の多層用基板(high-layer-count(HLC)sbstrate)であり、
該第1の多層用基板に設けられた第1の導電パッドと第1の導電層と;
絶縁層であって、前記第1の導電パッドの少なくとも一部の上に設けられ、該第1の
導電パッドの全部ではなく一部の上部に設けられた間隙を含む絶縁層と;
該第1の多層用基板の少なくとも一部に穿設された第1のバイアであり、前記第1の
導電パッドと第1の導電層間の電気接続を行うように構成された第1のバイア;
とで構成された第1の多層用基板と:
第2の多層用基板(high-layer-count(HLC)sbstrate)であり、
該第2の多層用基板に設けられた第2の導電パッドと第2の導電層と;
該第2の多層用基板の少なくとも一部に穿設された第2のバイアであり、第2の導電
パッドと第2の導電層間の電気接続を行うように構成された第2のバイア;
とで構成された第2の多層用基板と:
接着フィルムであり、前記第1の多層用基板と第2の多層用基板の間に設けられており
、前記絶縁層の前記間隙と第2の導電パッド間のほぼ間に位置する間隙を有し、第1
の多層用基板と第2の多層用基板を機械的に結合する接着フィルムと:
半田セグメントであり、前記接着フィルム中の間隙の殆どの部分を占めており、前記第
1の導電パッドと第2の導電パッドを電気的に接続し、前記第2のパッド部上に形成
された半田バンプを流動半田付けすることで少なくとも一部に形成される半田セグメ
ント:
とで構成されたことを特徴とする多層基板パッケージ。 - 前記半田バンプは、半田ペーストを流動半田付けする際に、少なくともその一部が形成されることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
- 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第36項載の多層基板パッケージ。
- 前記接着フィルム中の間隙は、前記絶縁層の間隙と略同軸的に設けられていることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
- 前記半田セグメントは、前記絶縁層の間隙から露出した前記第1の導電パッドの一部に塗布されている半田バンプを流動半田付けすることにより、形成されることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
- 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
- 前記半田セグメントは、第2の導電パッドに形成された半田バンプを流動半田付けすることにより形成されることを特徴とする請求の範囲第35項記載の多層基板パッケージ。
- 少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程において:
第1の多層用基板に第1のバイアと第2の多層用基板に第2のバイアを形成するステッ
プであって、該第1のバイアは第1の多層用基板の少なくとも一部を貫通し第1の多
層用基板の下面まで延在し、該第2のバイアは第2の多層用基板の少なくとも一部を
貫通し第2の多層用基板の上面まで延在するように構成した、第1の多層用基板に第
1のバイアと第2の多層用基板に第2のバイアを形成するステップと;
第1の多層用基板の下面に第1の導電パッドと、第2の多層用基板の上面に第2の導電
パッドとを形成するステップであって、該第1の導電パッドは第1のバイアと電気的
に接続し、該第2の導電パッドは第2のバイアと電気的に接続しているように構成し
た、第1の多層用基板の下面に第1の導電パッドと、第2の多層用基板の上面に第2
の導電パッドとを形成するステップと;
第1の導電パッドの表面に半田ペーストを塗布するステップと;
半田ペーストを流動半田付けして、前記第1の導電パッド上に第1の半田バンプを形成
するステップと;
前記第1の多層用基板の下面と前記第2の多層用基板の上面の間に接着フィルムを置く
ステップであって、該接着フィルムは前記第1の半田バンプと第2の導電パッドの略
間に間隙を有するように構成した、前記第1の多層用基板の下面と前記第2の多層用
基板の上面の間に接着フィルムを置くステップと;
第1の多層用基板と第2の多層用基板をプレスするステップであって、前記第1の多層
用基板の下面の一部を前記第2の多層用基板の上面の一部に接着し、前記第1の半田
バンプが接着フィルムの前記間隙の少なくとも一部を占めるように構成した、第1の
多層用基板と第2の多層用基板をプレスするステップと;
半田セグメントの少なくとも一部を形成し、第1と第2の導電パッド間で電気的接続を
行うために、前記第1の半田バンプを流動半田付けするステップ;
とで構成されたことを特徴とする少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。 - 前記第1の導電パッドは、前記第1のバイアと略同軸的に設けられていることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記第1の導電パッドは、前記第1のバイアの軸上に形成されていることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記第1の導電パッドの表面の一部に抗半田材を塗布するステップを更に含むことを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記接着フィルム中の前記間隙は、前記第2の導電パッドと前記抗半田材が塗布されていない第1の導電パッドの一部分の間に略位置していることを特徴とする請求の範囲第45項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記第1の半田バンプを形成するステップは:
前記抗半田材が塗布されていない第1の導電パッドの一部に半田ペーストを塗布するス
テップと;
前記第1の導電パッドの一部に第1の半田バンプを形成するために半田ペーストを流動
半田付けするステップ;
とを含むことを特徴とする請求の範囲第46項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。 - 前記第1の導電パッドを形成するステップは:
第1のパッド部を前記第1の多層用の基板の上面に第1のパッド部を形成し、該第1の
パッド部は第1のバイアと電気的に接続するように、第1のパッド部を前記第1の多
層用の基板の上面に第1のパッド部を形成するステップと;
前記第1の多層用の基板の上面に第2のパッド部を形成するステップと;
前記第1の多層用基板の上面に接続部を形成し、該接続部が第1と第2のパッド部を電
気的に接続するように、前記第1の多層用の基板の上面に接続部を形成するステップ;
とで構成されたことを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。 - 前記接着フィルム中の前記間隙は、前記第1の導電パッドと前記第2の導電パッドの第2のバッド部間に略位置するように構成されていることを特徴とする請求の範囲第48項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 半田ペーストを塗布する前記ステップは、前記第2のパッド部へ半田ペーストを塗布するステップを含むことを特徴とする請求の範囲第49項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 第1の導電パッドの表面の一部に抗半田材を塗布するステップを更に含むことを特徴とする請求の範囲第50項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記第1の多層用基板の下面と第1の導電パッドの少なくとも一部に絶縁層を塗布し、該絶縁層には前記第1の導電パッドの一部の上に間隙を有するように、前記第1の多層用基板の下面と第1の導電パッドの少なくとも一部に絶縁層を塗布するステップで更に構成されていることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記接着フィルム中の間隙は、前記絶縁層の間隙と略同軸的に設けられていることを特徴とする請求の範囲第52項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記半田ペーストを塗布するステップには、半田ペーストを前記絶縁層の間隙から露出した第1の導電パッドの一部に半田ペーストを塗布するステップを含むことを特徴とする請求の範囲第53項載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記半田ペーストは、Sn63:Pb37、Sn62:Pb36:Ag2、Sn60:Pb40、Sn96.4:Ag3.2:Cu0.4、Sn95.5:Ag3.8:Cu0.7、そしてSn96.5:Ag3.5の半田ペーストグループから選択された半田ペーストであることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 前記接着フィルムがBステージ接着材であることを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 請求の範囲第42項においてさらに、
第2の導電パッドの表面に半田ペーストを塗布するステップと;
該第2の導電パッド上に半田パッドを形成するために半田ペーストを流動半田付けする
ステップと;
前記間隙が前記第1の半田バンプと第2の半田バンプの略間に位置するように、接着フ
ィルムを配置するステップと;
前記第1と第2の半田バンプを流動半田付けし、半田セグメントの少なくとも一部分を
形成し、第1と第2の導電パッド間の電気的接続を行うステップ;
とで構成されたことを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。 - 導電材を、第1と第2のバイアの内の少なくとも一つの壁面に塗布するステップを更に有することを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
- 誘電材を、第1と第2のバイアの内の少なくとも一つに充填するステップを更に有することを特徴とする請求の範囲第42項記載の少なくとも2枚の多層用(high-layer-count(HLC))の基板を結合する工程。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36393502P | 2002-03-14 | 2002-03-14 | |
PCT/US2003/007842 WO2003078153A2 (en) | 2002-03-14 | 2003-03-14 | Lamination of high-layer-count substrates |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005520333A true JP2005520333A (ja) | 2005-07-07 |
Family
ID=28041837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003576185A Pending JP2005520333A (ja) | 2002-03-14 | 2003-03-14 | 多層用基板の積層技術 |
Country Status (3)
Country | Link |
---|---|
US (5) | US6742247B2 (ja) |
JP (1) | JP2005520333A (ja) |
WO (1) | WO2003078153A2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303245A (ja) * | 2005-04-21 | 2006-11-02 | Sumitomo Electric Ind Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
JP2007134509A (ja) * | 2005-11-10 | 2007-05-31 | Sumitomo Electric Ind Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
US7622329B2 (en) | 2005-11-29 | 2009-11-24 | Samsung Electro-Mechanics Co., Ltd. | Method for fabricating core substrate using paste bumps |
US7870663B2 (en) | 2006-02-09 | 2011-01-18 | Hitachi Chemical Company, Ltd. | Method for manufacturing multilayer wiring board |
JP2011238772A (ja) * | 2010-05-11 | 2011-11-24 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2014232760A (ja) * | 2013-05-28 | 2014-12-11 | 株式会社日立製作所 | 層間接続基板およびその製造方法 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6742247B2 (en) * | 2002-03-14 | 2004-06-01 | General Dynamics Advanced Information Systems, Inc. | Process for manufacturing laminated high layer count printed circuit boards |
US7265300B2 (en) | 2003-03-21 | 2007-09-04 | Commscope Solutions Properties, Llc | Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes |
KR20050077961A (ko) * | 2004-01-30 | 2005-08-04 | 삼성에스디아이 주식회사 | 평판표시장치 및 그 제조방법 |
JP2005243911A (ja) * | 2004-02-26 | 2005-09-08 | Mitsui Mining & Smelting Co Ltd | 多層積層配線板 |
US7342181B2 (en) * | 2004-03-12 | 2008-03-11 | Commscope Inc. Of North Carolina | Maximizing capacitance per unit area while minimizing signal transmission delay in PCB |
US7190594B2 (en) * | 2004-05-14 | 2007-03-13 | Commscope Solutions Properties, Llc | Next high frequency improvement by using frequency dependent effective capacitance |
US7980900B2 (en) * | 2004-05-14 | 2011-07-19 | Commscope, Inc. Of North Carolina | Next high frequency improvement by using frequency dependent effective capacitance |
KR100601483B1 (ko) * | 2004-12-06 | 2006-07-18 | 삼성전기주식회사 | 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법 |
US20070023387A1 (en) * | 2005-07-28 | 2007-02-01 | Litton Systems, Inc. | Printed circuit board interconnection and method |
US20070062730A1 (en) * | 2005-08-22 | 2007-03-22 | Litton Systems, Inc. | Controlled depth etched vias |
JP2007059652A (ja) * | 2005-08-25 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 電子部品実装方法 |
JP4533283B2 (ja) * | 2005-08-29 | 2010-09-01 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP2007076327A (ja) * | 2005-09-16 | 2007-03-29 | Fujifilm Corp | 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置 |
US8063315B2 (en) * | 2005-10-06 | 2011-11-22 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate |
US7547577B2 (en) * | 2006-11-14 | 2009-06-16 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with solder paste connections |
TWI343084B (en) * | 2006-12-28 | 2011-06-01 | Siliconware Precision Industries Co Ltd | Semiconductor device having conductive bumps and fabrication methodthereof |
US8161635B1 (en) * | 2007-02-06 | 2012-04-24 | Marvell International Ltd. | Methods for forming a single cap via in pad of substrate |
US20080258285A1 (en) * | 2007-04-23 | 2008-10-23 | Texas Instruments Incorporated | Simplified Substrates for Semiconductor Devices in Package-on-Package Products |
JP2009170753A (ja) * | 2008-01-18 | 2009-07-30 | Panasonic Corp | 多層プリント配線板とこれを用いた実装体 |
GB2465825A (en) * | 2008-12-03 | 2010-06-09 | Thales Holdings Uk Plc | Integrated circuit package using diffusion bonding |
US8047879B2 (en) * | 2009-01-26 | 2011-11-01 | Commscope, Inc. Of North Carolina | Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor |
KR101187977B1 (ko) * | 2009-12-08 | 2012-10-05 | 삼성전기주식회사 | 패키지 기판 및 그의 제조방법 |
KR101055473B1 (ko) * | 2009-12-15 | 2011-08-08 | 삼성전기주식회사 | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 |
JP5593863B2 (ja) * | 2010-06-09 | 2014-09-24 | 富士通株式会社 | 積層回路基板および基板製造方法 |
US8780576B2 (en) | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
US8710656B2 (en) | 2012-07-20 | 2014-04-29 | International Business Machines Corporation | Redistribution layer (RDL) with variable offset bumps |
CN103797901B (zh) * | 2012-08-10 | 2017-04-12 | 松下知识产权经营株式会社 | 部件安装基板的制造方法及制造系统 |
KR101504306B1 (ko) * | 2014-02-03 | 2015-03-30 | 주식회사 루멘스 | 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법 |
CN104168725B (zh) * | 2014-08-05 | 2017-05-24 | 上海蓝沛信泰光电科技有限公司 | 一种软性线路板的制作方法 |
CN105451473A (zh) * | 2014-09-02 | 2016-03-30 | 富葵精密组件(深圳)有限公司 | 多层软性电路板及其制作方法 |
CN106793534A (zh) * | 2015-11-20 | 2017-05-31 | 富泰华工业(深圳)有限公司 | 电路板钢网印刷方法 |
JP6623941B2 (ja) | 2016-06-09 | 2019-12-25 | 株式会社デンソー | 多層基板の製造方法 |
CN109195355A (zh) * | 2018-09-26 | 2019-01-11 | 上海安费诺永亿通讯电子有限公司 | 一种pcb板与塑胶件的连接结构及其制作方法 |
JP2023541677A (ja) * | 2020-09-16 | 2023-10-03 | グーグル エルエルシー | オーバーラップ接合部フレックス回路基板の相互接続 |
WO2023075652A1 (en) * | 2021-10-28 | 2023-05-04 | Telefonaktiebolaget Lm Ericsson (Publ) | A method of producing a printed circuit board, and a printed circuit board |
CN115066108B (zh) * | 2022-06-21 | 2024-03-22 | 中国电子科技集团公司第四十三研究所 | 微电路模块输入输出引腿的组装工艺 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489804A (en) * | 1989-08-28 | 1996-02-06 | Lsi Logic Corporation | Flexible preformed planar structures for interposing between a chip and a substrate |
US5046238A (en) | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
US5276955A (en) | 1992-04-14 | 1994-01-11 | Supercomputer Systems Limited Partnership | Multilayer interconnect system for an area array interconnection using solid state diffusion |
US5306670A (en) * | 1993-02-09 | 1994-04-26 | Texas Instruments Incorporated | Multi-chip integrated circuit module and method for fabrication thereof |
DE69417684T2 (de) | 1993-10-29 | 1999-09-09 | Matsushita Electric Ind Co Ltd | Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung |
WO1996008037A1 (en) * | 1994-09-06 | 1996-03-14 | Sheldahl, Inc. | Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture |
DE19681758B4 (de) | 1996-06-14 | 2006-09-14 | Ibiden Co., Ltd. | Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger |
JP3543521B2 (ja) * | 1996-12-24 | 2004-07-14 | 日立化成工業株式会社 | 多層プリント配線板の製造方法 |
US5786238A (en) | 1997-02-13 | 1998-07-28 | Generyal Dynamics Information Systems, Inc. | Laminated multilayer substrates |
US5953816A (en) * | 1997-07-16 | 1999-09-21 | General Dynamics Information Systems, Inc. | Process of making interposers for land grip arrays |
US6139777A (en) * | 1998-05-08 | 2000-10-31 | Matsushita Electric Industrial Co., Ltd. | Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same |
GB0010041D0 (en) * | 2000-04-26 | 2000-06-14 | Koninkl Philips Electronics Nv | Trench semiconductor device manufacture |
US6884313B2 (en) * | 2001-01-08 | 2005-04-26 | Fujitsu Limited | Method and system for joining and an ultra-high density interconnect |
US6573460B2 (en) * | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Post in ring interconnect using for 3-D stacking |
US6742247B2 (en) * | 2002-03-14 | 2004-06-01 | General Dynamics Advanced Information Systems, Inc. | Process for manufacturing laminated high layer count printed circuit boards |
-
2003
- 2003-03-14 US US10/387,871 patent/US6742247B2/en not_active Expired - Fee Related
- 2003-03-14 JP JP2003576185A patent/JP2005520333A/ja active Pending
- 2003-03-14 WO PCT/US2003/007842 patent/WO2003078153A2/en active Application Filing
- 2003-08-15 US US10/641,037 patent/US6856008B2/en not_active Expired - Lifetime
-
2004
- 2004-04-21 US US10/828,178 patent/US7282787B2/en not_active Expired - Lifetime
-
2007
- 2007-09-25 US US11/902,758 patent/US7490402B2/en not_active Expired - Fee Related
-
2009
- 2009-02-13 US US12/379,156 patent/US8028403B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303245A (ja) * | 2005-04-21 | 2006-11-02 | Sumitomo Electric Ind Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
JP2007134509A (ja) * | 2005-11-10 | 2007-05-31 | Sumitomo Electric Ind Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
US7622329B2 (en) | 2005-11-29 | 2009-11-24 | Samsung Electro-Mechanics Co., Ltd. | Method for fabricating core substrate using paste bumps |
US7859106B2 (en) | 2005-11-29 | 2010-12-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer printed circuit board using paste bumps |
US7870663B2 (en) | 2006-02-09 | 2011-01-18 | Hitachi Chemical Company, Ltd. | Method for manufacturing multilayer wiring board |
KR101086103B1 (ko) * | 2006-02-09 | 2011-11-25 | 히다치 가세고교 가부시끼가이샤 | 다층 배선판의 제조법 |
JP2011238772A (ja) * | 2010-05-11 | 2011-11-24 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2014232760A (ja) * | 2013-05-28 | 2014-12-11 | 株式会社日立製作所 | 層間接続基板およびその製造方法 |
CN104219901A (zh) * | 2013-05-28 | 2014-12-17 | 株式会社日立制作所 | 层间连接基板及其制造方法 |
US9320154B2 (en) | 2013-05-28 | 2016-04-19 | Hitachi, Ltd. | Method of manufacturing an interlayer connection substrate |
Also Published As
Publication number | Publication date |
---|---|
US20090151158A1 (en) | 2009-06-18 |
US20040032028A1 (en) | 2004-02-19 |
US20030174484A1 (en) | 2003-09-18 |
WO2003078153A3 (en) | 2003-12-18 |
WO2003078153A2 (en) | 2003-09-25 |
US6742247B2 (en) | 2004-06-01 |
US8028403B2 (en) | 2011-10-04 |
US7490402B2 (en) | 2009-02-17 |
US20040246688A1 (en) | 2004-12-09 |
US20080066304A1 (en) | 2008-03-20 |
US7282787B2 (en) | 2007-10-16 |
US6856008B2 (en) | 2005-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005520333A (ja) | 多層用基板の積層技術 | |
US5786238A (en) | Laminated multilayer substrates | |
TWI459871B (zh) | Built-in parts wiring board, built-in parts wiring board manufacturing methods | |
JP2748768B2 (ja) | 薄膜多層配線基板およびその製造方法 | |
US20070232059A1 (en) | Multilayer interconnection substrate and method of manufacturing the same | |
EP0997942A2 (en) | Chip Size Semiconductor Package and process for producing it | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JPH1174651A (ja) | プリント配線板及びその製造方法 | |
JP2008251702A (ja) | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 | |
JP4791244B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
TWI333250B (ja) | ||
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP2006237637A (ja) | プリント配線板及びその製造方法 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP5170570B2 (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
US8334465B2 (en) | Wafer of circuit board and joining structure of wafer or circuit board | |
JP2001156121A (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
JP2004221567A (ja) | 半田接合部および多層配線板 | |
JP2006269466A (ja) | プリント回路基板およびその製造方法 | |
JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JPH08316641A (ja) | 一括接続法による多層配線基板 | |
JP2006278991A (ja) | 多層配線板の製造方法 | |
JP2000049197A (ja) | バンプ付きテ―プキャリアおよびその製造方法 | |
JP2003338574A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
JP2008135438A (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080402 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |