JP2009158593A - バンプ構造およびその製造方法 - Google Patents

バンプ構造およびその製造方法 Download PDF

Info

Publication number
JP2009158593A
JP2009158593A JP2007332727A JP2007332727A JP2009158593A JP 2009158593 A JP2009158593 A JP 2009158593A JP 2007332727 A JP2007332727 A JP 2007332727A JP 2007332727 A JP2007332727 A JP 2007332727A JP 2009158593 A JP2009158593 A JP 2009158593A
Authority
JP
Japan
Prior art keywords
layer
copper
metal layer
melting point
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007332727A
Other languages
English (en)
Other versions
JP2009158593A5 (ja
Inventor
Kimiyoshi Endo
仁誉 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Invensas Corp
Original Assignee
Tessera Interconnect Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Interconnect Materials Inc filed Critical Tessera Interconnect Materials Inc
Priority to JP2007332727A priority Critical patent/JP2009158593A/ja
Priority to US12/317,707 priority patent/US8299368B2/en
Publication of JP2009158593A publication Critical patent/JP2009158593A/ja
Publication of JP2009158593A5 publication Critical patent/JP2009158593A5/ja
Priority to US13/661,888 priority patent/US20130119012A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0256Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for soldering or welding connectors to a printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0361Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Abstract

【課題】 バンプを十分な強度で接合したバンプ構造を得る。
【解決手段】 スズ系金属層1をバンプ2の下に配置するバンプ構造を用いる。また、そのバンプ構造を作成する製造方法において、スズ系金属層1をバンプを形成する際のエッチングストップ層としても用いる。スズ系金属層の材質は、スズ、スズ−銅、スズ−鉛、スズ−亜鉛、スズ−ビスマス、スズ−インジウム、スズ−銀−銅、スズ−亜鉛−ビスマス、および、スズ−銀−インジウム−ビスマスからなる群から選ばれることができる。スズ系金属層に代えてガリウム系金属層を用いることもできる。
【選択図】 図1

Description

本発明は、電子機器の回路を実装するためのバンプ構造およびその製造方法に関し、特に、電子機器に用いられるIC等の電子デバイスにおける回路実装を行うためのバンプ構造およびその製造方法に関する。
従来、電子回路の実装密度を高めるため、バンプを用いて多数の接続用端子を備えたICなどのチップをプリント配線基板(PWB)に接続する方式として、LGA(Land Grid Array)などの接続形態が知られている。そこでは、PWBにある端子や配線とICなどのチップの配線とを接続するために、チップの一方の面や、あるいは、インターポーザまたはサブストレートと呼ばれる中間基板にICを搭載しておく場合には、そのインターポーザの一方の面に、PWBに対する電気的接続をとるためのバンプを形成しておくことが行われている。
また、PWB自体の構成を高密度化させるために、いわゆるビルドアップ基板などの多層基板が知られている。それにより、回路基板の両面に電子回路部品を例えば表面実装技術(Surface Mount Technology)によって実装したり、各層の電気配線を隣り合った層や所望の層の間で導通させるために、バイアホール(via hole)と呼ばれる導通のため設けた穴を介して層間接続部を設けることが行われている。この層間接続部としてバンプを利用する方法が知られている(例えば、特許文献1)。
これらの場合において、バンプの形成方法は、例えば、導電性ペーストをスクリーン印刷して形成する場合や、銅や銅合金などの金属によって形成される場合がある。特に金属によってバンプが形成される場合には、ICなどのチップ、インターポーザ、多層のPWBの単一の層(以下、総称して「基板」という)などの一面に金属箔などの膜状の金属(金属層)を配置し、その上にフォトレジストによってあらかじめ所定のパターンを形成してエッチングマスクとし、そして、酸やアルカリなどの薬液(エッチャント)によって金属層のフォトレジストに覆われていない部分をエッチングにより除去する工程が用いられる。
実際の基板では、バンプを形成しない部分にも金属性の端子(バンプを用いない部品の接続用の端子や回路配線)が配置されていることが多いため、金属層をエッチングしてバンプを形成する場合には、バンプのためのエッチングによってこれらの金属がエッチングされたりダメージを受けたりしないようにして処理を行う必要がある。
また、銅や銅合金を用いて接続用のバンプを作製する際に、銅のエッチングを行うためのエッチャントに対してエッチングされにくい金属(例えばニッケル)を用いて、バンプのエッチングの深さ、すなわち、バンプの高さを制御する方法が知られている(例えば、特許文献1、段落[0020]〜[0022])。さらに、ガリウムを含む導電ペーストが特許文献2に開示されている。
特開2002−359471号公報 特開昭57−107501号公報
エッチングによる基板の端子や配線へのダメージを緩和するための方策として、エッチングされにくいニッケルの層を用いる上述したような手法を適用すると、ニッケルの層を銅などの金属箔と端子などが形成された基板との間に配置して、銅のエッチングをニッケルによってストップさせるという構成が考えられる。
しかし、このような構成においては、その後にニッケルを除去するためにエッチングを行う必要があり、そのエッチングの際には、バンプそれ自体またはバンプの下にある端子や配線にエッチャントによるダメージを与えないようにする必要がある。
さらに、このような構成を用いるためには、銅箔にニッケルを積層したものを用いてニッケルを基板上の端子に接合するか、あるいは、端子のある基板にニッケルをメッキなどにより積層して、その上に銅箔を接合する必要がある。これらの接合は容易に行うことはできない。
特に、近年電子機器の回路にも高い耐衝撃性が求められている。このため、バンプ構造をICなどの比較的質量の大きい回路部品の実装に用いる場合には、インターポーザがある場合も含めて、ICやインターポーザとPWBとの間をハンダボールによって接続するBGA接続部にも高い耐衝撃性が求められている。このような要求を満たすように接合を行うことは、ニッケルを用いる場合には容易ではない。
本発明は、上記課題の少なくともいくつかを解決するためになされたものである。
本発明により、バンプから見て下地となる層として低融点金属の層を用いるバンプ構造が得られる。すなわち、銅または銅合金からなるバンプと、第1の面と該バンプに接合される第2の面とによって厚みが規定され、前記第2の面に接する前記バンプの形状に応じて周縁が規定される低融点金属層とを備えてなり、支持部材により保持されて他の回路基板または電子回路部品に接続されるためのバンプ構造が提供される。
本発明における支持部材とは、バンプ構造が設けられる物体を一般に指しており、ICなどのチップ、通常電子部品実装技術分野においてインターポーザ(またはサブストレート)と呼ばれるポリイミド膜やガラス繊維強化樹脂基板などからなる半導体搭載用中間基板、多層プリント配線基板を構成する要素基板、あるいは、半導体チップを搭載するためのソケットや検査用の一時的導通をとるための検査治具、内部に半導体チップを埋め込むことにより実装密度を向上させるために用いられる回路基板において半導体チップを封止するための樹脂充填部といった各種のものを含んでいる。
また、本発明における低融点金属とは、融解させることによって接合が可能になるような融点を持つ金属を一般に指す。つまり、接合対象となる物の特性上許容される程度の温度によって融解が可能な程度に低い融点を有する任意の金属を一般に指す。なお、低融点金属との用語がスズの融点(約232℃=約505K)より低い融点(凝固点)の金属を全般に指すために用いられることがあるが、本発明における低融点金属は、融点がスズの融点より低いものには必ずしも限られず、バンプとなる材料を適切に接合でき、またバンプ構造が配置される部材が耐えうる程度の融点を有している任意の単体の金属および合金を含む。例えば、耐熱性を確保しにくい種類の絶縁層を用いる基板に設けられるバンプ構造では、その絶縁層の耐熱温度以下の融点を有している。
支持部材がICなどの半導体チップである場合には、本発明のバンプ構造を持つICは、バンプ構造が他の回路基板に向くように配置されて該回路基板に設けられたいずれかのパッドとそのバンプとが接合されて電子回路となることができる。同様に、支持部材がインターポーザである場合には、本発明のバンプ構造は、そのインターポーザにおいてICなどの半導体チップが取り付けられていない面に設けたり、取り付けられている面と同一の面の辺縁部に設けられている。インターポーザから他の回路基板に接続する場合に用いられるバンプ構造は、他の回路基板にバンプが向くように取り付けられてそのバンプ構造を利用して半導体チップを当該他の回路基板に接続するために用いることができる。また、インターポーザからそこに搭載される半導体チップに接続するために、インターポーザから半導体チップにバンプが向くように取り付けて用いることもできる。また、支持部材が多層PWBの一部の層となる基板である場合は、本発明のバンプ構造は、支持部材が同様の他の基板と重ねあわされて多層PWBの一部となる際に、当該他の基板に設けられた貫通穴を通じて層間接続部となることができる。さらに、支持部材がソケットや検査治具である場合には、本発明のバンプ構造はそのソケットや検査治具に搭載または検査される半導体チップのパッドに向くように取り付けられて、そのパッドに押し当てられて接続が確立される。
そして、本発明の支持部材においてバンプ構造が形成される目的は、上述のように、一般にはバンプによって電気的に接続を行うことであり、その電気的な接続は、他の回路基板に設けた接続部にバンプをハンダ付けによって接合することや他の回路基板に設けた接続部に押圧して接続することを含む。このような支持部材は、多くの場合端子を有していてその端子がバンプ構造によって他の回路基板や電子回路部品に取り付けられるが、本発明のバンプ構造は、支持部材自体と他の回路基板や電子回路部品との間において必ずしも電気的な導通を目的とするものには限られない。本発明のバンプ構造は、電気的導通をとるためのほか、機械的取り付け強度を高めるため、放熱効率を高めるため、取り付け位置精度を確保するため、多層PWBを構築するために層間接続部を作るためなど、電気・電子回路において考えうる取り付けあるいは保持の任意の目的に用いることができる。また、これらの目的のいずれかにおいて、面積または長さあたりの接続部の数を増大させて実装密度を高めるためにも用いることができる。各目的に応じて、支持部材には、電気的接続の導通のため、機械的取り付けの強度確保のため、放熱の熱の伝導のため、および取り付け位置の規定のために、適切な手段が設けられる。例えば、導通のためには端子が設けられる。
また、本発明においては、バンプ構造の製造方法も提供される。すなわち、本発明においては、金属支持層と該金属支持層に接して配置された低融点金属層と該低融点金属層に接して配置された銅または銅合金の箔とを含む組立体を準備するステップであって、前記低融点金属層は、第1の面において前記金属支持層に接し第2の面において前記銅または銅合金の箔に接するように配置されるものである、組立体を準備するステップと、エッチング用レジスト層を該銅または銅合金の箔の表面に接するよう配置し、該エッチング用レジスト層に所定のレジストパターンを形成するステップと、該レジストパターンを用いて銅または銅合金の箔をエッチングし、エッチング用レジストのない領域の前記銅または銅合金の箔を除去して前記低融点金属層を露出させ、前記レジストパターンに応じて銅または銅合金からなるバンプを形成するステップと、前記エッチング用レジスト層を除去するステップと、バンプの形成されない領域に露出している前記低融点金属層を除去するステップとを含んでなり、それにより前記第2の面に接するバンプの形状に応じて周縁が規定される前記低融点金属層と前記バンプとからなるバンプ構造を得る、バンプ構造形成方法が提供される。
上述の金属支持層は、金属製の支持のための膜状の物体を一般に示しているが、例えば、バンプと低融点金属層とが上に構成された金属端子とすることができ、また、作製後の最終的なバンプ構造においては残存せず、本発明のバンプ構造を作るために利用されるものも含む。
本発明の更なる詳細な構成については、各実施形態に関連して以下にさらに詳細に説明する。
本発明のある実施態様においては、バンプを形成する金属の下に融点の低い金属の下地層を用いる。この下地層は、エッチングストップ層となり、また、接合層ともなる。これにより、この実施形態においては、良好な形状のバンプを形成してバンプや端子あるいは基板へのダメージを軽減することができる。また、この実施形態においては、銅または銅合金のバンプと基板の端子が強固に接合され、機械的な強度が高く接続の信頼性の高いバンプを作成することができる。そして、融点が低いため接合が比較的容易に行うことができ、バンプが接合されることによる利点を低コストで実現することができる。
[第1実施形態]
以下図面を参照して本発明の第1の実施形態について説明する。第1の実施形態は、本発明のバンプ構造のうち、支持部材が基板であってその基板に設けられたパッドにそのバンプ構造が作成される場合を示す。以下の第1〜第5の実施形態においては、低融点金属層の金属としてはスズ系金属を用いる場合を用いて示す。
[構成]
図1は、第1の実施態様のバンプ構造10を基板4に作製したものの構成を示す断面図である。バンプ構造10は、スズ系金属層1と銅からなるバンプ2を備えている。スズ系金属層1は、第1の面1aとバンプ2に接合される第2の面1bとによって厚みが規定されている。このまた、スズ系金属層1の第1の面1aはパッド3に接しており、パッド3は、図の紙面の手前および奥の向きと図の左右方向の向きとに広がりを持つある厚みの基板4に形成されている。その基板4には、パッド3と同じ金属によって配線3aも形成されている。
基板4の上面のうち、バンプ構造10が形成されていない部分には、ソルダーレジスト層5が形成されている。また、バンプ2がソルダーレジスト層5から露出する面には、ニッケル金メッキによる表面処理層6が設けられる。
スズ系金属層1の組成は、本発明においては、スズ、スズ−銅、スズ−鉛、スズ−亜鉛、スズ−ビスマス、スズ−インジウム、スズ−銀−銅、スズ−亜鉛−ビスマス、および、スズ−銀−インジウム−ビスマスが好適である。これらの金属は、融点が低く、また、銅からなるバンプ2に対して良好な接合性を示す。さらに、パッド3が例えば銅の層によって作例されている場合には、スズ系金属層1がそのパッド3に対しても良好な接合性を示す。本実施の形態のスズ系金属層1にはスズが用いられる例を示す。このスズ系金属層1の組成は、必ずしも一様な組成のものである必要はない。すなわち、スズ系金属層1それ自体は単一の層(膜)とすることもでき、また、多層膜とすることができる。さらに、スズ系金属層1は、材質がバンプ2やパッド3の材質と固溶していてパッド3側との界面(第1の面1a)およびバンプ2側の界面(第2の面1b)の一方または両方において組成比が緩慢に変化する場合や、作製時にはスズ系金属層1それ自体が単一の組成の層であったものの、これらの界面やその間においてスズ系金属層1、パッド3およびバンプ2の成分が偏析や凝集を起こして組成分布に偏りを生じているような層も含んでいてもよい。
バンプ2は、バンプが形成される面から突出して凸部を形成する立体構造物を一般に指しており、より広い面積の円となる底面をスズ系金属層1に接するように向けて、より狭い面積の円となる上面(頂部)を基板4ら突出させるように配置される。また、バンプ2の形状は任意である。バンプ2形状の例を挙げれば、図に示したような円錐台(頂部を底面に並行面で切り取られた円錐の一部)のほかに、円筒型、円錐型を含み、近似するとこれらのいずれかとみなせるような立体形状(例えば、コニーデ形状や台地形状)などとすることができる。さらには、バンプ2の形状は、円錐台などの円断面を有する形状(回転体形状)以外にも、多角形断面を有する立体形状など任意の形状とすることができる。これらの形状は典型的にはバンプ2の形状を決めるためのレジストパターン、エッチング条件、バンプ2を形成するための元の層の層厚などの条件を調整することによって調整可能である。また、バンプ2の形状の寸法は特に限定されないが、10〜500ミクロン程度の高さだけ基板の面から突出するようにされ、さらに、バンプが円断面の場合には、直径が0.1〜10mm程度の範囲になるようにされることが多い。バンプ2の材質は、銅または銅合金とされる。銅合金は銅を少なくとも含む合金を指す。
本実施形態においてバンプ構造10が電気的接続を目的として設けられる場合、パッド3は電気的接続をとるために用いられる。この端子は、電子部品を取り付けるためのパッドを一般には指しているが、そのような取り付けのための特定の領域を有していない導体部分(配線、アースライン、シールドラインなどの中間部分)も含んでいる。これらの端子はICからの、および/またはICへの信号や電力を伝えるための端子とすることもできる。また、本実施形態においては、図1に示したようにバンプ構造1は基板4の一方の面のみに示しているが、本発明はこのような片面にバンプ構造10が形成されるもの以外にも、両面にバンプ構造10が形成されるもの、あるいは、基板上の位置によってバンプ構造10の配置されている面が異なるものなど、各種の構成が可能である。
[作製方法]
次に、図1に示したバンプ構造10を作製するプロセスについて説明する。図2および図3は、このバンプ構造10を作製するプロセスの各段階の構造を示す断面図である。まず、基板4の一方の面に銅箔をラミネートしてパターニングすることによってパッド3および配線3aを形成する(図2A)。次に、基板4に無電解メッキによってスズによってスズ系金属層1を形成する(図2B)。本発明においては、無電解メッキのほかに、電解メッキ、置換メッキ、ハンダレベラー、クラッディングを用いることもできる。ここで、ハンダレベラーを用いる場合には、ハンダ浴に浸漬したり溶融ハンダをコーティングすることによって銅箔を溶融したハンダに接触させ、そのハンダを熱風によって平滑化する手法である。また、クラッディングは、プレスによって銅箔とスズ箔を圧延しながら接合したり、あるいは、銅箔やスズ箔の接合面を真空槽においてアルゴンイオンによってスパッタリング処理(いわゆる逆スパッタ処理)を行って清浄化し、その後たとえば常温において圧接することなどによって行われる接合処理である。また、スズ系金属層として合金を用いる場合にもこれらのメッキを用いることができる。スズ系金属層1の厚みは、好ましくは10マイクロメートル以下、さらに好ましくは1マイクロメートル以下、例えば0.3マイクロメートルになるように選ばれる。
そして、次に、スズ系金属層1に接するように銅箔2aを接合する(図2C)。銅箔2aは後にバンプ2となる。この銅箔2aの接合は、スズ系金属層1の融点以上になるように銅箔2aを配置した基板4をリフロー炉によって加熱し、ハンダ付けに近い要領によって行うことができる。他の処理としては、銅箔2aの基板4側の面とスズ系金属層1の表面とを十分に清浄な状態になるように、例えば真空槽において逆スパッタ処理を行い、真空槽において減圧下で加圧(プレス)する方法などがある。このようにして、図の下側の面1aを第1の面とし、図の上側の面を第2の面1bとするスズ形金属層1が、第1の面1aにおいてパッド3と接し、第2の面1bにおいて銅箔2aと接するようにされ、金属支持層となるパッド3と、スズ系金属層1と銅箔2aとからなる組立体が準備される。
その後、銅箔2aの表面にエッチングレジスト層を形成し、そのレジスト層を所定のパターンに露光して現像およびベーキング処理をおこなって、レジストパターン6を形成する(図2D)。レジストパターン6は、パッド3の上部に当たる位置に設けられる。このレジストパターンは、プリント配線基板の金属パターンのパターン形成に用いられる任意の種類のレジストを用いることができ、例えば、DFR(ドライフィルムレジスト)などのフィルム状になっていて貼付して利用できるものや、液体状でスピンコーターやバーコーターによって塗布されて膜を形成するものを用いることができる。これらは適宜加熱焼成され、所定のパターンの照度分布がフォトマスクなどによって生成された紫外光によって露光され、現像等の処理が行われてレジストパターン6として形成される。
レジストパターン6が形成されると、次に、銅箔2aのエッチング処理を行う。この銅箔2aは、アルカリ性を示すエッチング液(エッチャント)として、アンモニア銅錯塩20〜30重量%、塩化アンモニウム10〜20重量%、アンモニア1〜10重量%の混合水溶液によって行う。このエッチングは、他のウエットエッチングと同様に等方性エッチングであるため、銅箔2aの厚み方向のみならず、面内方向(例えば図の左右方向)についてもエッチングが進行し、エッチングパターン6に応じて銅箔2aが円錐台の形状になるバンプ2が形成される(図3E)。このとき、スズ系金属層1はエッチャントに曝露されるが、この実施形態において用いるアルカリ性エッチャントによってこのスズ系金属層1はエッチングされない。よって、その下にあるパッド3や配線3aがエッチングされることもない。ここに示したエッチャント以外にも、単位時間当たりのエッチング進行量(エッチングレート)がバンプ2となる銅または銅合金に対して高く、スズ系金属に対して低いかあるいはエッチングできない任意のエッチャントを用いることができる。
エッチング用レジストパターン6は、一般的なアルカリ性剥離液(典型的には、水酸化ナトリウム3%水溶液)によって剥離され、さらにバンプ2をマスクとしてスズ系金属層1が除去される(図3F)。これにより、スズ系金属層1の周縁1cがバンプ2の形状を反映するように規定される。配線3aに接して配置されていたスズ系金属層1は除去されている。スズ系金属層1のエッチングは、酸性のエッチャントである過硫酸ナトリウムの10%水溶液を用いる。このスズ系金属層1のエッチングに用いるエッチャントは、バンプ2となる材料に対して低いエッチングレートを示すかエッチングできず、かつスズ系金属層1に対しては、バンプ2(銅箔2a)に対するよりも高いエッチングレートを示すものとすることができる。なお、上記のアルカリ性剥離液の代わりに、中性の有機アミン系水溶液によって同様のレジストパターン6の剥離を行うこともできる。
この際、本願発明者がこの処理を試行したところ、この段階でのスズ系金属層1が、酸性エッチャントのみによって良好に除去できない状況にしばしば遭遇している。この原因については、本願発明者の検討によれば、この段階でのスズ系金属層1には、銅の組成比が比較的高い領域が第1の面1aまたは第2の面1bの間に、層状あるいは局所的に形成されている点にあることを見出している。図8に、スズ系金属層1のエッチング処理を行う各段階でのスズ系金属層1の表面写真を示す。ここでは銅箔2aをエッチングしてバンプを形成せず、スズ系金属層1が経た処理と同じ処理を行って銅箔をスズ系金属層によって下地の銅層に配線に接合し、その銅箔をエッチングしたものをサンプルとしている。
まず、銅箔を除去した段階(図3Eの段階)においては、銅箔が除去されてスズ系金属が表面に露出している(図8A)。この段階では、表面はスズ系金属の色(銀灰色)となっている。そして、この段階でスズ系金属を酸系のエッチャントによってエッチングすれば、次に銅の色の層が現れる(図8B)。この層は、スズ系金属の酸系エッチャントによってエッチングされないため、下地の銅の層までの間にスズ系金属が残っているにもかかわらず、この段階でエッチングが停止してしまう。この銅の層は、色からも容易に確認できるように、スズ系金属層中に拡散してきて偏析している銅の層のひとつである。このため、アルカリ系エッチャントによってこの銅の層のエッチングをおこなうと、再びスズ系金属の層が表れる(図8B)。以下同様に、スズ系金属層1に相当する層には、スズ系金属層と銅の層が交互に表れてそのたびにエッチングが停止するために、二種類のエッチャント槽を準備しておいて交互にエッチングをおこなってスズ系金属層を除去することが出来る。
本願発明者の検討した例では、スズ系金属層1によって銅箔2aを配線3に接合するためのリフロー条件などに依存するものの、スズ系金属層1がスズである場合であっても存在し、この銅の組成比の高い領域が5層から7層程度の層状となる。そして、スズ系金属層1が良好に除去できない場合には、スズ系金属層1を除去するステップにおいて、銅のソフトエッチャントを用いることによりこの銅成分を除去することができ、良好なスズ形金属層1の除去が可能であることを見出している。このソフトエッチャントは、上記の銅の組成比の高い領域の数に合わせて用いられ、例えば、スズ系金属層1のための酸性エッチャントによってエッチングする間に、層の数だけの回数エッチングを中断してソフトエッチャントに浸漬するようにしてエッチングを行うことができる。なお、銅のソフトエッチャントの例としては、過酸化水素または過硫酸塩と、無機酸と、カルボキシル基を2個以上有する有機酸の混合液などを用いることができる。
このようにしてエッチングレジスト6とバンプ2下以外のスズ系金属層1を除去した後、ソルダーレジスト層5を形成する(図3G)。ソルダーレジスト層5は、任意の方法(例えばスクリーン印刷法、リソグラフィー法、ドライフィルム法)によって行うことができる。最後に、無電解ニッケルメッキおよび無電解金メッキによって、バンプ2の露出部にニッケル/金の層7を形成する。
[第2実施形態]
次に、上記第1の実施形態によって作製したバンプ構造10を用いて接続を行う本発明の第2の実施形態について説明する。この実施形態においては、ハンダボールを用いてバンプを他の電子回路基板または電子部品に接合するものを説明する。
図4は、ハンダボールをバンプ構造に設ける構成を示している。ハンダボール21は、バンプ2によって保持されており、表面張力によって球形を保っている。このハンダボール21は、バンプ2の上にクリームハンダを例えばスクリーン印刷法によって配置し、その後、クリームハンダに含まれるハンダ用合金を溶融させてバンプ2がソルダーレジスト層5から露出する面の一部を覆うように形成される。
ここで、ハンダボール21は、そのハンダボールが形成される際、および、そのハンダボール21を用いて他の回路基板や電子回路部品などにソルダリングによって接続される際(接続用理フロー処理の際)において加熱される。それらの際の温度においても、スズ系金属層1は融解しないようにスズ形金属層1の材質が選択される。例えば、ハンダボール21がスズ系の共晶ハンダである場合に、スズ形金属層1はスズとされる。この場合には、ハンダボール21の形成時あるいはハンダボール21によるソルダリングの接続を行う温度においてスズ系金属層1の融解を防ぐことが出来る。
[第3実施形態]
図5に、本発明の第3の実施形態を示す。この実施形態は、第1実施形態に示した構成からニッケル・金の層7を除いたものを用いて多層プリント回路基板を作製するものであり、図5は、この場合の作製処理を示す各段階での断面図である。また、基板44が要素基板として用いられる。この基板44にはあらかじめ金属の下地層41と導電層43からなる金属部が作製されている。
この実施形態では、配線層3aが支持部材となっている。そして、その配線層3aとスズ系金属層1と銅箔2aが積層された組立体が準備されてエッチングレジスト6が銅箔2a側の面に形成される(図5A)。ここで、この組立体は、図2Bに示した第1実施形態のように、金属の配線層3aにスズ系金属層1を無電解メッキや電解メッキ、置換メッキなどにより形成してそこに銅箔2aを接合させることによって作製されていてもよいし、逆に、銅箔2aにスズ系金属層1を無電解メッキや電解メッキ、置換メッキなどにより形成してそこに配線層3aを接合させることによって作製してもよい。いずれの場合にも、組立体はプレスされて接合されたり、あるいは、プレスされずに、あるいはプレスとともに加熱してスズ系金属層1を融解させて接合することができる。
次に、第1実施形態と同様にバンプ2が形成され、スズ系金属層1もエッチングされて支持部材としての配線層3aに保持されたバンプ構造10が形成される(図5B)。そして、そのバンプ構造10が形成されない部分に絶縁層となる熱硬化性の樹脂9が配置される(図5C)。あらかじめ金属部が作製された基板44に、バンプの位置が金属部の位置に合う様に位置合わせされ、基板44に向かってバンプ構造10を向けて、全体が加圧され、加熱されて一体化がなされる(図5D)。その配線層3aの上には、配線層3aからパッド3を所望のパターンに形成するためのエッチングレジスト11が形成される。そして、そのエッチングレジスト11を用いてエッチングが行われて、配線層3aからパッド3がパターニングされる。パッド3のある面には、ソルダーレジスト12が保護層として形成される(図5E)。こうして、パッド3と金属部端子が他の回路基板に電気的に接続にされたバンプ構造が得られる。
[第4実施形態]
図6に、本発明の第4の実施形態を示す。この実施形態におけるバンプ構造10は、充填樹脂部14に保持されるものである。図6は、このような実施形態のバンプ構造を利用する場合のバンプ構造の作製の態様およびその利用の態様を示す各段階の構造を断面図によって示している。この実施形態においても、第3実施形態と同様に、まず、配線層3aとスズ系金属層1と銅箔2aが積層された組立体を準備しその配線層3aの上にエッチングレジスト6を配置する(図6A)。そして、エッチングレジスト6のパターンに従って銅箔2aをエッチングしてバンプ2とし、そのバンプ2をマスクとして用いてスズ系金属層1をエッチングし、バンプ構造10を得る(図6B)。このバンプ構造においては、スズ系金属層1の周縁がバンプ2の形状に応じて定まっている。ここで、図示しないが、ニッケルおよび金をそれぞれメッキして保護層を形成しておく。また、集積回路チップ(半導体ダイ)31はバンプ2の各頂部に対応する位置に接続パッド32を有していて、予めその接続パッド32にはハンダ22が形成されている。このハンダは、ハンダメッキまたはハンダ印刷によって形成される。そして、集積回路チップ31をバンプ2がバンプ2の頂部に合うように位置合わせして搭載し、加熱下で集積回路チップ31をバンプ2に加圧することにより、ハンダ22を介してパッド32とバンプ2とを接合する(図6C)。
さらに、配線3の集積回路チップ31側の空間に充填樹脂部14によって満たして、その充填樹脂部14の配線層3aとは反対側の面に配線用銅箔8aを適当な接着層を介して貼付する。その後、配線用銅箔8a、充填樹脂部14、および配線層3aをバイアホール16によって貫通させ、その内面にニッケルメッキによって層間接続配線18を形成する。さらに、配線層3aおよび配線用銅箔8aの表面に、所定のパターンのエッチングレジスト11を得る(図6D)。
エッチングレジスト11のパターンに従って、配線層3aおよび配線用銅箔8aをエッチングすることにより、バンプ構造10によって集積回路チップ31のパッド32に接続がとられているパッド3と、パッド3のある面とは反対側の面に設けられた配線8とが、必要に応じてバイアホール18によって接続されて作製される(図6E)。図示しないが、必要に応じて、ハンダの付着位置を制御するためなどの目的でソルダーレジスト層を適宜配置し、また、無電解ニッケルメッキおよび無電解金メッキを行って配線8やパッド3の表面を処理することができる。
また、図6Dに示した段階においてエッチングレジスト11のパターンを工夫し、いくつかのバンプ構造10に対して対応するパッド3が配置されないように構成することもできる(図示しない)。これは、スズ系金属層1が配線層3aのエッチングに対してエッチングストップ層として作用するためである。スズ系金属層1が露出するこのような構成においては、バンプ構造につながる電極の最表面がスズ系金属層となるため、特段の表面処理を行わなくても良好なハンダ接続性が得られる。また、露出したスズ系金属層1に対して本発明に記載した方法によってさらにバンプを形成してバンプを積層することも可能となる。
なお、本実施形態においては、充填樹脂部14によって集積回路チップが封止された構成のものを示したが、集積回路チップを他の電子回路基板に搭載する際にその搭載のためにインターポーザを用いる例は、例えば図1に示した実施形態1のように作製したバンプ構造を集積回路チップに設けたパッド(図6C〜Eのパッド32と同等のもの)に対して接続するようにすることによっても実現することができる。
[第5実施形態]
図7に、本発明の第5の実施形態を示す。この実施形態におけるバンプ構造10は、基板4に保持されるものである。本実施形態は、第1実施形態に示した構造(図1)と異なり、少なくともスズ系金属層(低融点金属層)1の周縁部1cの上を保護層7aにより被覆している。ここで、保護層7aの材質は、融点の高い金属が選択される。この金属の例は、例えば、銅、ニッケル、金、ニッケル/金の積層体を用いることができる。そして、この保護層7aの膜厚は、例えば0.5μm以上、30μm以下とすることができる。このような保護層7aの作製方法は特に限定されないが、例えば、電解メッキや無電解メッキによって作製することができる。このような構成は、例えば図3Fの構成が得られた段階において保護層7aを形成したり、図3Gの構成においてソルダーレジスト層5によってスズ系金属層1の周縁1cが覆われていない段階において保護層7aを形成したり、図3Aの構成におけるパッド3が図3Eにおけるエッチングレジスト6よりも広く作製されていてスズ系金属層1の周縁1cが露出されている段階で保護層7aを形成することにより実現される。このように保護層7aを設けることにより、例えばバンプ構造10がその後にハンダによって他の回路や基板などに接続される(ソルダリングされる)際に、スズ系金属層1が融解してしまうような温度条件を用いることが可能になる。本実施形態では、このような条件であっても、保護層7aがあるためにスズ系金属層1が融解してバンプ2が脱落したり大きく位置がずれることはなく、安定したソルダリング処理を行うことができる。また、保護層7aによって、バンプ2の表面の銅を酸化から守ることができる効果があり、さらに、バンプ構造10の高さを増大させることも可能になる。
[第6実施形態]
以上の各実施形態とは異なり、本発明は、スズ系金属層の代りの低融点金属層として、ガリウム系金属を用いることもできる。ガリウム系金属の例としては、ガリウム以外に、亜鉛、スズ、インジウム、ビスマス、銅、ニッケル、コバルト、金からなる金属群から選択される少なくとも一種類の金属を含む合金を用いることができる。このような合金は、特開昭57−107501に開示される導電ペーストを図2Cの構造と同様の構造を作製することができる。この際、導電ペーストの組成によっては導電ペーストを配置し、銅箔2aとパッド3とを互いに圧着して加熱する事によって接合を行うことができる。
以上、本発明の実施の形態につき述べたが、本発明は既述の実施の形態に限定されるものではなく、本発明の技術的思想に基づいて各種の変形、変更および組合わせが可能である。
図1は、本発明のある実施形態におけるバンプ構造の構成を示す断面図である。 図2は、本発明のある実施形態におけるバンプ構造の製造時の各段階での構造を示す断面図である。 図3は、本発明のある実施形態におけるバンプ構造の製造時の各段階での構造を示す断面図である。 図4は、本発明のハンダボールを用いる実施形態におけるバンプ構造の構成を示す断面図である。 図5は、本発明の他の実施形態におけるバンプ構造の製造時の各段階での構造を示す断面図である。 図6は、本発明のさらに他の実施形態におけるバンプ構造時の各段階での構造を示す断面図である。 図7は、本発明のさらに他の実施形態におけるバンプ構造の構成を示す断面図である。 図8は、本発明のある実施形態の実験例においてスズ系金属層をエッチングする際に表れる各層の表面を撮影した写真である。
符号の説明
10 バンプ構造
1 低融点金属層(スズ系金属層、ガリウム系金属層)
2 バンプ
3 パッド
4 基板
5 ソルダーレジスト
6 エッチングレジスト
7 ニッケル/金の層
8 配線

Claims (20)

  1. 銅または銅合金からなるバンプと、
    第1の面と該バンプに接合している第2の面とによって厚みが規定され、前記第2の面に接する前記バンプの形状に応じて周縁が規定される低融点金属層と
    を備えてなり、支持部材により保持されて他の回路基板または電子回路部品に接続されるバンプ構造。
  2. 前記低融点金属層の金属が、スズ、スズ−銅、スズ−鉛、スズ−亜鉛、スズ−ビスマス、スズ−インジウム、スズ−銀−銅、スズ−亜鉛−ビスマス、および、スズ−銀−インジウム−ビスマスからなるスズ系金属の群から選択される、請求項1に記載のバンプ構造。
  3. 前記低融点金属層の金属がガリウム系金属であり、該ガリウム系金属が、亜鉛、スズ、インジウム、ビスマス、銅、ニッケル、コバルト、金からなる金属群から選択される少なくとも一種類の金属をガリウムとともに含む合金からなる、請求項1に記載のバンプ構造。
  4. 前記バンプは、接続用リフロー処理を行うソルダリングによって他の回路基板または電子回路部品に接続されるリフロー接続用バンプであり、
    前記低融点金属層が該接続用リフロー処理において融解しない融点をもつ金属からなる請求項1に記載のバンプ構造。
  5. 前記バンプは、接続用リフロー処理を行うソルダリングによって他の回路基板または電子回路部品に接続されるリフロー接続用バンプであり、
    前記低融点金属層が該接続用リフロー処理において融解しうる融点をもつ金属からなり、
    前記低融点金属層の該融点よりも高い融点をもち、前記低融点金属層の前記周縁を少なくとも被覆する高融点金属による保護層をさらに備える請求項1に記載のバンプ構造。
  6. 前記接続用ハンダとして、前記バンプの少なくとも一部を覆うように設けられるハンダボールをさらに備える請求項1に記載のバンプ構造。
  7. 前記バンプが、低融点金属層の前記第1の面が前記支持部材における金属端子に接するように前記低融点金属層により該金属端子に接合されて前記支持部材から突出しており、それにより該金属端子が他の回路基板または電子回路部品に電気的に接続可能にされている請求項1に記載のバンプ構造。
  8. 前記支持部材が配線層であり、前記他の回路基板と該配線層により絶縁層が挟持されており、前記バンプが、該絶縁層の貫通穴を通って前記配線層と前記他の回路基板に設けられた金属部とに接続されていて、それにより、前記配線層と前記金属部が前記他の回路基板に電気的に接続可能にされている請求項1に記載のバンプ構造。
  9. 前記バンプが前記支持部材の絶縁部に少なくとも一部が埋め込まれて支持されていて、前記低融点金属層の前記第1の面が前記絶縁部から露出しており、前記バンプが前記第2の面に接する面以外の一部において電子回路部品の金属端子に接続または接合されていて、これにより前記電子回路部品の金属端子が他の回路基板または電子回路部品に接続可能にされている請求項1に記載のバンプ構造。
  10. 前記低融点金属層において、互いに組成の異なる複数の層または領域が前記第1の面から第2の面までの間に存在し、当該複数の層または領域のいくつかは隣接する層または領域よりも銅の組成比率が高くなっている請求項1に記載のバンプ構造。
  11. 金属支持層と該金属支持層に接して配置された低融点金属層と該低融点金属層に接して配置された銅または銅合金の箔とを含む組立体を準備するステップであって、前記低融点金属層は、第1の面において前記金属支持層に接し第2の面において前記銅または銅合金の箔に接するように配置されるものである、組立体を準備するステップと、
    エッチング用レジスト層を該銅または銅合金の箔の表面に接するよう配置し、該エッチング用レジスト層に所定のレジストパターンを形成するステップと、
    該レジストパターンを用いて銅または銅合金の箔をエッチングし、エッチング用レジストのない領域の前記銅または銅合金の箔を除去して前記低融点金属層を露出させ、前記レジストパターンに応じて銅または銅合金からなるバンプを形成するステップと、
    前記エッチング用レジスト層を除去するステップと、
    バンプの形成されない領域に露出している前記低融点金属層を除去するステップと
    を含んでなり、それにより前記第2の面に接するバンプの形状に応じて周縁が規定される前記低融点金属層と前記バンプとからなるバンプ構造を得るバンプ構造形成方法。
  12. 前記組立体を準備するステップは、
    前記第1の面が前記金属支持層に接するように前記低融点金属層を前記金属支持層に配置するステップと、
    前記銅または銅合金の箔を、前記低融点金属層の前記第2の面に接するように配置し、該低融点金属層によって該銅または銅合金の箔を前記金属支持層の少なくとも一部に接合するステップと
    を含む、請求項11に記載のバンプ構造形成方法。
  13. 前記銅または銅合金の箔は、前記低融点金属層の前記第2の面が前記銅または銅合金の箔に接するよう前記低融点金属層があらかじめ配置されているものであり、
    前記組立体を準備するステップは、前記低融点金属層の前記第1の面が前記金属支持層の表面の少なくとも一部に接するよう該銅または銅合金の箔を配置し、該低融点金属層によって前記銅または銅合金の箔を前記金属支持層の前記一部に接合するステップを含む、請求項11に記載のバンプ構造形成方法。
  14. 前記組立体を準備するステップは、前記組立体を厚み方向にプレスして該低融点金属層によって前記銅または銅合金の箔を前記金属支持層の前記一部に接合するステップを含む、請求項11に記載のバンプ構造形成方法。
  15. 前記低融点金属層の金属が前記金属支持層の耐熱温度より融点が低いものであり、
    前記組立体を準備するステップは、前記低融点金属層のソルダリングによって前記銅または銅合金の箔を前記金属支持層の前記一部に接合するステップを含む、請求項11に記載のバンプ構造形成方法。
  16. 前記低融点金属層の配置が、無電解めっき、電解めっき、置換めっき、ハンダレベラー、および、クラッディングからなる群から選択される手法により行われる請求項11に記載のバンプ構造形成方法。
  17. 銅または銅合金の箔をエッチングしてバンプを形成する前記ステップが、前記銅または銅合金の箔に対して高いエッチングレートを示すとともに、前記低融点金属層の金属に対して低いエッチングレートを示すかまたはエッチングすることができない第1のエッチャントを用いてエッチングを行うステップであり、
    低融点金属層を除去する前記ステップが、前記低融点金属層の金属に対して高いエッチングレートを示すとともに、前記銅または銅合金の箔に対して低いエッチングレートを示すかまたはエッチングすることができない第2のエッチャントを用いてエッチングを行うステップである、請求項11に記載のバンプ構造形成方法。
  18. 前記第1のエッチャントがアルカリ性エッチング液であり、
    前記第2のエッチャントが酸性エッチング液である、請求項17に記載のバンプ構造形成方法。
  19. 前記低融点金属層を除去する前記ステップが、前記第1のエッチャントを用いてエッチングを行うステップか、または、前記銅または銅合金の箔に対して高いエッチングレートを示す第3のエッチャントを用いてエッチングするステップをさらに含み、これにより該低融点金属層に偏析した銅の比率の高い組成物を除去する請求項17に記載のバンプ構造形成方法。
  20. 前記バンプ構造のうち少なくとも前記バンプを支持部材により保持するステップと、
    該前記金属支持層を除去するステップと
    をさらに含み、低融点金属層がスズ系金属からなる請求項11に記載のバンプ構造形成方法。
JP2007332727A 2007-12-25 2007-12-25 バンプ構造およびその製造方法 Pending JP2009158593A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007332727A JP2009158593A (ja) 2007-12-25 2007-12-25 バンプ構造およびその製造方法
US12/317,707 US8299368B2 (en) 2007-12-25 2008-12-23 Interconnection element for electric circuits
US13/661,888 US20130119012A1 (en) 2007-12-25 2012-10-26 Interconnection element for electric circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007332727A JP2009158593A (ja) 2007-12-25 2007-12-25 バンプ構造およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013090173A Division JP2013141042A (ja) 2013-04-23 2013-04-23 バンプ構造およびその製造方法
JP2014028566A Division JP2014090216A (ja) 2014-02-18 2014-02-18 バンプ構造およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009158593A true JP2009158593A (ja) 2009-07-16
JP2009158593A5 JP2009158593A5 (ja) 2011-02-17

Family

ID=40898068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332727A Pending JP2009158593A (ja) 2007-12-25 2007-12-25 バンプ構造およびその製造方法

Country Status (2)

Country Link
US (2) US8299368B2 (ja)
JP (1) JP2009158593A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013541858A (ja) * 2010-11-02 2013-11-14 テッセラ,インコーポレイテッド ノーフローアンダーフィル

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8558379B2 (en) * 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
TWI338562B (en) * 2007-12-27 2011-03-01 Unimicron Technology Corp Circuit board and process thereof
US20090273907A1 (en) * 2008-04-30 2009-11-05 Unimicron Technology Corp. Circuit board and process thereof
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8492197B2 (en) * 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
TW201316852A (zh) * 2011-09-07 2013-04-16 Samsung Electro Mech 印製電路板及其製造方法
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9824923B2 (en) 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9295163B2 (en) 2013-05-30 2016-03-22 Dyi-chung Hu Method of making a circuit board structure with embedded fine-pitch wires
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9859159B2 (en) * 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
KR20240014607A (ko) * 2015-06-04 2024-02-01 카티바, 인크. 금속 표면 상에서 에치 레지스트 패턴의 제조 방법
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10806035B2 (en) 2015-08-13 2020-10-13 Kateeva, Inc. Methods for producing an etch resist pattern on a metallic surface
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10643965B2 (en) * 2016-05-25 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of forming a joint assembly
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10398034B2 (en) 2016-12-12 2019-08-27 Kateeva, Inc. Methods of etching conductive features, and related devices and systems
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP2020188208A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
KR20220070684A (ko) * 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판
CN117238781B (zh) * 2023-11-16 2024-02-23 江苏芯德半导体科技有限公司 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100869A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 半導体装置およびその製造方法
JP2001118872A (ja) * 1999-10-18 2001-04-27 Daiwa Kogyo:Kk バンプの形成方法
JP2002016096A (ja) * 2000-06-27 2002-01-18 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2003092472A (ja) * 2001-09-19 2003-03-28 Hitachi Metals Ltd 多層配線板形成用積層箔及びそれを用いた多層配線板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5587342A (en) 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
US6965166B2 (en) 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
JP3446825B2 (ja) 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6869750B2 (en) 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6216941B1 (en) 2000-01-06 2001-04-17 Trw Inc. Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials
DE60141391D1 (de) 2000-03-10 2010-04-08 Chippac Inc Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren
JP2001308095A (ja) 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6648213B1 (en) 2001-03-05 2003-11-18 Saturn Electronics & Engineering, Inc. Manufacturing method for attaching components to a substrate
US6803303B1 (en) * 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
TW200423344A (en) 2002-12-31 2004-11-01 Texas Instruments Inc Composite metal column for mounting semiconductor device
JP4389471B2 (ja) 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
JP4104490B2 (ja) 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US6888255B2 (en) 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
US6956165B1 (en) 2004-06-28 2005-10-18 Altera Corporation Underfill for maximum flip chip package reliability
JP4908750B2 (ja) 2004-11-25 2012-04-04 ローム株式会社 半導体装置
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI273667B (en) 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
US7964800B2 (en) 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
US7569935B1 (en) 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100869A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 半導体装置およびその製造方法
JP2001118872A (ja) * 1999-10-18 2001-04-27 Daiwa Kogyo:Kk バンプの形成方法
JP2002016096A (ja) * 2000-06-27 2002-01-18 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2003092472A (ja) * 2001-09-19 2003-03-28 Hitachi Metals Ltd 多層配線板形成用積層箔及びそれを用いた多層配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013541858A (ja) * 2010-11-02 2013-11-14 テッセラ,インコーポレイテッド ノーフローアンダーフィル

Also Published As

Publication number Publication date
US8299368B2 (en) 2012-10-30
US20090188706A1 (en) 2009-07-30
US20130119012A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
JP2009158593A (ja) バンプ構造およびその製造方法
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
TWI545998B (zh) Built-in parts wiring board
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
TWI487045B (zh) 焊球之無助焊劑微穿孔之方法及產生之裝置
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP2014090183A (ja) 接合層を用いて基板に接続された金属ポストを有する超小型電子基板
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2005520333A (ja) 多層用基板の積層技術
TW201503771A (zh) 配線基板
TWI463931B (zh) 電路板及其製作方法
JP5272922B2 (ja) 半導体装置及びその製造方法
TWI458416B (zh) 配線基板製造方法
TWI395522B (zh) 內埋式元件基板結構及其製作方法
JP4835629B2 (ja) 半導体装置の製造方法
JP2017028156A (ja) 実装構造体及びその製造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
US20090109641A1 (en) Wafer of circuit board and joining structure of wafer or circuit board
JP6136411B2 (ja) 電子部品の接合方法および電子機器
JP2014090216A (ja) バンプ構造およびその製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2013141042A (ja) バンプ構造およびその製造方法
JP2004221567A (ja) 半田接合部および多層配線板
TWI420989B (zh) 印刷電路板及其製造方法
CN102123578B (zh) 表面安装集成电路组件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130329

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140408

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150902