JP2009158593A - バンプ構造およびその製造方法 - Google Patents
バンプ構造およびその製造方法 Download PDFInfo
- Publication number
- JP2009158593A JP2009158593A JP2007332727A JP2007332727A JP2009158593A JP 2009158593 A JP2009158593 A JP 2009158593A JP 2007332727 A JP2007332727 A JP 2007332727A JP 2007332727 A JP2007332727 A JP 2007332727A JP 2009158593 A JP2009158593 A JP 2009158593A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- metal layer
- melting point
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
- H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
- H01R43/0256—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for soldering or welding connectors to a printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13609—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
Abstract
【解決手段】 スズ系金属層1をバンプ2の下に配置するバンプ構造を用いる。また、そのバンプ構造を作成する製造方法において、スズ系金属層1をバンプを形成する際のエッチングストップ層としても用いる。スズ系金属層の材質は、スズ、スズ−銅、スズ−鉛、スズ−亜鉛、スズ−ビスマス、スズ−インジウム、スズ−銀−銅、スズ−亜鉛−ビスマス、および、スズ−銀−インジウム−ビスマスからなる群から選ばれることができる。スズ系金属層に代えてガリウム系金属層を用いることもできる。
【選択図】 図1
Description
以下図面を参照して本発明の第1の実施形態について説明する。第1の実施形態は、本発明のバンプ構造のうち、支持部材が基板であってその基板に設けられたパッドにそのバンプ構造が作成される場合を示す。以下の第1〜第5の実施形態においては、低融点金属層の金属としてはスズ系金属を用いる場合を用いて示す。
図1は、第1の実施態様のバンプ構造10を基板4に作製したものの構成を示す断面図である。バンプ構造10は、スズ系金属層1と銅からなるバンプ2を備えている。スズ系金属層1は、第1の面1aとバンプ2に接合される第2の面1bとによって厚みが規定されている。このまた、スズ系金属層1の第1の面1aはパッド3に接しており、パッド3は、図の紙面の手前および奥の向きと図の左右方向の向きとに広がりを持つある厚みの基板4に形成されている。その基板4には、パッド3と同じ金属によって配線3aも形成されている。
次に、図1に示したバンプ構造10を作製するプロセスについて説明する。図2および図3は、このバンプ構造10を作製するプロセスの各段階の構造を示す断面図である。まず、基板4の一方の面に銅箔をラミネートしてパターニングすることによってパッド3および配線3aを形成する(図2A)。次に、基板4に無電解メッキによってスズによってスズ系金属層1を形成する(図2B)。本発明においては、無電解メッキのほかに、電解メッキ、置換メッキ、ハンダレベラー、クラッディングを用いることもできる。ここで、ハンダレベラーを用いる場合には、ハンダ浴に浸漬したり溶融ハンダをコーティングすることによって銅箔を溶融したハンダに接触させ、そのハンダを熱風によって平滑化する手法である。また、クラッディングは、プレスによって銅箔とスズ箔を圧延しながら接合したり、あるいは、銅箔やスズ箔の接合面を真空槽においてアルゴンイオンによってスパッタリング処理(いわゆる逆スパッタ処理)を行って清浄化し、その後たとえば常温において圧接することなどによって行われる接合処理である。また、スズ系金属層として合金を用いる場合にもこれらのメッキを用いることができる。スズ系金属層1の厚みは、好ましくは10マイクロメートル以下、さらに好ましくは1マイクロメートル以下、例えば0.3マイクロメートルになるように選ばれる。
次に、上記第1の実施形態によって作製したバンプ構造10を用いて接続を行う本発明の第2の実施形態について説明する。この実施形態においては、ハンダボールを用いてバンプを他の電子回路基板または電子部品に接合するものを説明する。
図5に、本発明の第3の実施形態を示す。この実施形態は、第1実施形態に示した構成からニッケル・金の層7を除いたものを用いて多層プリント回路基板を作製するものであり、図5は、この場合の作製処理を示す各段階での断面図である。また、基板44が要素基板として用いられる。この基板44にはあらかじめ金属の下地層41と導電層43からなる金属部が作製されている。
図6に、本発明の第4の実施形態を示す。この実施形態におけるバンプ構造10は、充填樹脂部14に保持されるものである。図6は、このような実施形態のバンプ構造を利用する場合のバンプ構造の作製の態様およびその利用の態様を示す各段階の構造を断面図によって示している。この実施形態においても、第3実施形態と同様に、まず、配線層3aとスズ系金属層1と銅箔2aが積層された組立体を準備しその配線層3aの上にエッチングレジスト6を配置する(図6A)。そして、エッチングレジスト6のパターンに従って銅箔2aをエッチングしてバンプ2とし、そのバンプ2をマスクとして用いてスズ系金属層1をエッチングし、バンプ構造10を得る(図6B)。このバンプ構造においては、スズ系金属層1の周縁がバンプ2の形状に応じて定まっている。ここで、図示しないが、ニッケルおよび金をそれぞれメッキして保護層を形成しておく。また、集積回路チップ(半導体ダイ)31はバンプ2の各頂部に対応する位置に接続パッド32を有していて、予めその接続パッド32にはハンダ22が形成されている。このハンダは、ハンダメッキまたはハンダ印刷によって形成される。そして、集積回路チップ31をバンプ2がバンプ2の頂部に合うように位置合わせして搭載し、加熱下で集積回路チップ31をバンプ2に加圧することにより、ハンダ22を介してパッド32とバンプ2とを接合する(図6C)。
図7に、本発明の第5の実施形態を示す。この実施形態におけるバンプ構造10は、基板4に保持されるものである。本実施形態は、第1実施形態に示した構造(図1)と異なり、少なくともスズ系金属層(低融点金属層)1の周縁部1cの上を保護層7aにより被覆している。ここで、保護層7aの材質は、融点の高い金属が選択される。この金属の例は、例えば、銅、ニッケル、金、ニッケル/金の積層体を用いることができる。そして、この保護層7aの膜厚は、例えば0.5μm以上、30μm以下とすることができる。このような保護層7aの作製方法は特に限定されないが、例えば、電解メッキや無電解メッキによって作製することができる。このような構成は、例えば図3Fの構成が得られた段階において保護層7aを形成したり、図3Gの構成においてソルダーレジスト層5によってスズ系金属層1の周縁1cが覆われていない段階において保護層7aを形成したり、図3Aの構成におけるパッド3が図3Eにおけるエッチングレジスト6よりも広く作製されていてスズ系金属層1の周縁1cが露出されている段階で保護層7aを形成することにより実現される。このように保護層7aを設けることにより、例えばバンプ構造10がその後にハンダによって他の回路や基板などに接続される(ソルダリングされる)際に、スズ系金属層1が融解してしまうような温度条件を用いることが可能になる。本実施形態では、このような条件であっても、保護層7aがあるためにスズ系金属層1が融解してバンプ2が脱落したり大きく位置がずれることはなく、安定したソルダリング処理を行うことができる。また、保護層7aによって、バンプ2の表面の銅を酸化から守ることができる効果があり、さらに、バンプ構造10の高さを増大させることも可能になる。
以上の各実施形態とは異なり、本発明は、スズ系金属層の代りの低融点金属層として、ガリウム系金属を用いることもできる。ガリウム系金属の例としては、ガリウム以外に、亜鉛、スズ、インジウム、ビスマス、銅、ニッケル、コバルト、金からなる金属群から選択される少なくとも一種類の金属を含む合金を用いることができる。このような合金は、特開昭57−107501に開示される導電ペーストを図2Cの構造と同様の構造を作製することができる。この際、導電ペーストの組成によっては導電ペーストを配置し、銅箔2aとパッド3とを互いに圧着して加熱する事によって接合を行うことができる。
1 低融点金属層(スズ系金属層、ガリウム系金属層)
2 バンプ
3 パッド
4 基板
5 ソルダーレジスト
6 エッチングレジスト
7 ニッケル/金の層
8 配線
Claims (20)
- 銅または銅合金からなるバンプと、
第1の面と該バンプに接合している第2の面とによって厚みが規定され、前記第2の面に接する前記バンプの形状に応じて周縁が規定される低融点金属層と
を備えてなり、支持部材により保持されて他の回路基板または電子回路部品に接続されるバンプ構造。 - 前記低融点金属層の金属が、スズ、スズ−銅、スズ−鉛、スズ−亜鉛、スズ−ビスマス、スズ−インジウム、スズ−銀−銅、スズ−亜鉛−ビスマス、および、スズ−銀−インジウム−ビスマスからなるスズ系金属の群から選択される、請求項1に記載のバンプ構造。
- 前記低融点金属層の金属がガリウム系金属であり、該ガリウム系金属が、亜鉛、スズ、インジウム、ビスマス、銅、ニッケル、コバルト、金からなる金属群から選択される少なくとも一種類の金属をガリウムとともに含む合金からなる、請求項1に記載のバンプ構造。
- 前記バンプは、接続用リフロー処理を行うソルダリングによって他の回路基板または電子回路部品に接続されるリフロー接続用バンプであり、
前記低融点金属層が該接続用リフロー処理において融解しない融点をもつ金属からなる請求項1に記載のバンプ構造。 - 前記バンプは、接続用リフロー処理を行うソルダリングによって他の回路基板または電子回路部品に接続されるリフロー接続用バンプであり、
前記低融点金属層が該接続用リフロー処理において融解しうる融点をもつ金属からなり、
前記低融点金属層の該融点よりも高い融点をもち、前記低融点金属層の前記周縁を少なくとも被覆する高融点金属による保護層をさらに備える請求項1に記載のバンプ構造。 - 前記接続用ハンダとして、前記バンプの少なくとも一部を覆うように設けられるハンダボールをさらに備える請求項1に記載のバンプ構造。
- 前記バンプが、低融点金属層の前記第1の面が前記支持部材における金属端子に接するように前記低融点金属層により該金属端子に接合されて前記支持部材から突出しており、それにより該金属端子が他の回路基板または電子回路部品に電気的に接続可能にされている請求項1に記載のバンプ構造。
- 前記支持部材が配線層であり、前記他の回路基板と該配線層により絶縁層が挟持されており、前記バンプが、該絶縁層の貫通穴を通って前記配線層と前記他の回路基板に設けられた金属部とに接続されていて、それにより、前記配線層と前記金属部が前記他の回路基板に電気的に接続可能にされている請求項1に記載のバンプ構造。
- 前記バンプが前記支持部材の絶縁部に少なくとも一部が埋め込まれて支持されていて、前記低融点金属層の前記第1の面が前記絶縁部から露出しており、前記バンプが前記第2の面に接する面以外の一部において電子回路部品の金属端子に接続または接合されていて、これにより前記電子回路部品の金属端子が他の回路基板または電子回路部品に接続可能にされている請求項1に記載のバンプ構造。
- 前記低融点金属層において、互いに組成の異なる複数の層または領域が前記第1の面から第2の面までの間に存在し、当該複数の層または領域のいくつかは隣接する層または領域よりも銅の組成比率が高くなっている請求項1に記載のバンプ構造。
- 金属支持層と該金属支持層に接して配置された低融点金属層と該低融点金属層に接して配置された銅または銅合金の箔とを含む組立体を準備するステップであって、前記低融点金属層は、第1の面において前記金属支持層に接し第2の面において前記銅または銅合金の箔に接するように配置されるものである、組立体を準備するステップと、
エッチング用レジスト層を該銅または銅合金の箔の表面に接するよう配置し、該エッチング用レジスト層に所定のレジストパターンを形成するステップと、
該レジストパターンを用いて銅または銅合金の箔をエッチングし、エッチング用レジストのない領域の前記銅または銅合金の箔を除去して前記低融点金属層を露出させ、前記レジストパターンに応じて銅または銅合金からなるバンプを形成するステップと、
前記エッチング用レジスト層を除去するステップと、
バンプの形成されない領域に露出している前記低融点金属層を除去するステップと
を含んでなり、それにより前記第2の面に接するバンプの形状に応じて周縁が規定される前記低融点金属層と前記バンプとからなるバンプ構造を得るバンプ構造形成方法。 - 前記組立体を準備するステップは、
前記第1の面が前記金属支持層に接するように前記低融点金属層を前記金属支持層に配置するステップと、
前記銅または銅合金の箔を、前記低融点金属層の前記第2の面に接するように配置し、該低融点金属層によって該銅または銅合金の箔を前記金属支持層の少なくとも一部に接合するステップと
を含む、請求項11に記載のバンプ構造形成方法。 - 前記銅または銅合金の箔は、前記低融点金属層の前記第2の面が前記銅または銅合金の箔に接するよう前記低融点金属層があらかじめ配置されているものであり、
前記組立体を準備するステップは、前記低融点金属層の前記第1の面が前記金属支持層の表面の少なくとも一部に接するよう該銅または銅合金の箔を配置し、該低融点金属層によって前記銅または銅合金の箔を前記金属支持層の前記一部に接合するステップを含む、請求項11に記載のバンプ構造形成方法。 - 前記組立体を準備するステップは、前記組立体を厚み方向にプレスして該低融点金属層によって前記銅または銅合金の箔を前記金属支持層の前記一部に接合するステップを含む、請求項11に記載のバンプ構造形成方法。
- 前記低融点金属層の金属が前記金属支持層の耐熱温度より融点が低いものであり、
前記組立体を準備するステップは、前記低融点金属層のソルダリングによって前記銅または銅合金の箔を前記金属支持層の前記一部に接合するステップを含む、請求項11に記載のバンプ構造形成方法。 - 前記低融点金属層の配置が、無電解めっき、電解めっき、置換めっき、ハンダレベラー、および、クラッディングからなる群から選択される手法により行われる請求項11に記載のバンプ構造形成方法。
- 銅または銅合金の箔をエッチングしてバンプを形成する前記ステップが、前記銅または銅合金の箔に対して高いエッチングレートを示すとともに、前記低融点金属層の金属に対して低いエッチングレートを示すかまたはエッチングすることができない第1のエッチャントを用いてエッチングを行うステップであり、
低融点金属層を除去する前記ステップが、前記低融点金属層の金属に対して高いエッチングレートを示すとともに、前記銅または銅合金の箔に対して低いエッチングレートを示すかまたはエッチングすることができない第2のエッチャントを用いてエッチングを行うステップである、請求項11に記載のバンプ構造形成方法。 - 前記第1のエッチャントがアルカリ性エッチング液であり、
前記第2のエッチャントが酸性エッチング液である、請求項17に記載のバンプ構造形成方法。 - 前記低融点金属層を除去する前記ステップが、前記第1のエッチャントを用いてエッチングを行うステップか、または、前記銅または銅合金の箔に対して高いエッチングレートを示す第3のエッチャントを用いてエッチングするステップをさらに含み、これにより該低融点金属層に偏析した銅の比率の高い組成物を除去する請求項17に記載のバンプ構造形成方法。
- 前記バンプ構造のうち少なくとも前記バンプを支持部材により保持するステップと、
該前記金属支持層を除去するステップと
をさらに含み、低融点金属層がスズ系金属からなる請求項11に記載のバンプ構造形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332727A JP2009158593A (ja) | 2007-12-25 | 2007-12-25 | バンプ構造およびその製造方法 |
US12/317,707 US8299368B2 (en) | 2007-12-25 | 2008-12-23 | Interconnection element for electric circuits |
US13/661,888 US20130119012A1 (en) | 2007-12-25 | 2012-10-26 | Interconnection element for electric circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332727A JP2009158593A (ja) | 2007-12-25 | 2007-12-25 | バンプ構造およびその製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013090173A Division JP2013141042A (ja) | 2013-04-23 | 2013-04-23 | バンプ構造およびその製造方法 |
JP2014028566A Division JP2014090216A (ja) | 2014-02-18 | 2014-02-18 | バンプ構造およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158593A true JP2009158593A (ja) | 2009-07-16 |
JP2009158593A5 JP2009158593A5 (ja) | 2011-02-17 |
Family
ID=40898068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007332727A Pending JP2009158593A (ja) | 2007-12-25 | 2007-12-25 | バンプ構造およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8299368B2 (ja) |
JP (1) | JP2009158593A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541858A (ja) * | 2010-11-02 | 2013-11-14 | テッセラ,インコーポレイテッド | ノーフローアンダーフィル |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
KR101313391B1 (ko) | 2004-11-03 | 2013-10-01 | 테세라, 인코포레이티드 | 적층형 패키징 |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
US8558379B2 (en) * | 2007-09-28 | 2013-10-15 | Tessera, Inc. | Flip chip interconnection with double post |
US7749887B2 (en) | 2007-12-18 | 2010-07-06 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
TWI338562B (en) * | 2007-12-27 | 2011-03-01 | Unimicron Technology Corp | Circuit board and process thereof |
US20090273907A1 (en) * | 2008-04-30 | 2009-11-05 | Unimicron Technology Corp. | Circuit board and process thereof |
JPWO2011089936A1 (ja) * | 2010-01-22 | 2013-05-23 | 日本電気株式会社 | 機能素子内蔵基板及び配線基板 |
US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8492197B2 (en) * | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
TW201316852A (zh) * | 2011-09-07 | 2013-04-16 | Samsung Electro Mech | 印製電路板及其製造方法 |
US9105483B2 (en) | 2011-10-17 | 2015-08-11 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US9824923B2 (en) | 2011-10-17 | 2017-11-21 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming conductive pillar having an expanded base |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US9295163B2 (en) | 2013-05-30 | 2016-03-22 | Dyi-chung Hu | Method of making a circuit board structure with embedded fine-pitch wires |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
JP2016076534A (ja) * | 2014-10-03 | 2016-05-12 | イビデン株式会社 | 金属ポスト付きプリント配線板およびその製造方法 |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9859159B2 (en) * | 2015-03-10 | 2018-01-02 | Unimicron Technology Corp. | Interconnection structure and manufacturing method thereof |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
KR20240014607A (ko) * | 2015-06-04 | 2024-02-01 | 카티바, 인크. | 금속 표면 상에서 에치 레지스트 패턴의 제조 방법 |
KR101672640B1 (ko) * | 2015-06-23 | 2016-11-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10806035B2 (en) | 2015-08-13 | 2020-10-13 | Kateeva, Inc. | Methods for producing an etch resist pattern on a metallic surface |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10643965B2 (en) * | 2016-05-25 | 2020-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of forming a joint assembly |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10398034B2 (en) | 2016-12-12 | 2019-08-27 | Kateeva, Inc. | Methods of etching conductive features, and related devices and systems |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
JP2020188208A (ja) * | 2019-05-16 | 2020-11-19 | イビデン株式会社 | プリント配線板とプリント配線板の製造方法 |
JP2021132068A (ja) * | 2020-02-18 | 2021-09-09 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法 |
KR20220070684A (ko) * | 2020-11-23 | 2022-05-31 | 삼성전기주식회사 | 인쇄회로기판 |
CN117238781B (zh) * | 2023-11-16 | 2024-02-23 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100869A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001118872A (ja) * | 1999-10-18 | 2001-04-27 | Daiwa Kogyo:Kk | バンプの形成方法 |
JP2002016096A (ja) * | 2000-06-27 | 2002-01-18 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
JP2003092472A (ja) * | 2001-09-19 | 2003-03-28 | Hitachi Metals Ltd | 多層配線板形成用積層箔及びそれを用いた多層配線板の製造方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2716336B2 (ja) | 1993-03-10 | 1998-02-18 | 日本電気株式会社 | 集積回路装置 |
US5587342A (en) | 1995-04-03 | 1996-12-24 | Motorola, Inc. | Method of forming an electrical interconnect |
JPH0997791A (ja) | 1995-09-27 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | バンプ構造、バンプの形成方法、実装接続体 |
US6335571B1 (en) | 1997-07-21 | 2002-01-01 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
US6235996B1 (en) | 1998-01-28 | 2001-05-22 | International Business Machines Corporation | Interconnection structure and process module assembly and rework |
US6965166B2 (en) | 1999-02-24 | 2005-11-15 | Rohm Co., Ltd. | Semiconductor device of chip-on-chip structure |
JP3446825B2 (ja) | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
US6869750B2 (en) | 1999-10-28 | 2005-03-22 | Fujitsu Limited | Structure and method for forming a multilayered structure |
US6216941B1 (en) | 2000-01-06 | 2001-04-17 | Trw Inc. | Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials |
DE60141391D1 (de) | 2000-03-10 | 2010-04-08 | Chippac Inc | Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren |
JP2001308095A (ja) | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
JP2002289768A (ja) | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
US6648213B1 (en) | 2001-03-05 | 2003-11-18 | Saturn Electronics & Engineering, Inc. | Manufacturing method for attaching components to a substrate |
US6803303B1 (en) * | 2002-07-11 | 2004-10-12 | Micron Technology, Inc. | Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts |
TW200423344A (en) | 2002-12-31 | 2004-11-01 | Texas Instruments Inc | Composite metal column for mounting semiconductor device |
JP4389471B2 (ja) | 2003-05-19 | 2009-12-24 | パナソニック株式会社 | 電子回路の接続構造とその接続方法 |
JP4104490B2 (ja) | 2003-05-21 | 2008-06-18 | オリンパス株式会社 | 半導体装置の製造方法 |
US6888255B2 (en) | 2003-05-30 | 2005-05-03 | Texas Instruments Incorporated | Built-up bump pad structure and method for same |
US6956165B1 (en) | 2004-06-28 | 2005-10-18 | Altera Corporation | Underfill for maximum flip chip package reliability |
JP4908750B2 (ja) | 2004-11-25 | 2012-04-04 | ローム株式会社 | 半導体装置 |
US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
TWI273667B (en) | 2005-08-30 | 2007-02-11 | Via Tech Inc | Chip package and bump connecting structure thereof |
US7964800B2 (en) | 2006-05-25 | 2011-06-21 | Fujikura Ltd. | Printed wiring board, method for forming the printed wiring board, and board interconnection structure |
US8558379B2 (en) | 2007-09-28 | 2013-10-15 | Tessera, Inc. | Flip chip interconnection with double post |
US7569935B1 (en) | 2008-11-12 | 2009-08-04 | Powertech Technology Inc. | Pillar-to-pillar flip-chip assembly |
-
2007
- 2007-12-25 JP JP2007332727A patent/JP2009158593A/ja active Pending
-
2008
- 2008-12-23 US US12/317,707 patent/US8299368B2/en active Active
-
2012
- 2012-10-26 US US13/661,888 patent/US20130119012A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100869A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001118872A (ja) * | 1999-10-18 | 2001-04-27 | Daiwa Kogyo:Kk | バンプの形成方法 |
JP2002016096A (ja) * | 2000-06-27 | 2002-01-18 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
JP2003092472A (ja) * | 2001-09-19 | 2003-03-28 | Hitachi Metals Ltd | 多層配線板形成用積層箔及びそれを用いた多層配線板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541858A (ja) * | 2010-11-02 | 2013-11-14 | テッセラ,インコーポレイテッド | ノーフローアンダーフィル |
Also Published As
Publication number | Publication date |
---|---|
US8299368B2 (en) | 2012-10-30 |
US20090188706A1 (en) | 2009-07-30 |
US20130119012A1 (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JP6001524B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
TWI545998B (zh) | Built-in parts wiring board | |
JP6081044B2 (ja) | パッケージ基板ユニットの製造方法 | |
TWI487045B (zh) | 焊球之無助焊劑微穿孔之方法及產生之裝置 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP2014090183A (ja) | 接合層を用いて基板に接続された金属ポストを有する超小型電子基板 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2005520333A (ja) | 多層用基板の積層技術 | |
TW201503771A (zh) | 配線基板 | |
TWI463931B (zh) | 電路板及其製作方法 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
TWI458416B (zh) | 配線基板製造方法 | |
TWI395522B (zh) | 內埋式元件基板結構及其製作方法 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP2017028156A (ja) | 実装構造体及びその製造方法 | |
JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
US20090109641A1 (en) | Wafer of circuit board and joining structure of wafer or circuit board | |
JP6136411B2 (ja) | 電子部品の接合方法および電子機器 | |
JP2014090216A (ja) | バンプ構造およびその製造方法 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
JP2013141042A (ja) | バンプ構造およびその製造方法 | |
JP2004221567A (ja) | 半田接合部および多層配線板 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
CN102123578B (zh) | 表面安装集成电路组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130329 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140218 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140408 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150902 |