JP4908750B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4908750B2
JP4908750B2 JP2004341029A JP2004341029A JP4908750B2 JP 4908750 B2 JP4908750 B2 JP 4908750B2 JP 2004341029 A JP2004341029 A JP 2004341029A JP 2004341029 A JP2004341029 A JP 2004341029A JP 4908750 B2 JP4908750 B2 JP 4908750B2
Authority
JP
Japan
Prior art keywords
electrode
connection
protruding
semiconductor chip
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004341029A
Other languages
English (en)
Other versions
JP2006156492A (ja
Inventor
一真 谷田
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004341029A priority Critical patent/JP4908750B2/ja
Priority to US11/597,422 priority patent/US7598613B2/en
Priority to CNA2005800267666A priority patent/CN101002313A/zh
Priority to KR1020077001900A priority patent/KR101151542B1/ko
Priority to PCT/JP2005/015979 priority patent/WO2006057097A1/ja
Priority to TW094131392A priority patent/TW200618142A/zh
Publication of JP2006156492A publication Critical patent/JP2006156492A/ja
Application granted granted Critical
Publication of JP4908750B2 publication Critical patent/JP4908750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

この発明は、フリップチップ接続された半導体チップを有する半導体装置に関する。
半導体装置の小型化および高密度実装のために、半導体チップの機能素子が形成された機能面を固体装置に対向させて、半導体チップを固体装置に接続するフリップチップ接続構造が注目されている。
図７は、フリップチップ接続構造を有する従来の半導体装置の構造を示す図解的な断面図である。この半導体装置５１は、接続面５２ａを有する配線基板５２と、機能素子が形成された機能面５３ａを有し、この機能面５３ａを接続面５２ａに対向させて接続された半導体チップ５３とを含んでいる。
配線基板５２の接続面５２ａには、銅（Ｃｕ）からなる接続パッド５８が形成されている。
半導体チップ５３の機能面５３ａには、機能素子に接続された電極パッド５４が形成されている。機能面５３ａは、表面保護膜５５で覆われており、この表面保護膜５５には、電極パッド５４を露出させる開口５５ａが形成されている。そして、開口５５ａ上には、電極パッド５４の開口５５ａからの露出面を覆うように、拡散防止膜５６が形成されている。この拡散防止膜５６の厚さは、図７に示すように、表面保護膜５５の厚さより薄く、拡散防止膜５６は、電極パッド５４や表面保護膜５５の表面から実質的に突出していない。
配線基板５２の接続パッド５８と半導体チップ５３の拡散防止膜５６との間には、錫（Ｓｎ）−鉛（Ｐｂ）半田材料からなるボール状の接続部材５７が介在されている。この接続部材５７の介在によって、半導体チップ５３が配線基板５２と所定間隔を保った状態で支持されるとともに、配線基板５２と半導体チップ５３との電気的接続が達成される。
そのため、接続部材５７は、通常、配線基板５２と半導体チップ５３との対向方向において、接続パッド５８および拡散防止膜５６よりもはるかに大きな厚みを有する。
J. D. Wu et al., "Electromigration Reliability of SnAgXCuX Flip Chip Interconnects", 54th Electron. Components and Technol. Conf., 2004, p.961
ところで、２０℃において、錫の電気抵抗率は１２．８×１０-8Ω・ｃｍであり、鉛の電気抵抗率は２０．６×１０-8Ω・ｃｍである。したがって、錫−鉛半田からなる接続部材５７の電気抵抗率は、接続パッド５８を構成する銅の電気抵抗率である１．６７３×１０-8Ω・ｃｍの十倍程度となる。
このため、図７に示す半導体装置５１のように、接続パッド５８と電極パッド５４との間に、これらよりもはるかに大きな厚みを有する接続部材５７が介在されている構成では、配線基板５２と半導体チップ５３との間の電気抵抗が大きなものとなる。このような大きな電気抵抗を有する半導体装置５１は、動作速度が遅いため、高速デバイスへの適用が不向きである。とくに、配線基板５２や半導体チップ５３に微細パターンの配線（接続パッド５８や電極パッド５４を含む。）が形成されている場合、接続部材５７の電気抵抗は無視できないものとなる。
そこで、この発明の目的は、固体装置と半導体チップとの間の電気抵抗を低減できる半導体装置を提供することである。
上記の目的を達成するための請求項１記載の発明は、金属からなる接続電極（１０，４３）が突出して形成された接続面（２ａ，３３ａ）を有する固体装置（２，３３）と、金属からなる突起電極（１３，４６）が突出して形成された機能面（３ａ，３４ａ）を有し、この機能面を上記固体装置の上記接続面に対向させて、上記機能面と上記接続面との間に所定間隔（Ｄ３，Ｄ６，Ｄ９）を保持して接合された半導体チップ（３，３４）と、上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材（２２）であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層（２２ａ）と、上記反応層の側方を覆い上記低融点金属からなる未反応層（２２ｂ）とを有する接続部材とを備え、上記接続電極の高さ（Ｄ１，Ｄ４，Ｄ７）と上記突起電極の高さ（Ｄ２，Ｄ５，Ｄ８）との和が上記所定間隔の２分の１以上であることを特徴とする半導体装置（２１）である。
請求項２記載の発明は、接続面と、この接続面から突出した接続電極とを有する固体装置と、機能面と、この機能面から突出した突起電極とを有し、上記機能面を上記固体装置の上記接続面に対向させて、上記機能面と上記接続面との間に所定間隔を保持して接合された半導体チップと、上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層と、上記反応層の側方を覆い上記低融点金属からなる未反応層とを有する接続部材とを備え、上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であることを特徴とする半導体装置である。
請求項３記載の発明は、接続面と、この接続面から突出した接続電極を有する固体装置と、機能面と、この機能面から突出した突起電極を有し、上記機能面と上記接続面との間に所定間隔を保持して、上記突起電極を上記接続電極に向かい合わせて接合した半導体チップと、上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層と、上記反応層の側方を覆い上記低融点金属からなる未反応層とを有する接続部材とを備え、上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であることを特徴とする半導体装置である。
請求項４記載の発明は、接続面と、この接続面から突出した接続電極を有する固体装置と、機能面と、この機能面から突出した突起電極を有し、上記機能面と上記接続面との間に所定間隔を保持して、上記突起電極を上記接続電極に接合した半導体チップと、上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層と、上記反応層の側方を覆い上記低融点金属からなる未反応層とを有する接続部材とを備え、上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であることを特徴とする半導体装置である。
ＢＧＡ型半導体装置は、金属からなる接続電極が突出して形成された接続面を有する固体装置としての基板と、金属からなる突起電極が突出して形成された機能面を有し、この機能面を上記基板の上記接続面に対向させて、上記機能面と上記接続面との間に所定間隔を保持して接合された半導体チップと、上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記基板の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材とを備えていてもよく、この場合、上記機能面と上記接続面との対向方向において、上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であり、かつ、上記接続電極が上記突起電極よりも高くてもよく、この場合、上記接続電極は、上記半導体チップに対向する上面（１０ａ，４３ａ）と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面（１０ｂ，４３ｂ）とを有していてもよく、この場合、上記突起電極は、上記固体装置に対向する上面（１３ａ，４６ａ）と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面（１３ｂ，４６ｂ）とを有していてもよく、この場合、上記接続電極の上面および側面ならびに上記突起電極の上面および側面のほぼ全域が、上記接続部材に覆われていてもよい。
半導体装置は、金属からなる接続電極が突出して形成された接続面を有する固体装置としての基板と、金属からなる突起電極が突出して形成された機能面を有し、上記機能面と上記接続面との間に所定間隔を保持して、上記基板に接合された半導体チップと、上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記基板の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材とを備えていてもよく、この場合、上記接続電極の突出する高さと上記突起電極の突出する高さとの和が上記所定間隔の２分の１以上であり、かつ、上記接続電極が上記突起電極よりも高くてもよく、この場合、上記接続電極は、上記半導体チップに対向する上面と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面とを有していてもよく、この場合、上記突起電極は、上記固体装置に対向する上面と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面とを有していてもよく、この場合、上記接続電極の上面および側面ならびに上記突起電極の上面および側面のほぼ全域が、上記接続部材に覆われていてもよい。
上記ＢＧＡ型半導体装置または上記半導体装置において、上記接続部材は、上記低融点金属とは異なる金属と上記低融点金属との合金からなる反応層を有してもよい。
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
接続電極や突起電極は、たとえば、請求項１１および１２に記載のように、金（Ａｕ）、銅（Ｃｕ）、もしくはニッケル（Ｎｉ）、またはこれらの合金からなるものとすることができる。一方、接続部材を構成する金属材料、すなわち、接続電極および突起電極より固相線温度が低い低融点金属としては、たとえば、請求項１３記載のように、錫、鉛、もしくはインジウム、またはこれらの合金が挙げられるが、これらの金属材料の電気抵抗率は、いずれも、金、銅およびニッケルの電気抵抗率より高い。すなわち、請求項１４記載のように、上記低融点金属の電気抵抗率は、上記接続電極および上記突起電極を構成する金属の電気抵抗率より高いものとすることができる。
しかし、この発明によれば、機能面と接続面との対向方向において、接続電極の高さと突起電極の高さとの和が、機能面と接続面との所定間隔の２分の１以上とされることによって、電気抵抗率が高い材料からなる接続部材の長さ（厚さ）を短くすることができる。そのため、固体装置と半導体チップとの間の電気抵抗を低減することができる。その結果、この半導体装置を高速デバイスに好適なものとすることができる。
上記接続部材は、上記低融点金属と上記接続電極または上記突起電極を構成する金属との合金（反応物）を含んでいてもよい。
接続部材を構成する金属材料の固相線温度は、たとえば、６０℃ないし３７０℃であることが好ましい。
固体装置の接続面と半導体チップの機能面との間は、請求項１６記載のように、樹脂材料で封止されていることが好ましい。この樹脂材料により、機能面や、接続部材と接続電極および突起電極との接続部を保護することができるとともに、接続面や機能面に沿う面内方向の剪断応力を低減できる。
この半導体装置は、固体装置の接続電極と半導体チップの突起電極との間に、低融点金属を介在させた状態で、固体装置および半導体チップを、低融点金属の固相線温度以上（好ましくは、液相線温度以上）の温度に、所定時間加熱することにより得られる。低融点金属がその固相線温度（液相線温度）以上の温度に加熱されることにより、低融点金属の融液が生じ、この融液が固化することにより接続部材が得られる。
ここで、接続電極の高さは、たとえば、５μｍ〜１００μｍと、従来の半導体装置（図７参照）の接続パッドの高さ（たとえば、０．５μｍ〜５μｍ）より大きくされていてもよく、突起電極の高さは、たとえば、５μｍ〜１００μｍと、従来の半導体装置の拡散防止膜の高さ（たとえば、０．５μｍ〜５μｍ）より大きくされていてもよい。また、表面積が、たとえば、０．０００１ｍｍ2〜０．２５ｍｍ2である接続電極や突起電極に対して、低融点金属の体積が、たとえば、接続電極と突起電極とが対抗する領域において、１×１０-7ｍｍ3〜０．０８ｍｍ3（従来の半導体装置の接続部材の体積の１０００分の１ないし４分の１程度）にされていてもよい。これにより、機能面と接続面との対向方向において、接続電極の高さと突起電極の高さとの和が、機能面と接続面との所定間隔の２分の１以上になるようにすることができる。
請求項５記載の発明は、上記接続電極は、上記半導体チップに対向する上面（１０ａ，４３ａ）と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面（１０ｂ，４３ｂ）とを有し、上記突起電極は、上記固体装置に対向する上面（１３ａ，４６ａ）と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面（１３ｂ，４６ｂ）とを有し、上記接続電極の上面および側面ならびに上記突起電極の上面および側面のほぼ全域が、上記接続部材に覆われていることを特徴とする請求項１ないし４のいずれかに記載の半導体装置である。
この発明によれば、この半導体装置の信頼性を向上することができるとともに、接続電極と突起電極との間の接続強度を向上させることができる。
また、接続電極や突起電極が上面および側面を有する場合、この半導体装置の製造工程において、接続電極や突起電極の上面および側面が低融点金属の融液に覆われた状態とすることにより、当該融液の表面張力を効果的に利用して、固体装置に対して半導体チップを対向方向と直交する方向にセルフアライメントすることができる。
請求項７記載の発明は、上記反応層は、上記接続電極と上記突起電極との間を埋めるように配置されていることを特徴とする請求項１ないし６のいずれかに記載の半導体装置である。
請求項１５記載の発明は、上記低融点金属が、上記接続電極および上記突起電極を構成する金属より柔らかいことを特徴とする請求項１ないし１４のいずれかに記載の半導体装置である。
錫、鉛、インジウムまたはこれらの合金は、金、銅またはニッケルより柔らかい。したがって、接続電極と突起電極との間に、接続部材のうち低融点金属のみからなる部分が存在していると、その部分は、接続電極や突起電極より柔らかいため、その部分に応力が集中して接続部材が破断しやすい。
一方、この発明によれば、接続電極と突起電極との間は、接続電極または突起電極を構成する金属と低融点金属との合金からなる反応層で埋められている。このような合金は低融点金属より硬く、接続電極および突起電極と、これらの間に存在する接続部材（反応層）との硬さの差は小さい。したがって、接続電極と突起電極との間に応力が集中することを回避して、接続部材が破断し難くすることができる。
上記接続電極が上面および側面を有する場合や、上記突起電極が上面および側面を有する場合は、上記接続電極および上記突起電極の上面に加え、請求項６記載のように、上記接続電極および上記突起電極の側面も、上記反応層で覆われていてもよい。
上記の製造方法において、固体装置および半導体チップを加熱する温度および時間を制御することにより、低融点金属の融液が固化した後、接続電極と突起電極との間が反応層で埋められた状態とすることができる。
上記接続電極と上記突起電極とは、請求項８記載のように、同じ材料からなることが好ましい。この場合、接続部材に関して、接続電極側と突起電極側との材料構成が対称となり、接続信頼性を高くすることができる。
固体装置は配線基板であってもよく、この場合、接続電極は、配線基板上の配線に接続された接続パッドであってもよい。
また、請求項１ないし４のいずれかに記載の半導体装置において、上記固体装置は、請求項９記載のように、上記半導体チップとは別の半導体チップ（３３）であってもよい。すなわち、この半導体装置は、チップオンチップ構造を有していてもよい。この場合、接続面は、機能素子が形成された機能面であってもよく、接続電極は突起電極であってもよい。
請求項１０記載の発明は、上記接続電極および上記突起電極は、上記接続電極と上記突起電極との接続部分の位置が、上記半導体チップ側または上記固体装置側に片寄るように、それぞれの高さが異ならせて形成されていることを特徴とする請求項９記載の半導体装置である。
この半導体装置において、半導体チップの機能面と固体装置の接続面（他の半導体チップの機能面）との間には、アンダーフィル層が設けられていてもよい。このような半導体装置に温度サイクルが与えられると、接続電極、突起電極および接続部材（以下、これらを総称して、「導電部材」という。）の熱膨張係数とアンダーフィル層の熱膨張係数との差により、導電部材に応力が加わる。この応力は、機能面および接続面に垂直な方向に関して、対向する機能面と接続面との中間部で最大となる。
一方、突起電極と接続電極（他の半導体チップの突起電極）との接続部分（接続部材）は、導電部材に加わる応力が最大となる位置（対向する機能面と接続面との中間部）から、固体装置側または半導体チップ側に片寄った（オフセットされた）位置にある。したがって、このようなアンダーフィル層が設けられていても、温度サイクルによる突起電極と接続電極との接続部の破壊は起こり難い。
以下では、この発明の実施の形態を、図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置１は、接続面２ａを有する配線基板２と、機能素子が形成された機能面３ａを有し、この機能面３ａを接続面２ａに対向させて接続（フリップチップ接続）された半導体チップ３とを含んでいる。配線基板２と半導体チップ３とは、導電部材５によって、所定間隔を保つように互いに機械的に接続されている。また、配線基板２と半導体チップ３とは、導電部材５を介して電気的に接続されている。
配線基板２と半導体チップ３との隙間には、樹脂材料からなるアンダーフィル層７が設けられている。アンダーフィル層７により、機能面３ａや導電部材５が保護されているとともに、接続面２ａや機能面３ａに沿う面内方向の剪断応力を低減できる。
配線基板２において接続面２ａと反対側の外部接続面２ｂには、金属ボール４が設けられている。金属ボール４は、配線基板２の内部および／または表面で再配線されて、接続面２ａ側の導電部材５に電気的に接続されている。この半導体装置１は、金属ボール４を介して、実装基板に接続できる。
図２は、半導体装置１の導電部材５付近を拡大して示す図解的な断面図である。
配線基板２の接続面２ａには、接続パッド１０が形成されている。接続パッド１０は、たとえば、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）またはこれらの合金からなり、図示しない配線により、金属ボール４（図１参照）に接続されている。
半導体チップ３の機能面３ａには、機能素子に接続された電極パッド１１が形成されている。電極パッド１１は、たとえば、アルミニウム、銅、金、またはこれらの合金からなる。また、機能面３ａは、表面保護膜１２で覆われており、この表面保護膜１２には、電極パッド１１を露出させる開口１２ａが形成されている。表面保護膜１２は、たとえば、シリコン窒化膜、シリコン酸化膜、ポリイミドからなる。
開口１２ａからの電極パッド１１の露出面上には、表面保護膜１２の表面から突出する突起電極１３が形成されている。突起電極１３は、たとえば、金、銅、ニッケルまたはこれらの合金からなる。
接続パッド１０は、半導体チップ３（突起電極１３）に対向する上面１０ａ、および配線基板２と半導体チップ３との対向方向にほぼ沿った側面１０ｂを有している。同様に、突起電極１３は、配線基板２（接続パッド１０）に対向する上面１３ａ、および配線基板２と半導体チップ３との対向方向にほぼ沿った側面１３ｂを有している。突起電極１３は、接続パッド１０とほぼ同じ大きさおよび形状を有している。接続パッド１０と突起電極１３とは、接続面２ａを垂直に見下ろす平面視において、ほぼ重なるように配置されている。
接続パッド１０と突起電極１３とは、接続部材１５により接続されている。接続部材１５は、接続パッド１０、突起電極１３など、半導体装置１における他の部材より固相線温度が低い低融点金属としての錫（Ｓｎ）、鉛（Ｐｂ）、インジウム（Ｉｎ）またはこれらの合金を含んでいる。接続部材１５は、接続パッド１０や突起電極１３との界面付近に、低融点金属と接続パッド１０や突起電極１３を構成する金属との合金からなる反応層（図示せず）を含んでいる。接続部材１５は、反応層以外の部分は、実質的に低融点金属のみからなる。
接続パッド１０の上面１０ａおよび側面１０ｂ、ならびに突起電極１３の上面１３ａおよび側面１３ｂは、そのほぼ全域が接続部材１５に覆われている。これにより、半導体装置１の信頼性が向上されているとともに、接続パッド１０と突起電極１３との間の接続強度が向上されている。
接続面２ａからの接続パッド１０の高さＤ１と、機能面３ａからの突起電極１３の高さＤ２との和は、接続面２ａと機能面３ａとの間隔Ｄ３の２分の１以上である（下記数式（１）参照）。
Ｄ１＋Ｄ２≧（１／２）・Ｄ３ （１）
高さＤ１は、たとえば、１μｍ〜２５０μｍとすることができ、高さＤ２は、たとえば、１μｍ〜２５０μｍとすることができる。間隔Ｄ３は、たとえば、２μｍ〜５００μｍとすることができる。
低融点金属、すなわち、錫、鉛、インジウムまたはこれらの合金からなる接続部材１５は、金、銅またはニッケルからなる接続パッド１０や突起電極１３より電気抵抗率が高い。しかし、上記数式（１）の関係により、接続面２ａと機能面３ａとの対向方向において、電気抵抗率が高い接続部材１５の長さ（厚さ）は短い。したがって、この半導体装置１における配線基板２と半導体チップ３との間の電気抵抗は低い。このため、この半導体装置１は、高速デバイスへの適用に適している。
接続パッド１０と突起電極１３とは、同じ材料（たとえば、銅）からなることが好ましい。この場合、接続部材１５に関して、接続パッド１０側と突起電極１３側との材料構成が対称となり、接続信頼性を高くすることができる。
この半導体装置１は、配線基板２の接続パッド１０と半導体チップ３の突起電極１３との間に、低融点金属を介在させた状態で、配線基板２および半導体チップ３を、低融点金属の固相線温度以上（好ましくは、液相線温度以上）の温度に、所定時間加熱することにより得られる。低融点金属がその固相線温度（液相線温度）以上の温度に加熱されることにより、低融点金属の融液が生じ、この融液が固化することにより接続部材１５が得られる。
ここで、高さＤ１，Ｄ２や低融点金属の体積を適当に設定することにより、上記（１）式の関係を有する半導体装置１が得られる。
また、接続パッド１０や突起電極１３の上面１０ａ，１３ａおよび側面１０ｂ，１３ｂが低融点金属の融液に覆われた状態とすることにより、当該融液の表面張力を効果的に利用して、配線基板２に対する半導体チップ３のセルフアライメントを行うことができる。
図３は、本発明の第２の実施形態に係る半導体装置の構造を示す図解的な断面図である。図３において、図２に示す各部に対応する部分には、図２と同じ参照符号を付している。
この半導体装置２１は、図２に示す半導体装置１の接続部材１５の代わりに、接続部材２２を備えている。接続部材２２は、接続パッド１０と突起電極１３との間を埋め（満たし）、接続パッド１０の側面１０ｂと突起電極１３の側面１３ｂとを覆うように形成された反応層２２ａと、この反応層２２ａの側方を覆う未反応層２２ｂとを含む。
未反応層２２ｂは、実質的に、接続パッド１０、突起電極１３など、半導体装置２１における他の部材より固相線温度が低い低融点金属（錫、鉛、インジウムまたはこれらの合金）のみからなる。一方、反応層２２ａは、接続パッド１０または突起電極１３を構成する金属と低融点金属との合金からなる。
図２を参照して、錫、鉛、インジウムまたはこれらの合金である低融点金属は、金、銅およびニッケルより柔らかい。したがって、半導体装置１のように、接続パッド１０と突起電極１３との間に、接続部材１５のうち実質的に低融点金属のみからなる部分が存在していると、その部分は接続パッド１０や突起電極１３より柔らかいため、その部分に応力が集中して破断しやすい。
これに対して、図３に示す半導体装置２１では、接続パッド１０と突起電極１３との間は、反応層２２ａで埋められている。接続パッド１０または突起電極１３を構成する金属と低融点金属との合金（共晶であってもよく、固溶体であってもよく、金属間化合物であってもよく、これらのうちの２つ以上であってもよい。）からなる反応層２２ａは低融点金属より硬く、接続パッド１０および突起電極１３と、これらの間に存在する反応層２２ａとの硬さの差は小さい。したがって、接続パッド１０と突起電極１３との間に応力集中することが回避されるから、接続部材２２は破断し難い。
この半導体装置２１は、図１および図２に示す半導体装置１と同様の製造方法により製造できる。この製造方法において、配線基板２および半導体チップ３を加熱する温度および時間を制御することにより、低融点金属の融液が固化した後、接続パッド１０と突起電極１３との間が反応層２２ａで埋められた状態とすることができる。
図４は、本発明の第３の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置３１は、いわゆるマルチチップモジュールであり、配線基板３２、その上に積層された第１半導体チップ３３、および第１半導体チップ３３の上に積層された第２半導体チップ３４を備えている。第１および第２半導体チップ３３，３４は、それぞれ、機能素子がそれぞれ形成された機能面３３ａ，３４ａを有している。第１半導体チップ３３は、機能面３３ａが配線基板３２とは反対側に向けられた、いわゆるフェースアップの状態で、配線基板３２の上に接合されている。
第２半導体チップ３４は、機能面３４ａを第１半導体チップ３３の機能面３３ａに対向させたフェースダウン姿勢で、第１半導体チップ３３に接続されている。すなわち、この半導体装置３１は、チップオンチップ構造を有する。第１半導体チップ３３と第２半導体チップ３４とは、導電部材３８によって、所定間隔を保つように互いに機械的に接続されている。また、第１半導体チップ３３と第２半導体チップ３４とは、導電部材３８を介して電気的に接続されている。第１半導体チップ３３と第２半導体チップ３４との隙間には、アンダーフィル層３６が設けられている。
機能面３３ａ，３４ａに垂直な方向から見て、第１半導体チップ３３は、第２半導体チップ３４より大きく、第１半導体チップ３３において第２半導体チップ３４が接続された面（機能面３３ａ）の周縁部には、第２半導体チップ３４が対向していない領域が存在している。この領域には、機能面３３ａの機能素子に接続された電極パッド３３ｂが形成されている。
配線基板３２に垂直な方向から見て、配線基板３２は、第１半導体チップ３３より大きく、配線基板３２において第１半導体チップ３３が接合された面の周縁部には、第１半導体チップ３３が対向していない領域が存在している。この領域には、図示しない電極パッドが設けられており、この電極パッドと電極パッド３３ｂとは、ボンディングワイヤ３７を介して接続されている。
第１および第２半導体チップ３３，３４、ならびにボンディングワイヤ３７は、モールド樹脂３９で封止されている。
配線基板３２において第１半導体チップ３３が接合された面とは反対側の面には、外部接続部材としての半田ボール３５が設けられている。配線基板３２のボンディングワイヤ３７が接続された電極パッドは、配線基板３２の表面や内部で再配線されて、半田ボール３５に接続されている。
この半導体装置３１は、半田ボール３５を実装基板に形成された電極パッドに接続することにより、実装基板に実装することができる。
図５は、半導体装置３１の導電部材３８付近を拡大して示す図解的な断面図である。
第１半導体チップ３３の機能面３３ａには、機能素子に接続された電極パッド４１が形成されている。また、機能面３３ａは、表面保護膜４２で覆われており、この表面保護膜４２には、電極パッド４１を露出させる開口４２ａが形成されている。開口４２ａからの電極パッド４１の露出面上には、表面保護膜４２の表面から突出する突起電極４３が形成されている。
同様に、第２半導体チップ３４の機能面３４ａには、機能素子に接続された電極パッド４４が形成されている。また、機能面３４ａは、表面保護膜４５で覆われており、この表面保護膜４５には、電極パッド４４を露出させる開口４５ａが形成されている。開口４５ａからの電極パッド４４の露出面上には、表面保護膜４５の表面から突出する突起電極４６が形成されている。
電極パッド４１，４４は、図２に示す半導体装置１の電極パッド１１と同様の材料からなる。表面保護膜４２，４５は、図２に示す半導体装置１の表面保護膜１２と同様の材料からなる。突起電極４３，４６は、図２に示す半導体装置１の突起電極１３と同様の材料からなる。
突起電極４３は、第２半導体チップ３４（突起電極４６）に対向する上面４３ａ、および第１半導体チップ３３と第２半導体チップ３４との対向方向にほぼ沿った側面４３ｂを有している。同様に、突起電極４６は、第１半導体チップ３３（突起電極４３）に対向する上面４６ａ、および第１半導体チップ３３と第２半導体チップ３４との対向方向にほぼ沿った側面４６ｂを有している。突起電極４３と突起電極４６とは、ほぼ同じ大きさおよび形状を有している。突起電極４３と突起電極４６とは、機能面３３ａ，３４ａを垂直に見下ろす平面視において、ほぼ重なるように配置されている。
突起電極４３と突起電極４６とは、接続部材４７により接続されている。接続部材４７は、図２に示す半導体装置１の接続部材１５と同様の材料からなる。
突起電極４３の上面４３ａおよび側面４３ｂ、ならびに突起電極４６の上面４６ａおよび側面４６ｂは、そのほぼ全域が接続部材４７に覆われている。これにより、半導体装置３１の信頼性が向上されているとともに、突起電極４３と突起電極４６との接続強度が向上されている。
機能面３３ａからの突起電極４３の高さＤ４と、機能面３４ａからの突起電極４６の高さＤ５との和は、機能面３３ａと機能面３４ａとの間隔Ｄ６の２分の１以上である（下記数式（２）参照）。
Ｄ４＋Ｄ５≧（１／２）・Ｄ６ （２）
すなわち、機能面３３ａと機能面３４ａとの対向方向において、電気抵抗率が高い接続部材４７の長さ（厚さ）は短い。したがって、この半導体装置３１における第１半導体チップ３３と第２半導体チップ３４との間の電気抵抗は低い。
図６は、図４および図５に示す半導体装置３１の変形例に係る半導体装置の構造を示す図解的な断面図である。図６において、図５に示す各部に対応する部分には、図５と同じ参照符号を付している。図６では、導電部材３８付近を拡大して示している。
この半導体装置３１Ａにおいて、機能面３３ａからの突起電極４３の高さＤ７と、機能面３４ａからの突起電極４６の高さＤ８との和は、機能面３３ａと機能面３４ａとの間隔Ｄ９の２分の１以上である（下記数式（３）参照）。
Ｄ７＋Ｄ８≧（１／２）・Ｄ９ （３）
また、この半導体装置３１Ａでは、機能面３４ａからの突起電極４６の高さＤ８は、機能面３３ａからの突起電極４３の高さＤ７より大きくされている（Ｄ７＜Ｄ８）。
この半導体装置３１Ａに温度サイクルが与えられると、導電部材３８の熱膨張係数とアンダーフィル層３６の熱膨張係数との差により、導電部材３８に応力が加わる。この応力は、機能面３３ａ，３４ａに垂直な方向に関して、対向する機能面３３ａと機能面３４ａとの中間部Ｃ（図６に一点鎖線で示す。）で最大となる。
一方、突起電極４３と突起電極４６との接続部分（接続部材４７で形成される突起電極４３，４６間界面）は、導電部材３８に加わる応力が最大となる位置（対向する機能面３３ａと機能面３４ａとの中間部Ｃ）から、第１半導体チップ３３側、または第２半導体チップ３４側に片寄った（オフセットされた）位置にある。したがって、このようなアンダーフィル層３６が設けられていても、温度サイクルによる突起電極４３と突起電極４６との接続部の破壊は起こり難い。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、図５に示す半導体装置３１においても、突起電極４３と突起電極４６との間を埋めるように、突起電極４３，４６を構成する金属と低融点金属との合金からなる反応層が形成されていてもよい。
図６に示す半導体装置３１Ａにおいて、機能面３３ａからの突起電極４３の高さＤ７と、機能面３４ａからの突起電極４６の高さＤ８とは異なっていればよく、機能面３３ａからの突起電極４３の高さＤ７が、機能面３４ａからの突起電極４６の高さＤ８より大きくされていてもよい（Ｄ７＞Ｄ８）。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図１に示す半導体装置の導電部材付近を拡大して示す図解的な断面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第３の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図４に示す半導体装置の導電部材付近を拡大して示す図解的な断面図である。 図４に示す半導体装置の変形例に係る半導体装置の導電部材付近を拡大して示す図解的な断面図である。 フリップチップ接続構造を有する従来の半導体装置の構造を示す図解的な断面図である。
符号の説明
１，２１，３１，３１Ａ 半導体装置
２ 配線基板
２ａ 接続面
３ 半導体チップ
３ａ，３３ａ，３４ａ 機能面
１０ 接続パッド
１０ａ 接続パッドの上面
１０ｂ 接続パッドの側面
１３，４３，４６ 突起電極
１３ａ，４３ａ，４６ａ 突起電極の上面
１３ｂ，４３ｂ，４６ｂ 突起電極の側面
１５，２２，４７ 接続部材
２２ａ 反応層
３３ 第１半導体チップ
３４ 第２半導体チップ
Ｄ１ 接続面からの接続パッドの高さ
Ｄ２，Ｄ４，Ｄ５，Ｄ７，Ｄ８ 機能面からの突起電極の高さ
Ｄ３ 接続面と機能面との間隔
Ｄ６，Ｄ９ 機能面と機能面との間隔

Claims (16)

  1. 金属からなる接続電極が突出して形成された接続面を有する固体装置と、
    金属からなる突起電極が突出して形成された機能面を有し、この機能面を上記固体装置の上記接続面に対向させて、上記機能面と上記接続面との間に所定間隔を保持して接合された半導体チップと、
    上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層と、上記反応層の側方を覆い上記低融点金属からなる未反応層とを有する接続部材とを備え、
    上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であることを特徴とする半導体装置。
  2. 接続面と、この接続面から突出した接続電極とを有する固体装置と、
    機能面と、この機能面から突出した突起電極とを有し、上記機能面を上記固体装置の上記接続面に対向させて、上記機能面と上記接続面との間に所定間隔を保持して接合された半導体チップと、
    上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層と、上記反応層の側方を覆い上記低融点金属からなる未反応層とを有する接続部材とを備え、
    上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であることを特徴とする半導体装置。
  3. 接続面と、この接続面から突出した接続電極を有する固体装置と、
    機能面と、この機能面から突出した突起電極を有し、上記機能面と上記接続面との間に所定間隔を保持して、上記突起電極を上記接続電極に向かい合わせて接合した半導体チップと、
    上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層と、上記反応層の側方を覆い上記低融点金属からなる未反応層とを有する接続部材とを備え、
    上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であることを特徴とする半導体装置。
  4. 接続面と、この接続面から突出した接続電極を有する固体装置と、
    機能面と、この機能面から突出した突起電極を有し、上記機能面と上記接続面との間に所定間隔を保持して、上記突起電極を上記接続電極に接合した半導体チップと、
    上記接続電極および上記突起電極より固相線温度が低い低融点金属を含み、上記固体装置の上記接続電極と上記半導体チップの上記突起電極とを接続する接続部材であって、上記接続電極または上記突起電極を構成する金属と上記低融点金属との合金からなる反応層と、上記反応層の側方を覆い上記低融点金属からなる未反応層とを有する接続部材とを備え、
    上記接続電極の高さと上記突起電極の高さとの和が上記所定間隔の２分の１以上であることを特徴とする半導体装置。
  5. 上記接続電極は、上記半導体チップに対向する上面と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面とを有し、
    上記突起電極は、上記固体装置に対向する上面と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面とを有し、
    上記接続電極の上面および側面ならびに上記突起電極の上面および側面のほぼ全域が、上記接続部材に覆われていることを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
  6. 上記接続電極は、上記半導体チップに対向する上面と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面とを有し、
    上記突起電極は、上記固体装置に対向する上面と、上記固体装置と上記半導体チップとの対向方向にほぼ沿った側面とを有し、
    上記反応層は、上記接続電極の側面および上記突起電極の側面を覆っていることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
  7. 上記反応層は、上記接続電極と上記突起電極との間を埋めるように配置されていることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  8. 上記接続電極と上記突起電極とが同じ材料からなることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
  9. 上記固体装置は、上記半導体チップとは別の半導体チップであることを特徴とする請求項１ないし８のいずれかに記載の半導体装置。
  10. 上記接続電極および上記突起電極は、上記接続電極と上記突起電極との接続部分の位置が、上記半導体チップ側または上記固体装置側に片寄るように、それぞれの高さが異ならせて形成されていることを特徴とする請求項９記載の半導体装置。
  11. 上記接続電極が、金、銅、もしくはニッケル、またはこれらの合金からなることを特徴とする請求項１ないし１０のいずれかに記載の半導体装置。
  12. 上記突起電極が、金、銅、もしくはニッケル、またはこれらの合金からなることを特徴とする請求項１ないし１１のいずれかに記載の半導体装置。
  13. 上記低融点金属が、錫、鉛、もしくはインジウム、またはこれらの合金からなることを特徴とする請求項１ないし１２のいずれかに記載の半導体装置。
  14. 上記低融点金属の電気抵抗率が、上記接続電極および上記突起電極を構成する金属の電気抵抗率より高いことを特徴とする請求項１ないし１３のいずれかに記載の半導体装置。
  15. 上記低融点金属が、上記接続電極および上記突起電極を構成する金属より柔らかいことを特徴とする請求項１ないし１４のいずれかに記載の半導体装置。
  16. 上記機能面と上記接続面との間が、封止樹脂で封止されていることを特徴とする請求項１ないし１５のいずれかに記載の半導体装置。
JP2004341029A 2004-11-25 2004-11-25 半導体装置 Active JP4908750B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004341029A JP4908750B2 (ja) 2004-11-25 2004-11-25 半導体装置
US11/597,422 US7598613B2 (en) 2004-11-25 2005-09-01 Flip chip bonding structure
CNA2005800267666A CN101002313A (zh) 2004-11-25 2005-09-01 半导体装置
KR1020077001900A KR101151542B1 (ko) 2004-11-25 2005-09-01 반도체 장치
PCT/JP2005/015979 WO2006057097A1 (ja) 2004-11-25 2005-09-01 半導体装置
TW094131392A TW200618142A (en) 2004-11-25 2005-09-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004341029A JP4908750B2 (ja) 2004-11-25 2004-11-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2006156492A JP2006156492A (ja) 2006-06-15
JP4908750B2 true JP4908750B2 (ja) 2012-04-04

Family

ID=36497843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004341029A Active JP4908750B2 (ja) 2004-11-25 2004-11-25 半導体装置

Country Status (6)

Country Link
US (1) US7598613B2 (ja)
JP (1) JP4908750B2 (ja)
KR (1) KR101151542B1 (ja)
CN (1) CN101002313A (ja)
TW (1) TW200618142A (ja)
WO (1) WO2006057097A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8046824B2 (en) * 2005-04-11 2011-10-25 Nokia Corporation Generic key-decision mechanism for GAA
JP4888096B2 (ja) * 2006-12-08 2012-02-29 富士通株式会社 半導体装置、回路配線基板及び半導体装置の製造方法
EP2206145A4 (en) * 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US8178970B2 (en) * 2009-09-18 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strong interconnection post geometry
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5638144B2 (ja) * 2011-09-16 2014-12-10 パナソニック株式会社 実装構造およびその製造方法
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US8653658B2 (en) * 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
CN102543908A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 倒装芯片封装件及其制造方法
TWI451547B (zh) * 2012-03-02 2014-09-01 矽品精密工業股份有限公司 基板結構及其製法
JP6006523B2 (ja) * 2012-04-27 2016-10-12 新光電気工業株式会社 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
WO2013190925A1 (ja) * 2012-06-22 2013-12-27 株式会社村田製作所 電子部品モジュール
JP6089732B2 (ja) * 2013-01-30 2017-03-08 日立金属株式会社 導電性部材の接続構造、導電性部材の接続方法、及び光モジュール
JP5709326B2 (ja) * 2013-05-02 2015-04-30 ローム株式会社 半導体装置
US9331043B1 (en) * 2015-01-30 2016-05-03 Invensas Corporation Localized sealing of interconnect structures in small gaps
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10189706B2 (en) * 2016-11-08 2019-01-29 Dunan Microstaq, Inc. Method for self-aligning solder-attached MEMS die to a mounting surface
JP2019197748A (ja) * 2018-05-07 2019-11-14 トヨタ自動車株式会社 半導体装置
JP7199921B2 (ja) 2018-11-07 2023-01-06 ローム株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218744A (ja) * 1983-05-27 1984-12-10 Hitachi Ltd ボンデイング方法
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP4284867B2 (ja) * 2001-01-18 2009-06-24 株式会社日立製作所 標準モデル上で適応的選択暗号文攻撃に対して安全な公開鍵暗号方法
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
TWI286829B (en) * 2006-01-17 2007-09-11 Via Tech Inc Chip package

Also Published As

Publication number Publication date
US20070230153A1 (en) 2007-10-04
JP2006156492A (ja) 2006-06-15
WO2006057097A1 (ja) 2006-06-01
US7598613B2 (en) 2009-10-06
KR20070083470A (ko) 2007-08-24
TW200618142A (en) 2006-06-01
CN101002313A (zh) 2007-07-18
KR101151542B1 (ko) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4908750B2 (ja) 半導体装置
US6744137B2 (en) Bumped die and wire bonded board-on-chip package
JP5250193B2 (ja) ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
TWI376781B (en) Semiconductor device and method of manufacturing the same
US7420814B2 (en) Package stack and manufacturing method thereof
KR100656587B1 (ko) 금속 포스트를 매개로 연결된 적층 기판을 이용한 적층패키지
TWI261330B (en) Contact structure on chip and package thereof
JP2000269369A (ja) 半導体装置
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
US20070045848A1 (en) Wafer structure
JP3872648B2 (ja) 半導体装置およびその製造方法並びに電子装置
KR100857365B1 (ko) 반도체 장치의 범프 구조물
CN114464581A (zh) 封装结构及其制造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3670625B2 (ja) 半導体装置およびその製造方法
JP2008098285A (ja) 半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2002314034A (ja) 半導体装置
US20240170380A1 (en) Semiconductor Package
JP4300432B2 (ja) 電子部品及びその製造方法
JPH11204565A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4908750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees