JP4387548B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4387548B2 JP4387548B2 JP2000088452A JP2000088452A JP4387548B2 JP 4387548 B2 JP4387548 B2 JP 4387548B2 JP 2000088452 A JP2000088452 A JP 2000088452A JP 2000088452 A JP2000088452 A JP 2000088452A JP 4387548 B2 JP4387548 B2 JP 4387548B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump electrode
- semiconductor device
- alloy
- bonding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/165—Material
- H01L2224/16501—Material at the bonding interface
- H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に電極間の電気的かつ機械的接続にバンプ電極を使用する半導体装置及びこの半導体装置の製造方法に関する。特に本発明は、基板の電極と半導体素子(半導体チップ)のボンディングパッドとの間をバンプ電極を介在させて電気的かつ機械的に接続する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
ノート型パーソナルコンピュータ、携帯電話機等の携帯端末機器に使用される半導体装置には、携帯性を高めるために、より一層の小型化、軽量化が要求されている。また、この種の半導体装置においては、例えば動作速度の高速性能の向上に伴う優れた電気的特性が要求されている。これらの要求を満たすために、フリップチップ構造が半導体装置に採用される傾向にある。
【0003】
フリップチップ構造とは、基板の電極と半導体素子のボンディングパッドとの間をバンプ電極(突起電極)を介在させて電気的かつ機械的に接続した構造である。基本的には、半導体チップの平面サイズと同等まで基板の平面サイズを縮小することができるので、フリップチップ構造は半導体装置の小型化及び軽量化を実現することができる。さらに、基板の電極と半導体素子のボンディングパッドとの間には配線長が長くなるワイヤを使用しないので、動作周波数を高くすることができ、フリップチップ構造は半導体装置の動作速度の高速化を実現することができる。
【0004】
フリップチップ構造を採用する半導体装置において、電極間の接続方式には大きく分けて、接触接続方式と合金接続方式とが主流である。前者の接触接続方式は異方性導電膜(ACF:anisotropic conductive film)を使用したフリップチップ接続である。異方性導電膜は、基板の電極と半導体素子のボンディングパッドとの間に配置し、熱圧着することにより、電極とボンディングパッドとの間を簡単に機械的に接続することができる。しかしながら、異方性導電膜と電極との間の接触抵抗、並びに異方性導電膜とボンディングパッドとの間の接触抵抗が大きく、動作速度の高速化が要求される半導体装置においては使用することが難しい。
【0005】
後者の合金接続方式は、基板の電極とバンプ電極との間に合金を生成し、この合金を使用したフリップチップ接続である。この合金接続方式は、電極とバンプ電極との間の接続抵抗を非常に小さくすることができるので、半導体装置の動作速度の高速化を実現することができる。
【0006】
図8及び図9に示すように、フリップチップ構造の合金接続方式を採用する半導体装置100は、基板101の電極102と、この電極102上の低融点金属層121と、この低融点金属層121上のバンプ電極123と、このバンプ電極123上の半導体素子110のボンディングパッド111とを備え、低融点金属層121とバンプ電極123との間に合金層122を備えて構成されている。
【0007】
電極102は銅(Cu)箔により形成され、ボンディングパッド111はアルミニウム合金膜により形成されている。バンプ電極123には金(Au)バンプ電極が使用され、低融点金属層121には錫銀(Sn−Ag)合金層が使用されている。合金層122は、熱圧着ボンディングにより生成された、低融点金属層121のSnとバンプ電極123のAuとのAu−Sn共晶(80重量%Au−20重量%Sn)合金により形成されている。
【0008】
【発明が解決しようとする課題】
図8及び図9に示す半導体装置100において、合金層122がAu−Sn共晶合金で形成されると、基板101の電極102のCuがAu−Sn共晶合金内に拡散され、合金層122の一部がAu−Sn−Cuからなる3元系合金に変化してしまう。同時にAu−Sn共晶合金のAu、Snのそれぞれが電極102内部に拡散されるが、CuがAu−Sn共晶合金内部に拡散する速度の方が、Au、Snのそれぞれが配線102の内部に拡散する速度に比べて速いので、カーケンドール(Kirkendall)効果によりCuとAu−Sn−Cu合金との間にボイドが発生することが知られている(例えば、Au-Sn bonding metallurgy of TAB contacts and its influence on the Kirkendall effect in ternay Cu-Au-Sn system. 1992 Proceedings. 42nd Electronic Components and Technology Conference (Cat.No.92CH3056-9) (USA) xviii+1095 P.P.360-71 等)。このようにして発生したボイドは、熱サイクルにより合金層122の機械的接合強度を劣化させ、断線不良を誘発する可能性が指摘されていた。
【0009】
また、上記半導体装置100においては、合金層122をAu−Sn共晶合金とするために、バンプ電極123の体積に比べて1.5〜2倍程度の体積の低融点金属層121を形成している。低融点金属層121のSnの供給量が過剰になると、安定したAu−Sn、Au−Sn2、Au−Sn4等の金属間化合物が生成されてしまい、これらの金属間化合物は脆いと考えられている。つまり、これらの安定な金属間化合物が生成された場合には、熱サイクルにより合金層122の機械的接合強度を劣化させ、断線不良を誘発する可能性が指摘されていた。
【0010】
本発明は上記課題を解決するためになされたものである。従って、本発明の目的は、電極間の接合層のボイドの発生を減少することができ、かつ接合層の機械的強度を向上することができ、熱サイクルに対する信頼性を向上することができる半導体装置を提供することである。
【0011】
さらに、本発明の目的は、上記目的を達成することができる半導体装置の製造方法を提供することである。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明の第1の特徴は、第1の電極と、第1の電極上の錫合金及びAuと錫との金属間化合物からなる接合層と、この接合層上の、金又は金合金からなるバンプ電極と、バンプ電極上の第2の電極とを備え、接合層が、周辺部と、この周辺部に囲まれこの周辺部よりも薄い中央部とを形成するように、不均一の厚み分布を有する半導体装置としたことである。ここで、「第2の電極」は、少なくともバンプ電極側の表面層がCu又はCuを主組成とする合金であることが好ましい。「Auを主組成とするバンプ電極」とは、少なくとも第1の電極側の表面層がすべてAuで形成される場合、例えば硬度調節のために適度な添加物を含むAu合金の場合のいずれもが含まれる意味で使用される。接合層の「錫合金」には、Sn、又はSnとAg、インジウム(In)、ビスマス(Bi)、Cu、Pb等の少なくともいずれか1つの金属との合金(Snを主組成とする錫合金)を実用的に使用することができる。「接合層」は、その体積の50%以上が、(1)Au1−Sn1、(2)Au1−Sn2、(3)Au1−Sn4の金属間化合物の1つ又は複数により生成されていることが好ましい。「金属間化合物を主組成とする」とは、このように接合層にその体積の50%以上の金属間化合物が含まれているという意味で使用される。
【0013】
このように構成される本発明の第1の特徴に係る半導体装置においては、第1の電極とバンプ電極との間の接合層を金属間化合物とし、又は接合層の体積の50%以上を金属間化合物としたことにより、接合層部分のボイドの発生を防止することができ、熱サイクルに対する電極間の接合部の信頼性を向上することができる。
【0014】
本発明の第2の特徴は、本発明の第1の特徴に係る半導体装置において、接合層の体積を、バンプ電極の体積に比べて小さくしたことである。ここで、「接合層の体積がバンプ電極の体積に比べて小さい」とは、バンプ電極に対する錫合金のSn量の相対的な割合を表現しており、バンブ電極のAuとSnとの金属間化合物の生成量を減少させる意味で使用される。
【0015】
このように構成される本発明の第2の特徴に係る半導体装置においては、本発明の第1の特徴に係る半導体装置で得られる効果に加えて、バンプ電極のAuと接合層のSnとの金属間化合物の成長を制御し、脆い性質を有する安定な金属間化合物を生成させないようにすることができるので、熱サイクルに対する電極間の接合部の信頼性を向上することができる。
【0016】
本発明の第3の特徴は、第1の電極上に錫合金を形成する工程と、第2の電極上に、錫合金よりも体積が大きくなるように、Auを主組成とするバンプ電極を中央部が凸になるように形成する工程と、錫合金とバンプ電極とを接触させ、荷重を加えることにより、錫合金を変形させ、錫合金に周辺部と、該周辺部に囲まれ該周辺部よりも薄い中央部とによる不均一の厚み分布を設ける工程と、接触状態で、錫合金とバンプ電極とを加熱することにより、バンプ電極の金と錫との金属間化合物を、錫合金とバンプ電極との界面に生成し、接合層及びバンプ電極を介在させて第1の電極と第2の電極との間を電気的かつ機械的に接続する工程とを備えた半導体装置の製造方法としたことである。
【0017】
このような本発明の第3の特徴に係る半導体装置の製造方法においては、上記本発明の第1の特徴に係る半導体装置を製造することができ、電極間の接合部の信頼性を向上することができるので、製造上の歩留まりを向上することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。
【0019】
[半導体装置の構造]
図1及び図2に示すように、本発明の実施の形態に係るフリップチップ構造を採用し、かつ合金接合方式を採用する半導体装置1は、第1の電極12と、第1の電極12上の少なくともAuを主組成とするバンプ電極30と、バンプ電極30上の第2の電極21とを備え、第1の電極12とバンプ電極30との間に、バンプ電極30のAuと低融点金属との金属間化合物を主組成とする接合層40を備えて構築されている。
【0020】
第1の電極12は、基板10の絶縁基材11の表面上に配設されており、本発明の実施の形態において導電性に優れたCu箔膜により形成されている。第1の電極12は、少なくともバンプ電極30側の表面層にCuを備えていればよい。また、第1の電極12又はその表面層には、Cu合金を使用することができる。第1の電極12は本発明に係る「第1の電極」の一具体例に対応するものである。
【0021】
絶縁基材11には、例えばポリイミド系樹脂基板、エポキシ系樹脂基板等、プラスチック基板を実用的に使用することができる。基板10の絶縁基材11の裏面上には外部端子13が配設されている。外部端子13は絶縁機材11に配設された接続孔配線14を通して第1の電極12と電気的に接続されている。外部端子13には半田ボール15が電気的かつ機械的に接続されている。半田ボール15は例えば鉛(Pb)−Sn半田を実用的に使用することができる。
【0022】
半導体素子20は例えばシリコン単結晶チップにより形成されており、半導体素子20の主面には図示しない回路が搭載されている。半導体素子20の主面上に第2の電極21が配設されている。この第2の電極21は、いわゆるボンディングパッドであり、例えば半導体素子20の回路間を電気的に接続するアルミニウム(Al)配線又はAl合金(例えばAl−Cu、Al−Si、Al−Cu−Si等)配線と同一配線材料により形成されている。第2の電極21の周囲には実際にはパッシベーション膜等が配設されているが、それらの詳細な構造はここでは省略する。
【0023】
バンプ電極30は、本発明の実施の形態において、スタッドAuバンプ電極で構成されている。スタッドAuバンプ電極は、第2の電極21の表面上に熱圧着ボンディングされているので、第2の電極21の表面上に直接接続されている。バンプ電極30は、必ずしも純Auにより形成される必要はなく、例えば硬度調節のために適度な添加物を含むAu合金を使用してもよい。
【0024】
また、バンプ電極30はスクリーン印刷法やエッチング法により形成してもよい。この場合、バンプ電極21は、第2の電極21上にバリヤメタル層を介在させて電気的かつ機械的に接続されている。バリヤメタル層には、例えば、第2の電極21の表面からその上方に向かってチタン(Ti)膜、ニッケル(Ni)膜、パラジウム(Pd)膜のそれぞれを順次積層した複合膜を実用的に使用することができる。
【0025】
接合層40は上記のようにバンプ電極30のAuと低融点金属との金属間化合物を主組成として構成されており、この金属間化合物を生成する低融点金属には、Sn、又はSn−Ag、Sn−In、Sn−Bi、Sn−Cu、Sn−Pb等のSnと少なくともいずれか1つの金属との合金(Snを主組成とする低融点金属)を実用的に使用することができる。さらに、低融点金属にはSnを主組成とする三元以上の合金を使用することができる。本発明の実施の形態において、低融点金属にはSn−Agが使用されている。
【0026】
本発明の実施の形態に係る接合層40は、その体積の50%以上の大部分が、Au1−Sn1金属間化合物、Au1−Sn2金属間化合物、Au1−Sn4金属間化合物の1つ又は複数により生成され、Sn−Agの錫合金の領域は僅かで、Au−Sn共晶合金を極力含まないように構成されている。図3(A)に示す、本発明者が実際に製作した半導体装置1において、バンプ電極30は接合層40の中央部分を押し込み変形させて第1の電極12側に近接しており、接合層40の周辺部分が比較的厚い膜厚で盛り上がっている。図3(B)に示すように、この接合層40の周辺部分の比較的膜厚が厚い部分において、複数の結晶領域41〜45が観察され、図4に各結晶領域41〜45の分析結果を示す。
【0027】
バンプ電極30に最も近接した結晶領域41(分析点A)はAu1−Sn1金属間化合物、バンプ電極30に次に近接した結晶領域42(分析点B)はAu1−Sn2金属間化合物、バンプ電極30にさらに次に近接した結晶領域43(分析点C)はAu1−Sn4金属間化合物である。結晶領域41においては、バンプ電極30のAuの供給量が多いと考えられる。結晶領域42、43のそれぞれはバンプ電極30から徐々に離間し、逆に低融点金属に近づいてくるので、Snの供給量が多いと考えられる。これらの金属間化合物は、バンプ電極30の体積よりも接合層40の体積を小さく設定し、Snの相対的な供給量を減少させているので、安定な状態まで成長しないようになっている。
【0028】
この結晶領域43の外側には低融点金属であるSn−Agの結晶領域44(分析点D)が存在している。また、バンプ電極30の中央部分と第1の電極12との中央部分との間の接合層40にはAn−Sn−Cuの結晶領域45(分析点E)が存在している。結晶領域45は第1の配線12に近いので、Cuの拡散が若干あるものと考えられる。
【0029】
基板10の表面と半導体素子20の主面との間には保護樹脂50が配設されている。この保護樹脂50は、基本的には半導体素子20への水分の浸入や汚染物質の侵入を防止する目的で形成されているが、さらに少なくとも接合層40を被覆するように形成されており、接合層40に加わる外部応力を緩和するようになっている。つまり、保護樹脂50は熱サイクルに対する接合層40の寿命を延ばすことができる。
【0030】
このように構成される本発明の実施の形態に係る半導体装置1においては、第1の電極12とバンプ電極30との間の接合層40の主組成を金属間化合物とし、又は接合層40の体積の50%以上を金属間化合物とし、Au−Sn共晶合金を生成しないようにしたことにより、第1の電極12の接合層40近傍部分のボイドの発生を防止することができ、熱サイクルに対する電極間の接合部の信頼性を向上することができる。
【0031】
さらに、本発明の実施の形態に係る半導体装置1においては、接合層40の体積を、バンプ電極30の体積に比べて小さくしたことにより、バンプ電極30のAuと接合層40のSnとの金属間化合物の成長を制御し、脆い性質を有する安定な金属間化合物を生成させないようにすることができるので、熱サイクルに対する電極間の接合部の信頼性を向上することができる。
【0032】
[半導体装置の製造方法]
次に、本発明の実施の形態に係る半導体装置1の製造方法を、図5乃至図7を用いて説明する。
【0033】
(1)まず、基板10を準備し、図5に示すように、基板10の第1の電極12上に低融点金属層47を形成する。低融点金属47は、本発明の実施の形態においてSn−Ag合金を使用し、例えばスクリーン印刷により第1の電極12上に形成される。ここで、後に形成する接合層40の体積がバンプ電極30の体積より小さくなり、かつ低融点金属47のSn量の供給量を適切に減少できるように、低融点金属47の膜厚は薄く調節されるようになっている。
【0034】
(2)一方、半導体素子20を準備し、図6に示すように、半導体素子20の第2の電極(ボンディングパッド)21上にバンプ電極30を形成する。このバンプ電極30には上記のようにスタッドAuバンプ電極が使用され、このスタッドAuバンプ電極はワイヤボンディング法により形成される。なお、第2の電極21上へのバンプ電極30の形成工程は、第1の電極12上に低融点金属47を形成する工程よりも前に行ってもよい。
【0035】
(3)基板10の第1の電極12と半導体素子20の第2の電極21との位置合わせを行い、引き続き第1の電極12上の低融点金属47に第2の電極21上のバンプ電極30を接触させ、適度な荷重を加えることにより、図7に示すように低融点金属47及びバンプ電極30を変形させる。
【0036】
(4)例えば200℃〜300℃の温度範囲で熱処理を行い、前述の図2に示すように、低融点金属47のSnとバンプ電極30のAuとの金属間化合物を主組成とする接合層40を、第1の電極12とバンプ電極30との間に形成する。上記のように、接合層40は、その体積の50%以上の大部分が、Au1−Sn1金属間化合物、Au1−Sn2金属間化合物、Au1−Sn4金属間化合物の1つ又は複数により生成され、Au−Sn共晶合金を極力含まないように形成されている。この接合層40の形成により、第1の電極12と第2の電極21との間が、接合層40及びバンプ電極30を介在させて電気的かつ機械的に接続される。同時に、基板10上に半導体素子20がマウントされる。
【0037】
(5)基板10と半導体素子20との間において、半導体素子20の主面、第1の電極12と第2の電極21との接合部分等を覆う保護樹脂50を形成する。この保護樹脂50には、例えば滴下塗布(ポッティング)法により形成されるエポキシ系樹脂を実用的に使用することができる。
【0038】
(6)これらの一連の製造工程が終了すると、本発明の実施の形態に係る半導体装置1を完成させることができる。
【0039】
このような本発明の実施の形態に係る半導体装置1の製造方法においては、第1の電極12と第2の電極21との間の接合部の信頼性を向上することができるので、製造上の歩留まりを向上することができる。
【0040】
(その他の実施の形態)
本発明は上記実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0041】
例えば、上記実施の形態に係る半導体装置1は基板10の第1の電極12と半導体素子20の第2の電極21との接合部分に本発明を適用した場合を説明したが、本発明は上下に積層される基板の電極間の接続部分にも適用することができる。
【0042】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【0043】
【発明の効果】
本発明は、電極間の接合層のボイドの発生を減少することができ、かつ接合層の機械的強度を向上することができ、熱サイクルに対する信頼性を向上することができる半導体装置を提供することができる。
【0044】
さらに、本発明は、上記効果を得ることができる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るフリップチップ構造を採用する半導体装置の断面構造図である。
【図2】図1に示す半導体装置の電極間接続部分の断面構造図である。
【図3】(A)は図2に示す半導体装置の電極間接続部分の断面写真に基づき作成した結晶断面図、(B)は(A)に符号F3Bを付けて示す電極間接続部分の要部の拡大結晶断面図である。
【図4】図3(B)に示す電極間接続部分の接合層の各結晶領域の組成分析結果を示す図である。
【図5】本発明の実施の形態に係る半導体装置の工程断面図である。
【図6】図5に続く半導体装置の工程断面図である。
【図7】図6に続く半導体装置の工程断面図である。
【図8】本発明の先行技術に係る半導体装置の断面構造図である。
【図9】図8に示す半導体装置の電極接続部の拡大断面構造図である。
【符号の説明】
1 半導体装置
10 基板
12 第1の電極
20 半導体素子
21 第2の電極(ボンディングパッド)
30 バンプ電極
40 接合層
47 低融点金属
50 保護樹脂
Claims (6)
- 第1の電極と、
前記第1の電極上の錫合金及び金と錫との金属間化合物からなる接合層と、
該接合層上の、金又は金合金からなるバンプ電極と、
前記バンプ電極上の第2の電極
とを備え、前記接合層が、周辺部と、該周辺部に囲まれ該周辺部よりも薄い中央部とを形成するように、不均一の厚み分布を有することを特徴とする半導体装置。 - 前記錫合金は、錫、又は錫と銀、インジウム、ビスマス、銅、鉛の少なくともいずれか1つの金属との合金であることを特徴とする請求項1に記載の半導体装置。
- 前記接合層が、前記バンプ電極に最も近接した第1結晶領域をなすAu1−Sn1金属間化合物、前記バンプ電極に次に近接した第2結晶領域をなすAu1−Sn2金属間化合物、前記バンプ電極にさらに次に近接した第3結晶領域をなすAu1−Sn4金属間化合物と、第4結晶領域をなす前記錫合金を含むことを特徴とする請求項2に記載の半導体装置。
- 前記接合層の周辺部において、前記第1結晶領域及び前記第2結晶領域の厚さが、前記第3結晶領域の厚さよりも薄いことを特徴とする請求項3に記載の半導体装置。
- 前記接合層の体積は、前記バンプ電極の体積に比べて小さいことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 第1の電極上に錫合金を形成する工程と、
第2の電極上に、前記錫合金よりも体積が大きくなるように、金又は金合金からなるバンプ電極を中央部が凸になるように形成する工程と、
前記錫合金と前記バンプ電極とを接触させ、荷重を加えることにより、前記錫合金を変形させ、前記錫合金に周辺部と、該周辺部に囲まれ該周辺部よりも薄い中央部とによる不均一の厚み分布を設ける工程と、
前記接触状態で、前記錫合金と前記バンプ電極とを加熱することにより、前記バンプ電極の金と錫との金属間化合物を、前記錫合金と前記バンプ電極との界面に生成し、前記接合層及び前記バンプ電極を介在させて前記第1の電極と前記第2の電極との間を電気的かつ機械的に接続する工程
とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000088452A JP4387548B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
TW090104762A TW490773B (en) | 2000-03-28 | 2001-03-01 | Semiconductor device and its manufacture method |
KR10-2001-0011397A KR100384501B1 (ko) | 2000-03-28 | 2001-03-06 | 반도체장치 및 그 제조방법 |
US09/813,160 US6551854B2 (en) | 2000-03-28 | 2001-03-21 | Semiconductor device having bump electrodes and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000088452A JP4387548B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274195A JP2001274195A (ja) | 2001-10-05 |
JP4387548B2 true JP4387548B2 (ja) | 2009-12-16 |
Family
ID=18604332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000088452A Expired - Lifetime JP4387548B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6551854B2 (ja) |
JP (1) | JP4387548B2 (ja) |
KR (1) | KR100384501B1 (ja) |
TW (1) | TW490773B (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4722318B2 (ja) * | 2000-06-05 | 2011-07-13 | ローム株式会社 | チップ抵抗器 |
US20030116346A1 (en) * | 2001-12-21 | 2003-06-26 | Forster James Allam | Low cost area array probe for circuits having solder-ball contacts are manufactured using a wire bonding machine |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US6727587B2 (en) * | 2002-04-30 | 2004-04-27 | Infineon Technologies Ag | Connection device and method for producing the same |
KR100503411B1 (ko) * | 2002-07-09 | 2005-07-25 | 한국전자통신연구원 | Au-Sn계 솔더층 및 솔더범프 제조 방법 |
US6835593B2 (en) * | 2002-08-01 | 2004-12-28 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
WO2005086218A1 (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 半導体モジュールの製造方法 |
JP4136845B2 (ja) | 2002-08-30 | 2008-08-20 | 富士電機ホールディングス株式会社 | 半導体モジュールの製造方法 |
JP2004247530A (ja) * | 2003-02-14 | 2004-09-02 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP3933094B2 (ja) * | 2003-05-27 | 2007-06-20 | セイコーエプソン株式会社 | 電子部品の実装方法 |
WO2005003192A1 (en) | 2003-06-26 | 2005-01-13 | Symyx Technologies, Inc. | Synthesis of photoresist polymers |
JP4175197B2 (ja) * | 2003-06-27 | 2008-11-05 | 株式会社デンソー | フリップチップ実装構造 |
EP1734570A4 (en) * | 2004-03-02 | 2008-03-05 | Fuji Electric Holdings | PACKAGING METHOD FOR ELECTRONIC COMPONENT |
JP4908750B2 (ja) * | 2004-11-25 | 2012-04-04 | ローム株式会社 | 半導体装置 |
JP2006202969A (ja) | 2005-01-20 | 2006-08-03 | Taiyo Yuden Co Ltd | 半導体装置およびその実装体 |
JP2007142187A (ja) * | 2005-11-18 | 2007-06-07 | Texas Instr Japan Ltd | 半導体装置 |
KR100719905B1 (ko) | 2005-12-29 | 2007-05-18 | 삼성전자주식회사 | Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자 |
TWI313501B (en) * | 2006-03-22 | 2009-08-11 | Ind Tech Res Inst | A process for manufacture plastic package of mems devices and the structure for the same |
KR100924554B1 (ko) | 2007-11-30 | 2009-11-02 | 주식회사 하이닉스반도체 | 플립 칩 패키지 및 이의 제조 방법 |
US20090289362A1 (en) * | 2008-05-21 | 2009-11-26 | Texas Instruments Incorporated | Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias |
US8084348B2 (en) * | 2008-06-04 | 2011-12-27 | Oracle America, Inc. | Contact pads for silicon chip packages |
JP2011077308A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 半導体装置の実装方法 |
US8407888B2 (en) | 2010-05-07 | 2013-04-02 | Oracle International Corporation | Method of assembling a circuit board assembly |
JP5884301B2 (ja) * | 2011-06-01 | 2016-03-15 | 住友ベークライト株式会社 | 半導体装置 |
JP2015056641A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6265029B2 (ja) * | 2014-04-25 | 2018-01-24 | Tdk株式会社 | 電子デバイス用の接合構造及び電子デバイス |
US10170429B2 (en) * | 2016-11-28 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming package structure including intermetallic compound |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS636850A (ja) * | 1986-06-26 | 1988-01-12 | Toshiba Corp | 電子部品の製造方法 |
US5436503A (en) * | 1992-11-18 | 1995-07-25 | Matsushita Electronics Corporation | Semiconductor device and method of manufacturing the same |
US5534465A (en) * | 1995-01-10 | 1996-07-09 | At&T Corp. | Method for making multichip circuits using active semiconductor substrates |
JP3296400B2 (ja) | 1995-02-01 | 2002-06-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置、その製造方法およびCu製リード |
US5985692A (en) * | 1995-06-07 | 1999-11-16 | Microunit Systems Engineering, Inc. | Process for flip-chip bonding a semiconductor die having gold bump electrodes |
US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
JPH1084014A (ja) * | 1996-07-19 | 1998-03-31 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US5953623A (en) * | 1997-04-10 | 1999-09-14 | International Business Machines Corporation | Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection |
JP3000975B2 (ja) * | 1997-10-20 | 2000-01-17 | 富士通株式会社 | 半導体素子の実装構造 |
KR100266138B1 (ko) * | 1998-06-24 | 2000-09-15 | 윤종용 | 칩 스케일 패키지의 제조 방법 |
-
2000
- 2000-03-28 JP JP2000088452A patent/JP4387548B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-01 TW TW090104762A patent/TW490773B/zh not_active IP Right Cessation
- 2001-03-06 KR KR10-2001-0011397A patent/KR100384501B1/ko not_active IP Right Cessation
- 2001-03-21 US US09/813,160 patent/US6551854B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6551854B2 (en) | 2003-04-22 |
KR100384501B1 (ko) | 2003-05-22 |
TW490773B (en) | 2002-06-11 |
KR20010093652A (ko) | 2001-10-29 |
US20010027007A1 (en) | 2001-10-04 |
JP2001274195A (ja) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4387548B2 (ja) | 半導体装置及びその製造方法 | |
KR101151542B1 (ko) | 반도체 장치 | |
US7233074B2 (en) | Semiconductor device with improved contacts | |
US7847399B2 (en) | Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles | |
KR100876485B1 (ko) | 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ubm층 | |
US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
US9412715B2 (en) | Semiconductor device, electronic device, and semiconductor device manufacturing method | |
TW200537627A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US20110122592A1 (en) | First-level interconnects with slender columns, and processes of forming same | |
JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
JP2015115568A (ja) | 電子装置の製造方法 | |
US8110931B2 (en) | Wafer and semiconductor package | |
US6692629B1 (en) | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer | |
US20120007233A1 (en) | Semiconductor element and fabrication method thereof | |
JP2008098285A (ja) | 半導体装置 | |
JP2001274201A (ja) | 電子デバイス及びその製造方法 | |
TWI223883B (en) | Under bump metallurgy structure | |
JP2006032871A (ja) | 半導体装置 | |
US7176580B1 (en) | Structures and methods for wire bonding over active, brittle and low K dielectric areas of an IC chip | |
TWI224376B (en) | Flip-chip bonding process | |
US11967577B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
CN116013891A (zh) | 封装结构、封装方法和电子设备 | |
JPH09252020A (ja) | 半導体装置およびその製造方法 | |
JP2005142312A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091001 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4387548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |