KR101151542B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101151542B1
KR101151542B1 KR1020077001900A KR20077001900A KR101151542B1 KR 101151542 B1 KR101151542 B1 KR 101151542B1 KR 1020077001900 A KR1020077001900 A KR 1020077001900A KR 20077001900 A KR20077001900 A KR 20077001900A KR 101151542 B1 KR101151542 B1 KR 101151542B1
Authority
KR
South Korea
Prior art keywords
electrode
connection
semiconductor chip
protruding
semiconductor device
Prior art date
Application number
KR1020077001900A
Other languages
English (en)
Other versions
KR20070083470A (ko
Inventor
카즈마사 타니다
오사무 미야타
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20070083470A publication Critical patent/KR20070083470A/ko
Application granted granted Critical
Publication of KR101151542B1 publication Critical patent/KR101151542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

금속으로 이루어진 접속 전극(1O,43)이 돌출하여 형성된 접속면(2a, 33a)을 갖는 고체 장치(2, 33)와, 금속으로 이루어진 돌기 전극(13, 46)이 돌출하여 형성된 기능면(3a, 34a)을 가지며, 이 기능면을 상기 고체 장치의 상기 접속면에 대향시켜서 상기 기능면과 상기 접속면의 사이에 소정 간격(D3, D6, D9)을 유지하여 접합된 반도체 칩(3, 34)과, 상기 접속 전극 및 상기 돌기 전극보다 고상선 온도가 낮은 저융점 금속을 포함하며, 상기 고체 장치의 상기 접속 전극과 상기 반도체 칩의 상기 돌기 전극을 접속하는 접속 부재(15, 22, 47)를 구비하고 있는 반도체 장치(l, 2l, 31, 31A). 상기 기능면과 상기 접속면의 대향 방향에 있어서, 상기 접속 전극의 높이(D1, D4, D7)와 상기 돌기 전극의 높이(D2, D5, D8)의 합은 상기 소정 간격의 2분의 1 이상이다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 플립칩(flip-chip) 접속된 반도체 칩을 가지는 반도체 장치에 관한 것이다.
반도체 장치의 소형화 및 고밀도 설치를 위하여, 반도체 칩의 기능 소자가 형성된 기능면을 고체 장치에 대향시켜서 반도체 칩을 고체 장치에 접속하는 플립칩 접속 구조가 주목받고 있다.
도 7은 플립칩 접속 구조를 갖는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 이 반도체 장치(51)는 접속면(52a)을 가지는 배선 기판(52)과, 기능 소자가 형성된 기능면(53a)을 가지며, 이 기능면(53a)을 접속면(52a)에 대향시켜서 접속된 반도체 칩(53)을 포함하고 있다.
배선 기판(52)의 접속면(52a)에는 동(Cu)으로 이루어진 접속 패드(58)가 형성되어 있다. 반도체 칩(53)의 기능면(53a)에는 기능 소자에 접속된 전극 패드(54)가 형성되어 있다. 기능면(53a)은 표면 보호막(55)으로 덮여 있으며, 이 표면 보호막(55)에는 전극 패드(54)를 노출시키는 개구(55a)가 형성되어 있다. 그리고, 개구(55a)상에는 전극 패드(54)의 개구(55a)로부터의 노출면을 덮도록 확산 방지막(56)이 형성되어 있다. 이 확산 방지막(56)의 두께는 도 7에 나타낸 바와 같이, 표면 보호막(55)의 두께보다 얇으며, 확산 방지막(56)은 전극 패드(54)나 확산 방지막(56)의 표면으로부터 실질적으로 돌출하고 있지 않다.
배선 기판(52)의 접속 패드(58)와 반도체 칩(53)의 확산 방지막(56) 사이에는 주석(Sn)-납(Pb) 땜납 재료로 이루어진 볼 형상의 접속 부재(57)가 개재되어 있다. 이 접속 부재(57)의 개재에 의해, 반도체 칩(53)이 배선 기판(52)과 소정 간격을 유지한 상태로 지지되는 동시에, 배선 기판(52)과 반도체 칩(53)의 전기적 접속이 달성된다.
그렇기 때문에, 접속 부재(57)는 통상 배선 기판(52)과 반도체 칩(53)의 대향 방향에 있어서, 접속 패드(58) 및 확산 방지막(56)보다 훨씬 큰 두께를 갖는다.
비특허 문헌 1 : J.D.Wu et al., "Electromigration Reliability of SnAgXCuX Flip Chip Interconnects", 54th Electron. Components and Technol. Conf., 2004, p.961
그러나, 20℃ 에 있어서, 주석의 전기 저항율은 12.8×10-8Ωㆍcm 이며, 납의 전기 저항율은 20.6×10-8Ωㆍcm 이다. 따라서, 주석-납 땜납으로 이루어진 접속 부재(57)의 전기 저항율은 접속 패드(58)를 구성하는 동의 전기 저항율인 1.673×10-8Ωㆍcm 의 10배 정도가 된다.
이 때문에, 도 7에 나타낸 반도체 장치(51)와 같이, 접속 패드(58)와 전극 패드(54)의 사이에 이들보다 훨씬 큰 두께를 갖는 접속 부재(57)가 개재되어 있는 구성에서는 배선 기판(52)과 반도체 칩(53) 사이의 전기 저항이 큰 것으로 된다. 이와 같은 큰 전기 저항을 가지는 반도체 장치(51)는 동작 속도가 느리기 때문에 고속 디바이스에의 응용에 적합하지 않다. 특히, 배선 기판(52)이나 반도체 칩(53)에 미세 패턴의 배선(접속 패드(58)나 전극 패드(54)를 포함)이 형성되어 있는 경우 접속 부재(57)의 전기 저항은 무시할 수 없는 것이 된다.
본 발명의 목적은 고체 장치와 반도체 칩 사이의 전기 저항을 감소시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 반도체 장치는 금속으로 이루어진 접속 전극이 돌출하여 형성된 접속면을 갖는 고체 장치와, 금속으로 이루어진 돌기 전극이 돌출하여 형성된 기능면을 가지며, 이 기능면을 상기 고체 장치의 상기 접속면에 대향시켜서 상기 기능면과 상기 접속면의 사이에 소정 간격을 유지하여 접합된 반도체 칩과, 상기 접속 전극 및 상기 돌기 전극보다 고상선(固相線, solidus) 온도가 낮은 저융점 금속을 포함하며, 상기 고체 장치의 상기 접속 전극과 상기 반도체 칩의 상기 돌기 전극을 접속하는 접속 부재를 구비하고 있다. 상기 기능면과 상기 접속면의 대향 방향에 있어서, 상기 접속 전극의 높이와 상기 돌기 전극의 높이의 합은 상기 소정 간격의 2분의 1 이상이다.
접속 전극이나 돌기 전극은 예를 들면 금(Au), 동(Cu), 니켈(Ni) 등의 금속으로 이루어진 것으로 할 수 있다. 한편, 접속 부재를 구성하는 금속 재료, 즉 접속 전극 및 돌기 전극보다 고상선 온도가 낮은 저융점 금속으로서는 예를 들면 주석, 납, 인듐이나 이들 합금을 들 수 있으나, 이들 금속 재료의 전기 저항율은 모두 금, 동 및 니켈의 전기 저항율보다 높다.
그러나, 본 발명에 의하면 기능면과 접속면의 대향 방향에 있어서, 접속 전극의 높이와 돌기 전극의 높이의 합이 기능면과 접속면의 소정 간격의 2분의 1 이상으로 됨으로써, 전기 저항율이 높은 재료로 이루어진 접속 부재의 길이(두께)를 짧게 할 수 있다. 그렇기 때문에, 고체 장치와 반도체 칩 사이의 전기 저항을 감소시킬 수 있다. 그 결과, 이 반도체 장치를 고속 디바이스에 적합한 것으로 할 수 있다.
상기 접속 부재는 상기 저융점 금속과 상기 접속 전극 또는 상기 돌기 전극을 구성하는 금속과의 합금(반응물)을 포함하고 있어도 된다.
접속 부재를 구성하는 금속 재료의 고상선 온도는 예를 들면 60℃ 내지 370℃ 인 것이 바람직하다.
고체 장치의 접속면과 반도체 칩의 기능면과의 사이는 수지 재료로 봉지되어 있는 것이 바람직하다. 이 수지 재료에 의해, 기능면이나 접속 부재와 접속 전극 및 돌기 전극과의 접속부를 보호할 수 있는 동시에, 접속면이나 기능면을 따른 면 안쪽 방향의 전단 응력을 감소시킬 수 있다.
이 반도체 장치는 고체 장치의 접속 전극과 반도체 칩의 돌기 전극과의 사이에, 저융점 금속을 개재시킨 상태에서 고체 장치 및 반도체 칩을 저융점 금속의 고상선 온도 이상(바람직하게는 액상선(液相線, liqidus) 온도 이상)의 온도로 소정 시간 가열함으로써 얻을 수 있다. 저융점 금속이 그 고상선 온도(액상선 온도) 이상의 온도로 가열됨으로써, 저융점 금속의 융액(融液)이 생겨서 이 융액이 고체화함으로써 접속 부재를 얻을 수 있다.
여기서, 접속 전극의 높이는 예를 들면 5㎛ ~ 100㎛ 과, 종래의 반도체 장치(도 7 참조)의 접속 패드의 높이(예를 들면, 0.5㎛ ~ 5㎛)보다 크게 되어 있어도 되며, 돌기 전극의 높이는 예를 들면 5㎛ ~ 100㎛ 과, 종래의 반도체 장치의 확산 방지막의 높이(예를 들면, 0.5㎛ ~ 5㎛)보다 크게 되어 있어도 된다. 또, 표면적이, 예를 들면 0.0001㎟ ~ 0.25㎟ 인 접속 전극이나 돌기 전극에 대해 저융점 금속의 체적이, 예를 들면 접속 전극과 돌기 전극이 대향하는 영역에 있어서, 1× 10-7㎣ ~ 0.08㎣(종래의 반도체 장치의 접속 부재 체적의 1000분의 1 내지 4분의 1 정도)로 되어 있어도 된다. 이에 의해, 기능면과 접속면의 대향 방향에 있어서, 접속 전극의 높이와 돌기 전극의 높이의 합이 기능면과 접속면의 소정 간격의 2분의 1 이상이 되도록 할 수 있다.
상기 접속 전극은 상기 반도체 칩에 대향하는 상면(上面)과, 상기 고체 장치와 상기 반도체 칩의 대향 방향을 거의 따른 측면을 가지고 있어도 되며, 이 경우 상기 돌기 전극은 상기 고체 장치에 대향하는 상면과, 상기 고체 장치와 상기 반도체 칩의 대향 방향을 거의 따른 측면을 가지고 있어도 되며, 이 경우 상기 접속 전극의 상면과 측면 및 상기 돌기 전극의 상면과 측면의 거의 전역(全域)은 상기 접속 부재에 덮여 있어도 된다.
이 구성에 의하면, 이 반도체 장치의 신뢰성을 향상할 수 있는 동시에, 접속 전극과 돌기 전극 사이의 접속 강도를 향상시킬 수 있다.
또, 접속 전극이나 돌기 전극이 상면 및 측면을 갖는 경우, 이 반도체 장치의 제조 공정에 있어서, 접속 전극이나 돌기 전극의 상면 및 측면이 저융점 금속의 융액으로 덮인 상태로 함으로써, 해당 융액의 표면 장력을 효과적으로 이용하여 고체 장치에 대해 반도체 칩을 대향 방향과 직교하는 방향으로 셀프얼라인먼트(self-alignment)할 수 있다.
상기 접속 부재는 상기 접속 전극과 상기 돌기 전극의 사이를 메우도록 배치되고, 상기 접속 전극 또는 상기 돌기 전극을 구성하는 금속과 상기 저융점 금속의 합금으로 이루어진 반응층을 포함해도 된다.
주석, 납, 인듐 또는 이들 합금은 금, 동 또는 니켈보다 부드럽다. 따라서, 접속 전극과 돌기 전극의 사이에, 접속 부재 중 저융점 금속만으로 이루어진 부분이 존재하고 있으면, 그 부분은 접속 전극이나 돌기 전극보다 부드럽기 때문에, 그 부분에 응력이 집중하여 접속 부재가 파단(破斷)되기 쉽다.
한편, 이 구성에 의하면 접속 전극과 돌기 전극의 사이는 접속 전극 또는 돌기 전극을 구성하는 금속과 저융점 금속의 합금으로 이루어진 반응층으로 메워져 있다. 이와 같은 합금은 저융점 금속보다 딱딱하며, 접속 전극 및 돌기 전극과 이들 사이에 존재하는 접속 부재(반응층)와의 경도의 차는 작다. 따라서, 접속 전극과 돌기 전극의 사이에 응력이 집중하는 것을 회피하여 접속 부재가 파단되기 어렵게 할 수 있다.
상기 접속 전극이 상면 및 측면을 갖는 경우나, 상기 돌기 전극이 상면 및 측면을 갖는 경우는 상기 접속 전극 및 상기 돌기 전극의 상면에 더하여, 상기 접속 전극 및 상기 돌기 전극의 측면도 상기 반응층으로 덮여 있어도 된다.
상기의 제조 방법에 있어서, 고체 장치 및 반도체 칩을 가열하는 온도 및 시간을 제어함으로써, 저융점 금속의 융액이 고체화한 후, 접속 전극과 돌기 전극의 사이가 반응층으로 메워진 상태로 할 수 있다.
상기 접속 전극과 상기 돌기 전극은 동일한 재료로 이루어진 것이 바람직하다. 이 경우, 접속 부재에 관하여, 접속 전극과 돌기 전극측의 재료 구성이 대칭으로 되어 접속 신뢰성을 높게 할 수 있다.
고체 장치는 배선 기판이어도 되며, 이 경우 접속 전극은 배선 기판상의 배선에 접속된 접속 패드이어도 된다.
또, 상기 고체 장치는 상기 반도체 칩과 다른 반도체 칩이어도 된다. 즉, 이 반도체 장치는 칩 온 칩 구조를 가지고 있어도 된다. 이 경우, 접속면은 기능 소자가 형성된 기능면이어도 되며, 접속 전극은 돌기 전극이어도 된다.
상기 접속 전극 및 상기 돌기 전극은 상기 접속 전극과 상기 돌기 전극의 접속 부분의 위치가 상기 반도체 칩측 또는 상기 고체 장치측으로 시프트(shift)되도록, 각각의 높이가 다르게 하여 형성되어 있어도 된다.
이 반도체 장치에 있어서, 반도체 칩의 기능면과 고체 장치의 접속면(다른 반도체 칩의 기능면)과의 사이에는 언더필층이 설치되어 있어도 된다. 이와 같은 반도체 장치에 온도 사이클이 주어지면 접속 전극, 돌기 전극 및 접속 부재(이하, 이것들을 총칭하여 「도전 부재」라고 함)의 열팽창 계수와 언더필층의 열팽창 계수와의 차에 의해 도전 부재에 응력이 가해진다. 이 응력은 기능면 및 접속면에 수직인 방향에 관하여, 대향하는 기능면과 접속면의 중간부에서 최대가 된다.
한편, 돌기 전극과 접속 전극(다른 반도체 칩의 돌기 전극)의 접속 부분(접속 부재)은 도전 부재에 가해지는 응력이 최대가 되는 위치(대향하는 기능면과 접속면의 중간부)로부터, 고체 장치측 또는 반도체 칩측으로 시프트된(오프셋된) 위치에 있다. 따라서, 이와 같은 언더필층이 설치되어 있더라도 온도 사이클에 의한 돌기 전극과 접속 전극의 접속부 파괴는 일어나기 어렵다.
본 발명에 있어서의 상술한, 또는 다른 목적, 특징 및 효과는 첨부한 도면을 참조하여 다음에 기술하는 실시 형태의 설명에 의해 밝혀진다.
도 1은 본 발명의 제 1 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 2는 도 1에 나타낸 반도체 장치의 도전 부재 부근을 확대하여 나타내는 도해적인 단면도.
도 3은 본 발명의 제 2 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
도 4는 본 발명의 제 3 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 5는 도 4에 나타낸 반도체 장치의 도전 부재 부근을 확대하여 나타내는 도해적인 단면도.
도 6은 도 4에 나타낸 반도체 장치의 변형예에 관한 반도체 장치의 도전 부재 부근을 확대하여 나타내는 도해적인 단면도.
도 7은 플립칩 접속 구조를 갖는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 1은 본 발명의 제 1 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
이 반도체 장치(1)는 접속면(2a)을 갖는 배선 기판(2)과, 기능 소자가 형성된 기능면(3a)을 가지며, 이 기능면(3a)을 접속면(2a)에 대향시켜서 접속(플립칩 접속)된 반도체 칩(3)을 포함하고 있다. 배선 기판(2)과 반도체 칩(3)은 도전 부재(5)에 의해 소정 간격을 유지하도록 서로 기계적으로 접속되어 있다. 또, 배선 기판(2)과 반도체 칩(3)은 도전 부재(5)를 통하여 전기적으로 접속되어 있다.
배선 기판(2)과 반도체 칩(3)의 틈새에는 수지 재료로 이루어진 언더필층(7)이 설치되어 있다. 언더필층(7)에 의해 기능면(3a)이나 도전 부재(5)가 보호되어 있는 동시에, 접속면(2a)이나 기능면(3a)을 따른 면 안쪽 방향의 전단 응력(剪斷 應力)을 감소시킬 수 있다.
배선 기판(2)에 있어서 접속면(2a)과 반대측의 외부 접속면(2b)에는 금속 볼(4)이 설치되어 있다. 금속 볼(4)은 배선 기판(2)의 내부 및/또는 표면에서 재배선되어 접속면(2a)측의 도전 부재(5)에 전기적으로 접속되어 있다. 이 반도체 장치(1)는 금속 볼(4)을 통하여 실장 기판에 접속할 수 있다.
도 2는 반도체 장치(1)의 도전 부재(5) 부근을 확대하여 나타내는 도해적인 단면도이다.
배선 기판(2)의 접속면(2a)에는 접속 패드(10)가 형성되어 있다. 접속 패드(10)는 예를 들면 금(Au), 동(Cu), 니켈(Ni) 또는 이들 합금으로 이루어지며, 도시하지 않은 배선에 의해 금속 볼(4)(도 1 참조)에 접속되어 있다.
반도체 칩(3)의 기능면(3a)에는 기능 소자에 접속된 전극 패드(11)가 형성되어 있다. 전극 패드(11)는 예를 들면 알루미늄, 동, 금, 또는 이들 합금으로 이루어진다. 또, 기능면(3a)은 표면 보호막(12)으로 덮여 있으며, 이 표면 보호막(12)에는 전극 패드(11)를 노출시키는 개구(12a)가 형성되어 있다. 표면 보호막(12)은 예를 들면 실리콘 질화막, 실리콘 산화막, 폴리이미드로 이루어진다.
개구(12a)로부터의 전극 패드(11)의 노출면상에는 표면 보호막(12)의 표면으로부터 돌출하는 돌기 전극(13)이 형성되어 있다. 돌기 전극(13)은 예를 들면 금, 동, 니켈 또는 이들 합금으로 이루어진다.
접속 패드(10)는 반도체 칩(3)(돌기 전극(13))에 대향하는 상면(10a) 및 배선 기판(2)과 반도체 칩(3)의 대향 방향을 거의 따른 측면(10b)을 가지고 있다. 마찬가지로, 돌기 전극(13)은 배선 기판(2)(접속 패드(10))에 대향하는 상면(13a) 및 배선 기판(2)과 반도체 칩(3)의 대향 방향을 거의 따른 측면(13b)을 가지고 있다. 돌기 전극(13)은 접속 패드(10)와 거의 동일한 크기 및 형상을 가지고 있다. 접속 패드(10)와 돌기 전극(13)은 접속면(2a)을 수직으로 내려다 본 평면시에 있어서 거의 겹치도록 배치되어 있다.
접속 패드(10)와 돌기 전극(13)은 접속 부재(15)에 의해 접속되어 있다. 접속 부재(15)는 접속 패드(10), 돌기 전극(13) 등, 반도체 장치(1)에 있어서의 다른 부재보다 고상선 온도가 낮은 저융점 금속으로서의 주석(Sn), 납(Pb), 인듐(In) 또는 이들 합금을 포함하고 있다. 접속 부재(15)는 접속 패드(10)나 돌기 전극(13)의 계면 부근에, 저융점 금속과 접속 패드(10)나 돌기 전극(13)을 구성하는 금속과의 합금으로 이루어진 반응층(도시 생략)을 포함하고 있다. 접속 부재(15)는 반응층 이외의 부분은 실질적으로 저융점 금속만으로 이루어진다.
접속 패드(10)의 상면(10a) 및 측면(10b) 및 돌기 전극(13)의 상면(13a) 및 측면(13b)은 그 거의 전역이 접속 부재(15)로 덮여 있다. 이에 의해, 반도체 장치(1)의 신뢰성이 향상되어 있는 동시에, 접속 패드(10)와 돌기 전극(13) 사이의 접속 강도가 향상되어 있다.
접속면(2a)으로부터의 접속 패드(10)의 높이 D1과, 기능면(3a)으로부터의 돌기 전극(13)의 높이 D2의 합은 접속면(2a)과 기능면(3a)의 간격 D3의 2 분의 1 이상이다(하기 수식(1) 참조).
D1+D2≥(1/2)ㆍD3 (1)
높이 D1은 예를 들면 1㎛ ~ 250㎛ 으로 할 수 있으며, 높이 D2는 예를 들면 1㎛ ~ 250㎛ 로 할 수 있다. 간격 D3은 예를 들면 2㎛ ~ 500㎛ 로 할 수 있다.
저융점 금속, 즉 주석, 납, 인듐 또는 이들 합금으로 이루어진 접속 부재(15)는 금, 동 또는 니켈로 이루어진 접속 패드(10)나 돌기 전극(13)보다 전기 저항율이 높다. 그러나, 상기 수식(1)의 관계에 의해, 접속면(2a)과 기능면(3a)의 대향 방향에 있어서, 전기 저항율이 높은 접속 부재(15)의 길이(두께)는 짧다. 따라서, 이 반도체 장치(1)에 있어서의 배선 기판(2)과 반도체 칩(3) 사이의 전기 저항은 낮다. 이 때문에, 이 반도체 장치(1)는 고속 디바이스에의 적용에 적합하다.
접속 패드(10)와 돌기 전극(13)은 동일한 재료(예를 들면, 동)로 이루어진 것이 바람직하다. 이 경우, 접속 부재(15)에 관해, 접속 패드(10)측과 돌기 전극(13)측의 재료 구성이 대칭이 되고, 접속 신뢰성을 높게 할 수 있다.
이 반도체 장치(1)는 배선 기판(2)의 접속 패드(10)와 반도체 칩(3)의 돌기 전극(13)의 사이에, 저융점 금속을 개재시킨 상태로 배선 기판(2) 및 반도체 칩(3)을, 저융점 금속의 고상선 온도 이상(바람직하게는 액상선 온도 이상)의 온도로 소정 시간 가열함으로써 얻을 수 있다. 저융점 금속이 그 고상선 온도(액상선 온도) 이상의 온도로 가열됨으로써 저융점 금속의 융액이 생기고, 이 융액이 고체화함으로써 접속 부재(15)를 얻을 수 있다.
여기서, 높이 D1, D2나 저융점 금속의 체적을 적당하게 설정함으로써, 상기 (1)식의 관계를 갖는 반도체 장치(1)를 얻을 수 있다.
또, 접속 패드(10)나 돌기 전극(13)의 상면(10a, 13a) 및 측면(10b, 13b)이 저융점 금속의 융액으로 덮인 상태로 함으로써, 해당 융액의 표면 장력을 효과적으로 이용하여 배선 기판(2)에 대한 반도체 칩(3)의 셀프얼라인먼트를 실시할 수 있다.
도 3은 본 발명의 제 2 실시 형태에 관한 반도체 장치의 구조를 나타내는 도 해적인 단면도이다. 도 3에 있어서, 도 2에 나타내는 각 부에 대응하는 부분에는 도 2와 동일한 참조 부호를 부여하고 있다.
이 반도체 장치(21)는 도 2에 나타내는 반도체 장치(1)의 접속 부재(15) 대신에 접속 부재(22)를 구비하고 있다. 접속 부재(22)는 접속 패드(10)와 돌기 전극(13)의 사이를 메우고(채우고), 접속 패드(10)의 측면(10b)과 돌기 전극(13)의 측면(13b)을 덮도록 형성된 반응층(22a)과, 이 반응층(22a)의 옆쪽을 덮는 미반응층(22b)을 포함한다.
미반응층(22b)은 실질적으로 접속 패드(10), 돌기 전극(13) 등 반도체 장치(21)에 있어서의 다른 부재보다 고상선 온도가 낮은 저융점 금속(주석, 납, 인듐 또는 이들 합금)만으로 이루어진다. 한편, 반응층(22a)은 접속 패드(10) 또는 돌기 전극(13)을 구성하는 금속과 저융점 금속의 합금으로 이루어진다.
도 2를 참조하여, 주석, 납, 인듐 또는 이들 합금인 저융점 금속은 금, 동 및 니켈보다 부드럽다. 따라서, 반도체 장치(1)와 같이 접속 패드(10)와 돌기 전극(13)의 사이에, 접속 부재(15) 중 실질적으로 저융점 금속만으로 이루어진 부분이 존재하고 있으면, 그 부분은 접속 패드(10)나 돌기 전극(13)보다 부드럽기 때문에, 그 부분에 응력이 집중하여 파단되기 쉽다.
이에 대해, 도 3에 나타낸 반도체 장치(21)에서는 접속 패드(10)와 돌기 전극(13)의 사이는 반응층(22a)으로 메워져 있다. 접속 패드(10) 또는 돌기 전극(13)을 구성하는 금속과 저융점 금속의 합금(공정(共晶, eutectic)이어도 되고, 고용체이어도 좋으며, 금속간 화합물이어도 되며, 이들 중 2개 이상이어도 됨)으로 이루어진 반응층(22a)은 저융점 금속보다 딱딱하고, 접속 패드(10) 및 돌기 전극(13)과, 이들 사이에 존재하는 반응층(22a)의 경도의 차는 작다. 따라서, 접속 패드(10)와 돌기 전극(13)의 사이에 응력 집중하는 일이 회피되기 때문에 접속 부재(22)는 파단되기 어렵다.
이 반도체 장치(21)는 도 1 및 도 2에 나타내는 반도체 장치(1)와 동일한 제조 방법에 의해 제조할 수 있다. 이 제조 방법에 있어서, 배선 기판(2) 및 반도체 칩(3)을 가열하는 온도 및 시간을 제어함으로써 저융점 금속의 융액이 고체화한 후, 접속 패드(10)와 돌기 전극(13)의 사이가 반응층(22a)으로 메워진 상태로 할 수 있다.
도 4는 본 발명의 제 3 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
이 반도체 장치(31)는 이른바 멀티 칩 모듈이며, 배선 기판(32), 그 위에 적층된 제 1 반도체 칩(33) 및 제 1 반도체 칩(33)의 위에 적층된 제 2 반도체 칩(34)을 구비하고 있다. 제 1 및 제 2 반도체 칩(33, 34)은 각각 기능 소자가 각각 형성된 기능면(33a, 34a)을 가지고 있다. 제 1 반도체 칩(33)은 기능면(33a)이 배선 기판(32)과는 반대측을 향한, 이른바 페이스 업 상태로 배선 기판(32)상에 접합되어 있다.
제 2 반도체 칩(34)은 기능면(34a)을 제 1 반도체 칩(33)의 기능면(33a)에 대향시킨 페이스다운 자세로 제 1 반도체 칩(33)에 접속되어 있다. 즉, 이 반도체 장치(31)는 칩 온 칩 구조를 갖는다. 제 1 반도체 칩(33)과 제 2 반도체 칩(34)은 도전 부재(38)에 의해 소정 간격을 유지하도록 서로 기계적으로 접속되어 있다. 또, 제 1 반도체 칩(33)과 제 2 반도체 칩(34)은 도전 부재(38)를 통하여 전기적으로 접속되어 있다. 제 1 반도체 칩(33)과 제 2 반도체 칩(34)의 틈새에는 언더필층(36)이 설치되어 있다.
기능면(33a, 34a)에 수직인 방향으로부터 보아, 제 1 반도체 칩(33)은 제 2 반도체 칩(34)보다 크고, 제 1 반도체 칩(33)에 있어서 제 2 반도체 칩(34)이 접속된 면(기능면(33a))의 둘레부에는 제 2 반도체 칩(34)이 대향하고 있지 않은 영역이 존재하고 있다. 이 영역에는 기능면(33a)의 기능 소자에 접속된 전극 패드(33b)가 형성되어 있다.
배선 기판(32)에 수직인 방향으로부터 보아, 배선 기판(32)은 제 1 반도체 칩(33)보다 크고, 배선 기판(32)에 있어서 제 1 반도체 칩(33)이 접합된 면의 둘레부에는 제 1 반도체 칩(33)이 대향하고 있지 않은 영역이 존재하고 있다. 이 영역에는 도시하지 않은 전극 패드가 설치되어 있으며, 배선 기판(32)의 이 전극 패드와 제 1 반도체 칩(33)의 전극 패드(33b)는 본딩 와이어(37)를 통하여 접속되어 있다.
제 1 및 제 2 반도체 칩(33, 34) 및 본딩 와이어(37)는 몰드 수지(39)로 봉지되어 있다.
배선 기판(32)에 있어서 제 1 반도체 칩(33)이 접합된 면과 반대측인 면에는 외부 접속 부재로서의 땜납 볼(35)이 설치되어 있다. 배선 기판(32)의 본딩 와이어(37)가 접속된 전극 패드는 배선 기판(32)의 표면이나 내부에서 재배선되어 땜납 볼(35)에 접속되어 있다.
이 반도체 장치(31)는 땜납 볼(35)을 실장 기판에 형성된 전극 패드에 접속함으로써 실장 기판에 설치할 수 있다.
도 5는 반도체 장치(31)의 도전 부재(38) 부근을 확대하여 나타내는 도해적인 단면도이다.
제 1 반도체 칩(33)의 기능면(33a)에는 기능 소자에 접속된 전극 패드(41)가 형성되어 있다. 또, 기능면(33a)은 표면 보호막(42)으로 덮여 있으며, 이 표면 보호막(42)에는 전극 패드(41)를 노출시키는 개구(42a)가 형성되어 있다. 개구(42a)로부터의 전극 패드(41)의 노출면상에는 표면 보호막(42)의 표면으로부터 돌출하는 돌기 전극(43)이 형성되어 있다.
동일하게, 제 2 반도체 칩(34)의 기능면(34a)에는 기능 소자에 접속된 전극 패드(44)가 형성되어 있다. 또, 기능면(34a)은 표면 보호막(45)으로 덮여 있으며, 이 표면 보호막(45)에는 전극 패드(44)를 노출시키는 개구(45a)가 형성되어 있다. 개구(45a)로부터의 전극 패드(44)의 노출면상에는 표면 보호막(45)의 표면으로부터 돌출하는 돌기 전극(46)이 형성되어 있다.
전극 패드(41, 44)는 도 2에 나타낸 반도체 장치(1)의 전극 패드(11)와 동일한 재로로 이루어진다. 표면 보호막(42, 45)은 도 2에 나타낸 반도체 장치(1)의 표면 보호막(12)과 동일한 재료로 이루어진다. 돌기 전극(43, 46)은 도 2에 나타낸 반도체 장치(1)의 돌기 전극(13)과 동일한 재료로 이루어진다.
돌기 전극(43)은 제 2 반도체 칩(34)(돌기 전극(43))에 대향하는 상면(43a) 및 제 1 반도체 칩(33)과 제 2 반도체 칩(34)의 대향 방향을 거의 따른 측면(43b)을 유지하고 있다. 동일하게, 돌기 전극(46)은 제 1 반도체 칩(33)(돌기 전극(43))에 대향하는 상면(46a) 및 제 1 반도체 칩(33)과 제 2 반도체 칩(34)의 대향 방향을 거의 따른 측면(46b)을 가지고 있다. 돌기 전극(43)과 돌기 전극(46)은 거의 동일한 크기 및 형상을 가지고 있다. 돌기 전극(43)과 돌기 전극(46)은 기능면(33a, 34a)을 수직으로 내려다 본 평면시에 있어서 거의 겹치도록 배치되어 있다.
돌기 전극(43)과 돌기 전극(46)은 접속 부재(47)에 의해 접속되어 있다. 접속 부재(47)는 도 2에 나타낸 반도체 장치(1)의 접속 부재(15)와 동일한 부재로 이루어진다.
돌기 전극(43)의 상면(43a) 및 측면(43b) 및 돌기 전극(46)의 상면(46a) 및 측면(46b)은 그 거의 전역이 접속 부재(47)로 덮여 있다. 이에 의해, 반도체 장치(31)의 신뢰성이 향상되어 있는 동시에 돌기 전극(43)과 돌기 전극(46)의 접속 강도가 향상되어 있다.
기능면(33a)으로부터의 돌기 전극(43)의 높이 D4와, 기능면(34a)으로부터의 돌기 전극(46)의 높이 D5의 합은 기능면(33a)과 기능면(34a)의 간격 D6의 2분의 1 이상이다(하기 수식(2) 참조).
D4+D5≥(1/2)ㆍD6 (2)
즉, 기능면(33a)과 기능면(34a)의 대향 방향에 있어서, 전기 저항율이 높은 접속 부재(47)의 길이(두께)는 짧다. 따라서, 이 반도체 장치(31)에 있어서의 제 1 반도체 칩(33)과 제 2 반도체 칩(34) 사이의 전기 저항은 낮다.
도 6은 도 4 및 도 5에 나타낸 반도체 장치(31)의 변형예에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 6에 있어서, 도 5에 나타낸 각 부에 대응하는 부분에는 도 5와 동일한 참조 부호를 부여하고 있다. 도 6에서는 도전 부재(38) 부근을 확대하여 나타내고 있다.
이 반도체 장치(31A)에 있어서, 기능면(33a)으로부터의 돌기 전극(43)의 높이 D7과 기능면(34a)으로부터의 돌기 전극(46)의 높이 D8과의 합은 기능면(33a)과 기능면(34a)의 간격 D9의 2분의 1 이상이다(하기 수식(3) 참조).
D7+D8≥(1/2)ㆍD9 (3)
또, 이 반도체 장치(31A)에서는 기능면(34a)으로부터의 돌기 전극(46)의 높이 D8은 기능면(33a)으로부터의 돌기 전극(43)의 높이 D7보다 크게 되어 있다(D7<D8).
이 반도체 장치(31A)에 온도 사이클이 주어지면, 도전 부재(38)의 열팽창 계수와 언더필층(36)의 열팽창 계수의 차에 의해 도전 부재(38)에 응력이 가해진다. 이 응력은 기능면(33a, 34a)에 수직인 방향에 관하여, 대향하는 기능면(33a)과 기능면(34a)의 중간부 C(도 6에 일점 쇄선으로 나타냄)에서 최대가 된다.
한편, 돌기 전극(43)과 돌기 전극(46)의 접속 부분(접속 부재(47)로 형성되는 돌기 전극(43, 46)간 계면(界面))은 도전 부재(38)에 가해지는 응력이 최대가 되는 위치(대향하는 기능면(33a)과 기능면(34a)의 중간부 C)로부터, 제 1 반도체 칩(33)측으로 시프트된(오프셋(offset)된) 위치에 있다. 따라서, 이와 같은 언더필층(36)이 설치되어 있더라도, 온도 사이클에 의한 돌기 전극(43)과 돌기 전극(46)의 접속부의 파괴는 일어나기 어렵다.
본 발명의 실시 형태의 설명은 이상과 같으나, 본 발명은 다른 형태에서도 실시할 수 있다. 예를 들면, 도 5에 나타낸 반도체 장치(31)에 있어서도, 돌기 전극(43)과 돌기 전극(46)의 사이를 메우도록, 돌기 전극(43, 46)을 구성하는 금속과 저융점 금속의 합금으로 이루어진 반응층이 형성되어 있어도 된다.
도 6에 나타낸 반도체 장치(31A)에 있어서, 기능면(33a)으로부터의 돌기 전극(43)의 높이 D7과, 기능면(34a)으로부터의 돌기 전극(46)의 높이 D8은 다르면 좋고, 기능면(33a)으로부터의 돌기 전극(43)의 높이 D7이 기능면(34a)으로부터의 돌기 전극(46)의 높이 D8보다 크게 되어 있어도 된다(D7>D8).
본 발명의 실시 형태에 대해 상세하게 설명하였으나, 이것들은 본 발명의 기술적 내용을 분명히 하기 위해 사용된 구체적인 예에 지나지 않으며, 본 발명은 이러한 구체적인 예에 한정하여 해석되어야 하는 것이 아니며, 본 발명의 정신 및 범위는 첨부한 청구 범위에 의해서만 한정된다.
본 출원은 2004년 11월 25일에 일본 특허청에 제출된 일본 특원 2004-341029에 대응하고 있으며, 본 출원의 모든 개시는 여기에 인용에 의해 조성된 것으로 한다.
본 발명에 의하면, 플립칩 접속된 반도체 칩을 가지는 반도체 장치를 제공할 수 있다.

Claims (6)

  1. 금속으로 이루어진 접속 전극이 돌출하여 형성된 접속면을 갖는 고체 장치와,
    금속으로 이루어진 돌기 전극이 돌출하여 형성된 기능면을 가지며, 이 기능면을 상기 고체 장치의 상기 접속면에 대향시키고, 상기 기능면과 상기 접속면의 사이에 소정 간격을 유지하여 접합된 반도체 칩과,
    상기 접속 전극 및 상기 돌기 전극보다 고상선(固相線) 온도가 낮은 저융점 금속을 포함하며, 상기 고체 장치의 상기 접속 전극과 상기 반도체 칩의 상기 돌기 전극을 접속하는 접속 부재를 구비하고,
    상기 기능면과 상기 접속면의 대향 방향에 있어서, 상기 접속 전극의 높이와 상기 돌기 전극의 높이의 합이 상기 소정 간격의 2분의 1 이상인 반도체 장치.
  2. 제1항에 있어서,
    상기 접속 전극은 상기 반도체 칩에 대향하는 상면과, 상기 고체 장치와 상기 반도체 칩의 대향 방향을 따른 측면을 가지고,
    상기 돌기 전극은 상기 고체 장치에 대향하는 상면과, 상기 고체 장치와 상기 반도체 칩의 대향 방향을 따른 측면을 가지고,
    상기 접속 전극의 상면과 측면 및 상기 돌기 전극의 상면과 측면의 전역(全域)이 상기 접속 부재로 덮여 있는 반도체 장치.
  3. 제1항에 있어서,
    상기 접속 부재는 상기 접속 전극과 상기 돌기 전극의 사이를 메우도록 배치되고, 상기 접속 전극 또는 상기 돌기 전극을 구성하는 금속과 상기 저융점 금속의 합금으로 이루어진 반응층을 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 접속 전극과 상기 돌기 전극이 동일한 재료로 이루어진 반도체 장치.
  5. 제1항에 있어서,
    상기 고체 장치는 상기 반도체 칩과 다른 반도체 칩인 반도체 장치.
  6. 제5항에 있어서,
    상기 접속 전극 및 상기 돌기 전극은, 상기 접속 전극과 상기 돌기 전극의 접속 부분의 위치가 상기 반도체 칩측 또는 상기 고체 장치측으로 시프트(shift)되도록, 각각의 높이가 다르게 형성되어 있는 반도체 장치.
KR1020077001900A 2004-11-25 2005-09-01 반도체 장치 KR101151542B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00341029 2004-11-25
JP2004341029A JP4908750B2 (ja) 2004-11-25 2004-11-25 半導体装置
PCT/JP2005/015979 WO2006057097A1 (ja) 2004-11-25 2005-09-01 半導体装置

Publications (2)

Publication Number Publication Date
KR20070083470A KR20070083470A (ko) 2007-08-24
KR101151542B1 true KR101151542B1 (ko) 2012-05-30

Family

ID=36497843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001900A KR101151542B1 (ko) 2004-11-25 2005-09-01 반도체 장치

Country Status (6)

Country Link
US (1) US7598613B2 (ko)
JP (1) JP4908750B2 (ko)
KR (1) KR101151542B1 (ko)
CN (1) CN101002313A (ko)
TW (1) TW200618142A (ko)
WO (1) WO2006057097A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8046824B2 (en) * 2005-04-11 2011-10-25 Nokia Corporation Generic key-decision mechanism for GAA
JP4888096B2 (ja) * 2006-12-08 2012-02-29 富士通株式会社 半導体装置、回路配線基板及び半導体装置の製造方法
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US8178970B2 (en) * 2009-09-18 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strong interconnection post geometry
US9024431B2 (en) * 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101574911B1 (ko) * 2011-09-16 2015-12-04 파나소닉 주식회사 실장 구조 및 그 제조 방법
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US8653658B2 (en) * 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
CN102543908A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 倒装芯片封装件及其制造方法
TWI451547B (zh) * 2012-03-02 2014-09-01 矽品精密工業股份有限公司 基板結構及其製法
JP6006523B2 (ja) * 2012-04-27 2016-10-12 新光電気工業株式会社 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
CN104364899B (zh) * 2012-06-22 2017-11-24 株式会社村田制作所 电子部件模块
JP6089732B2 (ja) * 2013-01-30 2017-03-08 日立金属株式会社 導電性部材の接続構造、導電性部材の接続方法、及び光モジュール
JP5709326B2 (ja) * 2013-05-02 2015-04-30 ローム株式会社 半導体装置
US9331043B1 (en) * 2015-01-30 2016-05-03 Invensas Corporation Localized sealing of interconnect structures in small gaps
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10189706B2 (en) * 2016-11-08 2019-01-29 Dunan Microstaq, Inc. Method for self-aligning solder-attached MEMS die to a mounting surface
JP2019197748A (ja) * 2018-05-07 2019-11-14 トヨタ自動車株式会社 半導体装置
JP7199921B2 (ja) 2018-11-07 2023-01-06 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218744A (ja) * 1983-05-27 1984-12-10 Hitachi Ltd ボンデイング方法
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP4284867B2 (ja) * 2001-01-18 2009-06-24 株式会社日立製作所 標準モデル上で適応的選択暗号文攻撃に対して安全な公開鍵暗号方法
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
TWI286829B (en) * 2006-01-17 2007-09-11 Via Tech Inc Chip package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法

Also Published As

Publication number Publication date
WO2006057097A1 (ja) 2006-06-01
US20070230153A1 (en) 2007-10-04
KR20070083470A (ko) 2007-08-24
JP2006156492A (ja) 2006-06-15
JP4908750B2 (ja) 2012-04-04
CN101002313A (zh) 2007-07-18
US7598613B2 (en) 2009-10-06
TW200618142A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
KR101151542B1 (ko) 반도체 장치
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US6528408B2 (en) Method for bumped die and wire bonded board-on-chip package
US6551854B2 (en) Semiconductor device having bump electrodes and method of manufacturing the same
KR100324708B1 (ko) 반도체장치
US7420814B2 (en) Package stack and manufacturing method thereof
US7456502B2 (en) Wiring board with connection electrode formed in opening and semiconductor device using the same
US20110163444A1 (en) Semiconductor device having elastic solder bump to prevent disconnection
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP2007103737A (ja) 半導体装置
US8703543B2 (en) Vertical sensor assembly method
JP2000269371A (ja) 半導体装置および半導体実装構造体
US20070045848A1 (en) Wafer structure
JP3872648B2 (ja) 半導体装置およびその製造方法並びに電子装置
KR100857365B1 (ko) 반도체 장치의 범프 구조물
JP2017126689A (ja) 電子装置及び電子機器
JP2002026073A (ja) 半導体装置およびその製造方法
JP2008098285A (ja) 半導体装置
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2001077297A (ja) 半導体装置とその製造方法
JP2002217232A (ja) 半導体装置の製造方法
JP2002076054A (ja) 半導体装置の実装構造
KR20110131624A (ko) 신규한 부품 결합구조를 포함하는 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 7