CN102543908A - 倒装芯片封装件及其制造方法 - Google Patents

倒装芯片封装件及其制造方法 Download PDF

Info

Publication number
CN102543908A
CN102543908A CN2012100120767A CN201210012076A CN102543908A CN 102543908 A CN102543908 A CN 102543908A CN 2012100120767 A CN2012100120767 A CN 2012100120767A CN 201210012076 A CN201210012076 A CN 201210012076A CN 102543908 A CN102543908 A CN 102543908A
Authority
CN
China
Prior art keywords
chip
substrate
scolder
flip
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100120767A
Other languages
English (en)
Inventor
刘一波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2012100120767A priority Critical patent/CN102543908A/zh
Publication of CN102543908A publication Critical patent/CN102543908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种倒装芯片封装件及其制造方法。该倒装芯片封装件包括：基板，基板的一侧表面上设置有多个第一焊盘；芯片，芯片的有源面上设置有多个第二焊盘；多个第一导电柱，通过第一焊料设置在所述多个第一焊盘上；多个第二导电柱，设置在所述多个第二焊盘上并通过第二焊料连接到所述多个第一导电柱，从而芯片通过顺序堆叠的所述多个第二导电柱、第二焊料、所述多个第一导电柱和第一焊料电连接到基板；包封料，填充在基板的所述一侧表面上并包封芯片。本发明的倒装芯片封装件可以增大芯片和基板之间的间距，从而可以使包封料充分地填充在芯片和基板之间的空间中而不形成孔洞。

Description

倒装芯片封装件及其制造方法
技术领域
本发明涉及一种倒装芯片封装件及该倒装芯片封装件的制造方法。
背景技术
倒装芯片具有小型化、可在高频下运行、低寄生效应和高I/O密度等的优点。因此，倒装芯片得到广泛的应用。
图1是现有技术中传统的倒装芯片封装件的剖视图。如图1所示，传统的倒装芯片封装件10主要包括基板110、芯片120以及设置在基板110上以包封芯片120等元件的包封料130。芯片120通过焊料凸点140电连接到基板110。目前，主要采用以下方法来制造传统的倒装芯片封装件10：通过印刷或电镀在芯片的焊盘上涂覆焊膏，回流后形成焊料凸点，然后通过焊料凸点将芯片贴装到基板上。然而，通过该方法无法生产芯片与基板之间的间距小于150μm的细间距的倒装芯片封装件，因此限制了倒装芯片的应用。
为了解决上述传统的倒装芯片封装件中焊料凸点无法用于细间距的倒装芯片封装件的生产的问题，近来已开发了通过铜柱和焊料凸点将芯片和基板电连接的倒装芯片封装件。图2是现有技术中的通过铜柱和焊料凸点将芯片和基板电连接的倒装芯片封装件的剖视图。
如图2中所示，倒装芯片封装件20主要包括基板210、芯片220以及设置在基板210上以包封芯片220等元件的包封料230。芯片220通过铜柱240和焊料凸点250电连接到基板210。通常使用光刻胶通过溅射或电镀的方法在芯片220的焊盘上形成铜柱240。在芯片220上形成铜柱240的工艺中，由于该工艺所用光刻胶的最大厚度有限，所以形成的铜柱240高度一般不超过50μm，导致芯片220和基板210之间的间距过小。在实际的连接结构中，芯片220与基板210之间的间距不超过50μm。因此，在通过包封料填充芯片220与基板210之间的间隙时，在该间隙中容易形成孔洞，使倒装芯片封装件的质量劣化。
为了防止在填充树脂的过程中在芯片220与基板210之间的填充料中形成孔洞，通常在基板210的对应芯片220的位置处打孔，并辅以真空方式来帮助树脂流入芯片220与基板210之间的间隙。但是在该过程中，树脂填充料需要从基板210的孔中溢出到基板210的背面，从而大大增加了污染基板210背面的电路的风险。
另外，通常还需要使用含有超细填料的树脂(MUF)来填充基板210与芯片220之间的间隙，从而防止填充过程中形成孔洞，但这使制造成本大大提高。
发明内容
本发明的目的在于克服现有技术的不足而提供一种倒装芯片封装件及其制造方法。
根据本发明的一方面，提供了一种倒装芯片封装件。该倒装芯片封装件包括：基板，基板的一侧表面上设置有多个第一焊盘；芯片，芯片的有源面上设置有多个第二焊盘；多个第一导电柱，通过第一焊料设置在所述多个第一焊盘上；多个第二导电柱，设置在所述多个第二焊盘上并通过第二焊料连接到所述多个第一导电柱，从而芯片通过顺序堆叠的所述多个第二导电柱、第二焊料、所述多个第一导电柱和第一焊料电连接到基板；包封料，填充在基板的所述一侧表面上并包封芯片。
根据本发明的实施例，基板的所述一侧表面上还可以设置有具有暴露所述多个第一焊盘的多个开口的阻焊层。
根据本发明的实施例，第一焊料的熔点可以比第二焊料的熔点高50℃或更高。
根据本发明的实施例，第一导电柱和第二导电柱为可以铜柱。
根据本发明的实施例，第一焊料和第二焊料可以为无铅焊料。
根据本发明的实施例，第一导电柱和第二导电柱可以为圆柱或多面体立柱。
根据本发明的另一方面，提供了一种制造倒装芯片封装件的方法。该方法包括：准备一侧表面上设置有多个第一焊盘的基板；在基板的所述多个第一焊盘上通过第一焊料设置多个第一导电柱；准备有源面上设置有多个第二焊盘的芯片；在芯片的所述多个第二焊盘上设置多个第二导电柱；通过第二焊料将所述多个第一导电柱和所述多个第二导电柱结合，从而使芯片电结合到基板上；将包封料填充在基板的所述一侧表面上以包封芯片。
根据本发明的实施例，在基板的所述多个第一焊盘上通过第一焊料设置多个第一导电柱的步骤可以包括：准备载体；将所述多个第一导电柱设置在载体上；将设置在载体上的所述多个第一导电柱通过第一焊料结合到基板的所述多个第一焊盘；将载体与所述多个第一导电柱分离。
根据本发明的实施例，载体的热膨胀系数和形状与芯片的热膨胀系数和形状可以分别相同。
根据本发明的实施例，载体可以为另一芯片。
根据本发明的实施例，基板的所述一侧表面上还可以设置有具有暴露所述多个第一焊盘的多个开口的阻焊层。
根据本发明的实施例，第一焊料的熔点可以比第二焊料的熔点高50℃或更高。
根据本发明的实施例，第一导电柱和第二导电柱可以为铜柱。
根据本发明的实施例，第一焊料和第二焊料可以为无铅焊料。
根据本发明的实施例，第一导电柱和第二导电柱可以为圆柱或多面体立柱。
根据本发明的倒装芯片封装件，通过第一焊料、多个第一导电柱、第二焊料和多个第二导电柱将芯片与基板电连接，可以增大芯片和基板之间的间距，从而可以使包封料充分地填充在芯片和基板之间的空间中而不形成孔洞。
附图说明
通过结合附图进行的示例性实施例的以下描述，本发明的这些和/或其他方面和优点将变得清楚和更易于理解，其中：
图1是现有技术中传统的倒装芯片封装件的剖视图；
图2是现有技术中的通过铜柱和焊料凸点将芯片和基板电连接的倒装芯片封装件的剖视图；
图3是根据本发明示例性实施例的倒装芯片封装件的剖视图；
图4A-图4F是根据本发明示例性实施例的倒装芯片封装件的制造方法的剖视图。
具体实施方式
下面将参照附图和具体实施例来详细地描述本发明。
图3是根据本发明示例性实施例的倒装芯片封装件的剖视图。如图3所示，根据本发明示例性实施例的倒装芯片封装件30主要包括基板310、芯片320和包封料330。芯片320通过第一焊料351、多个第一导电柱341、第二焊料352和多个第二导电柱342电连接到基板310。由于基板310与芯片320通过堆叠的第一焊料351、第一导电柱341、第二焊料352和第二导电柱342电连接，所以可以增大基板310和芯片320之间的距离并实现芯片320与基板310的电路之间的电连接。具体地讲，根据本发明示例性实施例的倒装芯片封装件30的芯片320与基板310之间的距离可达80μm～120μm，因此，芯片320与基板310之间的间隙可以得到包封料300的充分填充而不形成孔洞。此外，根据本发明示例性实施例的倒装芯片封装件30可以采用普通的包封料进行包封，例如，可以使用含有普通尺寸填料的树脂(Molding Compound)进行包封，而无需使用含有超细填料的树脂(MUF)进行包封。
如图3所示，阻焊层390可以设置在基板310的上表面上，并且阻焊层390可以具有暴露设置在基板310的上表面上的多个焊盘360的多个开口380。阻焊层390可以是印刷在基板310的上表面上的环氧树脂层或光敏树脂层，以保护基板310上表面上的电路免受外部环境的影响。多个第一导电柱341可以通过第一焊料351连接到多个焊盘360。多个第二导电柱342可以通过第二焊料352连接到多个第一导电柱341。对应连接的第一导电柱341和第二导电柱342都垂直于基板310。
根据本发明的示例性实施例，第一焊料351和第二焊料352可以为无铅焊料。此外，第一焊料351和第二焊料352的熔点可以不同。具体地讲，第一焊料351的熔点比第二焊料352的熔点高50℃或更高，这样，在制造根据实施例的倒装芯片封装件时，在进行第二回流焊的过程中，第一焊料351不会熔化，从而避免第一导电柱341在第二回流焊过程中倾斜或移动，这将在后面进行描述。
根据本发明的示例性实施例，第一导电柱341和第二导电柱342可以为铜柱，第一导电柱341和第二导电柱342可以为圆柱或多面体立柱，但本发明不限于此。此外，第一导电柱341和第二导电柱342的高度可以为20μm～50μm，直径可以为30μm～100μm。
芯片320可以设置在多个第二导电柱342上，具体地讲，芯片320可以通过其有源面上的多个焊盘370设置在多个第二导电柱342上。即，焊盘370设置在第二导电柱342和芯片320之间。虽然未示出，但可以在第二导电柱342和焊盘370之间设置凸点下金属层(Under Bump Metallization)，凸点下金属层可以实现焊盘370和第二导电柱342之间的连接，凸点下金属层的结构可以为例如Ti/Cu/Ni等。
如本领域技术人员所将认识到的，基板310可以为印刷电路板，芯片320可以为半导体集成电路芯片。
包封料330可以设置在基板310的上表面上并包封芯片320、第一焊料351、多个第一导电柱341、第二焊料352、多个第二导电柱342和阻焊层390等元件，以防止这些元件受外部环境的影响。
根据本发明示例性实施例的倒装芯片封装件，由于芯片320与基板310之间的间距增大，所以包封料330可以充分且完全地填充在芯片320与基板310之间的间隙中而不形成孔隙，并且对包封料的填料尺寸以及流动性的要求可降低。此外，根据本发明示例性实施例的倒装芯片封装件，第二焊料352可以提高结构对应力的吸收，从而减小芯片320在焊盘370附近的应力，从而减少芯片320的微裂纹的出现。
图4A-图4F是根据本发明示例性实施例的倒装芯片封装件的制造方法的剖视图。
下面将参照图4A至图4F来详细地描述根据本发明示例性实施例的制造倒装芯片封装件的方法。
首先，准备一侧表面上设置有多个焊盘的基板。如图4A所示，可以准备一侧表面上设置有多个焊盘460和阻焊层490的基板410，其中，多个焊盘460由形成在阻焊层490中的多个开口480暴露。
接下来，在基板410的多个焊盘460上通过第一焊料451设置多个第一导电柱。如图4A所示，可以通过载体ZT来将多个第一导电柱441设置在基板410的焊盘460上。
具体地讲，在该步骤中，首先准备载体ZT。载体ZT可以具有与将要被安装的芯片相同的热膨胀系数和形状，载体ZT可以是另一芯片，但本发明不限于此。然后在载体ZT上设置多个第一导电柱441并在多个第一导电柱441的未与载体ZT接触的端部上设置第一焊料451。接下来，通过载体ZT将设置有第一焊料451的多个第一导电柱441传送到基板410上并使多个第一导电柱441与多个焊盘460对准。如图4B所示，通过载体ZT将多个第一导电柱441设置在焊盘460上，进行第一回流焊，从而多个第一导电柱441通过第一焊料451连接到基板410的焊盘460上。如图4C所示，将载体ZT与多个第一导电柱441分离，完成多个第一导电柱441与基板410的连接。
在上述步骤中，可以首先在载体ZT的表面上设置不与第一导电柱441冶金结合的保护层，例如，可以在载体ZT的表面上涂覆聚酰亚胺等的高分子材料。然后进行凸点制作工艺以在保护层上设置第一导电柱441，这样可以使第一导电柱441与载体ZT之间维持较低的结合力。因此，在经过第一回流焊之后，焊盘460与第一导电柱441之间的结合力远远大于第一导电柱441与载体ZT之间的结合力，因此，可以容易地实现第一导电柱441与载体ZT之间的分离。
接下来，准备芯片。如图4D所示，在芯片420的有源面的焊盘470上设置多个第二导电柱442，在第二导电柱442的未与焊盘470接触的表面上设置第二焊料452。这里，需要说明的是，第二导电柱442在芯片420上的分布与第一导电柱441在载体ZT上的分布完全相同，这样可以使用相同的凸点制作工艺来在载体ZT上形成第一导电柱441和在芯片420上形成第二导电柱442。
然后，如图4E所示，将芯片420上的多个第二导电柱442与第一导电柱441对准并进行第二回流焊，从而多个第二导电柱442与多个第一导电柱441通过第二焊料452连接。
最后，如图4F所示，用包封料430在基板410的上表面上包封芯片420、第一焊盘451、第一导电柱441、第二焊料452和第二导电柱442等元件，从而完成根据本发明示例性实施例的倒装芯片封装件。
这里，第一焊料451的熔点比第二焊料452的熔点高50℃或更高，这样，在进行第二回流焊的过程中，第一焊料451不会熔化，从而避免第一导电柱441在第二回流焊过程中倾斜或移动。
通过上面对本发明示例性实施例的描述可以看出，根据本发明示例性实施例的倒装芯片封装件的芯片和基板之间的间距增大，从而可以使包封料充分地填充在芯片和基板之间的空间中而不形成孔洞。此外，根据本发明示例性实施例的倒装芯片封装件的制造方法工艺可利用现有的成熟工艺和设备，易于实现。

Claims (15)

1.一种倒装芯片封装件，其特征在于，所述倒装芯片封装件包括：
基板，基板的一侧表面上设置有多个第一焊盘；
芯片，芯片的有源面上设置有多个第二焊盘；
多个第一导电柱，通过第一焊料设置在所述多个第一焊盘上；
多个第二导电柱，设置在所述多个第二焊盘上并通过第二焊料连接到所述多个第一导电柱，从而芯片通过顺序堆叠的所述多个第二导电柱、第二焊料、所述多个第一导电柱和第一焊料电连接到基板；
包封料，填充在基板的所述一侧表面上并包封芯片。
2.如权利要求1所述的倒装芯片封装件，其特征在于，基板的所述一侧表面上还设置有具有暴露所述多个第一焊盘的多个开口的阻焊层。
3.如权利要求1所述的倒装芯片封装件，其特征在于，第一焊料的熔点比第二焊料的熔点高50℃或更高。
4.如权利要求1所述的倒装芯片封装件，其特征在于，第一导电柱和第二导电柱为铜柱。
5.如权利要求1所述的倒装芯片封装件，其特征在于，第一焊料和第二焊料为无铅焊料。
6.如权利要求1所述的倒装芯片封装件，其特征在于，第一导电柱和第二导电柱为圆柱或多面体立柱。
7.一种制造倒装芯片封装件的方法，其特征在于，所述方法包括：
准备一侧表面上设置有多个第一焊盘的基板；
在基板的所述多个第一焊盘上通过第一焊料设置多个第一导电柱；
准备有源面上设置有多个第二焊盘的芯片；
在芯片的所述多个第二焊盘上设置多个第二导电柱；
通过第二焊料将所述多个第一导电柱和所述多个第二导电柱结合，从而使芯片电结合到基板上；
将包封料填充在基板的所述一侧表面上以包封芯片。
8.如权利要求7所述的制造倒装芯片封装件的方法，其特征在于，在基板的所述多个第一焊盘上通过第一焊料设置多个第一导电柱的步骤包括：
准备载体；
将所述多个第一导电柱设置在载体上；
将设置在载体上的所述多个第一导电柱通过第一焊料结合到基板的所述多个第一焊盘；
将载体与所述多个第一导电柱分离。
9.如权利要求8所述的制造倒装芯片封装件的方法，其特征在于，载体的热膨胀系数和形状与芯片的热膨胀系数和形状分别相同。
10.如权利要求9所述的制造倒装芯片封装件的方法，其特征在于，载体为另一芯片。
11.如权利要求7所述的制造倒装芯片封装件的方法，其特征在于，基板的所述一侧表面上还设置有具有暴露所述多个第一焊盘的多个开口的阻焊层。
12.如权利要求7所述的制造倒装芯片封装件的方法，其特征在于，第一焊料的熔点比第二焊料的熔点高50℃或更高。
13.如权利要求7所述的制造倒装芯片封装件的方法，其特征在于，第一导电柱和第二导电柱为铜柱。
14.如权利要求7所述的制造倒装芯片封装件的方法，其特征在于，第一焊料和第二焊料为无铅焊料。
15.如权利要求7所述的制造倒装芯片封装件的方法，其特征在于，第一导电柱和第二导电柱为圆柱或多面体立柱。
CN2012100120767A 2012-01-05 2012-01-05 倒装芯片封装件及其制造方法 Pending CN102543908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100120767A CN102543908A (zh) 2012-01-05 2012-01-05 倒装芯片封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100120767A CN102543908A (zh) 2012-01-05 2012-01-05 倒装芯片封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN102543908A true CN102543908A (zh) 2012-07-04

Family

ID=46350437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100120767A Pending CN102543908A (zh) 2012-01-05 2012-01-05 倒装芯片封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN102543908A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201119A (zh) * 2014-08-28 2014-12-10 南通富士通微电子股份有限公司 倒装芯片封装方法
CN106165553A (zh) * 2014-02-06 2016-11-23 Lg伊诺特有限公司 印刷电路板、包括该印刷电路板的封装基板及其制造方法
CN108336053A (zh) * 2018-03-20 2018-07-27 桂林电子科技大学 封装器件和封装器件的制造方法
CN108364920A (zh) * 2018-03-01 2018-08-03 颀中科技（苏州）有限公司 倒装芯片组件、倒装芯片封装结构及制备方法
CN111063667A (zh) * 2019-11-12 2020-04-24 通富微电子股份有限公司 一种集成电路封装体及其制备方法
CN111554657A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169286A1 (en) * 2000-07-17 2004-09-02 Kazutaka Shibata Semiconductor device and method for manufacturing the same
US20070045869A1 (en) * 2005-08-30 2007-03-01 Kwun-Yao Ho Chip package and bump connecting structure thereof
CN101002313A (zh) * 2004-11-25 2007-07-18 罗姆股份有限公司 半导体装置
CN102151927A (zh) * 2010-12-16 2011-08-17 无锡中微高科电子有限公司 一种封装集成电路的焊柱焊接方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169286A1 (en) * 2000-07-17 2004-09-02 Kazutaka Shibata Semiconductor device and method for manufacturing the same
CN101002313A (zh) * 2004-11-25 2007-07-18 罗姆股份有限公司 半导体装置
US20070045869A1 (en) * 2005-08-30 2007-03-01 Kwun-Yao Ho Chip package and bump connecting structure thereof
CN102151927A (zh) * 2010-12-16 2011-08-17 无锡中微高科电子有限公司 一种封装集成电路的焊柱焊接方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165553A (zh) * 2014-02-06 2016-11-23 Lg伊诺特有限公司 印刷电路板、包括该印刷电路板的封装基板及其制造方法
US10134679B2 (en) 2014-02-06 2018-11-20 Lg Innotek Co., Ltd. Printed circuit board, package substrate comprising same, and method for manufacturing same
CN106165553B (zh) * 2014-02-06 2019-11-05 Lg伊诺特有限公司 印刷电路板、包括该印刷电路板的封装基板及其制造方法
CN110634752A (zh) * 2014-02-06 2019-12-31 Lg伊诺特有限公司 印刷电路板、包括该印刷电路板的封装基板及其制造方法
CN104201119A (zh) * 2014-08-28 2014-12-10 南通富士通微电子股份有限公司 倒装芯片封装方法
CN108364920A (zh) * 2018-03-01 2018-08-03 颀中科技（苏州）有限公司 倒装芯片组件、倒装芯片封装结构及制备方法
CN108336053A (zh) * 2018-03-20 2018-07-27 桂林电子科技大学 封装器件和封装器件的制造方法
CN111063667A (zh) * 2019-11-12 2020-04-24 通富微电子股份有限公司 一种集成电路封装体及其制备方法
CN111063667B (zh) * 2019-11-12 2021-07-13 通富微电子股份有限公司 一种集成电路封装体及其制备方法
CN111554657A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件

Similar Documents

Publication Publication Date Title
JP5601751B2 (ja) 半導体装置
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
CN202948918U (zh) 封装基板及半导体元件的封装结构
CN104637826B (zh) 半导体装置的制造方法
CN103715166A (zh) 用于部件封装件的装置和方法
CN102456677A (zh) 球栅阵列封装结构及其制造方法
CN103811428B (zh) 用于具有保护环的倒装芯片衬底的方法和装置
CN101582395B (zh) 布线基板
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN102543908A (zh) 倒装芯片封装件及其制造方法
CN102593110A (zh) 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN104409437A (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
US9508677B2 (en) Chip package assembly and manufacturing method thereof
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN106463427A (zh) 半导体装置及其制造方法
CN103650135B (zh) 半导体装置
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
US11862585B2 (en) Semiconductor package structures and methods of manufacturing the same
US10186503B2 (en) Module and manufacturing method thereof
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN104409369B (zh) 封装组件制造方法
CN103824820B (zh) 引线框区域阵列封装技术
CN102280428A (zh) 封装件及其制造方法
CN106098676A (zh) 多通道堆叠封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120704