CN104201119A - 倒装芯片封装方法 - Google Patents

倒装芯片封装方法 Download PDF

Info

Publication number
CN104201119A
CN104201119A CN201410432341.6A CN201410432341A CN104201119A CN 104201119 A CN104201119 A CN 104201119A CN 201410432341 A CN201410432341 A CN 201410432341A CN 104201119 A CN104201119 A CN 104201119A
Authority
CN
China
Prior art keywords
chip
bronze medal
lead frame
copper
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410432341.6A
Other languages
English (en)
Inventor
林仲珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410432341.6A priority Critical patent/CN104201119A/zh
Publication of CN104201119A publication Critical patent/CN104201119A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种倒装芯片封装方法，包括步骤：提供一引线框架；在所述引线框架上形成多个第一铜柱；提供一芯片，所述芯片上形成有多个第二铜柱；将所述引线框架上的多个第一铜柱与所述芯片上的多个第二铜柱对接回流。本发明提供的倒装芯片封装方法除了在芯片上设置有铜柱外，在引线框架的对应位置也制作铜柱，形成了一个双铜柱的结构，运用此种结构一是可以增加芯片与框架之间的空间，方便底部填充料的填充；二是因为铜柱一般通过光刻、电镀等步骤形成，铜柱的高度越高，对工艺设备的要求越高，本发明通过上下两个铜柱的存在，减少了单侧铜柱的高度，降低了工艺、设备的要求，减少了生产成本。

Description

倒装芯片封装方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种倒装芯片封装方法。
背景技术
倒装芯片(Flip chip)是一种小尺寸、高密度的芯片封装技术，相比于传统封装技术，如引线键合，倒装芯片直接以有源区面对基板，通过芯片输入/输出(I/O)区的凸点直接与基板形成互联，大大减少了互联长度，提高了芯片的电性能，同时也减小了封装尺寸，具有更小、更薄的特点。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种倒装芯片封装方法，包括步骤：
S101：提供一引线框架；
S102：在所述引线框架上形成多个第一铜柱；
S103：提供一芯片，所述芯片上形成有多个第二铜柱；
S104：将所述引线框架上的多个所述第一铜柱与所述芯片上的多个所述第二铜柱一一对应并进行回流焊接。
本发明提供的倒装芯片封装方法除了在芯片上设置有铜柱外，在引线框架的对应位置也制作铜柱，形成了一个双铜柱的结构，运用此种结构一是可以增加芯片与框架之间的空间，方便底部填充料的填充；二是因为铜柱一般通过光刻、电镀等步骤形成，铜柱的高度越高，对工艺设备的要求越高，本发明通过上下两个铜柱的存在，减少了单侧铜柱的高度，降低了工艺、设备的要求，减少了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中封装方法流程图；
图2为本发明中引线框架结构示意图；
图3为本发明中引线框架上形成铜柱结构示意图；
图4为本发明中带有铜柱的芯片结构示意图；
图5为本发明中封装完成结构示意图。
附图标记：
1-引线框架；11-第一铜柱；2-芯片；21-第二铜柱。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明提供一种倒装芯片封装方法，包括步骤：
S101：提供一引线框架；
S102：在所述引线框架上形成多个第一铜柱；
S103：提供一芯片，所述芯片上形成有多个第二铜柱；
S104：将所述引线框架上的多个所述第一铜柱与所述芯片上的多个所述第二铜柱一一对应并进行回流焊接。
本发明中的封装方法通过双铜柱增加了芯片与框架之间的空间，更加方便后续步骤中底部填充料的填充；同时利用上下两个铜柱相连接，减少铜柱一次性形成的高度，降低了工艺和设备的要求，减少了生产成本。
如图2所示，首先提供一金属材质的引线框架1，所述引线框架作为集成电路的芯片载体，借助于键合材料实现了芯片内部电路引出端与外引线的电气连接，形成电气回路；在所述引线框架1上形成有多个第一铜柱11，如图3所示；可选的，所述第一铜柱通过电镀的方式形成在引线框架上的指定位置，所述引线框架上的第一铜柱在接下来的步骤中需要与第二铜柱一一对应进行回流焊接实现电连接，所以所述第一铜柱在引线框架上形成的位置与下述芯片上的第二铜柱的位置相对应。
可选的，所述第一铜柱高度为1um～100um。所述第一铜柱会与第二铜柱一一对应相连接，实现芯片与引线框架之间的电连接，常用的封装方法中直接一次形成铜柱，形成的铜柱越高，为了满足封装的均一性和可靠性，对封装工艺和设备的要求越高；这里采用先在引线框架上形成第一铜柱，再与第二铜柱相连，减少了一次形成铜柱的高度，降低了工艺和设备的要求，减少了生产成本。
所述第一铜柱可以在引线框架上通过电镀等方式形成，或者可以在制作引线框架的时候直接形成。
如图4所示，随后提供一芯片2，所述芯片上已经形成有多个第二铜柱21，可选的，所述第二铜柱21形成于所述芯片上输入/输出位置，多个所述第二铜柱21与多个所述第一铜柱11一一对应相连接，实现芯片上电信号的输入和输出。
可选的，所述第二铜柱顶部有锡膏，所述第二铜柱通过所述锡膏与所述第一铜柱回流焊接，实现电连接；由于上下铜柱的存在，在回流焊接时加强了对锡膏的吸附作用，减少了锡膏溢流及短路现象的发生，并且通过上下两个铜柱叠加相对于单一铜柱的高度能够有所增加，另一方面可以增加芯片与框架之间的空间，方便底部填充料的填充。
本发明中的倒装芯片封装方法通过在框架和芯片上分别制作铜柱，通过两个铜柱的连接增加了芯片与框架之间的空间，更加方便底部填充料的填充，并且减少了单侧铜柱的制作高度，降低了工艺、设备的要求，减少了生产成本。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (5)

1.一种倒装芯片封装方法，其特征在于，包括步骤：
S101：提供一引线框架；
S102：在所述引线框架上形成多个第一铜柱；
S103：提供一芯片，所述芯片上形成有多个第二铜柱；
S104：将所述引线框架上的多个所述第一铜柱与所述芯片上的多个所述第二铜柱一一对应并进行回流焊接。
2.根据权利要求1所述的一种倒装芯片封装方法，其特征在于，所述多个第一铜柱通过电镀的方式形成。
3.根据权利要求2所述的一种倒装芯片封装方法，其特征在于，所述第一铜柱高度为1um～100um。
4.根据权利要求1所述的一种倒装芯片封装方法，其特征在于，所述多个第二铜柱形成于所述芯片上输入/输出位置。
5.根据权利要求4所述的一种倒装芯片封装方法，其特征在于，所述第二铜柱顶部有锡膏，所述第二铜柱通过所述锡膏与所述第一铜柱回流焊接，实现电连接。
CN201410432341.6A 2014-08-28 2014-08-28 倒装芯片封装方法 Pending CN104201119A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410432341.6A CN104201119A (zh) 2014-08-28 2014-08-28 倒装芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410432341.6A CN104201119A (zh) 2014-08-28 2014-08-28 倒装芯片封装方法

Publications (1)

Publication Number Publication Date
CN104201119A true CN104201119A (zh) 2014-12-10

Family

ID=52086392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410432341.6A Pending CN104201119A (zh) 2014-08-28 2014-08-28 倒装芯片封装方法

Country Status (1)

Country Link
CN (1) CN104201119A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201751999U (zh) * 2010-01-27 2011-02-23 江苏长电科技股份有限公司 在载板芯片上倒装芯片和贴装无源元件的封装结构
CN102325431A (zh) * 2011-09-09 2012-01-18 深南电路有限公司 在电路板上制作铜柱的方法和具有表面铜柱的电路板
CN102543908A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 倒装芯片封装件及其制造方法
CN103400823A (zh) * 2013-07-30 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含铜柱的细间距叠层封装结构和封装方法
CN103606538A (zh) * 2013-11-28 2014-02-26 南通富士通微电子股份有限公司 半导体叠层封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201751999U (zh) * 2010-01-27 2011-02-23 江苏长电科技股份有限公司 在载板芯片上倒装芯片和贴装无源元件的封装结构
CN102325431A (zh) * 2011-09-09 2012-01-18 深南电路有限公司 在电路板上制作铜柱的方法和具有表面铜柱的电路板
CN102543908A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 倒装芯片封装件及其制造方法
CN103400823A (zh) * 2013-07-30 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含铜柱的细间距叠层封装结构和封装方法
CN103606538A (zh) * 2013-11-28 2014-02-26 南通富士通微电子股份有限公司 半导体叠层封装方法

Similar Documents

Publication Publication Date Title
CN102386104B (zh) 四边扁平无接脚封装方法
TW201250978A (en) Multi-die packages structure, converter module and packaging methods
CN103107171B (zh) 一种倒装芯片的半导体器件
TW200924082A (en) Multiple chips stack structure and method for fabricating the same
CN102263094A (zh) 非互联型多芯片封装二极管
CN101752353B (zh) 多芯片半导体封装构造
CN103606538A (zh) 半导体叠层封装方法
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN104078435A (zh) Pop封装结构
CN104681499B (zh) 封装堆栈结构及其制法
US20150062836A1 (en) Stacked package of voltage regulator and method for fabricating the same
CN103337486B (zh) 半导体封装构造及其制造方法
CN104167403B (zh) 多脚封装的引线框架
CN106340496B (zh) 芯片封装结构及其制造方法
CN203774319U (zh) 堆叠式封装结构
CN104201119A (zh) 倒装芯片封装方法
CN102222660A (zh) 双引线框架多芯片共同封装体及其制造方法
CN204167289U (zh) 倒装芯片封装结构
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
CN103337504B (zh) 影像传感器封装方法
CN201732781U (zh) 一种引线框架
CN208622713U (zh) 一种半导体封装结构
CN208608197U (zh) 层叠封装结构
CN102779802A (zh) 半导体封装结构及其制造方法
CN203733774U (zh) 半导体叠层封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141210