CN103107171B - 一种倒装芯片的半导体器件 - Google Patents

一种倒装芯片的半导体器件 Download PDF

Info

Publication number
CN103107171B
CN103107171B CN201110377630.7A CN201110377630A CN103107171B CN 103107171 B CN103107171 B CN 103107171B CN 201110377630 A CN201110377630 A CN 201110377630A CN 103107171 B CN103107171 B CN 103107171B
Authority
CN
China
Prior art keywords
chip
pin
semiconductor device
land
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110377630.7A
Other languages
English (en)
Other versions
CN103107171A (zh
Inventor
张晓天
哈姆扎·耶尔马兹
鲁军
曾小光
鲁明朕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201110377630.7A priority Critical patent/CN103107171B/zh
Publication of CN103107171A publication Critical patent/CN103107171A/zh
Application granted granted Critical
Publication of CN103107171B publication Critical patent/CN103107171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明一般涉及一种功率半导体器件及其制备方法，更确切的说，本发明旨在提供集成有多个MOSFET和一个控制IC的倒装芯片的半导体器件。本发明所提供的半导体器件所包含的芯片与基座之间保持有较大的空隙，所以在塑封工艺中不易在塑封料中产生空洞，能极大的提高完成塑封后的半导体器件的可靠性。并且，连接在一起的第一芯片安装区和第二芯片安装区共同构成具有较大面积的基座，从而作为芯片的载体，基座通过SMT技术焊接在PCB板上所设置的散热盘上，作为一个高效的散热途径，有效提高了功率半导体器件的散热效果。

Description

一种倒装芯片的半导体器件
技术领域
本发明一般涉及一种功率半导体器件及其制备方法，更确切的说，本发明旨在提供集成有多个MOSFET和一个控制IC的倒装芯片的半导体器件。
背景技术
为了实现节能、高效率和设备小型化等目标，电子设备对更高效率电源的要求越来越大。同时，电信设备和服务器更高的速度和更大的存储器容量也导致更大的电流消耗。因此，对于此类设备，一些器件诸如DC/DC变换电源也需要节能设计，并要求更低的输出电压和闲置模式下具有更低的功耗。因此，各种高效率、细小和薄封装，低电压、大电流，高转换速率、智能控制的功率MOSFET应运而生。
在传统的功率MOSFET器件中，如果功率MOSFET器件要求对多个芯片进行集成封装，则基座会分成多个彼此互不相连的部分用于分别作为不同芯片的载体。例如图1所示的集成有多个MOSFET的半导体器件100中，MOSFET110、111和IC112分别粘贴在不同的基座101和基座102上，基座101和基座102之间是分割开的，这就导致基座101和基座102占用的空间比较大，另一方面，由于彼此分割的基座101和基座102上导致MOSFET110、111的散热效果并未达到最佳。
图2所示的是一种倒装芯片的截面示意图，在半导体器件200中，芯片210通过焊接凸块220安装在多个引脚201上，这种封装方式中，比较简洁的基座只包含多个引脚201，但是其劣势是芯片210没有暴露在塑封体之外散热片，所以芯片210往往是不需要高散热的芯片类型，而功率MOSFET的散热量恰恰是比较大。
图3所示的是一种另一种倒装芯片的俯视图，在半导体器件300中，芯片310的一个电极(如栅极)连接在引脚302的金属凸起302a上，而芯片310的另一个电极(如源极)则连接在基座301的金属凸起301a上。这种封装能达到一定的散热效果，但是由于基座301与芯片310之间的缝隙很小，导致塑封料很难完全填充在芯片310与基座301之间，以致二者之间形成有空洞。在功率器件中，随着电子产品的工作电压正在不断降低，通常要求DC-DC变换器具有低电压、大电流输出，并且同时具有高散热性能和高可靠性，上述这些器件，在散热或可靠性方面还有待改善。
发明内容
正是鉴于上述问题，本发明提出了一种倒装芯片的半导体器件，主要包括：
包含第一芯片安装区和第二芯片安装区的基座及一个形成在基座中的切口，并且在第一芯片安装区中形成有一个凹槽；
其中，切口将第一芯片安装区分割成横向延伸的横向基座及纵向延伸的纵向基座，并且切口延伸至凹槽中从而将凹槽分割成形成在横向基座中的横向槽体及形成在纵向基座中的纵向槽体，并还在该凹槽中形成有多个金属凸块；以及
设置在第一芯片安装区附近的第一类、第二类引脚和第三类引脚；
第一类引脚包含第一外部引脚及与第一外部引脚连接的第一引脚焊区，且第一引脚焊区包含第一横向延伸部分及与第一横向延伸部分连接的第一纵向延伸部分；
第二类引脚包含第二外部引脚及与第二外部引脚连接的第二引脚焊区，且第二引脚焊区包含第二横向延伸部分及与第二横向延伸部分连接的第二纵向延伸部分；
第三类引脚包含第三外部引脚及与第三外部引脚连接的第三引脚焊区；
其中，第二横向延伸部分延伸至所述切口中，并且第二纵向延伸部分沿着切口与第二芯片安装区交界的边缘设置，且第一横向延伸部分设置在邻近纵向基座的位置，及第一纵向延伸部分位于靠近第二纵向延伸部分的位置；以及
倒装焊接在所述金属凸块和第二横向延伸部分上的第一芯片，位于第一芯片的正面的第一芯片的第一、第二电极分别焊接在第二横向延伸部分和金属凸块上；
将第一芯片背面的第三电极连接到第一类引脚上的第一金属连接片，第一金属连接片包含第一金属片、第一连接结构及第一焊片，第一连接结构将第一金属片与第一焊片连接在一起，第一金属片粘贴在第一芯片的第三电极上，第一焊片焊接在第一横向延伸部分上；
粘贴在第一金属片上的第二芯片，并且位于第二芯片背面的第二芯片的第三电极粘贴在第一金属片上；
将第二芯片正面的第二电极连接到第三类引脚上的第二金属连接片，第二金属连接片包含第二金属片、第二连接结构及第二焊片，第二连接结构将第二金属片与第二焊片连接在一起，第二金属片与第二芯片的第二电极焊接在一起，第二焊片焊接在邻近横向基座的第三引脚焊区上；
粘贴在第二芯片安装区的第三芯片，并且部分设置在第三芯片正面的信号端子通过键合引线分别与第一、第二纵向延伸部分、第二芯片安装区、位于第二芯片正面的第二芯片的第二电极和第一电极进行电性连接。
上述的倒装芯片的半导体器件，由横向基座及纵向基座构成的第一芯片安装区为L形结构，并且所述凹槽为L形槽体。
上述的倒装芯片的半导体器件，第一引脚焊区的高度高于第一外部引脚的高度，第三引脚焊区的高度高于第三外部引脚的高度。
上述的倒装芯片的半导体器件，第二横向延伸部分的顶面与金属凸块的顶面位于同一平面。
上述的倒装芯片的半导体器件，第三芯片通过非导电胶粘贴在第二芯片安装区上。
上述的倒装芯片的半导体器件，还包括连接在所述横向基座上的一个第四类引脚。
上述的倒装芯片的半导体器件，还包括设置在第二芯片安装区附近的多个第五类引脚，并且任意一个第五类引脚包含一个第五外部引脚及与该第五外部引脚连接的一个第五引脚焊区；
其中，部分设置在第三芯片正面的信号端子通过键合引线分别与不同的第五类引脚所包含的第五引脚焊区进行电性连接。
上述的倒装芯片的半导体器件，任意一个第五引脚焊区的高度高于与该第五引脚焊区连接的第五外部引脚的高度。
上述的倒装芯片的半导体器件，第一横向延伸部分横向延伸直至第一纵向延伸部分邻近第二纵向延伸部分并且第一纵向延伸部分与第二纵向延伸部分保持平行。
上述的倒装芯片的半导体器件，所述第一芯片的长度和宽度均相对应的分别小于所述凹槽的长度和宽度。
上述的倒装芯片的半导体器件，所述第一纵向延伸部分与第一横向延伸部分垂直，以及第二纵向延伸部分与第二横向延伸部分垂直。
上述的倒装芯片的半导体器件，所述第一芯片为低端MOSFET，所述第二芯片为高端MOSFET，所述第三芯片为控制IC。
上述的倒装芯片的半导体器件，第一芯片的第一电极和第二电极分别栅极和源极，第一芯片的第三电极为漏极；并且
第二芯片的第一电极和第二电极分别栅极和漏极，第二芯片的第三电极为源极。
此外，本发明还提供一种用于制备前述倒装芯片的半导体器件的芯片安装单元，包括：
包含第一芯片安装区和第二芯片安装区的基座及一个形成在基座中的切口，并且在第一芯片安装区中形成有一个凹槽；
其中，切口将第一芯片安装区分割成横向延伸的横向基座及纵向延伸的纵向基座，并且切口延伸至凹槽中从而将凹槽分割成形成在横向基座中的横向槽体及形成在纵向基座中的纵向槽体，并还在该凹槽中形成有多个金属凸块；以及
设置在第一芯片安装区附近的第一类、第二类引脚和第三类引脚；
第一类引脚包含第一外部引脚及与第一外部引脚连接的第一引脚焊区，且第一引脚焊区包含第一横向延伸部分及与第一横向延伸部分连接的第一纵向延伸部分；
第二类引脚包含第二外部引脚及与第二外部引脚连接的第二引脚焊区，且第二引脚焊区包含第二横向延伸部分及与第二横向延伸部分连接的第二纵向延伸部分；
第三类引脚包含第三外部引脚及与第三外部引脚连接的第三引脚焊区；
其中，第二横向延伸部分延伸至所述切口中，并且第二纵向延伸部分沿着切口与第二芯片安装区交界的边缘设置，且第一横向延伸部分设置在邻近纵向基座的位置，及第一纵向延伸部分位于靠近第二纵向延伸部分的位置。
上述的制备倒装芯片的半导体器件的芯片安装单元，由横向基座及纵向基座构成的第一芯片安装区为L形结构，并且所述凹槽为L形槽体。
上述的制备倒装芯片的半导体器件的芯片安装单元，第一引脚焊区的高度高于第一外部引脚的高度，第三引脚焊区的高度高于第三外部引脚的高度。
上述的倒装芯片的制备倒装芯片的半导体器件的芯片安装单元，第二横向延伸部分的的顶面与金属凸块的顶面位于同一平面。
上述的制备倒装芯片的半导体器件的芯片安装单元，还包括连接在所述横向基座上的一个第四类引脚。
上述的制备倒装芯片的半导体器件的芯片安装单元，还包括设置在第二芯片安装区附近的多个第五类引脚，并且任意一个第五类引脚包含一个第五外部引脚及与该第五外部引脚连接的一个第五引脚焊区；并且
任意一个第五引脚焊区的高度高于与该第五引脚焊区连接的第五外部引脚的高度。
上述的制备倒装芯片的半导体器件的芯片安装单元，第一横向延伸部分横向延伸直至第一纵向延伸部分邻近第二纵向延伸部分并且第一纵向延伸部分与第二纵向延伸部分保持平行。
上述的制备倒装芯片的半导体器件的芯片安装单元，所述第一纵向延伸部分与第一横向延伸部分垂直，以及第二纵向延伸部分与第二横向延伸部分垂直。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是背景技术中包含多个芯片的功率MOSFET器件的结构示意图。
图2是背景技术中将芯片通过焊接凸块直接倒装焊接在多个引脚上的结构示意图。
图3是背景技术中将芯片倒装焊接在分割开的基座上的结构示意图。
图4A-4C是本发明中芯片安装单元的结构示意图。
图5是将第一芯片倒装焊接在第一芯片安装区的结构示意图。
图6是第一芯片的结构示意图。
图7是第一金属连接片将第一芯片的第三电极连接到第一类引脚上的结构示意图。
图8是将第二芯片粘贴在第一金属连接片包含的第一金属片上的结构示意图。
图9是第二芯片的结构示意图。
图10是第二金属连接片将第二芯片的第二电极连接到第三类引脚上的结构示意图。
图11是将第三芯片粘贴在第二芯片安装区的结构示意图。
图12A是第三芯片的一部分信号端子通过键合引线完成引线键合所获得的半导体器件的结构示意图。
图12B是图12A所描述的半导体器件的另一实施方式的结构示意图。
图13A是图12A示出的半导体器件完成塑封后的封装体的底面俯视图。
图13B是图12B示出的半导体器件完成塑封后的封装体的底面俯视图。
图14是图12A示出的半导体器件完成塑封后的封装体的竖截面示意图。
图15是图12A示出的半导体器件完成塑封后的封装体的俯视示意图。
具体实施方式
参见图4A，本发明所提供的一种用于制备倒装芯片的芯片安装单元400如图所示。图4A及4C展示了芯片安装单元400中所包含的基座401的结构示意图，基座401包括连接在一起的第一芯片安装区401′和第二芯片安装区40″，并且在基座401中形成有一个切口401′b，可以认为切口401′b是形成在第一芯片安装区401′中。其中，在第一芯片安装区401′中形成有一个凹槽401′a。设定X轴为横向Y轴为纵向，由于切口401′b将第一芯片安装区401′分割成横向延伸的横向基座401′-2及纵向延伸的纵向基座401′-1，导致包含有横向基座401′-2及纵向基座401′-1的第一芯片安装区401′大致呈现为L形。大体上切口401′b是由纵向基座401′-1、横向基座401′-2和第二芯片安装区401″所围绕形成的。在水平方向上，切口401′b还延伸至凹槽401′a中，从而将凹槽401′a分割成形成在横向基座401′-2中并横向延伸的横向槽体401′a-2及形成在纵向基座401′-1中并纵向延伸的纵向槽体401′a-1，以致包含有横向槽体401′a-2及纵向槽体401′a-1的凹槽401′a大致也呈现为L形。另外，还在该凹槽401′a中形成有多个金属凸块401′c。
为了进一步理解基座401的结构模式，图4B展示了在一种实施方式中基座401的初始结构。在初始的第一芯片安装区401′上，虚线A1所框定的区域内用来预制备和形成一个凹槽，例如利用半刻蚀的方法，凹槽可以为长方体或正方体或其他合适的形貌；与此同时，在初始的第一芯片安装区401′上，虚线A2所框定的区域内用来形成一个切口。由于在虚线A2所框定的区域内形成了切口，则初始的第一芯片安装区401′被虚线A2所框定的区域内所形成的切口分割成横向延伸的横向基座401′-2及纵向延伸的纵向基座401′-1，以致第一芯片安装区401′大致上为一个L形的立体结构，其中横向基座401′-2是直接连接在第二芯片安装区401″上。另外，由于虚线A1所框定的区域与虚线A2所框定的区域有所重叠，所以导致在虚线A1所框定的区域内原本制备的凹槽被虚线A2所框定的区域内所形成的切口分割成横向延伸的横向槽体401′a-1及纵向延伸的纵向槽体401′a-1，并同时使得凹槽401′a沿着切口401′b与纵向基座401′-1交界的边缘和沿着切口401′b与横向基座401′-2交界的边缘设置，并且所形成的凹槽401′a大致上为一个立体的L形的槽体。另外，在虚线A1所框定的区域内形成凹槽的同时，如果选择将该区域内的部分金属予以保留，就可以形成金属凸块(Pillar)401′c。
芯片安装单元400中还包括设置在第一芯片安装区401′附近的一个第一类引脚402、一个第二类引脚403和一个第三类引脚408。第一类引脚402包含第一外部引脚402a及与第一外部引脚402a连接的第一引脚焊区402′，第一外部引脚402a通过向上弯折的第一连接部件402″与第一引脚焊区402′连接，所以第一引脚焊区402′所在位置的高度要高于第一外部引脚402a所在位置的高度，而第一外部引脚402a与基座401大体上处于同一水平面。另外，第一引脚焊区402′包含第一横向延伸部分402′a及与第一横向延伸部分402′a连接的第一纵向延伸部分402′b，第一横向延伸部分402′a大致上与第一纵向延伸部分402′b垂直，且第一横向延伸部分402′a邻近纵向基座401′-1并沿着纵向基座401′-1的横向边缘延伸。
第二类引脚403包含第二外部引脚403a及与第二外部引脚403a连接的第二引脚焊区403′，且第二引脚焊区403′包含第二横向延伸部分403′a及与第二横向延伸部分403′a连接的第二纵向延伸部分403′b，第二横向延伸部分403′a大致上与第二纵向延伸部分403′b垂直。值得注意的是，第二纵向延伸部分403′b纵向延伸，直至第二横向延伸部分403′a延伸至切口401′b中，并且第二纵向延伸部分403′b沿着切口401′b的与第二芯片安装区401″交界的边缘设置(但不接触)。另外，第一横向延伸部分402′a设置在邻近纵向基座401′-1的位置，第一横向延伸部分402′a横向延伸直至第一纵向延伸部分402′b邻近第二纵向延伸部分403′b。第一纵向延伸部分402′b不仅位于靠近第二纵向延伸部分403′b的位置而且还与第二纵向延伸部分403′b基本上保持平行。第三类引脚408主要包含第三外部引脚408a及与第三外部引脚408a连接的第三引脚焊区408′，第三外部引脚408a通过向上弯折的第三连接部件408″与第三引脚焊区408′连接，所以第三引脚焊区408′的所在位置的高度要高于第三外部引脚408a所在位置的高度，第三引脚焊区408′邻近横向基座401′-2，第三外部引脚408a与基座401基本处于同一水平面。
芯片安装单元400还包括连接在横向基座401′-2上的一个第四类引脚409，第四类引脚409直接与第一芯片安装区401′连接在一起，第四类引脚409与基座401基本处于同一水平面。此外，在芯片安装单元400中，还包括设置在第二芯片安装区401″附近的多个第五类引脚，第五类引脚分布在第二芯片安装区401″的两侧，例如图4A所示的第五类引脚404、405、406、407或更多，须注意的是，任意一个第五类引脚包含第五外部引脚及与第五外部引脚连接的第五引脚焊区，并且任意一个第五引脚焊区所在位置的高度高于与该第五引脚焊区连接的第五外部引脚所在位置的高度，例如第五类引脚404(或405、406、407)主要包含第五外部引脚404a(或相应的405a、406a、407a)及与第五外部引脚404(或405、406、407)连接的第五引脚焊区404′(或405′、406′、407′)，第五外部引脚404a(或405a、406a、407a)通过向上弯折的第五连接部件404″(或405″、406″、407″)与第五引脚焊区404′(或405′、406′、407′)连接，所以第五引脚焊区404′(或405′、406′、407′)的高度要高于与该第五引脚焊区404′(或405′、406′、407′)连接的第五外部引脚404a(或405a、406a、407a)的高度。在芯片安装单元400中，第四类引脚409、第三类引脚408、第五类引脚406、第五类引脚407位于基座401的一侧，相对应的，第一类引脚402、第二类引脚403、第五类引脚404、第五类引脚405位于基座401的另一侧。并且第四类引脚409与第三外部引脚408a、第五外部引脚407a、第五外部引脚406a基本处于同一水平面上并位于同一直线上并成一排；而第一外部引脚402a与第五外部引脚404a、第五外部引脚405a基本处于同一水平面上并位于同一直线上并成一排，其中，第二外部引脚403a因为可以作为隐藏引脚(Hidden pin)，所以比较短的第二外部引脚403a可是不与第一外部引脚402a、第五外部引脚404a、第五外部引脚405a位列一条线上。另外，第二类引脚403的厚度是小于基座401的厚度的，第二类引脚403必须有一定的高度，第二横向延伸部分403′a的顶面才能与金属凸块401′c的顶面位于同一平面。当然，如果有需要，第二外部引脚403a也可以向外进行延伸直至与第一外部引脚402a、第五外部引脚404a、第五外部引脚405a并齐。
参见图5所示，为了获得图12A所示的倒装芯片的半导体器件500，先要利用导电材料(未示出)将第一芯片410倒装焊接在金属凸块401′c和第二横向延伸部分403′a上。第一芯片410的结构见于图6所示，第一芯片410通常为低端MOSFET(Low SideMOSFET)，第一芯片410的第一电极410a、第二电极410b位于第一芯片410的正面，第一芯片410的第三电极410c位于第一芯片410的背面，完成倒装焊接(Flip chip)后，第一芯片410的第一电极410a与第二横向延伸部分403′a接触并与之焊接在一起，第二电极410b与金属凸块401′c接触并与之焊接在一起。由于第二横向延伸部分403′a的顶面与金属凸块401′c的顶面位于同一平面，有利于完成倒装焊接的第一芯片410保持一个无倾斜的水平状态，而且能促进第一电极410a、第二电极410b分别与第二横向延伸部分403′a、金属凸块401′c保持无缝隙的接触。在上述芯片的粘贴的过程中，为了防止第一芯片410触及基座401的位于凹槽401′a四周的部位而与之发生短路，需要第一芯片410的长度和宽度均相对应的分别小于凹槽401′a的最大长度L和最大宽度W，如图4C所示，其长度L即纵向槽体401′a-1的长度，其宽度W即横向槽体401′a-2的宽度W2与纵向槽体401′a-1的宽度W1之和，这可以在制备凹槽401′a的时候根据第一芯片410的尺寸进行控制，例如要求图4B中虚线A1所框定的区域内所开设的凹槽的尺寸大于第一芯片410的尺寸即可。在一种实施方式中，第一芯片410为顶源底漏的垂直式功率MOSFET器件，其第一电极410a通常为栅极、第二电极410b通常为源极，而第三电极410c通常为漏极，并且第一电极410a和第二电极410b通过未标记的钝化层进行绝缘隔离。当然，第一芯片410也可以为顶漏底源的垂直功率器件，则第一电极410a为栅极，第二电极410b此时为漏极，而第三电极410c此时为源极。
参见图7所示，利用第一金属连接片421将第一芯片410背面的第三电极410c连接到第一类引脚402上，第一金属连接片421包含第一金属片421a、第一连接结构421b及第一焊片421c，第一连接结构421b将第一金属片421a与第一焊片421c连接在一起。可以利用导电银浆或焊锡膏之类的导电材料将第一金属片421a粘贴在第一芯片410的第三电极410c上，或者是选择共晶焊的方式，此时第一金属片421a位于第一芯片410的上方，也即第一金属片421a的底面与第一芯片410的第三电极410c接触并粘贴在一起。同时还利用导电材料将第一焊片421c焊接在第一横向延伸部分402′a上，正因为第一引脚焊区402′所在位置的高度高于第一外部引脚402a所在位置的高度，这便于第一引脚焊区402′迎合与第一焊片421c的焊接。之后，如图8所示，再将第二芯片411粘贴在第一金属片421a上，第二芯片411位于第一金属片421a的上方。第二芯片411的结构见于图9所示，第二芯片411通常为高端MOSFET(High Side MOSFET)，第二芯片411的第一电极411a、第二电极411b位于第二芯片411的正面的，第二芯片411的第三电极411c位于第二芯片411的背面。完成将第二芯片411粘贴在第一金属片421a上之后，第二芯片411的第三电极411c粘贴在第一金属片421a上，也即第一金属片421a的顶面与第三电极411c接触并粘贴在一起。在一种实施方式中，第二芯片411通常为顶源底漏的垂直式功率MOSFET器件，其第一电极411a通常为栅极、第二电极411b通常为源极，而第三电极411c通常为漏极，并且第一电极411a和第二电极411b通过图中未标记的钝化层进行绝缘隔离。另外，第二芯片411也可以为顶漏底源的垂直功率器件，则第一电极411a为栅极，第二电极411b此时为漏极，而第三电极411c为源极。DC-DC转换器中，通常将例如N型的高端和低端MOSFET封装在同一封装体内，并要求低端MOSFET的漏极与高端MOSFET的源极连接，DC-DC转换器正常运行时，常要求低端MOSFET的源极是在封装体的底部作为地极(GND)。那么作为一种选择，第一芯片410的第三电极410c为漏极时，第二芯片411的第三电极411c可以选择为源极。
参见图10所示，利用第二金属连接片422将第二芯片411正面的第二电极411b连接到第三类引脚408上，第二金属连接片422包含第二金属片422a、第二连接结构422b及第二焊片422c，第二连接结构422b将第二金属片422a与第二焊片422c连接在一起。其中，第二金属片422a与第二芯片411的第二电极411b接触并利用导电材料将两者焊接在一起，同时还利用导电材料将第二焊片422c焊接在邻近横向基座401′-2的第三引脚焊区408′上，正因为第三引脚焊区408′所在位置的高度高于第三外部引脚408a所在位置的高度，这便于第三引脚焊区408′迎合与第二焊片422c的焊接。
参见图11所示，利用非导电的粘合胶(未示出)将第三芯片412粘贴在第二芯片安装区401″上，主要是第三芯片412的背面接触第二芯片安装区401″并与之粘合。值得注意的是，为了避免击穿问题，第三芯片412可以是控制芯片(Control IC)，用来控制第一、第二芯片两者的栅极信号，以产生高端与低端金属氧化物半导体场效应晶体管的栅极信号间的截止时间，避免高端与低端金属氧化物半导体场效应晶体管同时启动。设置在第三芯片412正面的信号端子(I/O Pad)有多个，如图12A所示，一部分设置在第三芯片412正面的信号端子通过不同的键合引线分别与第一纵向延伸部分402′b、第二纵向延伸部分403′b、第二芯片安装区401″、第二芯片411的第二电极411b、及第二芯片411的第一电极411a进行电性连接。可以看出，第三芯片412的连接到第一纵向延伸部分402′b的信号端子同时与第一芯片410的第三电极410c及与第二芯片411的第三电极411c电性连接；连接到第二纵向延伸部分403′b的信号端子与第一芯片410的第一电极410a电性连接，用于控制第一芯片410的栅极信号；直接连接到第二芯片411的第一电极410a上的信号端子用于控制第二芯片411的栅极信号。在第三芯片412正面的多个信号端子中，还有一部分信号端子通过键合引线分别与不同的第五类引脚(如404、405、406、407)所包含的第五引脚焊区(如相对应的404′、405′、406′、407′)进行电性连接，因为第五引脚焊区(如404′、405′、406′、407′)所在位置的高度高于第五外部引脚(如404a、405a、406a、407a)所在位置的高度，这便于第五引脚焊区迎合与需要键合在该第五引脚焊区上的键合引线进行连接。在集成LS MOSFET和HS MOSFET的器件中，低端(LS)的源极通常接地，一般情况下，高端(HS)的漏极直接或间接的与电源正极相连，低端(LS)的漏极与高端(HS)的源极连接，这样的拓扑结构存在于很多整流器和调节器中。
上述结构中，由于第二纵向延伸部分403′b邻近第二芯片安装区401″，以及第一纵向延伸部分402′b邻近第二纵向延伸部分403′b，这种布局，能有效减少第一纵向延伸部分402′b、第二纵向延伸部分403′b与第三芯片412的距离并缩小芯片安装单元400的整体面积，而第三芯片412的一些信号端子通过不同的键合引线分别连接在第一纵向延伸部分402′b、第二纵向延伸部分403′b上，正因为如此，那么连接第一纵向延伸部分402′b、第二纵向延伸部分403′b与第三芯片412的信号端子的键合引线的长度也就相应地缩短了。本领域的技术人员都知道，功率MOSFET器件中的通态电阻RDS(on)是影响MOSFET性能的重要因素之一，键合引线的长度减小，其电阻和离散的电感带来的负面效应也能相对避免，这对MOSFET的开关速度有着重大影响。
必须指出的是，尽管第二芯片安装区401″上所粘贴的是第三芯片412，但是在一些其他类别的封装结构中，第三芯片412可以替换为其他任意合适的电子组件，例如其他类型的晶粒、电阻或电容等，那么这些电子组件所包含的端子与第一芯片410、第二芯片411的各自的电极之间的连接关系也可以随之做适应性的调整。而且作为预留有较大面积的第二芯片安装区401″，除了单纯的安装第三芯片412之外，还可以整合更多的电子组件粘贴在其上共同分享第二芯片安装区401″。
图13A是图12A示出的半导体器件500完成塑封后的封装体500′的底面俯视图，图14是图12A示出的半导体器件500完成塑封后的封装体500′的竖截面示意图，半导体器件500通过塑封体430进行塑封和提供物理保护。在图13A中，第四类引脚409、第三外部引脚408a、第一外部引脚402a和第五外部引脚407a、406a及405a、404a皆延伸至塑封体430之外，第二外部引脚403a可以选择隐藏而不予延伸出塑封体430。在半导体器件500中，由于切口401′b延伸至凹槽401′a中，所以凹槽401′a与切口401′b是交界的，可认为L形的凹槽401′a是沿着切口401′b的与纵向基座401′-1交界的边缘和沿着切口401′b的与横向基座401′-2交界的边缘设置，这也意味着凹槽401′a与切口401′b之间并无阻挡物。见图4A所示，凹槽401′a的四周皆形成有侧壁，唯有与切口401′b形成交界的边缘处无侧壁，这益于在对半导体器件500进行塑封的过程中，一方面，灌入凹槽401′a中呈现为液态的塑封料能顺利的将凹槽401′a中的气体排出；另一方面，由于凹槽401′a的底部与第一芯片410之间保持有一定的距离，凹槽401′a的底部与第一芯片410之间就存有较大的缝隙，所以在塑封工艺中，存在于凹槽401′a的底部与第一芯片410之间的塑封料中就不容易产生空洞(Void)，这对完成塑封后的封装体500′的可靠性有极大的改善。
图12B是图12A描述的半导体器件500的另一实施方式的结构示意图。图12B的实施例中，第二类引脚403所包含的第二外部引脚403a可以全部或部分被截断，其截断时机可以选择在完成引线键合工艺之后，从而使得半导体器件500完成塑封后，余下的第二引脚焊区403′被完全塑封包覆在塑封体430中。第二外部引脚403a的切割有多种方式可以实现，例如激光切割或机械切割等。图13B是图12B示出的半导体器件500完成塑封后的封装体500′的底面俯视图，很明显，此时第四类引脚409、第三外部引脚408a、第一外部引脚402a和第五外部引脚407a、406a及405a、404a皆延伸至塑封体430之外，唯有已经被截断的第二类引脚403(未示出)并未从塑封体430外露出来，这与图13A中第二类引脚403的第二外部引脚403a外露于塑封体430之外截然不同。
为了更加直观的理解图12A所描述的半导体器件500的结构模式，图15示意出了从顶面俯视半导体器件500的透视结构。第四类引脚409、第三类引脚408、第五类引脚407和第五类引脚406位于基座401的一侧，与此同时，第一类引脚402、第二类引脚403、第五类引脚404和第五类引脚405位于基座401的另一侧。其中，大致上具有相同的厚度的第四类引脚409、第三外部引脚408a、第五外部引脚407a和第五外部引脚406a基本处于同一水平面上并还位于同一直线上，从而排成一列；同样，大致上具有相同的厚度的第一外部引脚402a、第二外部引脚403a、第五外部引脚404a和第五外部引脚405a基本处于同一水平面上并还位于同一直线上，从而排成另一列。值得注意的是，在完成引线键合工艺之后，可以从图15中所示的引脚截断槽/线(Pin cut location)处对第二类引脚403实施切割(如激光切割或机械切割等)，以实现将第二外部引脚403a和第二引脚焊区403′进行分离。
在一种实施方式中，第四类引脚409为接电源地端PGND(POWER GND)；第三类引脚408为电压输入端VIN；第五类引脚407为接模拟地端AGND(ANALOGUE GND)；第五类引脚406为反馈端FB；第一类引脚402为开关电压节点V(Lx)，其在输出电压VOUT下传输所需的负载电流ILOAD；第五类引脚404为使能端EN；第五类引脚405为补偿端COMP。本发明的另一个优点是，连接在一起的第一芯片安装区401′和第二芯片安装区401″共同构成具有较大面积的基座401，基座401通过SMT技术焊接在其他PCB板上所设置的散热盘上，从而可以作为一个散热效果极佳的散热途径。
值得注意的是，上述所罗列的结构和方法作为一个较佳的实施方式，然后必须认识到，在芯片安装单元400上安装芯片的方式并非是唯一的，例如假定第一金属连接片421只保留第一金属片421a而将第一连接结构421b及第一焊片421c予以锯掉，那么第一连接结构421b及第一焊片421c完全可以用其他的导电物诸如键合引线或导电带进行代替，此时只需利用键合引线或导电带等导电物将第一金属片421a电性连接到第一横向延伸部分402′a上即可。或者，第二金属连接片422干脆被键合引线或导电带等完全代替，仅仅利用键合引线或导电带等导电物便可将第二芯片411的第二电极411b电性连接到第三引脚焊区408′上。所以，本发明所披露的芯片安装单元400可提供多种封装模式，并且最终所获得的器件结构也略有差异。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，并且，本案虽然是对器件结构进行描述，但是还陈列了为了获得该器件的相关方法和步骤。另外尽管包含芯片安装单元的引线框架在本案并为未示意出，但本领域的技术人员都知道，引线框架通常可以包含多个这样的芯片安装单元。所以，上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (21)

1.一种倒装芯片的半导体器件，其特征在于，包括：
包含第一芯片安装区和第二芯片安装区的基座及一个形成在基座中的切口，并且在第一芯片安装区中形成有一个凹槽；
其中，切口将第一芯片安装区分割成横向延伸的横向基座及纵向延伸的纵向基座，并且切口延伸至凹槽中从而将凹槽分割成形成在横向基座中的横向槽体及形成在纵向基座中的纵向槽体，并还在该凹槽中形成有多个金属凸块；以及
设置在第一芯片安装区附近的第一类引脚、第二类引脚和第三类引脚；
第一类引脚包含第一外部引脚及与第一外部引脚连接的第一引脚焊区，且第一引脚焊区包含第一横向延伸部分及与第一横向延伸部分连接的第一纵向延伸部分；
第二类引脚包含第二外部引脚及与第二外部引脚连接的第二引脚焊区，且第二引脚焊区包含第二横向延伸部分及与第二横向延伸部分连接的第二纵向延伸部分；
第三类引脚包含第三外部引脚及与第三外部引脚连接的第三引脚焊区；
其中，第二横向延伸部分延伸至所述切口中，并且第二纵向延伸部分沿着切口与第二芯片安装区交界的边缘设置，且第一横向延伸部分设置在邻近纵向基座的位置，及第一纵向延伸部分位于靠近第二纵向延伸部分的位置；以及
倒装焊接在所述金属凸块和第二横向延伸部分上的第一芯片，位于第一芯片的正面的第一芯片的第一、第二电极分别焊接在第二横向延伸部分和金属凸块上；
第一芯片背面的第三电极连接到第一类引脚上的第一金属连接片，第一金属连接片包含第一金属片、第一连接结构及第一焊片，第一连接结构将第一金属片与第一焊片连接在一起，第一金属片粘贴在第一芯片的第三电极上，第一焊片焊接在第一横向延伸部分上；
粘贴在第一金属片上的第二芯片，并且位于第二芯片背面的第二芯片的第三电极粘贴在第一金属片上；
第二芯片正面的第二电极连接到第三类引脚上的第二金属连接片，第二金属连接片包含第二金属片、第二连接结构及第二焊片，第二连接结构将第二金属片与第二焊片连接在一起，第二金属片与第二芯片的第二电极焊接在一起，第二焊片焊接在邻近横向基座的第三引脚焊区上；
粘贴在第二芯片安装区的第三芯片，并且部分设置在第三芯片正面的信号端子通过键合引线分别与第一、第二纵向延伸部分、第二芯片安装区、位于第二芯片正面的第二芯片的第二电极和第一电极进行电性连接。
2.如权利要求1所述的倒装芯片的半导体器件，其特征在于，由横向基座及纵向基座构成的第一芯片安装区为L形结构，并且所述凹槽为L形槽体。
3.如权利要求1所述的倒装芯片的半导体器件，其特征在于，第一引脚焊区的高度高于第一外部引脚的高度，第三引脚焊区的高度高于第三外部引脚的高度。
4.如权利要求1所述的倒装芯片的半导体器件，其特征在于，第二横向延伸部分的顶面与金属凸块的顶面位于同一平面。
5.如权利要求1所述的倒装芯片的半导体器件，其特征在于，第三芯片通过非导电胶粘贴在第二芯片安装区上。
6.如权利要求1所述的倒装芯片的半导体器件，其特征在于，还包括连接在所述横向基座上的一个第四类引脚。
7.如权利要求1所述的倒装芯片的半导体器件，其特征在于，还包括设置在第二芯片安装区附近的多个第五类引脚，并且任意一个第五类引脚包含一个第五外部引脚及与该第五外部引脚连接的一个第五引脚焊区；
其中，部分设置在第三芯片正面的信号端子通过键合引线分别与不同的第五类引脚所包含的第五引脚焊区进行电性连接。
8.如权利要求7所述的倒装芯片的半导体器件，其特征在于，任意一个第五引脚焊区的高度高于与该第五引脚焊区连接的第五外部引脚的高度。
9.如权利要求1所述的倒装芯片的半导体器件，其特征在于，第一横向延伸部分横向延伸直至第一纵向延伸部分邻近第二纵向延伸部分并且第一纵向延伸部分与第二纵向延伸部分保持平行。
10.如权利要求1所述的倒装芯片的半导体器件，其特征在于，所述第一芯片的长度和宽度均相对应的分别小于所述凹槽的长度和宽度。
11.如权利要求1所述的倒装芯片的半导体器件，其特征在于，所述第一纵向延伸部分与第一横向延伸部分垂直，以及第二纵向延伸部分与第二横向延伸部分垂直。
12.如权利要求1所述的倒装芯片的半导体器件，其特征在于，所述第一芯片为低端MOSFET，所述第二芯片为高端MOSFET，所述第三芯片为控制IC。
13.如权利要求12所述的倒装芯片的半导体器件，其特征在于，第一芯片的第一电极和第二电极分别栅极和源极，第一芯片的第三电极为漏极；并且
第二芯片的第一电极和第二电极分别栅极和漏极，第二芯片的第三电极为源极。
14.一种用于制备倒装芯片的半导体器件的芯片安装单元，其特征在于，包括：
包含第一芯片安装区和第二芯片安装区的基座及一个形成在基座中的切口，并且在第一芯片安装区中形成有一个凹槽；
其中，切口将第一芯片安装区分割成横向延伸的横向基座及纵向延伸的纵向基座，并且切口延伸至凹槽中从而将凹槽分割成形成在横向基座中的横向槽体及形成在纵向基座中的纵向槽体，并还在该凹槽中形成有多个金属凸块；以及
设置在第一芯片安装区附近的第一类引脚、第二类引脚和第三类引脚；
第一类引脚包含第一外部引脚及与第一外部引脚连接的第一引脚焊区，且第一引脚焊区包含第一横向延伸部分及与第一横向延伸部分连接的第一纵向延伸部分；
第二类引脚包含第二外部引脚及与第二外部引脚连接的第二引脚焊区，且第二引脚焊区包含第二横向延伸部分及与第二横向延伸部分连接的第二纵向延伸部分；
第三类引脚包含第三外部引脚及与第三外部引脚连接的第三引脚焊区；
其中，第二横向延伸部分延伸至所述切口中，并且第二纵向延伸部分沿着切口与第二芯片安装区交界的边缘设置，且第一横向延伸部分设置在邻近纵向基座的位置，及第一纵向延伸部分位于靠近第二纵向延伸部分的位置。
15.如权利要求14所述的制备倒装芯片的半导体器件的芯片安装单元，其特征在于，由横向基座及纵向基座构成的第一芯片安装区为L形结构，并且所述凹槽为L形槽体。
16.如权利要求14所述的制备倒装芯片的半导体器件的芯片安装单元，其特征在于，第一引脚焊区的高度高于第一外部引脚的高度，第三引脚焊区的高度高于第三外部引脚的高度。
17.如权利要求14所述的制备倒装芯片的半导体器件的芯片安装单元，其特征在于，第二横向延伸部分的的顶面与金属凸块的顶面位于同一平面。
18.如权利要求14所述的制备倒装芯片的半导体器件的芯片安装单元，其特征在于，还包括连接在所述横向基座上的一个第四类引脚。
19.如权利要求14所述的制备倒装芯片的半导体器件的芯片安装单元，其特征在于，还包括设置在第二芯片安装区附近的多个第五类引脚，并且任意一个第五类引脚包含一个第五外部引脚及与该第五外部引脚连接的一个第五引脚焊区；并且
任意一个第五引脚焊区的高度高于与该第五引脚焊区连接的第五外部引脚的高度。
20.如权利要求14所述的制备倒装芯片的半导体器件的芯片安装单元，其特征在于，第一横向延伸部分横向延伸直至第一纵向延伸部分邻近第二纵向延伸部分并且第一纵向延伸部分与第二纵向延伸部分保持平行。
21.如权利要求14所述的制备倒装芯片的半导体器件的芯片安装单元，其特征在于，所述第一纵向延伸部分与第一横向延伸部分垂直，以及第二纵向延伸部分与第二横向延伸部分垂直。
CN201110377630.7A 2011-11-11 2011-11-11 一种倒装芯片的半导体器件 Active CN103107171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110377630.7A CN103107171B (zh) 2011-11-11 2011-11-11 一种倒装芯片的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110377630.7A CN103107171B (zh) 2011-11-11 2011-11-11 一种倒装芯片的半导体器件

Publications (2)

Publication Number Publication Date
CN103107171A CN103107171A (zh) 2013-05-15
CN103107171B true CN103107171B (zh) 2015-03-18

Family

ID=48314908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110377630.7A Active CN103107171B (zh) 2011-11-11 2011-11-11 一种倒装芯片的半导体器件

Country Status (1)

Country Link
CN (1) CN103107171B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347571B (zh) * 2013-08-07 2017-03-01 万国半导体股份有限公司 功率控制器件及其制备方法
CN104716117B (zh) * 2013-12-17 2017-10-24 万国半导体股份有限公司 多芯片器件及其封装方法
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
CN106098565A (zh) * 2016-07-04 2016-11-09 重庆平伟实业股份有限公司 双面散热带引脚薄型扁平封装功率半导体器件的生产方法
CN108400118A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的半导体组件及其制作方法
CN108400117A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
CN112614900B (zh) * 2020-11-27 2022-08-30 中国电子科技集团公司第十三研究所 一种光导开关封装结构
CN112872244B (zh) * 2021-01-16 2022-07-12 海格欧义艾姆(天津)电子有限公司 一种金属pin裁切设备
CN114760756B (zh) * 2022-06-14 2022-09-06 四川明泰微电子有限公司 高频集成封装模块及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767186A (zh) * 2004-10-04 2006-05-03 雅马哈株式会社 引线框架及其半导体封装
CN102171825A (zh) * 2011-04-29 2011-08-31 华为技术有限公司 电源模块及其封装集成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767186A (zh) * 2004-10-04 2006-05-03 雅马哈株式会社 引线框架及其半导体封装
CN102171825A (zh) * 2011-04-29 2011-08-31 华为技术有限公司 电源模块及其封装集成方法

Also Published As

Publication number Publication date
CN103107171A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
CN103107171B (zh) 一种倒装芯片的半导体器件
US7906375B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US9129947B2 (en) Multi-chip packaging structure and method
US8669650B2 (en) Flip chip semiconductor device
JP7119842B2 (ja) Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
EP2093811B1 (en) Package structure of compound semiconductor device
EP3174185B1 (en) Power supply module and method for packaging power supply module
US20120200281A1 (en) Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
US9136207B2 (en) Chip packaging structure of a plurality of assemblies
KR20050092090A (ko) Ｌｇａ 패키지에서 이용되는 ｄｃ－ｄｃ 컨버터
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
US10582617B2 (en) Method of fabricating a circuit module
US20200260586A1 (en) Power module and manufacturing method thereof
US9054088B2 (en) Multi-component chip packaging structure
CN110600450A (zh) 用于布置芯片的引线框架、封装体以及电源模块
CN106298724B (zh) 塑封型功率模块
CN105118818B (zh) 一种方形扁平无引脚封装结构的功率模块
US9437587B2 (en) Flip chip semiconductor device
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
US20150062836A1 (en) Stacked package of voltage regulator and method for fabricating the same
CN219066818U (zh) 一种可控制焊料厚度的功率模块引线框架及功率模块结构
TWI430409B (zh) 一種倒裝晶片的半導體器件
CN108538997A (zh) 表面贴装型支架和多芯片光电器件
KR101895359B1 (ko) 씨오비 패키지를 이용한 조명 모듈 구현 방법 및 그 조명 모듈
KR20150090616A (ko) 전력반도체 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200513

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.