KR20150090616A - 전력반도체 모듈 - Google Patents

전력반도체 모듈 Download PDF

Info

Publication number
KR20150090616A
KR20150090616A KR1020140011490A KR20140011490A KR20150090616A KR 20150090616 A KR20150090616 A KR 20150090616A KR 1020140011490 A KR1020140011490 A KR 1020140011490A KR 20140011490 A KR20140011490 A KR 20140011490A KR 20150090616 A KR20150090616 A KR 20150090616A
Authority
KR
South Korea
Prior art keywords
power semiconductor
mounting region
semiconductor device
mounting
control
Prior art date
Application number
KR1020140011490A
Other languages
English (en)
Inventor
김광수
엄기주
이석호
채준석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140011490A priority Critical patent/KR20150090616A/ko
Priority to US14/572,763 priority patent/US9318423B2/en
Priority to CN201510002284.2A priority patent/CN104810345A/zh
Publication of KR20150090616A publication Critical patent/KR20150090616A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 전력반도체 모듈에 관한 것이다. 본 발명의 일 실시 예에 따른 전력반도체 모듈은 사면의 각 변이 만나는 모서리에 형성된 표면 실장방식의 연결단자, 상기 연결단자와 연결부를 통해 연결되어 중심부에 배치되며, 전력반도체소자 또는 상기 전력반도체소자와 전기적으로 연결되어 이를 제어하는 제어소자가 실장되는 제1 실장영역 및 상기 연결단자 사이에 배치되며, 상기 전력반도체소자 또는 제어소자가 실장되는 제2 실장영역을 포함하며, 상기 제1 실장영역은 제2 실장영역과 위상 차가 발생하도록 연결부를 통해 상기 제2 실장영역과 다른 높이로 배치된다. 따라서 1차원적 평면구조를 탈피한 3차원적 구조의 적용으로 전력반도체 모듈의 고집적화, 고성능화, 소형화가 가능하다.

Description

전력반도체 모듈{LEADLESS PACKAGE TYPE POWER SEMICONDUCTOR MODULE}
본 발명은 전력반도체 모듈에 관한 것이다.
일반적인 전력반도체 모듈은 (특허문헌 1)에서 공개하고 있는 바와 같이, 리드 프레임(Lead Frame) 상에 전력반도체소자(Power device) 및 제어소자(Control IC)를 실장하고, 상기 리드 프레임을 사용하여 외부단자를 형성하고 있다. 또한 (특허문헌 2)에서는 방열기판 위에 전력반도체소자 및 제어소자를 실장하고, 상기 방열기판 외곽에 리드 프레임을 연결하여 외부단자를 형성한 구조를 공개하고 있다.
그러나 이러한 일반적인 전력반도체 모듈은 외부와의 연결을 위한 리드 프레임 단자, 그리고 각종 소자가 실장되는 내부 리드 프레임 또는 방열기판을 이용하는 1차원적 구조로 인해 상기 전력반도체 모듈의 크기를 줄이는데 제약이 발생하고 있다.
즉 상기 전력반도체 모듈에 대한 시장의 요구는 고집적화/고성능화/소형화되고 있으나 앞서 기술한 바와 같이, 일반적인 전력반도체 모듈은 듀얼 인라인(Dual In-Line Package: DIP) 또는 싱글 인라인(Single In-Line Package: SIP)의 형태로 되어 있으며, 이러한 구조의 전력반도체 모듈의 경우 그 구조의 특성상 외부 연결되는 리드 프레임 단자들과 각종 소자들이 실장되는 내부 리드 프레임의 평면적 구조로 인해서 고집적화/소형화하는데 한계가 발생하고 있다.
KR 2002-0095053 A KR 2006-0017711 A
본 발명은 전력반도체 모듈의 1차원적 구조, 즉 평면적 구조를 탈피하여 상기 전력반도체 모듈에 대한 시장의 요구를 해결하기 위한 것이다.
본 발명의 관점은, 소자의 실장구조를 개선하여 고집적화, 고성능화, 소형화를 용이하게 달성할 수 있도록 한 전력반도체 모듈을 제공하는 데 있다.
상기 관점을 달성하기 위해,
본 발명의 일 실시 예에 따른 전력반도체 모듈은 사면의 각 변이 만나는 모서리에 형성된 표면 실장방식의 연결단자;
상기 연결단자와 연결부를 통해 연결되어 중심부에 배치되며, 전력반도체소자 또는 상기 전력반도체소자와 전기적으로 연결되어 이를 제어하는 제어소자가 실장되는 제1 실장영역; 및
상기 연결단자 사이에 형성되며, 전력반도체소자 또는 제어소자가 실장되는 제2 실장영역;
을 포함하며,
상기 제1 실장영역은 제2 실장영역과 위상 차가 발생하도록 연결부를 통해 상기 제2 실장영역과 다른 높이로 배치된다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 상기 제어소자는 제1 실장영역에 실장되고, 상기 전력반도체소자는 제2 실장영역에 실장될 수 있다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 상기 전력반도체소자는 제1 실장영역에 실장되고, 상기 제어소자는 제2 실장영역에 실장될 수 있다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 상기 전력반도체소자와 제어소자는 와이어 본딩으로 연결될 수 있다.
상기 제2 실장영역은 제1 실장영역을 사이에 두고 양측으로 배치되고, 상기 제2 실장영역에 전력반도체소자가 실장되며, 각각의 전력반도체소자가 와이어 본딩으로 연결될 수 있다.
한편 본 발명의 일 실시 예에 따른 전력반도체 모듈은 전력반도체소자 및 상기 전력반도체소자와 전기적으로 연결되어 이를 제어하는 제어소자;
상기 전력반도체소자 또는 제어소자가 실장되는 제1 실장영역이 중심부에 형성되고, 각 모서리에 표면 실장방식의 연결단자가 형성되며, 상기 연결단자와 제1 실장영역을 연결하는 연결부가 형성되고, 상기 연결단자와 제1 실장영역의 위상 차가 발생하도록 공간부가 형성된 브리지 리드 프레임; 및
상기 공간부에 배치되며, 전력반도체소자 또는 제어소자가 실장되는 제2 실장영역이 형성된 표면 실장방식의 내부 리드 프레임;
을 포함한다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 상기 제어소자는 제1 실장영역에 실장되고, 상기 전력반도체소자는 제2 실장영역에 실장될 수 있다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 상기 전력반도체소자는 제1 실장영역에 실장되고, 상기 제어소자는 제2 실장영역에 실장될 수 있다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 상기 전력반도체소자와 제어소자는 와이어 본딩으로 연결될 수 있다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 내부 리드 프레임은 제1 실장영역을 사이에 두고 양측으로 배치되고, 제2 실장영역에 전력반도체소자가 실장되며, 각각의 전력반도체소자가 와이어 본딩으로 연결될 수 있다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 수동소자가 실장되는 기판;
을 더 포함하며,
상기 기판에 연결단자 및 내부 리드 프레임의 일면이 표면 실장방식으로 실장되고, 상기 수동소자에 제어소자가 와이어 본딩으로 연결될 수 있다.
또한 본 발명의 일 실시 예에 따른 전력반도체 모듈에 있어서, 상기 브리지 리드 프레임, 내부 리드 프레임, 전력반도체소자 및 제어소자를 봉지하는 몰드부;
를 더 포함한다.
이러한 해결 수단들은 첨부된 도면에 의거한 다음의 발명의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 특허청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 제1 실시 예에 따른 전력모듈 패키지를 나타내 보인 평면도.
도 2는 본 발명의 제1 실시 예에 따른 전력모듈 패키지를 나타내 보인 저면도.
도 3은 본 발명의 제1 실시 예에 따른 전력모듈 패키지를 나타내 보인 측면도.
도 4는 본 발명의 제2 실시 예에 따른 전력모듈 패키지를 나타내 보인 사시도.
도 5는 본 발명의 제2 실시 예에 따른 전력모듈 패키지의 설치상태를 나타내 보인 평면도.
도 6은 본 발명의 제2 실시 예에 따른 전력모듈 패키지의 설치상태를 나타내 보인 저면도.
도 7은 본 발명의 제2 실시 예에 따른 전력모듈 패키지를 나타내 보인 측면도.
본 발명의 특이한 관점, 특정한 기술적 특징들은 첨부된 도면들과 연관되어 지는 이하의 구체적인 내용과 실시 예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한 "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 본 발명을 설명함에 있어서 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.
본 발명의 일 실시 예에 따른 전력반도체 모듈은 외부와의 연결을 위한 리드 프레임(Lead frame)이 삭제된 리드리스 패키지 타입(Leadless Package Type)으로써, 상기 전력반도체 모듈의 사면을 모두 사용하여 실장하는 쿼드 플랫 패키지(Quad Flat Package: QFP)의 표면 실장방식(Surface Mount Type: SMT)을 채택하고, 또한 고집적화/고성능화/소형화하기 위해 1차원적 평면구조를 탈피하여 3차원적 구조를 적용하게 된다.
즉 듀얼 인라인(Dual In-Line Package: DIP) 또는 싱글 인라인(Single In-Line Package: SIP) 구조의 전력반도체 모듈과 달리 사면의 각 변이 만나는 모서리를 모두 사용하여 연결단자를 구성함으로써, 외부로 연결되는 리드 프레임을 모두 삭제 가능하다. 또한 상기 연결단자와 연결되는 실장영역 및 상기 연결단자와 이격 배치되는 또 다른 실장영역에 각각 전력반도체소자(Power device) 또는 제어소자(Control IC)를 실장하고, 이들을 전기적으로 연결하게 된다.
여기서 상기 복수의 실장영역은 위상 차가 발생하도록 서로 다른 높이로 형성됨으로써, 전술한 바와 같이, 1차원적 평면구조를 탈피하여 3차원적 구조를 구성하게 된다.
따라서 본 발명의 일 실시 예에 따른 전력반도체 모듈에 따르면, 종래기술(DIP/ SIP)에 따른 전력반도체 모듈대비 50%이상의 크기감소효과가 있다. 그리고 기판(Printed circuit board: PCB)상에 전력반도체 모듈을 실장시 자동 실장 및 솔더링(Soldering)을 통한 접합이 가능함으로써, 종래기술의 문제점인 인버터 제작시 기판상에 모듈을 삽입하기 위해 작업자가 직접 손으로 부품을 실장하는 수삽 혹은 반수삽 공정을 사용하기 때문에 생산관리 및 불량률이 높은 공정상의 한계를 해결할 수 있으며, 또한 전력반도체소자 간 또는 전력반도체소자와 제어소자(Control IC) 간 전류 경로를 최소화하여 기생 임피던스(Parasitic Impedance)로 인한 손실이나 오작동을 현저하게 방지할 수 있는 효과가 있다.
이하, 본 발명의 실시 예를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
도 1 내지 3에서 보듯이, 본 발명의 제1 실시 예에 따른 전력반도체 모듈(100)은 사면의 각 변이 만나는 모서리에 형성된 4개의 연결단자(110), 각각의 연결단자(110)와 연결부(Bridge)를 통해 연결되며, 상기 전력반도체 모듈(100)의 중심부에 배치되어 전력반도체소자(Power device) 또는 이를 제어하는 제어소자(Control IC)가 실장되는 제1 실장영역(120) 및 각 연결단자(110)의 사이에 형성되어 상기 전력반도체소자(101) 또는 제어소자(102)가 실장되는 제2 실장영역(140)을 포함한다.
각 연결단자(110)는 일면을 표면 실장방식(SMT)으로 실장하고, 타면을 제1 실장영역(120)과 연결부(130)를 통해 물리적으로 연결한 구성으로서, 이를 통해 전력반도체 모듈(100)의 사면을 모두 사용할 수 있어 외부로 연결되는 리드 프레임(Lead frame)을 삭제할 수 있게 된다.
상기 제1 실장영역(120)은 전력반도체 모듈(100)의 중심부에 배치되어 MOSFET, RC-IGBT, IGBT, FRD 등을 포함하는 전력반도체소자(101) 또는 HVIC, LVIC 등을 포함하는 제어소자(102)가 실장된다. 따라서 상기 전력반도체 모듈(100)은 평면에서 볼 때, 전체적으로 'H'자 형상을 갖게 된다.
여기서 상기 제1 실장영역(120)은 도면상 연결부(130)를 상부방향으로 굴절하여 상기 연결부(130)의 하부에 공간부(150)를 형성함으로써, 연결단자(110)와 제1 실장영역(120)은 물론이고, 상기 제1 실장영역(120)과 제2 실장영역(140)과의 위상 차를 발생시켜 전력반도체소자(101)와 제어소자(102)를 3차원적으로 실장하게 된다.
즉 상기 연결부(130)를 사선과 직선을 활용하여 상부방향으로 굴절 형성함으로써, 제1 실장영역(120)은 제2 실장영역(140)과 다른 높이, 예컨대 상기 제2 실장영역(140)을 전력반도체 모듈(100)의 1층으로 정의할 경우, 2층에 제1 실장영역(120)이 배치되어 위상 차를 발생하게 된다.
한편 상기 제2 실장영역(140)은 일례로써, 표면 실장방식(SMT)이 가능한 리드 프레임(Lead frame) 등으로 실시 가능한 내부단자(141)의 일면에 형성되어 연결부(130)의 굴절에 의해 형성되는 공간부(150)에 배치하되, 상기 제1 실장영역(120)을 사이에 두고 양측으로 배치하게 된다. 이때 상기 제2 실장영역(140)에 전력반도체소자(101)가 실장되어 있을 경우에는 이들을 공간부(150)를 이용하여 와이어 본딩(Wire Bonding)으로 상호 연결하여 전류 경로를 최소화하게 된다.
상기 전력반도체소자(101)는 제1,2 실장영역(120)(140) 중 어느 하나에 실장 가능하며, 제어소자(102) 역시 제1,2 실장영역(120)(140) 중 어느 하나에 실장되어 공간부(150)를 이용한 와이어 본딩으로 전기적으로 연결된다.
따라서 본 발명의 제1 실시 예에 따른 전력반도체 모듈(100)에 따르면, 쿼드 플랫 패키지(QFP)의 표면 실장방식(SMT) 구조로 인해 사면을 모두 사용 가능함과 동시 전력반도체소자(101)와 제어소자(102)의 3차원적 실장이 가능함으로써, 고집적화 및 소형화가 가능하다.
아울러 기판(PCB)상에 실장 시 자동 실장 및 접합(Soldering)이 가능함으로써, 종래기술의 문제점인 기판(PCB)의 회로패턴에 형성된 홀(Hole)에 모듈을 삽입하기 위해 수삽 혹은 반수삽 공정을 사용하기 때문에 불량률이 높으며, 상기 기판(PCB)상에 다른 수동소자 접합과 별도로 삽입 후 웨이브 솔더링(Wave Soldering) 공정을 추가로 사용하기 때문에 발생하는 생산관리의 저하를 해결하여 패키지공정의 단순화 및 이로 인한 효율증가효과가 있다.
또한 전력반도체소자(101) 간 또는 전력반도체소자(101)와 제어소자(102) 간 전류 경로를 최소화함으로써, 기생 임피던스(Parasitic Impedance)로 인한 손실 또는 오작동을 현저하게 떨어뜨리는 결과를 가져옴으로써, 성능의 향상효과가 있다.
도 4 내지 6에서 보듯이, 본 발명의 제2 실시 예에 따른 전력반도체 모듈(200)은 전력반도체소자(Power device), 이를 제어하는 제어소자(Control IC), 상기 전력반도체소자(201) 또는 제어소자(202)가 실장되는 브리지 리드 프레임(Bridge Lead Frame) 및 내부 리드 프레임(Inner lead frame)을 포함한다.
상기 브리지 리드 프레임(203)은 표면 실장방식(SMT)의 연결단자(210) 및 이와 연결되는 실장영역을 연결부(Bridge)를 통해 물리적으로 연결하여 구성한 것으로서, MOSFET, RC-IGBT, IGBT, FRD 등을 포함하는 전력반도체소자(201) 또는 HVIC, LVIC 등을 포함하는 제어소자(202)가 실장되는 실장영역이 중심부에 형성되고, 사면의 각 변이 만나는 모서리에 상기 연결단자(210)가 형성되어 이들을 연결부(230)로 연결함으로써, 평면에서 볼 때, 전체적으로 'H'자 형상을 갖게 된다.
여기서 상기 브리지 리드 프레임(203)에 형성되는 실장영역은 하기에서 동일한 용어의 사용으로 인한 혼동을 방지코자 제1 실장영역(220)으로 지칭하고, 이 외의 실장영역을 제2 실장영역(240)으로 지칭하게 된다.
이러한 제1 실장영역(220)이 중심부에 형성된 상기 브리지 리드 프레임(203)은 도면상 상기 연결부(230)를 상부방향으로 굴절하여 상기 연결부(230)의 하부에 공간부(250)를 형성함으로써, 연결단자(210)와 제1 실장영역(220)은 물론이고, 상기 제1 실장영역(220)과 제2 실장영역(240)과의 위상 차를 발생시켜 전력반도체소자(201)와 제어소자(202)를 3차원적으로 실장하게 된다.
즉 상기 연결부(230)를 사선과 직선을 활용하여 상부방향으로 굴절 형성함으로써, 제1 실장영역(220)은 제2 실장영역(240)과 다른 높이, 예컨대 상기 제2 실장영역(240)을 전력반도체 모듈(200)의 1층으로 정의할 경우, 2층에 제1 실장영역(220)이 배치되어 위상 차를 발생하게 된다.
상기 내부 리드 프레임(204)은 도면상 연결부(230)의 하부, 즉 연결단자(210) 사이에 형성된 공간부(250)에 배치되어 저면을 표면 실장방식(SMT)으로 실장하고, 상면에 전력반도체소자(201) 또는 제어소자(202)가 실장되는 제2 실장영역(240)이 형성된다. 여기서 상기 전력반도체소자(201)는 제1,2 실장영역(220)(240) 중 어느 하나에 실장되며, 제어소자(102) 역시 제1,2 실장영역(220)(240) 중 어느 하나에 실장되어 일례로써, 공간부(250)를 이용한 와이어 본딩(Wire Bonding)으로 전기적으로 연결된다.
또한 상기 내부 리드 프레임(204)은 제1 실장영역(220)을 사이에 두고 양측으로 배치된다. 이때 상기 내부 리드 프레임(204)에 형성되는 제2 실장영역(240)에 전력반도체소자(201)가 실장되어 있을 경우에는 이들을 와이어 본딩으로 상호 연결하여 전류 경로를 최소화하게 된다.
한편 상기 제어소자(202)는 전원공급 및 제어입력을 받기 위해 기판(260)의 수동소자(261)에 와이어 본딩(Wire Bonding)으로 연결되며, 이때의 상기 기판(260)의 경우, 외부연결을 위해 연결단자(210) 및 내부 리드 프레임(204)과 대응하는 위치의 저면에 연결 패드(262)가 형성될 수 있다.
도 7에서 보듯이, 상기 기판(260)의 도면상 상부에는 몰딩부(EMC Mold)가 형성되어 각종 소자, 브리지 리드 프레임(203) 및 내부 리드 프레임(204)을 봉지하게 되며, 따라서 전력반도체 모듈(200)의 상부에서는 상기 몰딩부(270)로 인해 내부구조를 확인할 수 없게 된다.
따라서 본 발명의 제2 실시 예에 따른 전력반도체 모듈(200)에 따르면, 쿼드 플랫 패키지(QFP)의 표면 실장방식(SMT) 구조로 인해 사면을 모두 사용 가능함과 동시 각 소자의 3차원적 실장이 가능함으로써, 고집적화 및 소형화가 가능하다.
아울러 기판(260)상에 실장 시 자동 실장 및 접합(Soldering)이 가능함으로써, 종래기술의 문제점인 기판(PCB)의 회로패턴에 형성된 홀(Hole)에 모듈을 삽입하기 위해 수삽 혹은 반수삽 공정을 사용하기 때문에 불량률이 높으며, 기판(PCB)상에 다른 수동소자 접합과 별도로 삽입 후 웨이브 솔더링(Wave Soldering) 공정을 추가로 사용하기 때문에 발생하는 생산관리의 저하를 해결하여 패키지공정의 단순화 및 이로 인한 효율증가효과가 있다.
또한 전력반도체소자(201) 간 또는 전력반도체소자(201)와 제어소자(202) 간 전류 경로를 최소화함으로써, 기생 임피던스(Parasitic Impedance)로 인한 손실 또는 오작동을 현저하게 떨어뜨리는 결과를 가져옴으로써, 성능의 향상효과가 있다.
이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전력반도체 모듈은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200 - 전력반도체 모듈
101, 201 - 전력반도체소자
102, 202 - 제어소자
110, 210 - 연결단자
120, 220 - 제1 실장영역
130, 230 - 연결부
140, 240 - 제2 실장영역
150, 250 - 공간부
141 - 내부단자
203 - 브리지 리드 프레임
204 - 내부 리드 프레임
260 - 기판
261 - 수동소자
262 - 연결 패드
270 - 몰드부

Claims (12)

  1. 사면의 각 변이 만나는 모서리에 형성된 표면 실장방식(SMT)의 연결단자;
    상기 연결단자와 연결부(Bridge)를 통해 연결되어 중심부에 배치되며, 전력반도체소자(Power device) 또는 상기 전력반도체소자(Power device)와 전기적으로 연결되어 이를 제어하는 제어소자(Control IC)가 실장되는 제1 실장영역; 및
    상기 연결단자 사이에 형성되며, 전력반도체소자 또는 제어소자가 실장되는 제2 실장영역;
    을 포함하며,
    상기 제1 실장영역은 제2 실장영역과 위상 차가 발생하도록 연결부를 통해 상기 제2 실장영역과 다른 높이로 배치된 전력반도체 모듈.
  2. 청구항 1에 있어서,
    상기 제어소자는 제1 실장영역에 실장되고, 상기 전력반도체소자는 제2 실장영역에 실장된 전력반도체 모듈.
  3. 청구항 1에 있어서,
    상기 전력반도체소자는 제1 실장영역에 실장되고, 상기 제어소자는 제2 실장영역에 실장된 전력반도체 모듈.
  4. 청구항 1에 있어서,
    상기 전력반도체소자와 제어소자는 와이어 본딩(Wire Bonding)으로 연결된 전력반도체 모듈.
  5. 청구항 1에 있어서,
    상기 제2 실장영역은 제1 실장영역을 사이에 두고 양측으로 배치되고, 상기 제2 실장영역에 전력반도체소자가 실장되며, 각각의 전력반도체소자가 와이어 본딩으로 연결된 전력반도체 모듈.
  6. 전력반도체소자(Power device) 및 상기 전력반도체소자와 전기적으로 연결되어 이를 제어하는 제어소자(Control IC);
    상기 전력반도체소자 또는 제어소자가 실장되는 제1 실장영역이 중심부에 형성되고, 각 모서리에 표면 실장방식(SMT)의 연결단자가 형성되며, 상기 연결단자와 제1 실장영역을 연결하는 연결부(Bridge)가 형성되고, 상기 연결단자와 제1 실장영역의 위상 차가 발생하도록 공간부가 형성된 브리지 리드 프레임(Bridge Lead Frame); 및
    상기 공간부에 배치되며, 전력반도체소자 또는 제어소자가 실장되는 제2 실장영역이 형성된 표면 실장방식(SMT)의 내부 리드 프레임(Inner lead frame);
    을 포함하는 전력반도체 모듈.
  7. 청구항 6에 있어서,
    상기 제어소자는 제1 실장영역에 실장되고, 상기 전력반도체소자는 제2 실장영역에 실장된 전력반도체 모듈.
  8. 청구항 6에 있어서,
    상기 전력반도체소자는 제1 실장영역에 실장되고, 상기 제어소자는 제2 실장영역에 실장된 전력반도체 모듈.
  9. 청구항 6에 있어서,
    상기 전력반도체소자와 제어소자는 와이어 본딩(Wire Bonding)으로 연결된 전력반도체 모듈.
  10. 청구항 6에 있어서,
    상기 내부 리드 프레임은 제1 실장영역을 사이에 두고 양측으로 배치되고, 제2 실장영역에 전력반도체소자가 실장되며, 각각의 전력반도체소자가 와이어 본딩으로 연결된 전력반도체 모듈.
  11. 청구항 6에 있어서,
    수동소자가 실장되는 기판(PCB);
    을 더 포함하며,
    상기 기판에 연결단자 및 내부 리드 프레임의 일면이 표면 실장방식으로 실장되고, 상기 수동소자에 제어소자가 와이어 본딩(Wire Bonding)으로 연결된 전력반도체 모듈.
  12. 청구항 6에 있어서,
    상기 브리지 리드 프레임, 내부 리드 프레임, 전력반도체소자 및 제어소자를 봉지하는 몰드부(EMC Mold);
    를 더 포함하는 전력반도체 모듈.
KR1020140011490A 2014-01-29 2014-01-29 전력반도체 모듈 KR20150090616A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140011490A KR20150090616A (ko) 2014-01-29 2014-01-29 전력반도체 모듈
US14/572,763 US9318423B2 (en) 2014-01-29 2014-12-16 Leadless package type power semiconductor module
CN201510002284.2A CN104810345A (zh) 2014-01-29 2015-01-04 无引线封装式功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140011490A KR20150090616A (ko) 2014-01-29 2014-01-29 전력반도체 모듈

Publications (1)

Publication Number Publication Date
KR20150090616A true KR20150090616A (ko) 2015-08-06

Family

ID=53679728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140011490A KR20150090616A (ko) 2014-01-29 2014-01-29 전력반도체 모듈

Country Status (3)

Country Link
US (1) US9318423B2 (ko)
KR (1) KR20150090616A (ko)
CN (1) CN104810345A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6261309B2 (ja) 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
CN106783790A (zh) * 2016-12-21 2017-05-31 江苏长电科技股份有限公司 一种具有低电阻损耗三维封装结构及其工艺方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723454B1 (ko) 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR100867573B1 (ko) 2001-06-11 2008-11-10 페어차일드코리아반도체 주식회사 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
CN101241904A (zh) * 2008-02-20 2008-08-13 日月光半导体制造股份有限公司 四方扁平无接脚型的多芯片封装结构
US8072770B2 (en) * 2008-10-14 2011-12-06 Texas Instruments Incorporated Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JP2011060927A (ja) * 2009-09-09 2011-03-24 Hitachi Ltd 半導体装置
KR101219086B1 (ko) * 2011-03-07 2013-01-11 (주) 윈팩 패키지 모듈

Also Published As

Publication number Publication date
US20150214140A1 (en) 2015-07-30
CN104810345A (zh) 2015-07-29
US9318423B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
TWI406372B (zh) 具有立體匹配互聯板的緊密封裝半導體晶片
KR101203466B1 (ko) 전력 시스템 모듈 및 그 제조 방법
US8809121B2 (en) Singulation of IC packages
US20070164428A1 (en) High power module with open frame package
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
JP4002476B2 (ja) 半導体装置
KR102041645B1 (ko) 전력반도체 모듈
CN103107171B (zh) 一种倒装芯片的半导体器件
KR20030024157A (ko) 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US8581377B2 (en) TSOP with impedance control
US9698083B2 (en) Three-dimensional stack of leaded package and electronic member
KR20150090616A (ko) 전력반도체 모듈
KR20160082286A (ko) 전자 부품 모듈 및 이의 제조 방법
JP2007005746A (ja) 半導体装置
JP2013168669A (ja) 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
CN104576558A (zh) 电源模块封装体
US20230260879A1 (en) Three-dimensional functional integration
JP4476977B2 (ja) 半導体装置
JP2022165445A (ja) 半導体装置
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
JP5171803B2 (ja) 半導体装置
JP2016039213A (ja) 基板内蔵パッケージ、半導体装置およびモジュール
KR20060133802A (ko) 반도체 패키지
KR20080010994A (ko) 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid