KR20080010994A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20080010994A
KR20080010994A KR1020060071774A KR20060071774A KR20080010994A KR 20080010994 A KR20080010994 A KR 20080010994A KR 1020060071774 A KR1020060071774 A KR 1020060071774A KR 20060071774 A KR20060071774 A KR 20060071774A KR 20080010994 A KR20080010994 A KR 20080010994A
Authority
KR
South Korea
Prior art keywords
package
circuit board
printed circuit
stack package
packages
Prior art date
Application number
KR1020060071774A
Other languages
English (en)
Inventor
황찬기
이승호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060071774A priority Critical patent/KR20080010994A/ko
Publication of KR20080010994A publication Critical patent/KR20080010994A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 스택 패키지(Stack Package)를 개시한다. 개시된 본 발명의 스택 패키지는, 봉지제의 외측으로 아우터리드가 인출된 구조를 갖는 적어도 둘 이상의 반도체 패키지를 인쇄회로기판 상에 스택하여 구성한 스택 패키지에 있어서, 상기 반도체 패키지들은 아우터리드의 길이가 서로 상이하게 구비되어 상기 인쇄회로기판 상에 아래로부터 위로 스택되는 형태로 배치되면서 상기 인쇄회로기판 상에 개별 실장된 것을 특징으로 한다.

Description

스택 패키지{Stack Package}
도 1은 종래의 스택 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도.
도 3은 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
21a, 21b, 21c : 패키지 23a, 23b, 23c : 리드프레임패들
24a, 24b, 24c : 금속와이어 25a, 25b, 25c : 반도체칩
26a, 26b, 26c : 봉지제 27a, 27b, 27c : 이너리드
28a, 28b, 28c : 아우터리드 29a, 29b, 29c : 리드프레임
30 : 인쇄회로기판 31 : 볼랜드
32 : 솔더볼 41 : 히트싱크
본 발명은 스택 패키지에 관한 것으로, 보다 상세하게는, 다수의 TSOP(Thin Small Outline Package)를 구비한 스택 패키지(Stack Package)에 관한 것이다.
반도체 제품의 응용분야가 많아지고 다양한 기능이 요구됨에 따라, 칩을 보 호해 주면서 그 기능을 유지해 주는 패키지의 중요성이 날로 커지고 있으며, 다양한 모양과 다양한 특성을 지닌 패키지들이 개발 및 제조되고 있다.
또한, 반도체 패키지의 고용량, 고집적, 높은 응답속도, 소형화 등에 대한 기술 수요의 속도가 점점 빨라지고 있어 이것을 해결할 수 있는 방법이 요구되고 있는 가운데, 이를 보완해줄 방법 중의 하나가 스택 패키지이다.
스택 패키지는, 앞서 주지한 수요에 대응하기 위하여 높은 메모리 밀도의 스택 패키지를 구성한 것을 말하며, 하나의 패키지에 반도체 칩을 두 개 이상 스택하여 구성하거나, 단품의 패키지들을 스택하여 구성한다.
도 1은 종래의 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 종래의 스택 패키지는, 적어도 두 개 이상의, 예컨대 3개의 패키지(11a, 11b, 11c)가 상, 중, 하로 배치되고, 제1패키지(11a)의 제1아우터리드(12a)가 제2패키지(11b)의 제2아우터리드(12b)에 연결되어 있고, 제3패키지(11c)의 제3아우터리드(12c)가 상기 제2패키지(11b)의 제2아우터리드(12b)에 연결되어 있는 구조이다.
그리고, 이와 같은 스택 패키지는 상기 제1패키지(11a)의 제1아우터리드(12a)를 외부 인쇄회로기판(13)에 연결시키는 것에 의해 실장된다.
그러나, 전술한 바와 같은 종래의 스택 패키지는 스택되는 패키지들의 아우터리드 길이가 동일하기 때문에 패키지의 전체 높이가 매우 높으며, 그래서, 현 패키지 시장의 트렌드(trend)인 경박단소의 추세에 부합되지 못하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 전체 높이를 감소시킴으로서, 현 패키지 시장의 트렌드인 경박단소의 추세에 부합되도록 할 수 있는 스택 패키지를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한, 본 발명은, 봉지제의 외측으로 아우터리드가 인출된 구조를 갖는 적어도 둘 이상의 반도체 패키지를 인쇄회로기판 상에 스택 하여 구성한 스택 패키지에 있어서, 상기 반도체 패키지들은 아우터리드의 길이가 서로 상이하게 구비되어 상기 인쇄회로기판 상에 스택되는 형태로 배치되면서 상기 인쇄회로기판에 개별 실장된 것을 특징으로 한다.
또한, 상기 인쇄회로기판 상에 스택된 반도체 패키지들을 덮도록 히트 싱크가 설치된 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 반도체 패키지들을 스택함에 있어서 반도체 패키지들의 아우터리드 길이를 상이하게 하고, 이렇게 상이한 길이를 갖는 아우터리드를 이용해 각 패키지들을 인쇄회로기판에 개별 실장하여 스택 패키지를 구성한다.
이 경우, 본 발명의 스택 패키지는 각 패키지들간을 전기적으로 연결시키기 위해 아우터리드간을 서로 연결시키면서 스택하지 않고, 서로 상이한 길이의 아우 터리드를 갖는 각 패키지들을 기판에 개별 실장하여 스택함으로써, 다층 스택시에도 스택 패키지의 전체 높이를 종래의 그것 보다 현저히 낮출 수 있다.
또한, 본 발명의 스택 패키지는, 각 패키지들을 개별적으로 실장하여 전체 스택 패키지를 구성함으로써, 패키지들간의 스택 공정이 필요치 않아, 그 제조공정을 단순화시킬 수 있다.
자세하게, 도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 스택 패키지는, 먼저 다수의 핀 홀(도시안됨)을 구비한 인쇄회로기판(30) 상에 서로 상이한 길이의 아우터리드(29a, 29b, 29c)가 구비된 패키지들(21a, 21b, 21c)이 적어도 두 개 이상, 예컨대 3개가 스택된 구조이다.
상기 패키지들(21a, 21b, 21c)을 스택함에 있어서, 가장 짧은 길이의 제1아우터리드(29a)를 갖는 제1패키지(21a)가 인쇄회로기판(30) 상에 최하단에 배치되고, 상기 제1패키지(21a)의 제1아우터리드(29a) 길이 보다 긴 길이의 제2아우터리드(29b)를 갖는 제2패키지(21b)가 상기 제1패키지(21a)의 상부에 배치되며, 상기 제2아우터리드(29b) 보다 더 긴 길이의 제3아우터리드(29c)를 갖는 제3패키지(21c)가 상기 제2패키지(21b) 상부에 배치된다.
바람직하게, 상기 아우터리드(29a, 29b, 29c)들의 길이의 차이는 각 패키지(21a, 21b, 21c)가 서로 접촉되지 않을 정도의 길이여야 한다.
계속해서, 상기 인쇄회로기판(30) 하면에는 볼랜드(31)가 구비되며, 상기 볼 랜드(31)에는 외부 회로에의 실장수단으로서 솔더볼(32)이 부착된다.
여기서, 각 패키지(21a, 21b, 21c)는 TSOP 타입의 패키지로서, 도시된 바와 같이, 본딩패드들(도시안됨)을 구비한 반도체칩(25a, 25b, 25c)이 리드프레임 패들(23a, 23b, 23c) 상에 접착제를 매개로 부착되고, 상기 반도체칩(25a, 25b, 25c)의 본딩패드들과 리드프레임(29a, 29b, 29c)의 이너리드(27a, 27b, 27c)가 전기적 연결을 위하여 금속와이어(24a, 24b, 24c)로 연결되며, 상기 금속와이어(24a, 24b, 24c)와 반도체칩(25a, 25b, 25c) 및 이너리드(27a, 27b, 27c)를 포함한 공간적 영역이 아우터리드(28a, 28b, 28c)가 외측으로 인출되도록 EMC와 같은 봉지제(26a, 26b, 26c)로 밀봉된 구조이다.
이와 같이 본 발명의 스택 패키지는, 각기 다른 길이의 아우터리드가 구비된 반도체 패키지들을 이용해 스택되는 형태로 배치함으로서 패키지들간의 간격이 현저히 감소되어, 종래의 같은 길이의 아우터리드가 구비된 패키지들간의, 이격된 스택 간격을 갖는 스택 패키지에 비하여, 다층 스택시에도 전체 높이를 현저히 감소시킬 수가 있다.
또한, 패키지들을 인쇄회로기판에 개별실장 함으로써 스택 패키지의 구조 및 제조공정이 단순하여, 그에 따르는 스택 패키지의 제조 비용이 저렴하다.
게다가, 패키지들을 스택시, 인쇄회로기판의 회로패턴을 이용하여 패키지 간의 전기적 연결을 함으로써, 종래의 패키지 간 직접 부착되어 전기적 연결을 이루는 그것에 비하여, 품질을 향상시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 단면도로서, 도 시된 바와 같이, 이 실시예에 따르면, 다수의 패키지들이 스택되는 형태로 배치된 인쇄회로기판(30) 상에 열방출이 용이하게 해서 패키지 신뢰성을 높일 수 있도록, 상기 패키지들을 덮는 형상의 방열판(heatsink ; 41)이 부착된다.
그 이외의 나머지 구성요소들은 전술한 본 발명의 실시예의 그것과 동일하며, 여기서는 그 설명을 생략하도록 한다.
한편, 전술한 본 발명의 실시예들에서는 TSOP의 타입의 스택 패키지들을 한정하여 도시하고 설명하였으나, 본 발명이 그에 한정되는 것은 아니며, 상기 TSOP 타입 패키지 이외에 아우터리드를 갖는 다른 타입의 반도체 패키지들의 스택시에도 적용 가능하다. 그리고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 서로 상이한 길이의 아우터리드를 갖는 반도체 패키지들을 스택되게 배치함으로써, 종래 보다 패키지 높이를 현저히 감소시킨 스택 패키지의 구현이 가능하다.
또한, 본 발명은, 패키지 간 스택 공정의 단순화를 통하여, 품질 및 생산성을 향상시킬 수 있다.
게다가, 본 발명은, 각 반도체 패키지들을 인쇄회로기판 상에 개별 실장 하여 스택 패키지를 구성한 것이므로, 동일한 반도체 패키지가 실장 된 스택 패키지뿐만 아니라, 서로 다른 반도체 패키지가 실장된 스택 패키지의 구현도 손쉽게 가 능하다.

Claims (2)

  1. 봉지제의 외측으로 아우터리드가 인출된 구조를 갖는 적어도 둘 이상의 반도체 패키지를 인쇄회로기판 상에 스택되는 형태로 구성한 스택 패키지에 있어서,
    상기 반도체 패키지들은 아우터리드의 길이가 서로 상이하게 구비되어 상기 인쇄회로기판 상에 스택되는 형태로 배치되면서 상기 인쇄회로기판에 개별 실장된 것을 특징으로 하는 스택 패키지.
  2. 제 1항에 있어서, 상기 인쇄회로기판 상에 스택되는 형태로 배치된 반도체 패키지들을 덮도록 히트 싱크가 설치된 것을 특징으로 하는 스택 패키지.
KR1020060071774A 2006-07-28 2006-07-28 스택 패키지 KR20080010994A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060071774A KR20080010994A (ko) 2006-07-28 2006-07-28 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071774A KR20080010994A (ko) 2006-07-28 2006-07-28 스택 패키지

Publications (1)

Publication Number Publication Date
KR20080010994A true KR20080010994A (ko) 2008-01-31

Family

ID=39222898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071774A KR20080010994A (ko) 2006-07-28 2006-07-28 스택 패키지

Country Status (1)

Country Link
KR (1) KR20080010994A (ko)

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6507098B1 (en) Multi-chip packaging structure
US8310045B2 (en) Semiconductor package with heat dissipation devices
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US7683467B2 (en) Integrated circuit package system employing structural support
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US9000581B2 (en) Semiconductor package
KR20090104478A (ko) 복합 반도체 패키지 및 그 제조방법
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
KR20060121671A (ko) 전력 모듈 패키지 구조체
US9252068B2 (en) Semiconductor package
US7692311B2 (en) POP (package-on-package) device encapsulating soldered joints between external leads
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US20050040512A1 (en) Circuit device
US20120241926A1 (en) Integrated circuit packaging system with leveling standoff and method of manufacture thereof
KR20080010994A (ko) 스택 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR940010541B1 (ko) 모듈 패키지
KR100252861B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
KR101391092B1 (ko) 다층구조 인쇄회로기판
KR101363108B1 (ko) 다층구조 인쇄회로기판
KR20000040218A (ko) 멀티 칩 패키지
KR101013546B1 (ko) 메모리 모듈 기판
KR101115586B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid