KR20090104478A - 복합 반도체 패키지 및 그 제조방법 - Google Patents

복합 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20090104478A
KR20090104478A KR1020080029918A KR20080029918A KR20090104478A KR 20090104478 A KR20090104478 A KR 20090104478A KR 1020080029918 A KR1020080029918 A KR 1020080029918A KR 20080029918 A KR20080029918 A KR 20080029918A KR 20090104478 A KR20090104478 A KR 20090104478A
Authority
KR
South Korea
Prior art keywords
package
leads
packaging substrate
connection member
semiconductor chips
Prior art date
Application number
KR1020080029918A
Other languages
English (en)
Other versions
KR101505552B1 (ko
Inventor
양귀견
임승원
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020080029918A priority Critical patent/KR101505552B1/ko
Priority to US12/413,399 priority patent/US8796831B2/en
Publication of KR20090104478A publication Critical patent/KR20090104478A/ko
Priority to US13/847,652 priority patent/US20130207253A1/en
Priority to US14/333,106 priority patent/US20140327144A1/en
Application granted granted Critical
Publication of KR101505552B1 publication Critical patent/KR101505552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

고전압 파워 모듈 패키지내에 소형 반도체 패키지가 내장된 복합 반도체 패키지 및 그 제조방법을 개시한다. 복합 반도체 패키지는 제1패키징 기판; 상기 제1패키징 기판상에 배열된 제1반도체칩들; 상기 제1반도체 칩들을 덮도록 상기 제1패키징 기판상에 배열된 제1밀봉 부재를 포함하는 제1패키지; 및 제2반도체 칩들을 구비하며, 상기 제1패키징 기판과 이격되어 배열되어 상기 제1밀봉 부재내에 배열되는 적어도 하나이상의 제2패키지를 포함한다.

Description

복합 반도체 패키지 및 그 제조방법{Complex semiconductor package and method of fabricating the same}
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 파워 모듈 패키지내에 상기 파워 모듈 패키지와는 다른 기능 및 용량을 갖는 소형 패키지가 내장된 복합 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지를 하나이상의 반도체 칩들을 리드 프레임이나 인쇄회로 기판상에 탑재하고 밀봉수지로 밀봉시켜 제조한 후 마더 보드(mother board)나 인쇄회로기판(PCB)상에 장착하여 사용한다. 그러나, 최근 들어 전자 기기가 고속화, 대용량화 및 고집적화가 됨에 따라 전자 기기에 적용되는 전력소자들의 소형화, 경량화 및 다기능화가 요구되고 있다. 이에 따라 하나의 반도체 칩에 다수 개의 반도체 칩을 탑재하는 파워 모듈 패키지가 제시되었다. 파워 모듈 패키지는 전력용 반도체 칩 및/또는 제어용 반도체 칩이 집적된다.
이러한 파워 모듈 패키지는 외부 소자와의 연결을 위한 출력단자인 리드들의 수가 한정되어 다기능화에 제약이 따른다. 또한, 파워 모듈 패키지는 패키지내부에 내장되는 반도체 칩들이 한정되어 용량 및 기능을 다변화시킬 수 없다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 고전압 파워 모듈 패키지내에 소형 패키지가 내장된 복합 반도체 패키지 및 그 제조방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명은 고전압 파워 모듈 패키지내에 적어도 하나의 소형 패키지가 내장된 복합 반도체 패키지를 제공한다. 상기 복합 반도체 패키지는 제1패키징 기판; 상기 제1패키징 기판상에 배열된 제1반도체칩들; 상기 제1반도체 칩들을 덮도록 상기 제1패키징 기판상에 배열된 제1밀봉 부재를 포함하는 제1패키지; 및 제2반도체 칩들을 구비하며, 상기 제1패키징 기판과 이격되어 배열되어 상기 제1밀봉 부재내에 배열되는 적어도 하나이상의 제2패키지를 포함한다.
상기 복합 반도체 패키지는 상기 제1밀봉 부재내에 상기 제1패키징 기판과 이격 배열되고, 상기 제2패키지가 장착되는 연결 부재를 더 포함할 수 있다. 상기 연결 부재는 PCB 를 포함할 수 있다. 상기 제1패키징 기판은 DBC 기판 또는 IMS 기판 을 포함할 수 있다.
상기 제1패키지는 일부분이 상기 제1밀봉 부재로 부터 노출되고 상기 제1패키징 기판에 전기적으로 연결되는 제1리드들; 및 일부분이 상기 제1밀봉 부재로부 터 노출되고 상기 연결 부재에 전기적으로 연결되는 제2리드들을 더 구비할 수 있다. 상기 제2패키지는 제2패키징 기판; 상기 제2패키징 기판상에 배열되는 상기 제2반도체 칩들; 상기 제2반도체 칩들에 연결되는 제3 및 제4리드들; 및 상기 제2반도체 칩들 및 상기 제2패키징 기판을 덮어주는 제2밀봉 부재를 포함할 수 있다. 상기 제1 및 제2밀봉 부재들은 에폭시 몰딩 컴파운드를 포함할 수 있다. 상기 제2패키징 기판은 세라믹 기판을 포함할 수 있다.
또한, 상기 제2패키지는 리드 프레임; 상기 리드 프레임의 칩 패드부상에 배열되는 제2반도체 칩들; 상기 제2반도체 칩들에 연결되는 제3 및 제4리드들; 및 상기 제3 및 제4리드들의 일부분만이 노출되도록 상기 제2반도체 칩들, 리드 프레임 및 상기 제3 및 제4리드들을 덮어주는 제2몰딩 부재를 포함할 수 있다. 상기 제2몰딩 부재는 상기 제1몰딩 부재에 의해 완전히 덮혀질 수 있다. 상기 제2패키지는 상기 연결 부재상에 표면 실장되어 상기 제3 및 제4리드들의 노출된 일부분들이 상기 연결 부재와 전기적으로 연결될 수 있다. 상기 제2패키지는 상기 연결 부재상에 표면 실장되고 상기 제3 및 제4리드들의 노출된 일부분들이 상기 제1몰딩 부재로부터 노출될 수 있다. 또는 상기 제2패키지는 듀얼 인라인 타입이며, 상기 제3 및 제4리드들의 노출된 일부분들이 상기 연결 부재를 관통하여 상기 제1몰딩 부재로부터 노출될 수 있다.
상기 제2패키지는 상기 제1패키지와는 다른 기능 및 용량을 갖으며, 서로 개별적으로 동작 가능하다. 상기 제1패키지는 적어도 파워 반도체 칩을 구비하는 파워 모듈 패키지를 포함하고, 상기 제2패키지는 드라이버 IC 와 트랜지스터 IC 를 구비하는 신호 모듈 패키지를 포함할 수 있다. 상기 제1반도체 칩들중 적어도 하나는 Al 와이어 또는 Au 와이어를 통해 상기 연결 부재와 연결될 수 있다.
또한, 본 발명은 다른 견지에 따르면, 복합 반도체 패키지를 제공한다. 패키징 기판의 일면상에 반도체 칩들이 배열된다. 상기 패키징 기판과 이격되어 연결 부재가 배열된다. 적어도 하나 이상의 패키지가 상기 연결 부재상에 배열되고 제3 및 제4리드들을 구비한다. 제1리드들이 상기 패키징 기판에 연결되고, 제2리드들이 상기 연결 부재상에 연결된다. 밀봉 부재가 타면을 제외한 상기 제1패키징 기판상에 형성되어, 상기 연결 부재, 상기 적어도 하나 이상의 패키지 및 상기 제1 및 제2리드들의 일부분을 덮어준다.
또한, 본 발명의 또 다른 견지에 따르면, 복합 반도체 패키지를 제조하는 방법을 제공한다. 먼저 제1 및 제2반도체 칩을 제조한다. 1차 몰딩 공정을 수행하여 상기 제2반도체 칩을 패키징하여 제2패키지를 제조한다. 패키징 기판상에 제1반도체 칩들을 장착한다. 연결 부재를 제공하여 상기 연결부재상에 제2패키지를 실장한다. 상기 패키징 기판과 이격되어 상기 연결 부재를 배열하고 본딩공정을 수행한다. 상기 패키징 기판과 상기 연결 부재에 리드들이 각각 연결되고, 상기 연결부재와 상기 제1반도체 칩들이 연결된다. 이어서, 2차 몰딩 공정을 수행하여 배면을 제외한 상기 패키징 기판, 상기 제2패키지, 상기 연결 부재, 상기 리드들을 덮도록 몰딩 부재를 형성한다. 따라서, 상기 제2패키지가 내장된 제1패키지를 제작한다.
본 발명의 복합 반도체 패키지는 대용량의 고전압 파워 모듈 패키지내에 적 어도 하나의 소형 패키지를 내장함으로써, 하나의 패키지내에 서로 다른 용량 및 기능을 갖는 패키지가 내장되게 된다. 그러므로, 패키지의 기능 및 용량을 다변화시킬 수 있으며, 부품 수를 감소시키면서 실장 율을 증가시킬 수 있다.
또한, 상기 소형 패키지의 출력단자를 대용량 패키지의 출력단자와는 별도로 상기 패키지 외부로 인출시켜 줌으로써, 출력단자의 수를 증가시켜 줄 수 있으며, 이에 따라 패키지의 소형화 및 다기능화가 가능하다. 대용량 패키지와 소형 패키지를 각각 마더 보드나 인쇄회로기판상에 장착하는 경우에 비하여, 본 발명에서는 소형 패키지가 대용량 패키지의 밀봉 부재인 에폭시 몰딩 컴파운드에 의해 밀봉되므로, 패키지로부터 발생되는 노이즈 저감효과를 얻을 수 있다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1a은 본 발명의 실시예에 따른 파워 모듈 패키지(100)의 단면도를 도시한 것이고, 도 1b는 파워 모듈 패키지(100)의 에폭시 몰딩 전의 평면도를 도시한 것이다. 도 1a는 도 1b의 반도체 칩들(120)이 배열되는 부분에 대하여 개략적으로 도시 한 것이다.
도 1a 및 도 1b를 참조하면, 파워 모듈 패키지(100)는 패키징 기판(110)과 상기 패키징 기판(110)상에 배열된 반도체 칩들(120)을 구비한다. 상기 패키징 기판(110)은 DBC(direct bond copper) 기판을 포함할 수 있다. 상기 패키징 기판(110)은 예를 들어, 상기 기판(110)은 세라믹 절연막(111), 상기 세라믹 절연막(111)의 상면에 배열된 상부 도전막(113) 및 상기 세라믹 절연막(111)의 하면에 배열된 하부 도전막(115)을 포함할 수 있다. 상기 세라믹 절연막(111)은 Al2O3 막, AlN 막, SiO2 막, 또는 BeO 막을 포함할 수 있다. 상기 상부 도전막(113)과 상기 하부 도전막(115)은 Cu 막을 포함할 수 있다. 상기 상부 도전막(113)은 전기적으로 서로 분리된 도전막 패턴들을 포함할 수 있다.
상기 반도체 칩들(120)은 전력용 반도체 칩들 및/또는 제어용 반도체 칩들을 포함할 수 있다. 상기 반도체 칩들(120)은 솔더(미도시) 또는 Au 에폭시 등과 같은 접착제에 의해 상기 패키징 기판(110)의 상기 상부 도전막(113)상에 부착될 수 있다. 제1리드들(141)은 솔더(미도시)에 의해 상기 패키징 기판(110)의 상기 상부 도전막(113)과 전기적으로 연결되고, 제2리드들(145)은 제1와이어(150)를 통해 상기 상부 도전막(113)과 전기적으로 연결될 수 있다. 한편, 리드 프레임(미도시)의 칩 패드부들에 반도체 칩들(120), 예를 들어 제어용 반도체 칩들이 배열되고, 상기 반도체 칩들과 상기 제1패키징 기판(110)의 상기 상부 도전막(110)이 와이어(미도시)를 통해 연결되고, 상기 반도체칩들(120)이 제1와이어(150)를 통해 상기 제2리드 들(145)에 연결될 수도 있다.
상기 반도체 칩들(120)은 제2와이어(151)를 통해 상기 상부 도전막(113)과 전기적으로 연결될 수 있다. 밀봉 부재(130)가 상기 하부 도전막(115)의 일면을 제외한 상기 패키징 기판(110), 상기 반도체 칩들(120) 및 상기 리드들(141, 145)의 일부분을 덮어준다. 상기 하부 도전막(115)의 상기 일면상에는 상기 반도체 칩들(120)로부터 방출되는 열을 방열시켜 주기 위한 히트 싱크(미도시)가 부착될 수도 있다.
한편, 상기 패키징 기판(110)은 절연 금속기판(IMS, insulated metal substrate)을 포함할 수 있다. 상기 절연 금속 기판은 예를 들어, 베이스 부재, 상기 베이스 부재상에 배치된 절연층 및 상기 절연층상에 형성된 도전층을 포함할 수 있다. 상기 베이스 부재는 방열성이 우수한 Al 플레이트를 포함할 수 있다. 상기 절연층은 내열성 및 절연성이 우수한 에폭시 수지를 포함할 수 있다. 상기 도전층은 전도성을 우수한 금속막, 예를 들어 Cu, Au, Ag, Al 또는 Ni 등을 포함할 수 있다. 상기 도전층은 전기적으로 서로 분리된 금속 패턴들을 포함할 수 있다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 모터 구동용 인버터 모듈 패키지(200)의 단면도를 도시한 것이다. 도 2c는 본 발명의 인버터 모듈 패키지(200)의 에폭시 몰딩 전의 평면도를 도시한 것이다. 도 2a 및 도 2b는 도 2c의 하나의 구동소자(221)와 하나의 드라이버(225)에 대응하는 단면도이다.
도 2a 내지 도 2c를 참조하면, 상기 인버터 모듈 패키지(200)는 모터, 예를 들어 3상 모터를 구동하기 위한 모터 구동신호를 제공하는 구동소자(221)와 상기 구동소자(221)를 구동하기 위한 구동신호를 제공하는 드라이버(225)를 구비한다. 상기 인버터 모듈 패키지(200)는 3상, 예를 들어 모터의 U-상 구동을 위한 2개의 구동소자들(221), V-상 구동을 위한 2개의 구동소자들(221) 및 W-상 구동을 위해 2개의 구동소자들(221)의 총 6개의 구동소자들(221)과 상기 U-상, V-상 및 W-상 구동소자들(221)을 구동하기 위한 3개의 드라이버들(225)을 구비한다. 상기 구동소자들은 트랜지스터들, 예를 들어 MOS 트랜지스터들을 구비할 수 있다. 상기 드라이버들(225)은 인버터들을 포함할 수 있다.
상기 인버터 모듈 패키지(200)는 리드 프레임(210)을 구비한다. 상기 리드 프레임(210)은 제1칩 패드부들(211) 및 제2칩 패드부들(215)과 제1리드들(243)과 제2리드들(247)을 구비한다. 상기 제1칩 패드부들(211)에는 상기 구동 소자들(221)이 장착되고, 상기 제2칩 패드부들(215)에는 상기 드라이버들(225)이 장착된다. 상기 각 제1리드들(243)은 상기 제1칩 패드부들(211)에 연결되는 제1인너 리드(242)과 상기 제1인너 리드(242)에 연결되는 제1아우터 리드(241)를 구비하고, 상기 각 제2리드들(247)은 상기 제2칩 패드부들(215)에 연결되는 제2인너 리드(246)과 상기 제2인너 리드들(246)에 연결되는 제2아우터 리드(245)를 구비한다. 상기 제1리드들(243)은 상기 제1칩 패드부들(211)와 일체형으로 형성되거나 및/또는 분리형으로 형성될 수 있다. 상기 제2리드들(247)은 상기 제2칩 패드부(215)와 일체형으로 형성되거나 또는 분리형으로 형성될 수 있다. 상기 제1 및 제2아우터 리드들(241, 245)은 듀얼 인라인 패키지(DIP)에 적합한 일자(-) 형상을 갖거나 또는 표면 실장 소자(SMD)에 적합한 "Z"자 형상을 가질 수 있다.
상기 구동소자들(211)과 상기 제1리드들(243)의 상기 제1인너 리드들(242)은 제1와이어들(271)을 통해 전기적으로 연결될 수 있다. 상기 인버터들(215)과 상기 제2리드들(247)의 상기 제1인너 리드들(246)은 제3와이어들(275)을 통해 전기적으로 연결될 수 있다. 상기 구동소자들(211)과 상기 인버터들(215)은 제2와이어들(273)을 통해 전기적으로 연결될 수 있다. 밀봉 부재(230)가 상기 제1 및 제2아우터 리드들(243, 247)을 제외한 상기 리드 프레임(210), 상기 구동 소자들(211) 및 상기 드라이버들(215)을 덮도록 형성된다.
상기 인버터 모듈 패키지(200)는 세라믹 기판(미도시)상에 리드 프레임(210)이 배열되고 상기 구동소자들(211)와 상기 드라이버들(215)이 상기 세라믹 기판상의 상기 리드 프레임(210)의 상기 제1 및 제2칩 패드부들(211, 215)상에 배열될 수도 있다.
본 발명의 복합 반도체 패키지는 제1패키지내에 상기 제1패키지보다 용량과 사이즈가 작으며 상기 제1패키지와는 다른 기능을 수행할 수 있는 제2패키지를 내장시켜 그의 기능과 용량을 다변화시켜 주는 것이다. 본 발명의 복합 모듈 패키지는 일예로 도 1a 및 도 1b의 상기 파워 모듈 패키지(100)내에 도 2a 내지 도 2c의 인버터 모듈 패키지(200)를 내장시킬 수 있다. 종래의 마더 보드나 PCB 기판상에 상기 파워 모듈 패키지(100)와 상기 파워 모듈 패키지(100)로부터 모터 구동용 고전압 파워를 제공받아 모터를 구동하는 상기 인버터 모듈 패키지(200)를 개별적으로 장착하여 사용하는 경우에 비해, 본 발명의 복합 반도체 패키지는 부품수를 감소시켜 전체적인 패키지 사이즈를 감소시키고, 하나의 패키지로 동시에 여러 가지 기능을 수행할 수 있으며, 패키지 용량을 다변화시킬 수 있다. 또한, 상기 제1패키지와 제2패키지를 동시에 또는 별개로 구동할 수 있다.
도 3은 본 발명의 실시예에 따른 복합 모듈 패키지(300)의 단면도를 도시한 것이다. 도 3을 참조하면, 상기 복합 모듈 패키지(300)는 제1패키지(100)와 상기 제1패키지(100)내에 내장된 제2패키지(200)를 구비한다. 상기 제2패키지(200)는 상기 제1패키지(100)와 서로 다른 용량을 갖는 패키지를 구비할 수 있다. 예를 들어, 상기 제1패키지(100)는 10-1000Å의 고용량 패키지를 포함하고, 상기 제2패키지(200)는 1-10Å의 저용량 패키지를 포함할 수 있다. 상기 제2패키지(200)는 상기 제1패키지(100)와 서로 다른 기능을 갖는 패키지를 구비할 수 있다. 예를 들어, 상기 제1패키지(100)는 파워 모듈 패키지를 구비하고, 상기 제2패키지(200)는 인버터 모듈 패키지를 구비할 수 있다.
상기 제1패키지(100)는 패키징 기판(110)과 상기 패키징 기판(110)상에 배열되는 반도체칩들(120)을 포함한다. 상기 패키징 기판(110)은 세라믹 절연막(111), 상기 세라믹 절연막(111)의 상면 및 하면에 배열된 상부 도전막(113) 및 하부 도전막(115)을 포함할 수 있다. 상기 반도체 칩들(120)은 파워용 반도체 칩 또는 제어용 반도체 칩을 포함할 수 있다. 상기 제2패키지(200)는 신호 모듈 패키지를 포함할 수 있다. 예를 들어 도 2a 및 도 2b의 인버터 모듈 패키지를 포함할 수 있다. 상기 제2패키지(200)의 리드 프레임(210)상에 장착되는 반도체 칩들은 드라이버 IC(225) 또는 트랜지스터 IC(221)를 포함할 수 있다.
상기 복합 반도체 패키지(300)는 상기 제1패키지(100)와 상기 제2패키 지(200)를 전기적으로 연결시켜 주기 위한 연결 부재(310)를 더 포함할 수 있다. 상기 연결 부재(310)는 PCB 기판을 포함할 수 있다. 상기 연결 부재(310)상에 상기 제2패키지(200)가 장착된다. 상기 연결 부재(310)는 Al 또는 Au 와이어(343)에 의해 상기 패키징 기판(110)의 상기 상부 도전막(111)에 전기적으로 연결되거나 또는 상기 반도체 칩들(120)과 전기적으로 연결될 수 있다. 제1리드들(341)이 상기 패키징 기판(110)의 상기 상부 도전막(111)과 솔더(미도시)를 통해 전기적으로 연결되고, 제2리드들(345)이 솔더(미도시)를 통해 상기 연결 부재(310)와 전기적으로 연결될 수 있다.
제1밀봉 부재(330)는 상기 하부 도전막(115)의 배면을 제외한 상기 패키징 기판(110), 상기 반도체 칩들(120), 상기 연결 부재(310), 상기 와이어들(343, 151) 및 상기 제1 및 제2리드들(341, 345)의 일부분을 덮도록 형성되어진다. 상기 제1 및 제2밀봉 부재(330, 230)는 에폭시 몰딩 컴파운드를 포함할 수 있다. 상기 제1밀봉 부재(330)로부터 노출되어지는 상기 제1 및 제2리드들(341, 345)의 일부분들은 일자(-) 형상 또는 지그재그 형상을 가질 수 있다.
도 4a 내지 도 4c는 상기 제2패키지(200)는 상기 제1패키지(100)내에 장착하는 방법을 설명하기 위한 단면도이다. 도 4a 를 참조하면, 도 2a의 상기 제2패키지(200)가 상기 연결 부재(310)의 배면상에 표면실장형태로 장착된다. 상기 제2패키지(200)의 제3 및 제4리드들(241, 245)이 상기 연결 부재(310)와 전기적으로 연결될 수 있다. 상기 제2리드들(345)로부터 제공되는 외부 신호가 상기 연결 부재(310)를 통해 상기 제2패키지(200)의 상기 제3 및 제4리드들(241, 245)로 제공될 수 있다. 상기 제2패키지(200)는 상기 연결 부재(310)의 상면에 장착되어질 수도 있다.
도 4b를 참조하면, 도 2a의 제2패키지(200)가 상기 연결 부재(310)의 상기 상면에 표면실장형태로 장착되어진다. 상기 제2패키지(200)는 제3 및 제4리드들(241, 245)이 상기 연결 부재(310)와 전기적으로 연결되지 않고 상기 밀봉 부재(330)로부터 노출되어지도록 장착될 수 있다. 상기 제2패키지(200)에는 상기 제3 및 제4리드들(241, 245)을 통해 외부 신호가 제공될 수 있다. 상기 제2리드들(345)로부터 제공되는 외부 신호는 상기 제2패키지(200)로 제공되지 않고 상기 연결 부재(310)를 통해 상기 제1패키지(100)의 상기 반도체 칩들(120)로 제공될 수 있다.
도 4c를 참조하면, 도 2b의 제2패키지(200)가 상기 연결 부재(310)의 상기 상면에 듀일 인라인 패키징 형태로 장착되어진다. 상기 제2패키지(200)는 제3 및 제4리드들(241, 245)이 상기 연결 부재(310)와 전기적으로 연결되어 상기 밀봉 부재(330)로부터 노출되어지도록 장착된다. 상기 제2패키지(200)에는 상기 제3 및 제4리드들(241, 245)을 통해 외부 신호가 제공될 수 있다. 또한, 상기 제2리드들(345)로부터 제공되는 외부 신호가 상기 연결 부재(310)를 통해 상기 제1패키지(100) 및 상기 제2패키지(200)로 제공될 수 있다.
도 4a 내지 도 4c의 상기 복합 반도체 패키지(300)의 상기 제1 및 제2리드들(341, 345)은 지그재그형상을 가질 수 있다. 상기 제1패키지(100)와 상기 제2패키지(200)는 연동되어 동작하거나 또는 개별적으로 동작할 수 있다. 또한, 상기 제2패키지(200)는 인버터 모듈 패키지외에 다양한 기능 및 다양한 용량을 갖는 패키 지를 포함할 수 있다.
도 5는 본 발명의 실시예에 따른 복합 모듈 패키지(500)의 제조방법을 설명하기 위한 공정 순서도이다. 도 4a 내지 도 4c 및 도 5를 참조하면, 먼저, 제1 및 제2반도체 칩들(120), (221, 225)을 제작한다(S510). 상기 제2반도체 칩들(221, 225)을 리드 프레임(210)상에 장착시킨 다음, 1차 몰딩 공정을 수행하여(S520) 상기 제3 및 제4리드들(241, 245)의 일부분이 노출되도록 제2몰딩 부재(230)를 형성한다. 따라서, 상기 반도체 칩(221, 225)이 패키징되어 제2패키지(200)가 제작된다. 제1패키징 기판(110)상에 상기 제1반도체 칩들(120)을 장착한다(S530).
이어서, PCB 기판 등과 같은 연결 부재(310)를 제공한다(S540). 상기 연결 부재(310)상에 상기 제2패키지(200)를 표면실장형태 또는 듀얼 인라인 패키징 형태로 실장한다(S550). 상기 연결 부재(310)를 상기 제1패키징 기판(110)과 이격되도록 배열하고, 상기 제1패키징 기판(1100 및 상기 연결 부재(310)에 대응하여 제1 및 제2리드들(341, 345)을 배열한다. 본딩 공정을 수행하여(S560) 상기 제1리드들(341)을 상기 제1패키징 기판(110)의 상부 도전막(111)과 전기적으로 연결하고, 상기 제2리드들(345)을 상기 연결 부재(310)와 전기적으로 연결하며, 상기 연결 부재(310)와 상기 제1반도체 칩들(120)을 Al 또는 Au 와이어(343)를 통해 전기적으로 연결시켜 준다.
이어서, 2차 몰딩공정을 수행하여(S570), 하부 도전막(115)의 일면을 제외한 상기 제1패키징 기판(100), 상기 연결 부재(310), 상기 와이어(343), 상기 제2패키지(200) 및 상기 제1 및 제2리드들(341, 345)의 일부분들을 덮어주는 제1밀봉부 재(330)를 형성한다. 따라서, 상기 제2패키지(200)가 내장된 제1패키지(100)가 제작된다. 상기 제1 및 제2반도체 칩 제작공정(S510)과 2차몰딩 공정(S570)사이에서 상기 공정 S510 - S560은 필요에 따라 변경 가능하다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1a는 본 발명의 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 1b는 본 발명의 실시예에 따른 파워 모듈 패키지의 평면도이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 인버터 모듈 패키지의 단면도이다.
도 2c는 본 발명의 실시예에 따른 인버터 모듈 패키지의 평면도이다.
도 3a는 본 발명의 실시예에 따른 복합 반도체 패키지의 단면도이다.
도 3b는 본 발명의 다른 실시예에 따른 복합 반도체 패키지의 단면도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 복합 반도체 패키지에서 제1패키지내에 제2패키지를 실장시키는 방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 실시예에 따른 복합 반도체 패키지의 제조방법을 설명하기 위한 공정 순서도이다.

Claims (20)

  1. 제1패키징 기판; 상기 제1패키징 기판상에 배열된 제1반도체칩들; 상기 제1반도체 칩들을 덮도록 상기 제1패키징 기판상에 배열된 제1밀봉 부재를 포함하는 제1패키지; 및
    제2반도체 칩들을 구비하며, 상기 제1패키징 기판과 이격되어 배열되어 상기 제1밀봉 부재내에 배열되는 적어도 하나이상의 제2패키지를 포함하는 복합 반도체 패키지.
  2. 제 1 항에 있어서, 상기 제1패키징 기판은 DBC 기판 또는 IMS 기판 을 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  3. 제 1 항에 있어서, 상기 제1밀봉 부재내에 상기 제1패키징 기판과 이격 배열되고, 상기 제2패키지가 장착되는 연결 부재를 더 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  4. 제 3 항에 있어서, 상기 연결 부재는 PCB 를 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  5. 제 3 항에 있어서, 상기 제1패키지는 일부분이 상기 제1밀봉 부재로 부터 노 출되고 상기 제1패키징 기판에 전기적으로 연결되는 제1리드들; 및
    일부분이 상기 제1밀봉 부재로부터 노출되고 상기 연결 부재에 전기적으로 연결되는 제2리드들을 더 구비하는 것을 특징으로 하는 복합 반도체 패키지.
  6. 제 5 항에 있어서, 상기 제2패키지는 제2패키징 기판;
    상기 제2패키징 기판상에 배열되는 상기 제2반도체 칩들;
    상기 제2반도체 칩들에 연결되는 제3 및 제4리드들; 및
    상기 제2반도체 칩들 및 상기 제2패키징 기판을 덮어주는 제2밀봉 부재를 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  7. 제 6 항에 있어서, 상기 제1 및 제2밀봉 부재들은 에폭시 몰딩 컴파운드를 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  8. 제 6 항에 있어서, 상기 제2패키징 기판은 세라믹 기판을 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  9. 제5항에 있어서, 상기 제2패키지는 리드 프레임;
    상기 리드 프레임의 칩 패드부상에 배열되는 제2반도체 칩들;
    상기 제2반도체 칩들에 연결되는 제3 및 제4리드들; 및
    상기 제3 및 제4리드들의 일부분만이 노출되도록 상기 제2반도체 칩들, 리드 프레임 및 상기 제3 및 제4리드들을 덮어주는 제2몰딩 부재를 포함하되,
    상기 제2몰딩 부재는 상기 제1몰딩 부재에 의해 완전히 덮혀지는 것을 특징으로 하는 복합 반도체 패키지.
  10. 제9항에 있어서, 상기 제2패키지는 상기 연결 부재상에 표면 실장되어 상기 제3 및 제4리드들의 노출된 일부분들이 상기 연결 부재와 전기적으로 연결되는 것을 특징으로 복합 반도체 패키지.
  11. 제9항에 있어서, 상기 제2패키지는 상기 연결 부재상에 표면 실장되고, 상기 제3 및 제4리드들의 노출된 일부분들이 상기 제1몰딩 부재로부터 노출되는 것을 특징으로 복합 반도체 패키지.
  12. 제9항에 있어서, 상기 제2패키지는 듀얼 인라인 타입이며, 상기 제3 및 제4리드들의 노출된 일부분들이 상기 연결 부재를 관통하여 상기 제1몰딩 부재로부터 노출되는 것을 특징으로 복합 반도체 패키지.
  13. 제 1 항에 있어서, 상기 제2패키지는 상기 제1패키지와는 다른 기능 및 용량을 갖으며, 서로 개별적으로 동작 가능한 것을 특징으로 하는 복합 반도체 패키지.
  14. 제 13 항에 있어서, 상기 제1패키지는 적어도 파워 반도체 칩을 구비하는 파 워 모듈 패키지를 포함하고, 상기 제2패키지는 드라이버 IC 와 트랜지스터 IC 를 구비하는 신호 모듈 패키지를 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  15. 제 1 항에 있어서, 상기 제1반도체 칩들중 적어도 하나는 Al 와이어 또는 Au 와이어를 통해 상기 연결 부재와 연결되는 것을 특징으로 하는 복합 반도체 패키지.
  16. 패키징 기판;
    상기 패키징 기판의 일면상에 배열된 반도체 칩들;
    상기 패키징 기판과 이격되어 배열되는 연결부재;
    상기 연결 부재상에 배열되는 제3 및 제4리드들을 구비하는 적어도 하나 이상의 패키지;
    상기 패키징 기판에 연결되는 제1리드들;
    상기 연결 부재상에 연결되는 제2리드들;
    타면을 제외한 상기 제1패키징 기판상에 형성되어, 상기 연결 부재, 상기 적어도 하나 이상의 패키지 및 상기 제1 및 제2리드들의 일부분을 덮어주는 밀봉부재를 포함하는 복합 반도체 패키지.
  17. 제 16 항에 있어서, 상기 연결 부재는 PCB 를 포함하는 것을 특징으로 하는 복합 반도체 패키지.
  18. 제 16 항에 있어서, 상기 제2패키지는 상기 연결 부재상에 표면실장되거나 듀얼 인라인 형태로 실장되고, 상기 제3 및 제4리드들이 상기 제1밀봉부재에 의해 덮혀지거나 또는 상기 제3 및 제4리드들의 일부분들이 상기 제1밀봉 부재로부터 노출되어지는 것을 특징으로 하는 복합 반도체 패키지.
  19. 제 16 항에 있어서, 상기 적어도 하나 이상의 패키지는 상기 반도체칩들과는 기능 및 다른 용량을 갖으며, 상기 반도체 칩들과는 개별적으로 동작 가능한 것을 특징으로 하는 복합 반도체 패키지.
  20. 제1 및 제2반도체 칩을 제조하고;
    1차 몰딩 공정을 수행하여 상기 제2반도체 칩을 패키징하여 제2패키지를 제조하며;
    패키징 기판상에 제1반도체 칩들을 장착하고;
    연결 부재를 제공하며;
    상기 연결부재상에 제2패키지를 실장하고;
    상기 패키징 기판과 이격되어 상기 연결 부재를 배열하고 본딩공정을 수행하여 상기 패키징 기판과 상기 연결 부재에 리드들을 각각 연결하고, 상기 연결부재와 상기 제1반도체 칩들을 연결하며; 및
    2차 몰딩 공정을 수행하여 배면을 제외한 상기 패키징 기판, 상기 제2패키 지, 상기 연결 부재, 상기 리드들을 덮도록 몰딩 부재를 형성하여 상기 제2패키지가 내장된 제1패키지를 제작하는 것을 포함하는 복합 반도체 패키지의 제조방법.
KR1020080029918A 2008-03-31 2008-03-31 복합 반도체 패키지 및 그 제조방법 KR101505552B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080029918A KR101505552B1 (ko) 2008-03-31 2008-03-31 복합 반도체 패키지 및 그 제조방법
US12/413,399 US8796831B2 (en) 2008-03-31 2009-03-27 Complex semiconductor packages and methods of fabricating the same
US13/847,652 US20130207253A1 (en) 2008-03-31 2013-03-20 Complex Semiconductor Packages and Methods of Fabricating the Same
US14/333,106 US20140327144A1 (en) 2008-03-31 2014-07-16 Complex Semiconductor Packages and Methods of Fabricating the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080029918A KR101505552B1 (ko) 2008-03-31 2008-03-31 복합 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090104478A true KR20090104478A (ko) 2009-10-06
KR101505552B1 KR101505552B1 (ko) 2015-03-24

Family

ID=41115838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029918A KR101505552B1 (ko) 2008-03-31 2008-03-31 복합 반도체 패키지 및 그 제조방법

Country Status (2)

Country Link
US (3) US8796831B2 (ko)
KR (1) KR101505552B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110092779A (ko) * 2010-02-10 2011-08-18 페어차일드코리아반도체 주식회사 반도체 파워 모듈 패키지 및 그의 제조방법
KR101224702B1 (ko) * 2011-07-25 2013-01-21 삼성전기주식회사 파워소자 패키지모듈 및 그의 제조방법
KR101231792B1 (ko) * 2011-03-17 2013-02-08 엘에스파워세미텍 주식회사 반도체 패키지
KR101255930B1 (ko) * 2011-07-04 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US9105611B2 (en) 2011-10-31 2015-08-11 Samsung Electro-Mechanics Co., Ltd. Power module package
KR102228938B1 (ko) * 2020-08-12 2021-03-17 제엠제코(주) 커플드 반도체 패키지
KR20220020751A (ko) * 2020-08-12 2022-02-21 제엠제코(주) 커플드 반도체 패키지

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
US20130105956A1 (en) * 2011-10-31 2013-05-02 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
US20130175704A1 (en) 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
CN104882426A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 一种塑封式ipm模块堆叠式结构
CN104882428A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 塑封式ipm模块安装结构
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
US10504736B2 (en) * 2015-09-30 2019-12-10 Texas Instruments Incorporated Plating interconnect for silicon chip
US10586754B2 (en) * 2016-11-01 2020-03-10 Semiconductor Components Industries, LLC (BHB) Semiconductor die package and manufacturing method
CN109756127B (zh) * 2017-11-02 2020-11-20 华润微电子（重庆）有限公司 一种智能功率mosfet逆变模块
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP2019129228A (ja) * 2018-01-24 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
CN109616420A (zh) * 2018-11-21 2019-04-12 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
CN113113315B (zh) * 2020-01-13 2023-03-31 珠海零边界集成电路有限公司 一种防止智能功率模块溢胶的方法
CN114121845A (zh) 2020-09-01 2022-03-01 Jmj韩国株式会社 半导体封装
KR102481099B1 (ko) 2020-09-08 2022-12-27 제엠제코(주) 복합 반도체 패키지 제조방법
KR102272112B1 (ko) 2021-01-08 2021-07-05 제엠제코(주) 반도체 패키지
CN115799238A (zh) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 功率模块和电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
DE19645636C1 (de) * 1996-11-06 1998-03-12 Telefunken Microelectron Leistungsmodul zur Ansteuerung von Elektromotoren
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3547333B2 (ja) 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
TWI250592B (en) * 2004-11-16 2006-03-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package and fabrication method thereof
KR100844630B1 (ko) * 2006-03-29 2008-07-07 산요덴키가부시키가이샤 반도체 장치
US20070290303A1 (en) * 2006-06-07 2007-12-20 Texas Instruments Deutschland Gmbh Dual leadframe semiconductor device package
DE102006056363B4 (de) * 2006-11-29 2010-12-09 Infineon Technologies Ag Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110092779A (ko) * 2010-02-10 2011-08-18 페어차일드코리아반도체 주식회사 반도체 파워 모듈 패키지 및 그의 제조방법
KR101231792B1 (ko) * 2011-03-17 2013-02-08 엘에스파워세미텍 주식회사 반도체 패키지
KR101255930B1 (ko) * 2011-07-04 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US8502374B2 (en) 2011-07-04 2013-08-06 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
KR101224702B1 (ko) * 2011-07-25 2013-01-21 삼성전기주식회사 파워소자 패키지모듈 및 그의 제조방법
US9105611B2 (en) 2011-10-31 2015-08-11 Samsung Electro-Mechanics Co., Ltd. Power module package
KR102228938B1 (ko) * 2020-08-12 2021-03-17 제엠제코(주) 커플드 반도체 패키지
KR20220020751A (ko) * 2020-08-12 2022-02-21 제엠제코(주) 커플드 반도체 패키지
US11721615B2 (en) 2020-08-12 2023-08-08 Jmj Korea Co., Ltd. Coupled semiconductor package

Also Published As

Publication number Publication date
US20090243061A1 (en) 2009-10-01
US20140327144A1 (en) 2014-11-06
KR101505552B1 (ko) 2015-03-24
US20130207253A1 (en) 2013-08-15
US8796831B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
KR101505552B1 (ko) 복합 반도체 패키지 및 그 제조방법
US9159656B2 (en) Semiconductor die package and method for making the same
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US20040119148A1 (en) Semiconductor device package
US7551455B2 (en) Package structure
JP3448159B2 (ja) 電力用半導体装置
JP2005064479A (ja) 回路モジュール
KR20100120006A (ko) 전력 모듈 패키지
KR101343199B1 (ko) 반도체 패키지
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
JP5172290B2 (ja) 半導体装置
JP4208490B2 (ja) 半導体電力用モジュール及びその製造方法
JP5181626B2 (ja) 多層プリント基板およびインバータ装置
JP2001085613A (ja) トランスファモールド型パワーモジュール
JP3994381B2 (ja) パワーモジュール
JP2010225952A (ja) 半導体モジュール
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
US20210175149A1 (en) Thermally conductive electronic packaging
KR20220001679A (ko) 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
WO2022178272A1 (en) Thermally conductive electronic packaging
JP2004111431A (ja) パワーモジュールとその製造方法
KR20050076470A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right