KR102484544B1 - 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지 - Google Patents
와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지 Download PDFInfo
- Publication number
- KR102484544B1 KR102484544B1 KR1020200079944A KR20200079944A KR102484544B1 KR 102484544 B1 KR102484544 B1 KR 102484544B1 KR 1020200079944 A KR1020200079944 A KR 1020200079944A KR 20200079944 A KR20200079944 A KR 20200079944A KR 102484544 B1 KR102484544 B1 KR 102484544B1
- Authority
- KR
- South Korea
- Prior art keywords
- dbc substrate
- semiconductor chip
- spacer
- substrate
- dbc
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
개시된 본 발명에 따른 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지는, 일면에 본딩 패턴이 구비되는 하부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장된 반도체칩; 상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되는 상부 DBC 기판; 상기 반도체칩을 감싸도록 구비되는 봉합수지; 및 상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판을 연결하여 열을 방출시키는 와이어 본드;를 포함한다.
본 발명에 의하면, 와이어 본드에 의해 상부 DBC 기판이 간섭하지 않는 반도체칩의 상부와 하부 DBC 기판을 연결하여 열을 상, 하부 DBC 기판에 의한 상, 하면 뿐만 아니라 와이어 본드를 통한 양측면을 통해서도 효과적으로 방출 가능하며, 스페이서를 없애 패키지의 두께가 얇은 효과가 있다.
본 발명에 의하면, 와이어 본드에 의해 상부 DBC 기판이 간섭하지 않는 반도체칩의 상부와 하부 DBC 기판을 연결하여 열을 상, 하부 DBC 기판에 의한 상, 하면 뿐만 아니라 와이어 본드를 통한 양측면을 통해서도 효과적으로 방출 가능하며, 스페이서를 없애 패키지의 두께가 얇은 효과가 있다.
Description
본 발명은 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지에 관한 것으로, 더욱 상세하게는 열 방출 효과를 개선한 전력 패키지에 관한 것이다.
일반적으로 반도체 패키지는 하나 혹은 다수개의 반도체 칩을 리드 프레임 내에 있는 칩 패드(chip pad) 위에 탑재한 후, 봉합 수지(EMC : Epoxy Molding Compound)로 밀봉하여 내부를 보호한 후, 인쇄 회로 기판(Printed Circuit Board)에 실장하여 사용한다.
그러나 최근 들어 전자 기기의 고속도화, 대용량화 및 고집적화가 급진전되면서 자동차, 산업 기기 및 가전제품에 적용되는 전력 소자(power device) 역시 저 비용으로 소형화 및 경량화를 달성해야 하는 요구에 직면하고 있다.
이와 동시에 전력용 소자는 저발열과 고신뢰를 달성하여야 하기 때문에 하나의 반도체 패키지에 다수개의 반도체 칩을 탑재하는 전력용 모듈 패키지가 일반화되고 있다.
한편, 반도체 패키지에서 양면 냉각 파워 모듈을 제작하기 위해서는 절연 게이트 양극성 트랜지스터 (Insulated gate bipolartransistor, 이하 IGBT), 다이오드(diode)가 필요하다. 이 두 소자들을 high side와 low side의 회로 구성이 가능하도록 비아 스페이서(via spacer)가 필요하다.
양면 냉각 파워 모듈의 냉각을 위해서, 하부기판과 상부기판으로 DBC(direct bonded cupper) 기판을 사용하며, 하부기판 상에 하이브리드 자동차의 모터를 구동시키기 위한 IGBT, 다이오드 비아 스페이서를 일차적으로 솔더링 접합하고, 이 위에 다시 상부기판을 솔더링 접합한 구조로 이루어져 있다.
이러한, 양면 냉각이 가능한 패키지와 관련된 기술이 한국등록특허 제2065118호에 제안된 바 있다.
그러나 특허문헌 1은 상, 하부기판을 통해서만 냉각이 가능하므로 전력 소자에서 발생하는 열을 전력소자 패키지 외부로 완전히 방출하는데 한계가 있는 문제점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출된 것으로서, 본 발명의 해결과제는, 전력 패키지의 열을 상하 및 양측면에서도 효과적으로 방출 가능한 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지는, 일면에 본딩 패턴이 구비되는 하부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장된 반도체칩; 상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되는 상부 DBC 기판; 상기 반도체칩을 감싸도록 구비되는 봉합수지; 및 상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판을 연결하여 열을 방출시키는 와이어 본드;를 포함할 수 있다.
상기 상부 DBC 기판은 외곽에 위치된 반도체칩의 일부를 가리는 크기로 구비될 수 있다.
상기 와이어 본드는 상기 봉합수지의 양측에 단부가 노출되도록 구비될 수 있다.
또한. 본 발명은, 상면에 본딩 패턴이 구비되며, 저면에 방열을 위한 히트싱크가 구비된 하부 DBC 기판; 상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되며, 상면에 방열을 위한 히트싱크가 구비된 상부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장되면서, 상기 하부 DBC 기판과 상부 DBC 기판의 사이에 위치된 반도체칩; 상기 반도체칩을 감싸도록 구비되는 봉합수지; 및 상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판의 상부를 연결하되, 절곡된 최상점이 상기 상부 DBC 기판의 측면 범위 내에 위치되도록 한 상태로 상기 상, 하부 DBC 기판에 의한 상하면과 함께 상기 봉합수지의 측면으로도 열을 방출시키는 와이어 본드;를 포함할 수 있다.
또한, 본 발명은, 상면에 본딩 패턴이 구비되며, 저면에 방열을 위한 히트싱크가 구비된 하부 DBC 기판; 상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되며, 상면에 방열을 위한 히트싱크가 구비된 상부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장되면서, 상기 하부 DBC 기판과 상부 DBC 기판의 사이에 위치된 반도체칩; 상기 반도체칩을 감싸도록 구비되는 봉합수지; 및 상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판의 상부를 연결하되, 절곡된 최상점이 상기 상부 DBC 기판의 측면 범위 내에 위치되도록 한 상태로 상기 상, 하부 DBC 기판에 의한 상하면과 함께 상기 봉합수지의 측면으로도 열을 방출시키는 와이어 본드;를 포함하고, 상기 와이어 본드는 상기 반도체칩 중 외곽의 반도체칩 상면과 상기 하부 DBC 기판의 가장자리 상면에 설정간격마다 양단이 연결될 수 있다.
또한. 본 발명은, 상면에 본딩 패턴이 구비되며, 저면에 방열을 위한 히트싱크가 구비된 하부 DBC 기판; 상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되며, 상면에 방열을 위한 히트싱크가 구비된 상부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장되면서, 상기 하부 DBC 기판과 상부 DBC 기판의 사이에 위치된 반도체칩; 상기 반도체칩을 감싸도록 구비되는 봉합수지; 및 상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판의 상부를 연결하되, 절곡된 최상점이 상기 상부 DBC 기판의 측면 범위 내에 위치되도록 한 상태로 상기 상, 하부 DBC 기판에 의한 상하면과 함께 상기 봉합수지의 측면으로도 열을 방출시키는 와이어 본드;를 포함할 수 있다.
또한, 본 발명은, 상면에 본딩 패턴이 구비되며, 저면에 방열을 위한 히트싱크가 구비된 하부 DBC 기판; 상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되며, 상면에 방열을 위한 히트싱크가 구비된 상부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장되면서, 상기 하부 DBC 기판과 상부 DBC 기판의 사이에 위치된 반도체칩; 상기 반도체칩을 감싸도록 구비되는 봉합수지; 및 상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판의 상부를 연결하되, 절곡된 최상점이 상기 상부 DBC 기판의 측면 범위 내에 위치되도록 한 상태로 상기 상, 하부 DBC 기판에 의한 상하면과 함께 상기 봉합수지의 측면으로도 열을 방출시키는 와이어 본드;를 포함하고, 상기 와이어 본드는 상기 반도체칩 중 외곽의 반도체칩 상면과 상기 하부 DBC 기판의 가장자리 상면에 설정간격마다 양단이 연결될 수 있다.
본 발명에 의하면, 와이어 본드에 의해 상부 DBC 기판이 간섭하지 않는 반도체칩의 상부와 하부 DBC 기판을 연결하여 열을 상, 하부 DBC 기판에 의한 상, 하면 뿐만 아니라 와이어 본드를 통한 양측면을 통해서도 효과적으로 방출 가능하며, 스페이서를 없애 패키지의 두께가 얇은 효과가 있다.
도 1은 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 정면도이다.
도 2는 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 측면도이다.
도 2는 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 측면도이다.
본 발명의 상기와 같은 목적, 특징 및 다른 장점들은 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명함으로써 더욱 명백해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 정면도이고, 도 2는 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 측면도이다.
도 1 및 도 2를 참조하면, 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지(100)는 하부 DBC 기판(110), 반도체칩(120), 상부 DBC 기판(130), 와이어 본드(140) 및 봉합수지(150)를 포함하며, 상, 하부 DBC 기판(130, 110)에 의한 상하면과 함께 와이어 본드(140)에 의한 측면으로도 방열이 가능하다.
하부 DBC 기판(110)은 반도체칩(120)을 실장을 위한 캐비티가 형성되고, 저면에 방열을 위한 히트싱크(도면에 미도시)가 구비되며, 상면에 본딩 패턴(도면에 미도시)이 패터닝된다.
여기서, 히트싱크는 일반적인 금속 등으로 제작할 수 있다.
본딩 패턴은 금속프레임에 리드 단자들이 패터닝되어 반도체칩(120)의 전기적 성능을 극대화 시킬 수 있다.
이러한, 본딩 패턴은 전체적으로 도금될 수 있으며, 도금물질은 니켈, 구리, 또는 기타 금속으로 이루어질 수 있다.
반도체칩(120)은 하부 DBC 기판(110)의 본딩 패턴의 상면에 실장된 것으로서, 솔더링 또는 도전성 에폭시에 의해 실장된다.
여기서, 반도체칩(120)은 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 개수를 달리할 수 있다.
반도체칩(120)은 하부 DBC 기판(110)의 본딩 패턴의 상면에 실장된 것으로서, 솔더링 또는 도전성 에폭시에 의해 실장된다.
여기서, 반도체칩(120)은 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 개수를 달리할 수 있다.
상부 DBC 기판(130)은 상면에 방열을 위한 히트싱크(도면에 미도시)가 구비된다.
여기서, 히트싱크는 일반적인 금속 등으로 제작할 수 있다.
더욱이, 상부 DBC 기판(130)은 하부 DBC 기판(110)보다 크기가 작은 상태로 하부 DBC 기판(110)과 대향되게 위치된다.
따라서, 상부 DBC 기판(130)은 하부 DBC 기판(110)보다 크기가 작은 상태로 구비되므로 상부 DBC 기판(130)과 하부 DBC 기판(110)의 사이에 스페이서 없이 상부 DBC 기판(130)의 게이트에 와이어 본드(140)를 연결하여 양면냉각 전력 패키지(100)의 두께를 감소시킬 수 있다.
와이어 본드(140)는 상부 DBC 기판(130)이 간섭하지 않는 반도체칩(120)의 상부와 하부 DBC 기판(110)을 연결하여 열을 방출시킨다.
봉합수지(150)는 열과 압력에 의해 액체로 변한 상태로, 캐비티에 충전되어, 절연을 위해 반도체 패키지의 밀봉 기능을 한다.
이때, 봉합수지(150)는 하부 DBC 기판(110)에 고정되는 와이어 본드(140)를 밀봉한다.
이와 같이, 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지(100)는 상부 DBC 기판(130)의 크기가 하부 DBC 기판(110)보다 작은 상태로 구비되므로 상부 DBC 기판(130)과 하부 DBC 기판(110)의 사이에 스페이서 없이 상부 DBC 기판(130)의 게이트에 와이어 본드(140)를 연결하여 양면냉각 전력 패키지(100)의 두께를 감소시킬 수 있고, 상부 DBC 기판(130)과 하부 DBC 기판(110)에 의한 상하부의 열 방출과 함께 와이어 본드(140)에 의한 양측면에서의 열 방출이 구현 가능하다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
110: 하부 DBC 기판
120: 반도체칩
130: 상부 DBC 기판
140: 와이어 본드
150: 봉합수지
110: 하부 DBC 기판
120: 반도체칩
130: 상부 DBC 기판
140: 와이어 본드
150: 봉합수지
Claims (3)
- 상면에 본딩 패턴이 구비되며, 저면에 방열을 위한 히트싱크가 구비된 하부 DBC 기판;
상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되며, 상면에 방열을 위한 히트싱크가 구비된 상부 DBC 기판;
상기 하부 DBC 기판의 리드 프레임에 실장되면서, 상기 하부 DBC 기판과 상부 DBC 기판의 사이에 위치된 반도체칩;
상기 반도체칩을 감싸도록 구비되는 봉합수지; 및
상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판의 상부를 연결하되, 절곡된 최상점이 상기 상부 DBC 기판의 측면 범위 내에 위치되도록 한 상태로 상기 상, 하부 DBC 기판에 의한 상하면과 함께 상기 봉합수지의 측면으로도 열을 방출시키는 와이어 본드;를 포함하고,
상기 와이어 본드는 상기 반도체칩 중 외곽의 반도체칩 상면과 상기 하부 DBC 기판의 가장자리 상면에 설정간격마다 양단이 연결되는 것을 특징으로 하는 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지.
- 제1항에 있어서,
상기 상부 DBC 기판은 외곽에 위치된 반도체칩의 일부를 가리는 크기로 구비되는 것을 특징으로 하는 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지.
- 제1항에 있어서,
상기 와이어 본드는 상기 봉합수지의 양측에 단부가 노출되도록 구비되는 것을 특징으로 하는 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200079944A KR102484544B1 (ko) | 2020-06-30 | 2020-06-30 | 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200079944A KR102484544B1 (ko) | 2020-06-30 | 2020-06-30 | 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220001676A KR20220001676A (ko) | 2022-01-06 |
| KR102484544B1 true KR102484544B1 (ko) | 2023-01-04 |
Family
ID=79347895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200079944A KR102484544B1 (ko) | 2020-06-30 | 2020-06-30 | 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102484544B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036035A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体装置 |
| JP2008192853A (ja) | 2007-02-05 | 2008-08-21 | Sharp Corp | 複数の半導体素子を備える半導体装置、および半導体装置の製造方法 |
| KR101626534B1 (ko) * | 2015-06-24 | 2016-06-01 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102065118B1 (ko) | 2018-11-26 | 2020-03-03 | 현대오트론 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
-
2020
- 2020-06-30 KR KR1020200079944A patent/KR102484544B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036035A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体装置 |
| JP2008192853A (ja) | 2007-02-05 | 2008-08-21 | Sharp Corp | 複数の半導体素子を備える半導体装置、および半導体装置の製造方法 |
| KR101626534B1 (ko) * | 2015-06-24 | 2016-06-01 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220001676A (ko) | 2022-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100723454B1 (ko) | 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법 | |
| KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
| KR101505552B1 (ko) | 복합 반도체 패키지 및 그 제조방법 | |
| KR101255946B1 (ko) | 전력 모듈 패키지 | |
| US10818574B2 (en) | Plug-in type power module and subsystem thereof | |
| KR101222831B1 (ko) | 전력 모듈 패키지 | |
| US7551455B2 (en) | Package structure | |
| KR20090062612A (ko) | 멀티 칩 패키지 | |
| KR101321277B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| JPWO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101343199B1 (ko) | 반도체 패키지 | |
| US7968371B2 (en) | Semiconductor package system with cavity substrate | |
| KR102163662B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| KR101388857B1 (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
| KR102490612B1 (ko) | 전력용 반도체 모듈 | |
| WO2013065462A1 (ja) | 半導体装置及びその製造方法 | |
| KR101994727B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| JP5172290B2 (ja) | 半導体装置 | |
| KR102484544B1 (ko) | 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지 | |
| KR20220001679A (ko) | 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지 | |
| JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
| JP2017069351A (ja) | 半導体装置 | |
| KR102418409B1 (ko) | 방열 클립을 구비한 전력 반도체 장치 | |
| KR102405129B1 (ko) | 히트싱크 노출형 반도체 패키지 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| N231 | Notification of change of applicant |