JP4208490B2 - 半導体電力用モジュール及びその製造方法 - Google Patents
半導体電力用モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP4208490B2 JP4208490B2 JP2002169150A JP2002169150A JP4208490B2 JP 4208490 B2 JP4208490 B2 JP 4208490B2 JP 2002169150 A JP2002169150 A JP 2002169150A JP 2002169150 A JP2002169150 A JP 2002169150A JP 4208490 B2 JP4208490 B2 JP 4208490B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- power
- circuit board
- circuit unit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体モジュール及びその製造方法に係り、特に電力回路と制御回路とが一つのパッケージにアセンブリされた半導体電力用モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年、低容量のインバータ及びサーバドライバのような電力用電子産業が発展するにつれ、軽く小さくて低コストであり、そして高性能の電力用システムへの要求が高まっている。このような趨勢に合わせて、最近では多様な電力用半導体チップを一つのパッケージに集積させるだけではなく、電力用半導体チップを制御するための制御回路部品も一つのパッケージに含めるインテリジェント半導体電力用モジュールが脚光を浴びている。
【０００３】
図１は、従来の半導体電力用モジュールの一実施形態を示す断面図である。図１において、参照符号１１はケースを、１３は制御回路端子を、１５は主回路端子を、１７は主回路部を、そして１９は制御回路部をそれぞれ示す。
図１に示したように、従来の半導体電力用モジュールの一実施形態は、あらゆる構成要素が絶縁性金属基板１６上に接着されており、ボンディングワイヤ１８により相互に電気的に接続した構造を有する。従って、全体面積は、構成要素が接着された絶縁性金属基板１６の大きさにより決まるので、構成要素の数が多くなるほど半導体電力用モジュール全体の体積が大きくなり、それにより製造に要求される絶縁性金属基板やモールディング材などの材料の体積もまた増すので製造コストもかさむという問題がある。
【０００４】
図２は、従来の半導体電力用モジュールの他の実施形態を示す断面図である。図２において、参照符号２１は端子であり、２９はケースをそれぞれ表す。
図２を参照すれば、電力用半導体素子のある主回路部２５と制御回路素子のある制御回路部２３とは、垂直（上下）方向に相互に離隔された相異なる基板上に形成される。そして、この主回路部２５は下部の基板上に配置され、制御回路部２３は上部の基板上に配される。主回路部２５と制御回路部２３との接続は連結メタル２７によりなされるのであるが、この連結メタル２７が主回路部２５及び制御回路部２３に接触する部分はソルダ２２によりソルダリングされる。
【０００５】
このような従来の電力用半導体素子（半導体電力用モジュール）の他の実施形態は、主回路部２５と制御回路部２３とが上下の相異なる基板上にそれぞれ配置されているので、主回路部２５と制御回路部２３との間を接続するための連結メタル２７及びソルダ２２が別途必要であり、それにより製造コストがかさむだけではなく製造工程もまた複雑であるという短所がある。
【０００６】
【発明が解決しようとする課題】
このように従来の半導体電力用モジュールは、図１に示した構造ではモジュール全体の体積が大きくなり材料の体積もまた増えるので製造コストもかさむとともに、図２に示した構造では主回路部２５と制御回路部２３との間を接続する連結メタル２７及びソルダ２２が別途必要になるため、これによりモジュール全体が大きくなり製造コストがかさむだけではなく製造工程も複雑になるという不具合があった。
本発明はこのような課題を解決し、小さくて製造コストが安価であり、且つ簡単な製造工程を有する半導体電力用モジュール及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するために、本発明による半導体電力用モジュールは、電力回路チップ及び制御回路チップが一つのパッケージに集積される半導体電力用モジュールにおいて、電力回路チップが取付けられる電力回路部基板と、この電力回路部基板に垂直方向に配置されて制御回路チップが取付けられる第１制御回路部基板及び電力回路部基板に水平方向に配置されて電力回路部基板と接続される第２制御回路部基板を含む制御回路部基板と、電力回路部基板に取付けられて下端部及び側部を密閉するケースと、このケースに取付けられて上端部を密閉する蓋部とを備え、制御回路チップに電気的に連結されるように第１制御回路部基板の一端部にボンディングされた信号端子及び電力回路チップに電気的に連結されるように電力回路部基板の上部表面上にボンディングされる電力端子を備え、信号端子及び電力端子は、蓋部を通じてパッケージの外部に延ばして配置する。
【０００８】
ここで、電力回路部基板は、銅、セラミック及び銅が順次に積層した構造を有するＤＢＣ基板であることが望ましい。また、第１及び第２制御回路部基板は、第１及び第２印刷回路基板であることが望ましい。また、第１印刷回路基板及び第２印刷回路基板は、導電性バスラインを備え、導電性バスラインを介して相互接続されることが望ましい。
【０００９】
この場合、第１及び第２印刷回路基板の一実施例において、導電性バスラインが存在する部分の形は平らでありうる。または、他の実施例として、第１印刷回路基板おいて導電性バスラインが存在する部分の形は突出部が形成された形であり、第２印刷回路基板において導電性バスラインが存在する部分の形は陥没部が形成された形でもありうる。また、更なる他の実施例として、第１印刷回路基板において導電性バスラインが存在する部分の形は突出部が形成された形であり、第２印刷回路基板において導電性バスラインが存在する部分の形はホールが形成された形でもありうる。
さらに、電力回路チップと第２制御回路部基板とは、ワイヤを介して接続されることが望ましい。
【００１０】
また、上述の課題を解決するために、本発明による半導体電力用モジュールの製造方法は、一端部に形成された導電性バスラインを有する第１制御回路部基板及び第２制御回路基板をそれぞれ準備する段階と、第１制御回路部基板に制御回路チップを取付ける段階と、制御回路チップと第１制御回路部基板とをワイヤで接続する段階と、第１制御回路部基板の一端部に制御回路チップと電気的に連結される信号端子をボンディングさせる段階と、第２制御回路部基板の導電性バスラインのある面と第１制御回路部基板の導電性バスラインのある面とを取付けるが相互に垂直になるように取付ける段階と、電力回路部基板上に電力回路チップを取付ける段階と、電力回路チップを電力回路部基板にワイヤで接続する段階と、電力回路部基板上に電力回路チップと電気的に連結される電力端子をボンディングさせる段階と、電力回路部基板とケースの下部面とを接着させる段階と、第１及び第２制御回路部基板をケースに接着するが第１制御回路部基板はケースの側面に取付けられ第２制御回路部基板はケースの底面上に取付けられるようにする段階と、電力回路チップと第２制御回路部基板とをワイヤで相互接続する段階と、蓋部を用いて上端部を密閉する段階とを含み、信号端子及び電力端子は、蓋部を通じて前記パッケージの外部に延ばして配置する。
【００１１】
ここで、電力回路部基板として、銅、セラミック及び銅が順次に積層された構造を有するＤＢＣ基板を利用することが望ましい。また、第１及び第２制御回路部基板として、第１及び第２印刷回路基板を利用することが望ましい。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明による半導体電力用モジュール及びその製造方法の実施形態を詳細に説明する。図３は、本発明による半導体電力用モジュールの一実施形態を示した断面図である。尚、本発明は、後述する実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
図３を参照すれば、半導体電力用モジュール３００は、制御回路部３１０及び電力回路部３２０を含む。
【００１３】
ここで、制御回路部３１０は、ほぼ垂直方向に配置された第１印刷回路基板３１１と、ほぼ水平方向に配置された第２印刷回路基板３１２とを備える。図面に示されていないが、第１印刷回路基板３１１と第２印刷回路基板３１２との表面には、導電性バスライン（図示せず）が形成されており、この導電性バスラインはソルダ３１４により互いに接続される。この導電性バスラインは、銅材質で作られる。また、第１印刷回路基板３１１の一端部には信号端子３１３が取付けられ、第１印刷回路基板３１１の第１表面には制御回路チップ３１５がソルダにより取付けられる。場合によっては、制御回路チップ３１５以外にも受動素子が共に取付けられもする。制御回路チップ３１５と第１印刷回路基板３１１とは、ワイヤ３３０により電気的に接続される。第２印刷回路基板３１２は、接続用印刷回路基板であり、制御回路チップ３１５が取付けられた第１印刷回路基板３１１と電力回路部３２０とを接続するためのものである。
【００１４】
また、第１印刷回路基板３１１及び第２印刷回路基板３１２は、ケース３４０により支持されるのであるが、特に第１印刷回路基板３１１はケース３４０の側壁に接着剤、例えばシリコン接着剤３１６により取付けられ、第２印刷回路基板３１２はケース３４０の下部面にやはり接着剤、例えばシリコン接着剤３１６により取付けられる。
【００１５】
また、電力回路部３２０は、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板３２１、電力回路チップ３２２、及び電力端子３２３を含む。ＤＢＣ基板３２１は、銅、セラミック及び銅が順次に積層された構造を有する基板であり、ケース３４０の下部と完全に密着して半導体電力用モジュール３００の下端部を密閉する。電力回路チップ３２２は、アルミニウムワイヤ３５０を介してＤＢＣ基板３２１と電気的に接続し、アルミニウムワイヤ３６０を介しては制御回路部３１０の第２印刷回路基板３１２と電気的に接続される。電力端子３２３は、スプリング状の端子を使用できるが、それに限定されるものではない。
【００１６】
一方、ケース３４０の上部では、蓋部３７０により半導体電力用モジュール３００の上端部が密閉される。
このように半導体電力用モジュール３００は、制御回路チップ３１５が取付けられる第１印刷回路基板３１１を垂直方向に配置することによりモジュール全体をかなり小さくできる。
【００１７】
図４は、図１に示した半導体電力用モジュールの第１印刷回路基板及び第２印刷回路基板の接続部を詳細に示す図であり、図４（ａ）は第１印刷回路基板を、図４（ｂ）は第２印刷回路基板を各々示している。また、図５は、図４に示した第１印刷回路基板及び第２印刷回路基板の他の実施例を示す図であり、図５（ａ）は第１印刷回路基板を、図５（ｂ）は第２印刷回路基板を各々示している。また、図６は、図４に示した第１印刷回路基板及び第２印刷回路基板の更なる他の実施例を示す図であり、図６（ａ）は第１印刷回路基板を、図６（ｂ）は第２印刷回路基板を各々示している。尚、図４ないし図６において、図３と同じ参照符号は同一要素を意味するもので以下において重複した説明は省略する。
【００１８】
まず、図４（ａ）及び図４（ｂ）に示すように、第１印刷回路基板３１１内の導電性バスライン４１０が存在する面と、第２印刷回路基板３１２内の導電性バスライン４２０が存在する面とは、どちらも平らな形を有しうる。一方、図５（ａ）及び図５（ｂ）に示すように、第１印刷回路基板３１１内の導電性バスライン５１０が存在する面には突出部５１５が形成され、第２印刷回路基板３１２内の導電性バスライン５２０が存在する面には陥没部５２５が形成され、この突出部５１５と陥没部５２５とにより第１印刷回路基板３１１及び第２印刷回路基板３１２を接続することもできる。更に、図６（ａ）及び図６（ｂ）に示すように、第１印刷回路基板３１１内の導電性バスライン６１０が存在する面には突出部６１５が形成され、第２印刷回路基板３１２内の導電性バスライン６２０が存在する面にはホール６２５が形成され、この突出部６１５とホール６２５とにより第１印刷回路基板３１１及び第２印刷回路基板３１２を接続することもできる。次に、図７ないし図９を参照して、本発明による半導体電力用モジュールの製造方法を詳細に説明する。図７は、図３に示した電力回路部３２０を組み立てた状態を示す図である。また、図８は、図３に示した制御回路部３１０を組み立てた状態を示す図である。また、図９は、図７及び図８に示した電力回路部３２０と制御回路部３１０とをケース３４０に収納した状態を示す図である。
【００１９】
まず、図７に示すように、一端部に形成された導電性バスライン（図示せず）を有する第１印刷回路基板３１１及び第２印刷回路基板３１２をそれぞれ準備する。次に、第１印刷回路基板３１１にＡｇエポキシを用いて制御回路チップ３１５を付着する。そして、ワイヤボンディング工程を行って制御回路チップ３１５と第１印刷回路基板３１１とをワイヤ３３０で接続する。場合によっては、制御回路チップ３１５をコーティングする工程を追加で行うこともできる。次に、第１印刷回路基板３１１のバスラインが存在する端部と正反対の部分とに信号端子３１３をソルダにより取付ける。次に、ソルダ３１４を用いて第２印刷回路基板３１２のバスラインのある面と、第１印刷回路基板３１１のバスラインのある面とを取付ける。この時、第１印刷回路基板３１１と第２印刷回路基板３１２とがほとんど垂直になるように取付ける。
【００２０】
次に、図８に示すように、ソルダ３２４を用いてＤＢＣ基板３２１上に電力回路チップ３２２を取付ける。この電力回路チップ３２２は、絶縁ゲートバイポーラトランジスタ、整流ダイオード、サーミスタなどを含むことができる。次に、ワイヤ工程を行ってアルミニウムワイヤ３５０を介して電力回路チップ３２２とＤＢＣ基板３２１とを接続する。次に、ソルダ３２４を用いてスプリング状の電力端子３２３をＤＢＣ基板３２１に接続する。場合により、電力端子３２３をＤＢＣ基板３２１に接続する工程は、電力回路チップ３２２をＤＢＣ基板３２１に取付ける工程またはワイヤボンディング工程と同時に行うこともできる。
【００２１】
次に、図９に示すように、ＤＢＣ基板３２１とケース３４０の下部面とを接着剤、例えばシリコン接着剤３１６を用いて完全に取付ける。そして、第１印刷回路基板３１１及び第２印刷回路基板３１２をケース３４０に接着剤、例えばシリコン接着剤３１６を用いて取付ける。この時、第１印刷回路基板３１１はケース３４０の側面に取付けられ、第２印刷回路基板３１２はケース３４０の底面上に取付けられる。その後、ワイヤボンディング工程を行って、電力回路部３２０の電力回路チップ３２２と第２印刷回路基板３１２とをワイヤ３６０を介して相互接続する。
【００２２】
その後、図３に示したように、蓋部３７０を用いて半導体電力用モジュール３００の上端部を密閉してその内部をシリコンゲルで充填して半導体電力用モジュールを完成する。
【００２３】
【発明の効果】
以上の説明のように、本発明による半導体電力用モジュール及びその製造方法によれば、制御回路チップが取付けられる第１印刷回路基板を垂直方向に配置することにより、半導体電力用モジュール全体をかなり小さくでき、それにより別途の材料が不要なので製造コストも下げられる。また、製造工程も従来の方法に比べて簡単になるというメリットを提供できる。
【図面の簡単な説明】
【図１】従来の半導体電力用モジュールの一実施形態を示す断面図。
【図２】従来の半導体電力用モジュールの他の実施形態を示す断面図。
【図３】本発明による半導体電力用モジュールの一実施形態を示した断面図。
【図４】図１に示した半導体電力用モジュールの第１印刷回路基板及び第２印刷回路基板の接続部を詳細に示す図。
【図５】図４に示した第１印刷回路基板及び第２印刷回路基板の他の実施例を示す図。
【図６】図４に示した第１印刷回路基板及び第２印刷回路基板の更なる他の実施例を示す図。
【図７】図３に示した電力回路部を組み立てた状態を示す図。
【図８】図３に示した制御回路部を組み立てた状態を示す図。
【図９】図７及び図８に示した電力回路部と制御回路部とをケースに収納した状態を示す図。
【符号の説明】
３００ 半導体電力用モジュール
３１０ 制御回路部
３１１ 第１印刷回路基板
３１２ 第２印刷回路基板
３１３ 信号端子
３１４ ソルダ
３１５ 制御回路チップ
３１６ シリコン接着剤
３２０ 電力回路部
３２１ ＤＢＣ基板
３２２ 電力回路チップ
３２３ 電力端子
３３０ ワイヤ
３４０ ケース
３５０、３６０ アルミニウムワイヤ
３７０ 蓋部
【発明の属する技術分野】
本発明は半導体モジュール及びその製造方法に係り、特に電力回路と制御回路とが一つのパッケージにアセンブリされた半導体電力用モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年、低容量のインバータ及びサーバドライバのような電力用電子産業が発展するにつれ、軽く小さくて低コストであり、そして高性能の電力用システムへの要求が高まっている。このような趨勢に合わせて、最近では多様な電力用半導体チップを一つのパッケージに集積させるだけではなく、電力用半導体チップを制御するための制御回路部品も一つのパッケージに含めるインテリジェント半導体電力用モジュールが脚光を浴びている。
【０００３】
図１は、従来の半導体電力用モジュールの一実施形態を示す断面図である。図１において、参照符号１１はケースを、１３は制御回路端子を、１５は主回路端子を、１７は主回路部を、そして１９は制御回路部をそれぞれ示す。
図１に示したように、従来の半導体電力用モジュールの一実施形態は、あらゆる構成要素が絶縁性金属基板１６上に接着されており、ボンディングワイヤ１８により相互に電気的に接続した構造を有する。従って、全体面積は、構成要素が接着された絶縁性金属基板１６の大きさにより決まるので、構成要素の数が多くなるほど半導体電力用モジュール全体の体積が大きくなり、それにより製造に要求される絶縁性金属基板やモールディング材などの材料の体積もまた増すので製造コストもかさむという問題がある。
【０００４】
図２は、従来の半導体電力用モジュールの他の実施形態を示す断面図である。図２において、参照符号２１は端子であり、２９はケースをそれぞれ表す。
図２を参照すれば、電力用半導体素子のある主回路部２５と制御回路素子のある制御回路部２３とは、垂直（上下）方向に相互に離隔された相異なる基板上に形成される。そして、この主回路部２５は下部の基板上に配置され、制御回路部２３は上部の基板上に配される。主回路部２５と制御回路部２３との接続は連結メタル２７によりなされるのであるが、この連結メタル２７が主回路部２５及び制御回路部２３に接触する部分はソルダ２２によりソルダリングされる。
【０００５】
このような従来の電力用半導体素子（半導体電力用モジュール）の他の実施形態は、主回路部２５と制御回路部２３とが上下の相異なる基板上にそれぞれ配置されているので、主回路部２５と制御回路部２３との間を接続するための連結メタル２７及びソルダ２２が別途必要であり、それにより製造コストがかさむだけではなく製造工程もまた複雑であるという短所がある。
【０００６】
【発明が解決しようとする課題】
このように従来の半導体電力用モジュールは、図１に示した構造ではモジュール全体の体積が大きくなり材料の体積もまた増えるので製造コストもかさむとともに、図２に示した構造では主回路部２５と制御回路部２３との間を接続する連結メタル２７及びソルダ２２が別途必要になるため、これによりモジュール全体が大きくなり製造コストがかさむだけではなく製造工程も複雑になるという不具合があった。
本発明はこのような課題を解決し、小さくて製造コストが安価であり、且つ簡単な製造工程を有する半導体電力用モジュール及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するために、本発明による半導体電力用モジュールは、電力回路チップ及び制御回路チップが一つのパッケージに集積される半導体電力用モジュールにおいて、電力回路チップが取付けられる電力回路部基板と、この電力回路部基板に垂直方向に配置されて制御回路チップが取付けられる第１制御回路部基板及び電力回路部基板に水平方向に配置されて電力回路部基板と接続される第２制御回路部基板を含む制御回路部基板と、電力回路部基板に取付けられて下端部及び側部を密閉するケースと、このケースに取付けられて上端部を密閉する蓋部とを備え、制御回路チップに電気的に連結されるように第１制御回路部基板の一端部にボンディングされた信号端子及び電力回路チップに電気的に連結されるように電力回路部基板の上部表面上にボンディングされる電力端子を備え、信号端子及び電力端子は、蓋部を通じてパッケージの外部に延ばして配置する。
【０００８】
ここで、電力回路部基板は、銅、セラミック及び銅が順次に積層した構造を有するＤＢＣ基板であることが望ましい。また、第１及び第２制御回路部基板は、第１及び第２印刷回路基板であることが望ましい。また、第１印刷回路基板及び第２印刷回路基板は、導電性バスラインを備え、導電性バスラインを介して相互接続されることが望ましい。
【０００９】
この場合、第１及び第２印刷回路基板の一実施例において、導電性バスラインが存在する部分の形は平らでありうる。または、他の実施例として、第１印刷回路基板おいて導電性バスラインが存在する部分の形は突出部が形成された形であり、第２印刷回路基板において導電性バスラインが存在する部分の形は陥没部が形成された形でもありうる。また、更なる他の実施例として、第１印刷回路基板において導電性バスラインが存在する部分の形は突出部が形成された形であり、第２印刷回路基板において導電性バスラインが存在する部分の形はホールが形成された形でもありうる。
さらに、電力回路チップと第２制御回路部基板とは、ワイヤを介して接続されることが望ましい。
【００１０】
また、上述の課題を解決するために、本発明による半導体電力用モジュールの製造方法は、一端部に形成された導電性バスラインを有する第１制御回路部基板及び第２制御回路基板をそれぞれ準備する段階と、第１制御回路部基板に制御回路チップを取付ける段階と、制御回路チップと第１制御回路部基板とをワイヤで接続する段階と、第１制御回路部基板の一端部に制御回路チップと電気的に連結される信号端子をボンディングさせる段階と、第２制御回路部基板の導電性バスラインのある面と第１制御回路部基板の導電性バスラインのある面とを取付けるが相互に垂直になるように取付ける段階と、電力回路部基板上に電力回路チップを取付ける段階と、電力回路チップを電力回路部基板にワイヤで接続する段階と、電力回路部基板上に電力回路チップと電気的に連結される電力端子をボンディングさせる段階と、電力回路部基板とケースの下部面とを接着させる段階と、第１及び第２制御回路部基板をケースに接着するが第１制御回路部基板はケースの側面に取付けられ第２制御回路部基板はケースの底面上に取付けられるようにする段階と、電力回路チップと第２制御回路部基板とをワイヤで相互接続する段階と、蓋部を用いて上端部を密閉する段階とを含み、信号端子及び電力端子は、蓋部を通じて前記パッケージの外部に延ばして配置する。
【００１１】
ここで、電力回路部基板として、銅、セラミック及び銅が順次に積層された構造を有するＤＢＣ基板を利用することが望ましい。また、第１及び第２制御回路部基板として、第１及び第２印刷回路基板を利用することが望ましい。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明による半導体電力用モジュール及びその製造方法の実施形態を詳細に説明する。図３は、本発明による半導体電力用モジュールの一実施形態を示した断面図である。尚、本発明は、後述する実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
図３を参照すれば、半導体電力用モジュール３００は、制御回路部３１０及び電力回路部３２０を含む。
【００１３】
ここで、制御回路部３１０は、ほぼ垂直方向に配置された第１印刷回路基板３１１と、ほぼ水平方向に配置された第２印刷回路基板３１２とを備える。図面に示されていないが、第１印刷回路基板３１１と第２印刷回路基板３１２との表面には、導電性バスライン（図示せず）が形成されており、この導電性バスラインはソルダ３１４により互いに接続される。この導電性バスラインは、銅材質で作られる。また、第１印刷回路基板３１１の一端部には信号端子３１３が取付けられ、第１印刷回路基板３１１の第１表面には制御回路チップ３１５がソルダにより取付けられる。場合によっては、制御回路チップ３１５以外にも受動素子が共に取付けられもする。制御回路チップ３１５と第１印刷回路基板３１１とは、ワイヤ３３０により電気的に接続される。第２印刷回路基板３１２は、接続用印刷回路基板であり、制御回路チップ３１５が取付けられた第１印刷回路基板３１１と電力回路部３２０とを接続するためのものである。
【００１４】
また、第１印刷回路基板３１１及び第２印刷回路基板３１２は、ケース３４０により支持されるのであるが、特に第１印刷回路基板３１１はケース３４０の側壁に接着剤、例えばシリコン接着剤３１６により取付けられ、第２印刷回路基板３１２はケース３４０の下部面にやはり接着剤、例えばシリコン接着剤３１６により取付けられる。
【００１５】
また、電力回路部３２０は、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板３２１、電力回路チップ３２２、及び電力端子３２３を含む。ＤＢＣ基板３２１は、銅、セラミック及び銅が順次に積層された構造を有する基板であり、ケース３４０の下部と完全に密着して半導体電力用モジュール３００の下端部を密閉する。電力回路チップ３２２は、アルミニウムワイヤ３５０を介してＤＢＣ基板３２１と電気的に接続し、アルミニウムワイヤ３６０を介しては制御回路部３１０の第２印刷回路基板３１２と電気的に接続される。電力端子３２３は、スプリング状の端子を使用できるが、それに限定されるものではない。
【００１６】
一方、ケース３４０の上部では、蓋部３７０により半導体電力用モジュール３００の上端部が密閉される。
このように半導体電力用モジュール３００は、制御回路チップ３１５が取付けられる第１印刷回路基板３１１を垂直方向に配置することによりモジュール全体をかなり小さくできる。
【００１７】
図４は、図１に示した半導体電力用モジュールの第１印刷回路基板及び第２印刷回路基板の接続部を詳細に示す図であり、図４（ａ）は第１印刷回路基板を、図４（ｂ）は第２印刷回路基板を各々示している。また、図５は、図４に示した第１印刷回路基板及び第２印刷回路基板の他の実施例を示す図であり、図５（ａ）は第１印刷回路基板を、図５（ｂ）は第２印刷回路基板を各々示している。また、図６は、図４に示した第１印刷回路基板及び第２印刷回路基板の更なる他の実施例を示す図であり、図６（ａ）は第１印刷回路基板を、図６（ｂ）は第２印刷回路基板を各々示している。尚、図４ないし図６において、図３と同じ参照符号は同一要素を意味するもので以下において重複した説明は省略する。
【００１８】
まず、図４（ａ）及び図４（ｂ）に示すように、第１印刷回路基板３１１内の導電性バスライン４１０が存在する面と、第２印刷回路基板３１２内の導電性バスライン４２０が存在する面とは、どちらも平らな形を有しうる。一方、図５（ａ）及び図５（ｂ）に示すように、第１印刷回路基板３１１内の導電性バスライン５１０が存在する面には突出部５１５が形成され、第２印刷回路基板３１２内の導電性バスライン５２０が存在する面には陥没部５２５が形成され、この突出部５１５と陥没部５２５とにより第１印刷回路基板３１１及び第２印刷回路基板３１２を接続することもできる。更に、図６（ａ）及び図６（ｂ）に示すように、第１印刷回路基板３１１内の導電性バスライン６１０が存在する面には突出部６１５が形成され、第２印刷回路基板３１２内の導電性バスライン６２０が存在する面にはホール６２５が形成され、この突出部６１５とホール６２５とにより第１印刷回路基板３１１及び第２印刷回路基板３１２を接続することもできる。次に、図７ないし図９を参照して、本発明による半導体電力用モジュールの製造方法を詳細に説明する。図７は、図３に示した電力回路部３２０を組み立てた状態を示す図である。また、図８は、図３に示した制御回路部３１０を組み立てた状態を示す図である。また、図９は、図７及び図８に示した電力回路部３２０と制御回路部３１０とをケース３４０に収納した状態を示す図である。
【００１９】
まず、図７に示すように、一端部に形成された導電性バスライン（図示せず）を有する第１印刷回路基板３１１及び第２印刷回路基板３１２をそれぞれ準備する。次に、第１印刷回路基板３１１にＡｇエポキシを用いて制御回路チップ３１５を付着する。そして、ワイヤボンディング工程を行って制御回路チップ３１５と第１印刷回路基板３１１とをワイヤ３３０で接続する。場合によっては、制御回路チップ３１５をコーティングする工程を追加で行うこともできる。次に、第１印刷回路基板３１１のバスラインが存在する端部と正反対の部分とに信号端子３１３をソルダにより取付ける。次に、ソルダ３１４を用いて第２印刷回路基板３１２のバスラインのある面と、第１印刷回路基板３１１のバスラインのある面とを取付ける。この時、第１印刷回路基板３１１と第２印刷回路基板３１２とがほとんど垂直になるように取付ける。
【００２０】
次に、図８に示すように、ソルダ３２４を用いてＤＢＣ基板３２１上に電力回路チップ３２２を取付ける。この電力回路チップ３２２は、絶縁ゲートバイポーラトランジスタ、整流ダイオード、サーミスタなどを含むことができる。次に、ワイヤ工程を行ってアルミニウムワイヤ３５０を介して電力回路チップ３２２とＤＢＣ基板３２１とを接続する。次に、ソルダ３２４を用いてスプリング状の電力端子３２３をＤＢＣ基板３２１に接続する。場合により、電力端子３２３をＤＢＣ基板３２１に接続する工程は、電力回路チップ３２２をＤＢＣ基板３２１に取付ける工程またはワイヤボンディング工程と同時に行うこともできる。
【００２１】
次に、図９に示すように、ＤＢＣ基板３２１とケース３４０の下部面とを接着剤、例えばシリコン接着剤３１６を用いて完全に取付ける。そして、第１印刷回路基板３１１及び第２印刷回路基板３１２をケース３４０に接着剤、例えばシリコン接着剤３１６を用いて取付ける。この時、第１印刷回路基板３１１はケース３４０の側面に取付けられ、第２印刷回路基板３１２はケース３４０の底面上に取付けられる。その後、ワイヤボンディング工程を行って、電力回路部３２０の電力回路チップ３２２と第２印刷回路基板３１２とをワイヤ３６０を介して相互接続する。
【００２２】
その後、図３に示したように、蓋部３７０を用いて半導体電力用モジュール３００の上端部を密閉してその内部をシリコンゲルで充填して半導体電力用モジュールを完成する。
【００２３】
【発明の効果】
以上の説明のように、本発明による半導体電力用モジュール及びその製造方法によれば、制御回路チップが取付けられる第１印刷回路基板を垂直方向に配置することにより、半導体電力用モジュール全体をかなり小さくでき、それにより別途の材料が不要なので製造コストも下げられる。また、製造工程も従来の方法に比べて簡単になるというメリットを提供できる。
【図面の簡単な説明】
【図１】従来の半導体電力用モジュールの一実施形態を示す断面図。
【図２】従来の半導体電力用モジュールの他の実施形態を示す断面図。
【図３】本発明による半導体電力用モジュールの一実施形態を示した断面図。
【図４】図１に示した半導体電力用モジュールの第１印刷回路基板及び第２印刷回路基板の接続部を詳細に示す図。
【図５】図４に示した第１印刷回路基板及び第２印刷回路基板の他の実施例を示す図。
【図６】図４に示した第１印刷回路基板及び第２印刷回路基板の更なる他の実施例を示す図。
【図７】図３に示した電力回路部を組み立てた状態を示す図。
【図８】図３に示した制御回路部を組み立てた状態を示す図。
【図９】図７及び図８に示した電力回路部と制御回路部とをケースに収納した状態を示す図。
【符号の説明】
３００ 半導体電力用モジュール
３１０ 制御回路部
３１１ 第１印刷回路基板
３１２ 第２印刷回路基板
３１３ 信号端子
３１４ ソルダ
３１５ 制御回路チップ
３１６ シリコン接着剤
３２０ 電力回路部
３２１ ＤＢＣ基板
３２２ 電力回路チップ
３２３ 電力端子
３３０ ワイヤ
３４０ ケース
３５０、３６０ アルミニウムワイヤ
３７０ 蓋部
Claims (11)
- 電力回路チップ及び制御回路チップが一つのパッケージに集積される半導体電力用モジュールにおいて、
前記電力回路チップが取付けられる電力回路部基板と、
前記電力回路部基板に垂直方向に配置されて前記制御回路チップが取付けられる第１制御回路部基板と、前記電力回路部基板に水平方向に配置されて前記電力回路部基板と接続される第２制御回路部基板とを含む制御回路部基板と、
前記電力回路部基板に取付けられて下端部及び側部を密閉するケースと、
前記ケースに取付けられて上端部を密閉する蓋部とを備え、
前記制御回路チップに電気的に連結されるように前記第１制御回路部基板の一端部にボンディングされた信号端子、及び前記電力回路チップに電気的に連結されるように前記電力回路部基板の上部表面上にボンディングされる電力端子を備え、
前記信号端子及び電力端子は、前記蓋部を通じて前記パッケージの外部に延びることを特徴とする半導体電力用モジュール。 - 前記電力回路部基板は、銅、セラミック及び銅が順次に積層した構造を有するＤＢＣ基板であることを特徴とする請求項１に記載の半導体電力用モジュール。
- 前記第１及び第２制御回路部基板は、第１及び第２印刷回路基板であることを特徴とする請求項１に記載の半導体電力用モジュール。
- 前記第１印刷回路基板及び第２印刷回路基板は、導電性バスラインを備え、前記導電性バスラインを介して相互接続されることを特徴とする請求項３に記載の半導体電力用モジュール。
- 前記第１及び第２印刷回路基板において、前記導電性バスラインが存在する部分の形は平らであることを特徴とする請求項４に記載の半導体電力用モジュール。
- 前記第１印刷回路基板において前記導電性バスラインが存在する部分の形は突出部が形成された形であり、前記第２印刷回路基板において前記導電性バスラインが存在する部分の形は陥没部が形成された形であることを特徴とする請求項４に記載の半導体電力用モジュール。
- 前記第１印刷回路基板において前記導電性バスラインが存在する部分の形は突出部が形成された形であり、前記第２印刷回路基板において前記導電性バスラインが存在する部分の形はホールが形成された形であることを特徴とする請求項４に記載の半導体電力用モジュール。
- 前記電力回路チップと前記第２制御回路部基板とは、ワイヤを介して接続されることを特徴とする請求項１に記載の半導体電力用モジュール。
- 一端部に形成された導電性バスラインを有する第１制御回路部基板及び第２制御回路基板をそれぞれ準備する段階と、
前記第１制御回路部基板に制御回路チップを取付ける段階と、
前記制御回路チップと前記第１制御回路部基板とをワイヤで接続する段階と、
前記第１制御回路部基板の一端部に前記制御回路チップと電気的に連結される信号端子をボンディングさせる段階と、
前記第２制御回路部基板の前記導電性バスラインのある面と前記第１制御回路部基板の前記導電性バスラインのある面とを取付けるが、相互に垂直になるように取付ける段階と、
電力回路部基板上に電力回路チップを取付ける段階と、
前記電力回路チップを前記電力回路部基板にワイヤで接続する段階と、
前記電力回路部基板上に前記電力回路チップと電気的に連結される電力端子をボンディングさせる段階と、
前記電力回路部基板とケースの下部面とを接着する段階と、
前記第１及び第２制御回路部基板を前記ケースに接着するが、前記第１制御回路部基板は前記ケースの側面に取付けられ、前記第２制御回路部基板は前記ケースの底面上に取付けられるようにする段階と、
前記電力回路チップと前記第２制御回路部基板とをワイヤで相互に接続する段階と、
蓋部を用いて上端部を密閉する段階と、を含み、
前記信号端子及び電力端子は、前記蓋部を通じて前記パッケージの外部に延びることを特徴とする半導体電力用モジュールの製造方法。 - 前記電力回路部基板として、銅、セラミック及び銅が順次に積層された構造を有するＤＢＣ基板を利用することを特徴とする請求項９に記載の半導体電力用モジュールの製造方法。
- 前記第１及び第２制御回路部基板として、第１及び第２印刷回路基板を利用することを特徴とする請求項９に記載の半導体電力用モジュールの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010060125A KR100843734B1 (ko) | 2001-09-27 | 2001-09-27 | 반도체 전력용 모듈 및 그 제조방법 |
| KR2001-060125 | 2001-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110089A JP2003110089A (ja) | 2003-04-11 |
| JP4208490B2 true JP4208490B2 (ja) | 2009-01-14 |
Family
ID=19714752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002169150A Expired - Fee Related JP4208490B2 (ja) | 2001-09-27 | 2002-06-10 | 半導体電力用モジュール及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4208490B2 (ja) |
| KR (1) | KR100843734B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101626534B1 (ko) | 2015-06-24 | 2016-06-01 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482638B2 (en) * | 2003-08-29 | 2009-01-27 | Philips Lumileds Lighting Company, Llc | Package for a semiconductor light emitting device |
| JP4159951B2 (ja) * | 2003-09-05 | 2008-10-01 | 三菱電機株式会社 | 半導体モジュールの製造方法 |
| JP2006228948A (ja) * | 2005-02-17 | 2006-08-31 | Toyota Industries Corp | 半導体装置 |
| JP5205836B2 (ja) * | 2007-06-29 | 2013-06-05 | 富士電機株式会社 | 半導体装置 |
| JP4609504B2 (ja) * | 2008-03-04 | 2011-01-12 | 株式会社豊田自動織機 | 電子機器 |
| KR20170003112A (ko) | 2015-06-30 | 2017-01-09 | 삼성전기주식회사 | 전력 반도체 모듈 및 그 제조 방법 |
| KR20170036382A (ko) * | 2015-09-24 | 2017-04-03 | 엘지이노텍 주식회사 | 전원 장치 |
| US10861767B2 (en) * | 2018-05-11 | 2020-12-08 | Semiconductor Components Industries, Llc | Package structure with multiple substrates |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986285A (ja) * | 1982-11-09 | 1984-05-18 | 松下電器産業株式会社 | プリント基板接続装置 |
| JPH0726862Y2 (ja) * | 1989-11-30 | 1995-06-14 | 太陽誘電株式会社 | 混成集積回路基板モジュール |
| JPH04113474U (ja) * | 1991-03-25 | 1992-10-05 | 富士電機株式会社 | プリント基板の立体的結合構造 |
| JP3466329B2 (ja) * | 1995-06-16 | 2003-11-10 | 三菱電機株式会社 | 半導体パワーモジュール |
| JP3223835B2 (ja) * | 1997-03-28 | 2001-10-29 | 三菱電機株式会社 | パワー半導体装置及びその製造方法 |
| JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
| JP2000068446A (ja) * | 1998-08-25 | 2000-03-03 | Hitachi Ltd | パワー半導体モジュール |
-
2001
- 2001-09-27 KR KR1020010060125A patent/KR100843734B1/ko active IP Right Grant
-
2002
- 2002-06-10 JP JP2002169150A patent/JP4208490B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101626534B1 (ko) | 2015-06-24 | 2016-06-01 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030028127A (ko) | 2003-04-08 |
| JP2003110089A (ja) | 2003-04-11 |
| KR100843734B1 (ko) | 2008-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101505552B1 (ko) | 복합 반도체 패키지 및 그 제조방법 | |
| US6774465B2 (en) | Semiconductor power package module | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US7859079B2 (en) | Power semiconductor device | |
| KR100442847B1 (ko) | 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법 | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| CN101378052A (zh) | 具有无源元件的集成电路封装 | |
| JP3448159B2 (ja) | 電力用半導体装置 | |
| US5504370A (en) | Electronic system circuit package directly supporting components on isolated subsegments | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
| CN115443531A (zh) | 功率模组及其制造方法、转换器和电子设备 | |
| JPH05304248A (ja) | 半導体装置 | |
| JPH06181286A (ja) | 半導体装置 | |
| USRE37416E1 (en) | Method for manufacturing a modular semiconductor power device | |
| US7714422B2 (en) | Electronic module with a semiconductor chip and a component housing and methods for producing the same | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPS62104056A (ja) | 半導体部品の実装構造 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| KR100446277B1 (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
| JP3021070U (ja) | 半導体装置 | |
| JP2001203301A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2003133510A (ja) | 積層型半導体装置 | |
| KR20220029345A (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081021 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |