KR20170003112A - 전력 반도체 모듈 및 그 제조 방법 - Google Patents

전력 반도체 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20170003112A
KR20170003112A KR1020150093341A KR20150093341A KR20170003112A KR 20170003112 A KR20170003112 A KR 20170003112A KR 1020150093341 A KR1020150093341 A KR 1020150093341A KR 20150093341 A KR20150093341 A KR 20150093341A KR 20170003112 A KR20170003112 A KR 20170003112A
Authority
KR
South Korea
Prior art keywords
substrate
power semiconductor
housing
semiconductor chip
holes
Prior art date
Application number
KR1020150093341A
Other languages
English (en)
Inventor
우동순
곽영훈
박지현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150093341A priority Critical patent/KR20170003112A/ko
Publication of KR20170003112A publication Critical patent/KR20170003112A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 전력 반도체 모듈 및 그 제조 방법에 관한 것이다. 이와 같은 본 발명은 일면이 개방된 통 형상으로 수용부와 다수의 관통홀이 구비된 하우징; 상기 수용부에 수용되는 제1 기판; 및 상기 다수의 관통홀에 해당하는 각각의 전력 반도체 칩들이 위치하도록 상기 하우징의 후면에 부착된 제2 기판을 포함한다. 또한, 본 발명은 (A) 일면이 개방된 통 형상으로 수용부와 다수의 관통홀이 구비된 하우징을 준비하는 단계; (B) 제어 반도체 칩이 실장된 제 1 기판을 상기 수용부에 실장하는 단계; 및 (C) 상기 다수의 관통홀에 해당하는 각각의 전력 반도체 칩들이 위치하도록 상기 하우징의 후면에 제2 기판을 부착하는 단계를 포함한다.그 결과, 본 발명은 전력 반도체 칩들의 거리를 조정하여 간섭으로 인한 온도 상승을 억제하며, 제1 기판의 노출면을 최대한 확장되도록 하여 방열 효율을 높일 수 있다.

Description

전력 반도체 모듈 및 그 제조 방법{Power semiconductor module and manufacturing method thereof}
본 발명은 전력 반도체 모듈 및 그 제조 방법에 관한 것이다.
전력 트랜지스터, 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 정류기, 서보 드라이버, 전력 레귤레이터, 인버터, 컨버터와 같은 전력 반도체 칩을 사용하는 전력용 전자 산업이 발전함에 따라, 우수한 성능을 가지면서도 경량 및 소형화가 가능한 전력용 제품에 대한 요구가 증대되고 있다.
이와 같은 추세에 따라, 최근에는 다양한 전력 반도체 칩들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력 반도체 칩들을 제어하기 위한 집적회로 칩과 같은 제어 반도체 칩들도 하나의 패키지에 수용하는 스마트 전력 반도체 모듈 또는 인텔리전트 전력 반도체 모듈에 대한 연구가 활발하게 이루어지고 있다.
이와 관련하여 종래 기술에 따른 전력 반도체 모듈은 제1 기판과 제2 기판이 평면적으로 배치되고, 제1 기판 상에는 제어 반도체 칩들이 실장되고, 제2 기판 상에는 전력 반도체 칩들이 실장된다. 그리고, 제1 기판과 제2 기판은 서로 와이어를 통하여 전기적으로 연결된다.
이와 같은 종래 기술에 따른 전력 반도체 모듈에 있어서 제2 기판 상에 실장되는 전력 반도체 칩들의 거리가 매우 가까움에 따라 동작시 근접한 전력 반도체 칩들간의 간섭으로 인하여 온도가 상승하는 원인이 되고 있다.
또한, 이와 같은 종래 전력 반도체 모듈은 전력 반도체 칩들에서 발생하는 열이 제2 기판을 통하여 방출되는데 노출된 제2 기판의 면적이 너무 작아서 열 방출의 효과를 떨어뜨리고 있다.
국내공개특허공보 2011-0009729호 국내공개특허공보 2003-0028127호
본 발명은 상기와 같은 문제점을 해결하기 위하여 제1 기판상에 실장되는 전력 반도체 칩들의 거리를 조정하여 동작시 전력 반도체 칩들간의 간섭으로 인한 온도 상승을 억제할 수 있도록 한 전력 반도체 모듈 및 그 제조 방법을 제공하는 데 있다.
또한, 본 발명은 상기와 같은 문제점을 해결하기 위하여 전력 반도체 칩들이 실장되는 제1 기판의 노출면을 최대한 확장되도록 하여 열 방출 효과를 높일 수 있는 전력 반도체 모듈 및 그 제조 방법을 제공하는 데 있다.
본 발명의 일측면은, 일면이 개방된 통 형상으로 수용부와 다수의 관통홀이 구비된 하우징; 상기 수용부에 수용되는 제1 기판; 및 상기 다수의 관통홀에 해당하는 각각의 전력 반도체 칩들이 위치하도록 상기 하우징의 후면에 부착된 제2 기판을 포함한다.
또한, 본 발명의 일측면의 상기 하우징의 수용부는 바닥면에 형성된 수용홈; 상기 수용홈에 제1 기판이 수용되는 경우에 이격 공간을 확보하여 제1 기판을 지지할 수 있도록 바닥면으로부터 일정 높이로 측면에 형성된 안착면; 및 제어용 리드의 접속 패드가 위치할 수 있도록 안착면과 동일한 평면 또는 단차지도록 측면에 형성된 접속 패드 실장면을 포함한다.
또한, 본 발명의 일측면의 상기 제1 기판은 제어 반도체 칩과 상기 제어 반도체 칩의 주위에 수동 소자가 실장되어 있다.
또한, 본 발명의 일측면의 상기 제2 기판은 상기 다수의 관통홀 중에서 어느 하나의 관통홀에 위치하는 제1 전력 반도체 칩과 다른 하나의 관통홀에 위치하는 제2 전력 반도체 칩을 실장하고 있다.
또한, 본 발명의 일측면의 상기 제2 기판은 베이스 기판; 상기 베이스 기판에 형성된 절연층; 및 상기 절연층에 회로패턴으로 형성되어 있으며 전력 반도체 칩들이 실장된 회로층을 포함한다.
또한, 본 발명의 일측면의 상기 하우징의 수용부는 상기 제1 기판이 실장되는 부위와 제2 기판이 실장되는 부위를 분리하기 위한 격벽을 더 포함한다.
한편, 본 발명의 다른 측면은 (A) 일면이 개방된 통 형상으로 수용부와 다수의 관통홀이 구비된 하우징을 준비하는 단계; (B) 제어 반도체 칩이 실장된 제 1 기판을 상기 수용부에 실장하는 단계; 및 (C) 상기 다수의 관통홀에 해당하는 각각의 전력 반도체 칩들이 위치하도록 상기 하우징의 후면에 제2 기판을 부착하는 단계를 포함한다.
또한, 본 발명의 다른 측면의 상기 제2 기판은 상기 다수의 관통홀 중에서 어느 하나의 관통홀에 위치하는 제1 전력 반도체 칩과 다른 하나의 관통홀에 위치하는 제2 전력 반도체 칩을 실장하고 있다.
또한, 본 발명의 다른 측면의 상기 제2 기판은 베이스 기판; 상기 베이스 기판에 형성된 절연층; 및 상기 절연층에 회로패턴으로 형성되며 전력 반도체 칩들이 실장된 회로층을 포함한다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 제1 기판상에 실장되는 전력 반도체 칩들의 거리를 조정하여 동작시 전력 반도체 칩들간의 간섭으로 인한 온도 상승을 억제할 수 있다.
또한, 본 발명은 전력 반도체 칩들이 실장되는 제1 기판의 노출면을 최대한 확장되도록 하여 방열 효율을 높일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 전력 반도체 모듈의 분해 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 전력 반도체 모듈의 조립도이다.
도 3은 제2 기판이 부착된 하우징의 후면을 보여주는 도면이다.
도 4는 제2 기판의 단면도이다.
도 5 내지 10은 본 발명의 제1 실시예에 따른 전력 반도체 모듈의 제조 과정을 보여주는 도면이다.
도 11은 본 발명의 효과를 설명하기 위한 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 전력 반도체 모듈의 분해 사시도이고, 도 2는 본 발명의 제1 실시예에 따른 전력 반도체 모듈의 조립도이다.
도 1과 2를 참조하면, 본 발명의 제1 실시예에 따른 전력 반도체 모듈은 상면이 개방된 사각통 형상으로 수용부(11)와 다수의 관통홀(12-1,12-2)이 구비된 하우징(10)과, 상기 수용부(11)에 수용되는 제1 기판(20) 및 다수의 관통홀(12-1,12-2)에 해당하는 각각의 전력 반도체 칩이 위치하도록 상기 하우징(10)의 후면에 부착된 제2 기판(30)으로 이루어져 있다.
상기 하우징(10)은 상면이 개방된 사각통 형상으로 제1 기판(20)을 수용하기 위한 수용부(11)가 구비되어 있다.
상기 하우징(10)에 구비된 수용부(11)는 상기 제1 기판(20)이 수용되는 경우에 이격 공간을 확보할 수 있도록 바닥면에 형성된 수용홈(11-1)을 구비하고 있다.
그리고, 상기 하우징(10)의 수용부(11)는 수용홈(11-1)에 제1 기판(20)이 수용되는 경우에 이격 공간을 확보하여 지지할 수 있도록 좌우 측면에 바닥면에 평행하게 형성된 안착면(11-2)을 구비하고 있다.
이와 같은 안착면(11-2)은 상기 하우징(10)의 좌우 양측면에 형성되어 있으나 이에 한정되지 않으며 상기 수용홈(11-1)을 모두 둘러싸도록 형성될 수도 있다.
그리고, 상기 안착면(11-2)은 상기 수용홈(11-1)의 바닥면으로부터 일정 높이로 단차를 가지며 형성되어 있다.
한편, 상기 하우징(10)의 수용부(11)는 상하 측면에 안착면(11-2)과 평행하게 연장되도록 형성되어 상기 제1 기판(20)과 와이어 본딩을 통하여 전기적 접속을 제공하기 위한 제어용 리드(40)의 접속 패드(41)가 위치할 수 있는 접속 패드 실장면(11-3)을 구비하고 있다. 이와 같은 접속 패드 실장면(11-3)은 안착면(11-2)과 실질적으로 단차지도록 형성되어 있으나, 실질적으로 동일 평면으로 형성될 수도 있다.
상기 접속 패드 실장면(11-3)에는 하우징(10)의 상하 측면에 매립되어 있는 제어용 리드(40)의 접속 패드(41)가 다수 정렬되어 형성되어 있다.
이러한 접속 패드 실장면(11-3)은 하우징(10)의 상하 측면을 따라 형성되어 있다.
한편, 하우징(10)의 수용부(11)는 상하 측면에 관통홀(12-1,12-2)의 근접한 위치에 있는 지역에 전력용 리드(43)의 접속 패드(44)가 형성될 수 있는 접속 패드 실장면(11-4)이 형성되어 있다.
이처럼 관통홀(12-1,12-2)에 근접하게 위치한 지역의 접속 패드 실장면(11-4)이 제어용 리드(40)의 접속 패드(41)가 실장될 수 있는 접속 패드 실장면(11-3)에 비해 아래를 향하여 단차가 형성되어 있어 다른 지역보다 더 아래로 형성됨에 따라 하우징(10)에 제2 기판(30)이 부착되는 경우에 와이어 등을 이용한 전기적 접속을 좀더 용이하게 하도록 한다.
또한, 상기 하우징(10)의 수용부(11)는 상기 제1 기판(20)이 실장되는 부위와 제2 기판(30)이 실장되는 부위를 분리하기 위한 격벽(11-5)을 구비하고 있다.
한편, 제어용 리드(40)와 전력용 리드(43)는 상기 하우징(10)의 상하 측면의 외곽을 따라 형성되어 있으며 접속 패드(41, 44)를 제외한 부분이 하우징(10)의 내부에 일부 매립되어 있다.
이와 같은 제어용 리드(40)는 외부로부터 제어 신호를 공급받아 제어 반도체 칩에 제공하며, 전력용 리드(43)는 외부로부터 전력을 공급받아 제1 전력 반도체 칩이나 제2 전력 반도체 칩에 제공한다.
다음으로, 제1 기판(20)은 상기 하우징(10)의 수용부(11)에 수용된다.
이때, 상기 제1 기판(20)은 상기 하우징(10)의 안착면(11-2)에 안착되어 실장되며 수용홈(11-1)의 바닥면과 이격되어 있다.
이와 같이 상기 하우징(10)에 실장되는 제1 기판(20)은 제어 반도체 칩(21)을 실장하고 있으며 상기 제어 반도체 칩(21) 주위에는 상기 제어 반도체 칩(21)이 원하는 기능을 달성하도록 다수의 커패시터나 인덕터 그리고 저항이나 다이오드 등의 수동 소자(22)가 형성되어 있다.
상기 제1 기판(20)에 실장되는 제어 반도체 칩(21)과 접속 패드(41)는 와이어로 전기적으로 연결되어 있다.
한편, 제2 기판(30)은 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)이 서로 최대한 이격되게 대향하여 실장되어 있으며, 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)의 주위에는 다이오드등의 수동 소자(33)가 다수 형성되어 있다. 즉, 제2 기판(30)의 4개의 모서리 중에서 왼쪽 상단의 모서리에 제1 전력 반도체 칩(31)이 위치하고 있으며 이로부터 가장 먼거리인 오른쪽 하단의 모서리에 제2 전력 반도체 칩(32)이 형성되어 있다.
이와 같은 제2 기판(30)은 상기 하우징(10)의 후면에 부착될 때에 상기 하우징(10)의 각각의 관통홀(12-1 또는 12-2)에 제1 전력 반도체 칩(31) 또는 제2 전력 반도체 칩(32)이 위치하도록 부착된다.
상기 제2 기판(30)에 실장되는 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)은 전력 트랜지스터, 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 정류기, 서보 드라이버, 전력 레귤레이터, 인버터, 컨버터와 같은 전력 소자일 수 있다.
이처럼 상기 제2 기판(30)에 실장되는 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)이 최대한 이격되게 대향하여 실장되어 있고, 각각의 위치가 각각의 관통홀(12-1 또는 12-2)에 위치함에 따라 동작시 전력 반도체 칩들(31,32)간의 간섭으로 인한 온도 상승을 억제할 수 있다.
여기에서, 2개의 전력 반도체 칩(31,32)을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않고 3개나 4개 등의 전력 반도체 칩을 제2 기판(30)이 실장하도록 할 수 있다.
이 경우에 추가적인 전력 반도체 칩들은 제2 기판(30)의 다른 모서리에 위치하도록 실장할 수 있다. 물론, 이러한 추가적인 전력 반도체 칩들에 대응되는 관통홀이 하우징에 형성될 수 있다.
상기 제2 기판(30)에 실장되는 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)은 와이어 등을 이용하여 제1 기판(20)에 실장된 제어 반도체 칩(21)과 전기적으로 연결된다.
또한, 상기 제2 기판(30)에 실장되는 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)은 와이어 등을 이용하여 접속 패드(44)에 전기적으로 접속된다.
한편, 본 발명에 있어서 전력 반도체 칩들(31,32)이 실장되는 제2 기판(30)의 노출면을 최대한 확장되도록 하여 방열 효율을 높일 수 있다.
즉, 하우징(10)에 제2 기판(30)이 실장된 상태의 후면을 보여주는 도 3을 참조하면 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)이 위치하지 않는 넓은 지역이 방열을 위하여 형성되어 있어 방열 효율을 높일 수 있다.
이와 같은 방열 효율을 높이기 위하여 제2 기판(30)은 도 4의 단면도에서 알 수 있는 바와 같이 베이스 기판(30-1)과, 상기 베이스 기판(30-1)에 적층된 절연층(30-2) 및 상기 절연층(30-2)에 형성된 회로층(30-3)으로 구성되어 있다.
상기 베이스 기판(30-1)은 금(Au), 백금(Pt), 팔라듐(Pb), 아연(Zn),주석(Sn),인듐(In), 알루미늄(Al), 니켈(Ni) 또는 이들의 합금으로 이루어진 군에서 선택된 금속으로 구성된다. 바람직하게, 상기 베이스 기판(30-1)은 알루미늄으로 이루어진다.
그리고, 상기 절연층(30-2)은 상기 회로층(30-3)을 보호하고 층간 절연성을 확보하기 위한 층으로, 절연성, 내열성, 내습성 등을 고려하여 적절한 수지 절연재를 이용하여 구성할 수 있다.
예를 들어, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지(프리프레그)를 이용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 회로층(30-3)은 제2 기판(30) 상에 실장되는 각종 소자(예를 들어, 전력 반도체칩과 이들 주변에 형성되는 소자)와의 전기신호가 전송되는 신호라인으로서, 상기 회로층(30-3)은 이 분야에서 주지의 서브트랙트(subtractive) 공법, 애디티브(additive) 공법, 세미 애디티브(semi additive) 공법 등을 적절히 이용하여 소정의 패턴 형상으로 상기 절연층(30-2) 상에 형성될 수 있다. 이와 같은 상기 회로층(30-3)은 바람직하게 동으로 이루어진다.
이와 같이 구성된 제2 기판(30)은 방열 특성이 우수하며, 하우징(10)의 후면에 넓게 부착됨에 따라 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)에서 발생되는 열을 용이하게 방출할 수 있다.
한편, 도 5 내지 도 10은 본 발명의 제1 실시예에 따른 전력 반도체 모듈의 제조 과정을 보여주는 도면이다.
먼저 도 5에 도시된 바와 같이 상면이 개방된 사각통 형상으로 수용부(11)와 다수의 관통홀(12-1,12-2)이 구비된 하우징(10)을 준비한다.
상기 하우징(10)은 상면이 개방된 사각통 형상으로 제1 기판(20)을 수용하기 위한 수용부(11)가 구비되어 있다.
상기 수용부(11)는 상기 제1 기판(20)이 수용되는 경우에 이격 공간을 확보할 수 있도록 바닥면에 형성된 수용홈(11-1)을 구비하고 있으며, 수용홈(11-1)에 제1 기판(20)이 수용되는 경우에 이격 공간을 확보하여 지지할 수 있도록 좌우 측면에 바닥면으로부터 일정 높이로 바닥면과 평행하게 안착면(11-2)이 형성되어 있다.
이러한 수용부(11)는 상하 측면에 안착면(11-2)과 동일 평면 또는 단차진 평면으로 상기 제1 기판(20)과 와이어 본딩을 통하여 전기적 접속을 제공하기 위한 제어용 리드(40)의 접속 패드(41)가 위치할 수 있는 접속 패드 실장면(11-3)이 형성되어 있으며, 상기 접속 패드 실장면(11-3)에는 하우징(10)의 상하 측면에 매립되어 있는 제어용 리드(40)의 접속 패드(41)가 다수 정렬되어 형성되어 있다.
또한, 수용부(11)는 관통홀(12-1, 12-2)의 근접한 상하 측면에 상기 제2 기판(30)과 와이어 본딩을 통하여 전기적 접속을 제공하기 위한 전력용 리드(43)의 접속 패드(44)가 위치할 수 있는 접속 패드 실장면(11-4)이 형성되어 있으며, 상기 접속 패드 실장면(11-4)에는 하우징(10)의 상하 측면에 매립되어 있는 전력용 리드(43)의 접속 패드(44)가 다수 정렬되어 형성되어 있다.
다음으로, 도 6에 도시된 바와 같이 상기 수용부(11)에 수용되는 제1 기판(20)을 준비한다.
상기 제1 기판(20)은 제어 반도체 칩(21)이 실장되어 있으며 상기 제어 반도체 칩(21) 주위에는 상기 제어 반도체 칩(21)이 원하는 기능을 달성하도록 다수의 수동 소자(22)가 형성되어 있다.
다음으로, 도 7에 도시되어 있는 바와 같이 제2 기판(30)을 준비한다.
상기 제2 기판(30)은 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)이 서로 최대한 이격되게 대향하여 실장되어 있으며, 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)의 주위에는 다이오드등의 수동 소자(33)가 다수 형성되어 있다.
이와 같이 하우징(10)과, 제1 기판(20) 그리고 제2 기판(30)이 준비되면 도 8에 도시된 바와 같이 하우징(10)에 제1 기판(20)을 부착하고, 와이어 등을 이용하여 제1 기판(20)과 접속 패드의 전기적 접속을 제공한다.
그리고, 도 9에 도시된 바와 같이 하우징(10)의 후면에 제2 기판(30)을 부착한다.
이후에, 제2 기판(30)에 실장된 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)을 와이어 본딩등을 통하여 접속패드(44)에 전기적으로 연결시키며 또한 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)을 제1 기판(20)의 제어 반도체 칩(21)에 와이어 본딩 등을 이용하여 전기적으로 연결하여 도 10에 도시된 바와 같이 전력 반도체 모듈을 완성한다.
여기에서 제2 기판(30)이 상기 하우징(10)의 후면에 부착될 때에 상기 하우징(10)의 각각의 관통홀(12-1 또는 12-2)에 제1 전력 반도체 칩(31) 또는 제2 전력 반도체 칩(32)이 위치하도록 부착된다.
상기 제2 기판(30)에 실장되는 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)은 전력 트랜지스터, 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 정류기, 서보 드라이버, 전력 레귤레이터, 인버터, 컨버터와 같은 전력 소자일 수 있다.
이처럼 상기 제2 기판(30)에 실장되는 제1 전력 반도체 칩(31)과 제2 전력 반도체 칩(32)이 최대한 이격되게 대향하여 실장되어 있고, 각각의 위치가 각각의 관통홀(12-1 또는 12-2)에 위치함에 따라 동작시 전력 반도체 칩들(31,32)간의 간섭으로 인한 온도 상승을 억제할 수 있다.
또한, 본 발명에 있어서 전력 반도체 칩들(31,32)이 실장되는 제2 기판(30)의 노출면을 최대한 확장되도록 하여 방열 효율을 높일 수 있다.
한편, 위의 설명에서는 하우징(10)에 제1 기판(20)을 부착한 후에 제2 기판(30)을 부착하였으나, 이와 반대로 공정을 진행할 수 있으며, 또한 동시에 부착하도록 공정을 진행할 수 있다. 즉, 하우징(10)에 제2 기판(30)을 먼저 부착하고 제1 기판(20)을 부착할 수 있다. 또는 하우징(10)에 제1 기판(20)과 제2 기판(30)을 동시에 부착할 수 있다.
상기와 같은 본 발명에 따르면 도 11의 왼쪽에 도시된 바와 같이, 종래 기술에 따르면 전력 반도체 칩간의 간섭으로 인하여 온도가 111.8℃나 113.2℃등 높은 온도를 나타내나 오른쪽에 도시된 바와 같이 본 발명에 따르면 온도가 전력 반도체 칩에 근접한 지역에서는 47.5℃를 나타내고 전력 반도체 칩간의 중간 지점에서는 45.6℃를 나타내어 상당히 감소된 것을 알 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
10 : 하우징 11 : 수용부
11-1 : 수용홈 11-2 : 안착면
11-3, 11-4 : 접속 패드 실장면 11-5 : 격벽
12-1, 12-2: 관통홀 20 : 제1 기판
21 : 제어 반도체 칩 22 : 수동 소자
30 : 제2 기판 30-1 : 베이스 기판
30-2 : 절연층 30-3 : 회로층
31, 32 : 전력 반도체 칩 33,34 : 수동 소자
40 : 제어용 리드 41 : 접속 패드
43 : 전력용 리드 44 : 접속 패드

Claims (9)

  1. 일면이 개방된 통 형상으로 수용부와 다수의 관통홀이 구비된 하우징;
    상기 수용부에 수용되는 제1 기판; 및
    상기 다수의 관통홀에 해당하는 각각의 전력 반도체 칩이 위치하도록 상기 하우징의 후면에 부착된 제2 기판을 포함하는 전력 반도체 모듈.
  2. 청구항 1항에 있어서,
    상기 하우징의 수용부는
    바닥면에 형성된 수용홈;
    상기 수용홈에 제1 기판이 수용되는 경우에 이격 공간을 확보하여 제1 기판을 지지할 수 있도록 바닥면으로부터 일정 높이로 측면에 형성된 안착면; 및
    제어용 리드의 접속 패드가 위치할 수 있도록 안착면과 동일한 평면 또는 단차지도록 측면에 형성된 접속 패드 실장면을 포함하는 전력 반도체 모듈.
  3. 청구항 1항에 있어서,
    상기 제1 기판은 제어 반도체 칩과 상기 제어 반도체 칩의 주위에 수동 소자가 실장되어 있는 전력 반도체 모듈.
  4. 청구항 1항에 있어서,
    상기 제2 기판은 상기 다수의 관통홀 중에서 어느 하나의 관통홀에 위치하는 제1 전력 반도체 칩과 다른 하나의 관통홀에 위치하는 제2 전력 반도체 칩을 실장하고 있는 전력 반도체 모듈.
  5. 청구항 1항에 있어서,
    상기 제2 기판은
    베이스 기판;
    상기 베이스 기판에 형성된 절연층; 및
    상기 절연층에 회로패턴으로 형성되어 있으며 전력 반도체 칩들이 실장된 회로층을 포함하는 전력 반도체 모듈.
  6. 청구항 1항에 있어서,
    상기 하우징의 수용부는 상기 제1 기판이 실장되는 부위와 제2 기판이 실장되는 부위를 분리하기 위한 격벽을 더 포함하는 전력 반도체 모듈.
  7. (A) 일면이 개방된 통 형상으로 수용부와 다수의 관통홀이 구비된 하우징을 준비하는 단계;
    (B) 제어 반도체 칩이 실장된 제 1 기판을 상기 수용부에 실장하는 단계; 및
    (C) 상기 다수의 관통홀에 해당하는 각각의 전력 반도체 칩이 위치하도록 상기 하우징의 후면에 제2 기판을 부착하는 단계를 포함하는 전력 반도체 모듈의 제조 방법.
  8. 청구항 7항에 있어서,
    상기 제2 기판은 상기 다수의 관통홀 중에서 어느 하나의 관통홀에 위치하는 제1 전력 반도체 칩과 다른 하나의 관통홀에 위치하는 제2 전력 반도체 칩을 실장하고 있는 전력 반도체 모듈의 제조 방법.
  9. 청구항 7항에 있어서,
    상기 제2 기판은
    베이스 기판;
    상기 베이스 기판에 형성된 절연층; 및
    상기 절연층에 회로패턴으로 형성되며 전력 반도체 칩들이 실장된 회로층을 포함하는 전력 반도체 모듈의 제조 방법.
KR1020150093341A 2015-06-30 2015-06-30 전력 반도체 모듈 및 그 제조 방법 KR20170003112A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150093341A KR20170003112A (ko) 2015-06-30 2015-06-30 전력 반도체 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150093341A KR20170003112A (ko) 2015-06-30 2015-06-30 전력 반도체 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170003112A true KR20170003112A (ko) 2017-01-09

Family

ID=57811178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150093341A KR20170003112A (ko) 2015-06-30 2015-06-30 전력 반도체 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20170003112A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022612A1 (en) * 2018-07-27 2020-01-30 Lg Electronics Inc. Device for power factor correction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028127A (ko) 2001-09-27 2003-04-08 페어차일드코리아반도체 주식회사 반도체 전력용 모듈 및 그 제조방법
KR20110009729A (ko) 2003-03-12 2011-01-28 마이크로소프트 코포레이션 불필요하고 요청되지 않은 전자 메시지를 감소시키는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028127A (ko) 2001-09-27 2003-04-08 페어차일드코리아반도체 주식회사 반도체 전력용 모듈 및 그 제조방법
KR20110009729A (ko) 2003-03-12 2011-01-28 마이크로소프트 코포레이션 불필요하고 요청되지 않은 전자 메시지를 감소시키는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022612A1 (en) * 2018-07-27 2020-01-30 Lg Electronics Inc. Device for power factor correction
US11258355B2 (en) 2018-07-27 2022-02-22 Lg Electronics Inc. Device for power factor correction

Similar Documents

Publication Publication Date Title
US11823996B2 (en) Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US7633141B2 (en) Semiconductor device having through contact blocks with external contact areas
US10658342B2 (en) Vertically stacked multichip modules
US9750137B2 (en) Semiconductor device
US9881856B1 (en) Molded intelligent power module
US20130181332A1 (en) Package leadframe for dual side assembly
US11682610B2 (en) Semiconductor package with heat radiation board
US7551455B2 (en) Package structure
JP5369798B2 (ja) 半導体装置およびその製造方法
US9716018B2 (en) Method of manufacturing baseplate for an electronic module
US8288847B2 (en) Dual die semiconductor package
US8878305B2 (en) Integrated power module for multi-device parallel operation
KR101343199B1 (ko) 반도체 패키지
US20130001759A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US9991183B2 (en) Semiconductor component having inner and outer semiconductor component housings
KR20170003112A (ko) 전력 반도체 모듈 및 그 제조 방법
KR101983165B1 (ko) 반도체 패키지
KR20170068037A (ko) 리드 프레임 일체형 파워 모듈 패키지
US20140001611A1 (en) Semiconductor package
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
JP2022039912A (ja) インテリジェントなパワーモジュールパッケージング構造
KR20140002330A (ko) 중첩 모듈 패키지 및 그 제조 방법
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
US11721615B2 (en) Coupled semiconductor package