KR20150061441A - 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지 - Google Patents

패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지 Download PDF

Info

Publication number
KR20150061441A
KR20150061441A KR1020130145575A KR20130145575A KR20150061441A KR 20150061441 A KR20150061441 A KR 20150061441A KR 1020130145575 A KR1020130145575 A KR 1020130145575A KR 20130145575 A KR20130145575 A KR 20130145575A KR 20150061441 A KR20150061441 A KR 20150061441A
Authority
KR
South Korea
Prior art keywords
substrate
electronic device
lead frame
insulating layer
package
Prior art date
Application number
KR1020130145575A
Other languages
English (en)
Inventor
장범식
송성민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130145575A priority Critical patent/KR20150061441A/ko
Priority to US14/332,164 priority patent/US20150146382A1/en
Publication of KR20150061441A publication Critical patent/KR20150061441A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지에 관한 것이다.
본 발명의 일 실시예에 따른 패키지 기판은 일면에 전자소자 접합부 및 전자소자 접합부의 일측면에 형성된 돌출부를 갖는 기판, 기판의 일면에 형성되는 절연층 및 절연층 상에 형성되는 회로패턴을 포함하며, 돌출부는 연결부재 접합부인 상면부와 상면부로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부를 가진다.

Description

패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지{Package Substrate and Manufacturing Method for the same and Power module Package using the same}
본 발명은 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지에 관한 것이다.
일반적으로 냉장고, 세탁기, 에어컨 등과 같은 가정용 전자 제품의 인버터 보드(Inverter board)는 전력 제어(Power control)이나 모터 구동에 주요한 핵심 역할을 한다.
특히, 인버터 보드(Inverter board) 내에 사용되는 전력 모듈 패키지는 핵심 반도체 모듈로서 가정용뿐 아니라, 산업용, 자동차 분야에서도 넓은 시장성을 갖는 전자부품이다.
전력 모듈 패키지는 전력용 회로 부품, 제어 회로 부품, 리드 프레임, 방열기판 및 봉합 수지를 포함하여 구성된다.
전력 모듈 패키지의 개발에서 기판의 방열 특성은 파워 소자(IGBT, Diode)의 수명을 포함한 모듈 신뢰성 측면에서 중요하다.
따라서, 기판의 방열 특성을 개선하기 위해 금속 재료를 기판의 베이스(Base)로 사용하고 금속 베이스와 회로를 형성하기 위한 동박층(Cu foil)을 절연재나 금속 산화층과 접합 된 구조로 사용하고 있다.
일본 공개 2013-21283 공보
본 발명의 일 실시예에 따르면, 전자 소자의 실장 높이를 낮춰 반도체 패키지의 크기를 소형화하는 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지 을 제공하는 데 있다.
또한, 기판에 전자소자를 실장 할 수 있는 공간이 늘어나 다수의 전자소자 실장 및 방열효과를 높이는 패키지 기판 및 그 제조방법을 을 제공하는 데 있다.
또한, 기판과 리드프레임의 접합부에 주변에 스파킹(sparking)이 튀어 기판이 손상되는 것을 방지하도록 절연층으로 보호된 패키징 기판 및 그 제조방법을 을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 패키지 기판은 일면에 전자소자 접합부 및 상기 전자소자 접합부의 일측면에 형성된 돌출부를 갖는 기판, 상기 기판의 일면에 형성되는 절연층 및 상기 절연층 상에 형성되는 회로패턴을 포함하며, 상기 돌출부는 연결부재 접합부인 상면부와 상기 상면부로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부를 가진다.
여기서, 상기 제1 측면부는 상기 전자소자 접합부와 연결되는 패키지 기판.
또한, 상기 전자소자 접합부는 상기 돌출부의 단면 두께보다 낮을 수 있다.
또한, 상기 전자소자 접합부는 평편할 수 있다.
또한, 상기 제2 측면부는 절연층이 노출될 수 있다.
또한, 상기 기판은 전도성 금속 재료일 수 있다.
본 발명의 일 실시 예에 따른 패키지 기판의 제조방법은 기판의 일면에 캐비티를 형성하는 단계, 상기 기판의 일면에 절연층을 형성하는 단계; 및
상기 절연층 상에 회로패턴을 형성하는 단계를 포함하며, 상기 캐비티 형성으로 상기 기판은 전자소자 접합부 및 돌출부가 형성되며, 상기 돌출부는 연결부재 접합부인 상면부와 상기 상면부로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부를 가진다.
여기서, 상기 제1 측면부는 상기 전자소자 접합부와 연결될 수 있다.
또한, 상기 전자소자 접합부는 상기 돌출부의 단면 두께보다 낮을 수 있다.
또한, 상기 전자소자 접합부는 평편할 수 있다.
또한, 상기 기판은 전도성 금속 재료일 수 있다.
또한, 상기 캐비티는 화학 애칭액으로 형성될 수 있다.
또한, 상기 회로패턴을 형성하는 단계에서, 상기 제2 측면부에 절연층을 노출시킬 수 있다.
또한, 상기 회로패턴을 형성하는 단계 이후, 상기 전자소자 접합부와 제2 측면부를 분리하는 소잉공정으로 개별 패키지 기판을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면에 전자소자 접합부 및 돌출부를 갖는 기판, 상기 기판의 일면에 형성되는 절연층 및 상기 절연층 상에 형성되는 회로패턴을 포함하며, 상기 돌출부 연결부재 접합부인 상면부와 상기 상면부로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부를 가지는 패키지 기판, 상기 돌출부의 상면부 회로패턴 상에 접합되는 제1 리드프레임, 상기 전자소자 접합부 회로패턴 상에 실장되는 제1 전자소자, 상기 제1 리드프레임과 대향하며, 상기 기판과 소정의 거리로 이격된 제2 리드프레임 및 상기 제2 리드프레임 상에 실장되는 제2 전자소자를 포함한다.
여기서, 상기 제1 측면부는 상기 전자소자 접합부와 연결될 수 있다.
또한, 상기 전자소자 접합부는 상기 돌출부의 단면 두께보다 낮을 수 있다.
또한, 상기 전자소자 접합부는 평편할 수 있다.
또한, 상기 제2 측면부는 절연층이 노출될 수 있다.
또한, 상기 기판은 전도성 금속 재료일 수 있다.
또한, 상기 기판의 타면, 상기 제1 리드프레임 및 상기 제2 리드프레임의 일부를 노출시키고, 나머지를 감싸 커버하는 몰딩부를 더 포함할 수 있다.
또한, 상기 제1 전자소자, 제2 전자소자, 제1 리드프레임 및 제2 리드프레임을 전기적으로 연결하는 와이어를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일 실시 예에 따른 패키지 기판은 전자소자의 실장 높이를 낮춰 반도체 패키지를 소형화하는 효과가 있다.
또한, 기판에 전자소자 실장 공간이 늘어나 고밀도 고 집적화된 반도체 패키지를 구현할 수 있는 효과가 있다.
또한, 기판의 길이 증가와 돌출부 형성으로 금속기판 자체의 부피가 커져 방열특성이 향상되는 효과가 있다.
또한, 스파킹으로부터 기판을 보호할 수 있는 절연층의 길이 및 면적 증가로 제품의 불량이 최소화되며 신뢰성이 향상되는 효과가 있다.
본 발명의 일 실시 예에 따른 패키지 기판의 제조방법은 기판에 전자소자의 실장 높이를 낮춘 전자소자 접합부를 화학적 방법으로 형성함으로써, 상기 기판 상에 형성되는 절연층과의 밀착력 향상 및 공정 비용을 절감할 수 있다.
또한, 마지막에 개별 기판으로 분리 공정 하는 방법으로 대량 생산이 용이하여 시간 및 비용이 절감되는 효과가 있다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 기판의 전자소자의 실장 높이가 낮아져 패키지를 크기를 소형화하는 효과가 있다.
또한, 기판에 전자소자 실장 공간이 늘어나 고밀도 고 집적화된 반도체 패키지를 구현할 수 있는 효과가 있다.
또한, 기판의 길이 증가와 돌출부 형성으로 금속기판 자체의 부피가 커져 방열특성이 향상되는 효과가 있다.
또한, 스파킹으로부터 기판을 보호할 수 있는 절연층의 길이 및 면적 증가로 제품의 불량이 최소화되며 신뢰성이 향상되는 효과가 있다.
또한, 기판의 형상이 리드프레임과 접합되기 용이하여 리드프레임의 단차부 가공 공정이 줄어들어 공정 단계, 시간 및 비용을 절감하는 효과가 있다.
또한, 패키지 기판의 전자소자의 실장 높이가 낮아져, 전자 소자 간에 연결되며 전자소자와 리드프레임을 연결하는 와이어 높이 또한 낮아져 패키지의 높이가 줄어들며 소형화되는 효과가 있다.
또한, 몰딩부 형성 높이가 낮아져, 패키지의 크기를 소형화하며 재료 비용이 절감되는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 개략적으로 도시한 단면도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 패키지 기판의 제조방법을 순차적으로 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 전력 모듈 패키지를 개략적으로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
패키지 기판
도 1은 본 발명의 일 실시예에 따른 패키지 기판(100)을 개략적으로 도시한 단면도이다.
도 1을 참조하면,
본 발명의 일 실시예에 따른 패키지 기판(100)은 일면에 전자소자 접합부(B) 및 전자소자 접합부(B)의 일측면에 형성된 돌출부(A)를 갖는 기판(10), 기판(10)의 일면에 형성되는 절연층(20) 및 절연층(20) 상에 형성되는 회로패턴(40)을 포함하며, 돌출부(A)는 연결부재 접합부인 상면부(12)와 상면부(12)로 올라수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부(14)를 가진다.
기판(10)으로는 예를 들어, 손쉽게 얻을 수 있으며 열 전달 특성이 우수한 전도성 금속 재료로 알루미늄(Al), 알루미늄 합금(Al Alloy), 구리(Cu), 철(Fe), 철-니켈 합금(Fe-Ni Alloy) 또는 티타늄(Ti) 중 선택된 어느 하나일 수 있다.
그러나, 본 발명에서는 기판(10)의 재료를 특별히 이에 한정되는 것은 아니다.
상기 기판(10)은 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속기판 수 있으며, 특별히 이에 한정되는 것은 아니다.
본 도면에서는 미도시 되었으나, 본 발명의 일 실시예에 따른 패키지 기판(100)은 양극 산화층을 포함하는 금속기판일 수 있다.
양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.
상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
상기 양극산화층은 절연성을 갖기 때문에, 기판에 회로층 형성을 가능하게 하며, 일반적인 절연층(20)보다 얇은 두께로 형성가능하기 때문에, 방열 성능은 더욱 향상시키는 동시에 박형화를 가능하게 한다.
상기 기판(10)의 일면인 전자소자 접합부(B)와 돌출부(A)에는 절연층(20)이 형성될 수 있다.
절연층(20)으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 절연층(20) 상에 회로패턴(40)이 더 형성될 수 있다.
회로패턴(40)은 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 구리(Cu)를 사용하는 것이 전형적이다.
상기 기판(10)의 일면에 전자소자 접합부(B)가 있으며, 상기 전자소자 접합부(B)의 일 측면에 돌출부(A)를 가질 수 있다.
기판(10)의 전자소자 접합부(B)는 돌출부(A)의 단면 두께보다 낮으며 평편하고, 돌출부(A)의 일 측면에 있을 수 있다.
이때, 전자소자 접합부(B)는 차후 설명될 돌출부(A)의 제1 측면부(13)와 연결된다.
기판(10)의 돌출부(A)는 연결부재 접합부인 상면부(12)와 상기 상면부(12)로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부(14)를 가진다.
상면부(12)는 연결부재 접합부로 패키지 내부와 외부의 전기적 연결을 하는 단자가 접합될 수 있다.
주로 외부접속 단자는, 리드프레임이 될 수 있으며, 전기적 연결을 할 수 있는 것이라면 어느 것이든 한정하지 않는다.
이때, 제1 측면부(13)는 앞에서 언급된 돌출부(A)의 상면부(12)와 전자소자 접합부(B)를 연결하는 경사진 면이다.
또한, 제1 측면부(13)와 대향하는 제2 측면부(14)는 상면부(12)와 돌출부(A)의 끝 단을 연결하는 경사진 면이다.
이때, 상면부(12) 및 제1 측면부(13)에는 회로패턴(40)이 형성되며, 제2 측면부(14)는 회로패턴(40)을 형성되지 않고 절연층(20)이 노출된다.
이렇게 노출된 제2 측면부(14)는 기판(10) 돌출부(A)의 회로패턴(40) 상에 접합하는 연결부재와의 전기적 연결시 생길 수 있는 스파킹으로부터 보호해 주는 효과가 있어 패키지 기판(100)의 신뢰성을 확보하는 데 주요한 역할을 할 수 있다.
본 발명의 일 실시예에 따른 패키지 기판(100)의 기판(10)은 전자소자 접합부(B)의 길이가 넓어 소자를 실장할 수 있는 공간 확보가 충분하다. 따라서, 본 발명에 따른 패키지 기판(100)을 통해서 고밀도 고 집적화된 전력 모듈 패키지를 제작할 수 있다.
또한, 기판(10)에 돌출부(A)를 가짐으로써, 기존 보다 전자소자 실장 높이는 낮추고, 기판(10) 자체의 부피가 큰 기판(10) 사용으로, 다수개의 전력소자를 실장 하였을 때에도 신뢰성이 뛰어나며, 방열 효과를 가질 수 있다.
패키지 기판의 제조방법
도 2 내지 도 7은 본 발명의 일 실시예에 따른 패키지 기판(100)의 제조방법을 순차적으로 도시한 단면도이다.
도 2를 참조하면,
기판(10)의 일면에 캐비티(11)를 형성한다. 이때, 캐비티(11)는 화학 애칭액으로 형성될 수 있다.
기판(10)으로는 예를 들어, 손쉽게 얻을 수 있으며 열 전달 특성이 우수한 전도성 금속 재료로 알루미늄(Al), 알루미늄 합금(Al Alloy), 구리(Cu), 철(Fe), 철-니켈 합금(Fe-Ni Alloy) 또는 티타늄(Ti) 중 선택된 어느 하나일 수 있다.
그러나, 본 발명에서는 기판(10)의 재료를 특별히 이에 한정되는 것은 아니다.
상기 기판은 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속기판 수 있으며, 특별히 이에 한정되는 것은 아니다.
본 도면에서는 미도시 되었으나, 본 발명의 일 실시예에 따른 패키지 기판(100)은 양극 산화층을 포함하는 금속기판일 수 있다.
양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.
상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
상기 양극산화층은 절연성을 갖기 때문에, 기판에 회로층 형성을 가능하게 하며, 일반적인 절연층(20)보다 얇은 두께로 형성가능하기 때문에, 방열 성능은 더욱 향상시키는 동시에 박형화를 가능하게 한다.
상기 기판(10)은 캐비티(11) 형성으로, 상기 기판(10)의 일면에 전자소자 접합부(B)가 있으며, 상기 전자소자 접합부(B)의 일 측면에 돌출부(A)를 가질 수 있다.
기판(10)의 전자소자 접합부(B)는 돌출부(A)의 단면 두께보다 낮으며 평편하고, 돌출부(A)의 일 측면에 있을 수 있다.
이때, 전자소자 접합부(B)는 차후 설명될 돌출부(A)의 제1 측면부(13)와 연결된다.
기판(10)의 돌출부(A)는 연결부재 접합부인 상면부(12)와 상기 상면부(12)로 올라갈수록 수렴하도록 경사진 제1 측면부 및 제2 측면부(14)를 가진다.
상면부(12)는 연결부재 접합부로 패키지 내부와 외부의 전기적 연결을 하는 단자가 접합될 수 있다.
주로 외부접속 단자는, 리드프레임이 될 수 있으며, 전기적 연결을 할 수 있는 것이라면 어느 것이든 한정하지 않는다.
이때, 제1 측면부(13)는 앞에서 언급된 돌출부(A)의 상면부(12)와 전자소자 접합부(B)를 연결하는 경사진 면이다.
또한, 제1 측면부(13)와 대향하는 제2 측면부(14)는 상면부(12)와 돌출부(A)의 끝 단을 연결하는 경사진 면이다.
이때, 상면부(12) 및 제1 측면부(13)에는 회로패턴(40)이 형성되며, 제2 측면부(14)는 회로패턴(40)을 형성되지 않고 절연층(20)이 노출된다.
이렇게 노출된 제2 측면부(14)는 기판(10) 돌출부(A)의 회로패턴(40) 상에 접합하는 연결부재와의 전기적 연결시 생길 수 있는 스파킹으로부터 보호해 주는 효과가 있어 기판(10)의 신뢰성을 확보하는 데 주요한 역할을 할 수 있다.
도 3을 참조하면,
캐비티(11)가 형성된 기판(10)에 절연층(20)을 형성한다.
절연층(20)으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 4 및 도 5를 참조하면,
시드층(Seed layer) 및 도금층(30)을 형성한다.
본 도면에서는 미도시 되었으나, 절연층(20) 표면에 시드층을 얇게 형성할 수 있다.
시드층 형성 시, 밀착력을 높이기 위한 방법으로 스퍼터링(Sputtering) 공법에 의해 형성될 수 있다. 스퍼터링 공법은 종래에 널리 알려진 스퍼터링 방법을 사용할 수 있으며, 스퍼터링 특성상 절연층(20) 표면에 고루 형성될 수 있다.
시드층 상에 회로패턴(40) 형성용 개구부를 도금 레지스트를 형성할 수 있다.
이때, 도금 레지스트는 드라이 필름(Dry film photoresist) 및 액상 감광 레지스트 물질이 사용될 수 있다.
시드층 및 도금 레지스트가 형성된 표면에 무전해 또는 전해 도금법으로 도금층(30)을 형성할 수 있다.
그 다음, 도금 도금 레지스트를 제거하면 절연층(20) 표면에 얇게 형성했던 시드층이 노출된다.
이때, 노출된 시드층을 제거하여 회로패턴(40)을 형성한다. 시드층 제거는 에칭하여 제거할 수 있으며, 플래시 에칭(Flash etching)으로 제거할 수 있다.
회로패턴(40) 형성방법은 이에 한정되지 않으며, 종래에 알려진 회로패턴(40) 형성법으로 형성하는 것이 가능하다.
도 6 및 도 7을 참조하면,
앞에서 도 1에서 설명한, 상기 돌출부(A)의 제2 측면부(14)와 상기 전자소자 접합부(B) 사이에 절단부(50)를 소잉공정 단계에서 절단한다.
제2 측면부(14)가 패키지 기판(100)의 끝단이 되도록 절단하여 각각의 개별 패키지 기판(100)으로 분리한다.
본 발명의 일 실시 예에 따른 패키지 기판(100)의 제조방법은 기판(10)에 전자소자의 실장 높이를 낮춘 전자소자 접합부(B)를 화학적 방법으로 형성함으로써, 패키지 기판 상에 형성되는 절연층(20)과의 밀착력 향상 및 공정 비용을 절감할 수 있다.
또한, 마지막에 개별 기판으로 분리 공정하는 방법으로 대량 생산이 용이하여 시간 및 비용이 절감되는 효과가 있다.
전력 모듈 패키지
도 8은 본 발명의 일 실시예에 따른 전력 모듈 패키지를 개략적으로 도시한 단면도이다.
본 발명의 일 실시예에 따른 전력 모듈 패키지는 일면에 전자소자 접합부(B) 및 돌출부(A)를 갖는 기판(10), 상기 기판(10)의 일면에 형성되는 절연층(20) 및 상기 절연층(20) 상에 형성되는 회로패턴(40)을 포함하며, 상기 돌출부(A) 연결부재 접합부인 상면부(12)와 상기 상면부(12)로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부(14)를 가지는 패키지 기판(100), 상기 기판(10)의 상면부(12) 회로패턴(40) 상에 접합되는 제1 리드프레임(200), 상기 전자소자 접합부(B) 회로패턴(40) 상에 실장되는 제1 전자소자(400), 상기 제1 리드프레임(200)과 대향하며, 상기 기판(10)과 소정의 거리로 이격된 제2 리드프레임(300) 및 상기 제2 리드프레임(300) 상에 실장되는 제2 전자소자(500)를 포함한다.
이때, 기판(10)은 예를 들어, 손쉽게 얻을 수 있으며 열 전달 특성이 우수한 전도성 금속 재료로 알루미늄(Al), 알루미늄 합금(Al Alloy), 구리(Cu), 철(Fe), 철-니켈 합금(Fe-Ni Alloy) 또는 티타늄(Ti) 중 선택된 어느 하나일 수 있다.
그러나, 본 발명에서는 기판(10)의 재료를 특별히 이에 한정되는 것은 아니다.
상기 기판은 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속기판 수 있으며, 특별히 이에 한정되는 것은 아니다.
본 도면에서는 미도시 되었으나, 본 발명의 일 실시예에 따른 패키지 기판(100)은 양극 산화층을 포함하는 금속기판일 수 있다.
양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.
상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
상기 양극산화층은 절연성을 갖기 때문에, 기판에 회로층 형성을 가능하게 하며, 일반적인 절연층(20)보다 얇은 두께로 형성가능하기 때문에, 방열 성능은 더욱 향상시키는 동시에 박형화를 가능하게 한다.
상기 기판(10)의 일면인 전자소자 접합부(B)와 돌출부(A)에는 절연층(20)이 형성될 수 있다.
절연층(20)으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 절연층(20) 상에 회로패턴(40)이 더 형성될 수 있다.
회로패턴(40)이은 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 구리(Cu)를 사용하는 것이 전형적이다.
상기 기판(10)의 일면에 전자소자 접합부(B)가 있으며, 상기 전자소자 접합부(B)의 일 측면에 돌출부(A)를 가질 수 있다.
기판(10)의 전자소자 접합부(B)는 돌출부(A)의 단면 두께보다 낮으며 평편하고, 돌출부(A)의 일 측면에 있을 수 있다.
이때, 전자소자 접합부(B)는 차후 설명될 돌출부(A)의 제1 측면부(13)와 연결된다.
기판(10)의 돌출부(A)는 연결부재 접합부인 상면부(12)와 상기 상면부(12)로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부(14)를 가진다.
상면부(12)는 연결부재 접합부로 패키지 내부와 외부의 전기적 연결을 하는 단자가 접합될 수 있다.
주로 외부접속 단자는, 리드프레임이 될 수 있으며, 전기적 연결을 할 수 있는 것이라면 어느 것이든 한정하지 않는다.
이때, 제1 측면부(13)는 앞에서 언급된 돌출부(A)의 상면부(12)와 전자소자 접합부(B)를 연결하는 경사진 면이다.
또한, 제1 측면부(13)와 대향하는 제2 측면부(14)는 상면부(12)와 돌출부(A)의 끝 단을 연결하는 경사진 면이다.
이때, 상면부(12) 및 제1 측면부(13)에는 회로패턴(40)이 형성되며, 제2 측면부(14)는 회로패턴(40)을 형성되지 않고 절연층(20)이 노출된다.
이렇게 노출된 제2 측면부(14)는 기판(10) 돌출부(A)의 회로패턴(40) 상에 접합하는 연결부재와의 전기적 연결시 생길 수 있는 스파킹으로부터 보호해 주는 효과가 있어 기판(10)의 신뢰성을 확보하는 데 주요한 역할을 할 수 있다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 도면에 도시되지 않았으나, 기판(10)의 타면 즉, 금속층이 노출된 부분에 히트싱크(heatsink)를 더 포함할 수 있다.
히트싱크(heatsink)는 반도체 소자로부터 발생되는 열을 공기중으로 발산하기 위해 다수 개의 방열핀을 구비할 수 있다.
또한, 히트싱크(heatsink)는 특별히 한정되는 것은 아니나, 구리(Cu) 또는 주석(Sn) 재질로 제작되거나 이 재질로 코팅하여 구성하는 것이 일반적인데, 이는 열전달이 우수한 동시에 기판(10)과의 접합을 용이하게 하기 위함이다.
상기 제1 리드프레임(200)은 기판의 연결부재 접합부인 돌출부(A)의 상면부(12)에 형성된 회로패턴(40) 상에 접합된다.
이때, 제1 리드프레임(200)의 일부는 이후 언급될 몰딩부(700)의 외부로 노출된다.
이때, 리드프레임은 구리(Cu), 철(Fe) 또는 철-니켈 합금(Fe-Ni alloy) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 기판(10)의 전자소자 접합부(B)의 회로패턴(40) 상에는 제1 전자소자(400)가 실장된다. 전자소자는 한 개 이상 접합되며, 전력소자일 수 있다. 예를 들어, 전력 소자는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드(diode)등과 같이 발열량이 큰 소자이다.
상기 도면에서는 전자소자의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 전자소자가 특별히 한정되지 않고 본 발명의 전력 모듈 패키지에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
상기 제1 리드프레임(200)과 대향하며, 기판(10)과 소정의 거리로 이격되는 제2 리드프레임(300)은 구리(Cu), 철(Fe) 또는 철-니켈 합금(Fe-Ni alloy) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 제2 리드프레임(300)의 일부는 이후 언급될 몰딩부(700)의 외부로 노출된다.
또한, 상기 제2 리드프레임(300) 상에는 제2 전자소자(500)가 실장된다.
전자소자는 한 개 이상 접합되며, 발열량이 적은 IC(Control Integrated Circuit)와 같은 제어 소자이다.
상기 도면에서는 전자소자의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 전자소자가 특별히 한정되지 않고 본 발명의 전력 모듈 패키지에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
본 발명의 일 실시예에 따른 전력 모듈 패키지는 앞에서 언급된 제1 전자소자(400), 제2 전자소자(500), 제1 리드프레임(200) 및 제2 리드프레임(300)을 전기적으로 연결하는 와이어(600)가 포함된다.
와이어(600) 본딩(wire bonding) 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기서, 상기 와이어(600)(wire)로는 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로 전력소자인 전자소자로 고전압의 정격전압을 인가하는 와이어(600)(Wire)로는 알루미늄(Al)으로 이루어진 것을 사용하는데, 이는 고전압을 견디기 위해서는 두꺼운 와이어(600)를 사용하여야 하는데, 금(Au) 또는 구리(Cu)를 사용하는 것보다 알루미늄(Al)을 사용하는 것이 비용 절감 차원에서 효과적이기 때문이다.
또한, 상기 기판의 타면, 상기 제1 리드프레임(200) 및 상기 제2 리드프레임(300)의 일부를 노출시키고, 나머지를 감싸 커버하는 몰딩부(700)를 더 포함한다.
몰딩부(700) 형성으로 전력 모듈 패키지의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 전자소자로부터 방출되는 열을 차단하는 방열효과가 있다.
몰딩부(700)의 형성 재료로는 실리콘 겔(Silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 패키지 기판(100)의 전자소자의 실장 높이가 낮아져 패키지를 크기를 소형화하는 효과가 있다.
또한, 패키지 기판(100)에 전자소자 실장 공간이 늘어나 고밀도 고 집적화된 반도체 패키지를 구현할 수 있는 효과가 있다.
또한, 패키지 기판(100)의 길이 증가와 돌출부(A) 형성으로 금속기판 자체의 부피가 커져 방열특성이 향상되는 효과가 있다.
또한, 스파킹으로부터 기판(10)을 보호할 수 있는 절연층(20)의 길이 및 면적 증가로 제품의 불량이 최소화되며 신뢰성이 향상되는 효과가 있다.
또한, 기판(10)의 형상이 리드프레임과 접합되기 용이하여 리드프레임의 단차부 가공 공정이 줄어들어 공정 단계, 시간 및 비용을 절감하는 효과가 있다.
또한, 패키지 기판(100)의 전자소자의 실장 높이가 낮아져, 전자 소자 간에 연결되며 전자소자와 리드프레임을 연결하는 와이어(600) 높이 또한 낮아져 패키지의 높이가 줄어들며 소형화되는 효과가 있다.
또한, 몰딩부(700) 형성 높이가 낮아져, 패키지의 크기를 소형화하며 재료 비용이 절감되는 효과가 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1000: 전력 모듈 패키지
100: 패키지 기판
10: 기판
11: 캐비티
12: 상면부
13: 제1 측면부
14: 제2 측면부
20: 절연층
30: 시드층 및 도금층
40: 회로패턴
50: 절단부
200: 제1 리드프레임
300: 제2 리드프레임
400: 제1 전자소자
500: 제2 전자소자
600: 와이어
700: 몰딩부
A: 돌출부
B: 전자소자 접합부

Claims (22)

  1. 일면에 전자소자 접합부 및 상기 전자소자 접합부의 일측면에 형성된 돌출부를 갖는 기판;
    상기 기판의 일면에 형성되는 절연층; 및
    상기 절연층 상에 형성되는 회로패턴;
    을 포함하며, 상기 돌출부는 연결부재 접합부인 상면부와 상기 상면부로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부를 가지는 패키지 기판.
  2. 청구항 1에 있어서,
    상기 제1 측면부는 상기 전자소자 접합부와 연결되는 패키지 기판.
  3. 청구항 1에 있어서,
    상기 전자소자 접합부는 상기 돌출부의 단면 두께보다 낮은 패키지 기판.
  4. 청구항 1에 있어서,
    상기 전자소자 접합부는 평편한 패키지 기판.
  5. 청구항 1에 있어서,
    상기 제2 측면부는 절연층이 노출된 패키지 기판.
  6. 청구항 1에 있어서,
    상기 기판은 전도성 금속 재료인 패키지 기판.
  7. 기판의 일면에 캐비티를 형성하는 단계;
    상기 기판의 일면에 절연층을 형성하는 단계; 및
    상기 절연층 상에 회로패턴을 형성하는 단계;
    를 포함하며, 상기 캐비티 형성으로 상기 기판은 전자소자 접합부 및 돌출부가 형성되며, 상기 돌출부는 연결부재 접합부인 상면부와 상기 상면부로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부를 가지는 패키지 기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 제1 측면부는 상기 전자소자 접합부와 연결되는 패키지 기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 전자소자 접합부는 상기 돌출부의 단면 두께보다 낮은 패키지 기판의
    제조방법.
  10. 청구항 7에 있어서,
    상기 전자소자 접합부는 평편한 패키지 기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 기판은 전도성 금속 재료인 패키지 기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 캐비티는 화학 애칭액으로 형성되는 패키지 기판의 제조방법.
  13. 청구항 7에 있어서,
    상기 회로패턴을 형성하는 단계에서,
    상기 제2 측면부에 절연층을 노출시키는 패키지 기판의 제조방법.
  14. 청구항 7에 있어서,
    상기 회로패턴을 형성하는 단계 이후,
    상기 전자소자 접합부와 제2 측면부를 분리하는 소잉공정으로 개별 패키지 기판을 형성하는 단계를 더 포함하는 패키지 기판의 제조방법.
  15. 일면에 전자소자 접합부 및 돌출부를 갖는 기판, 상기 기판의 일면에 형성되는 절연층 및 상기 절연층 상에 형성되는 회로패턴을 포함하며, 상기 돌출부 연결부재 접합부인 상면부와 상기 상면부로 올라갈수록 수렴하도록 경사진 제 1 측면부 및 제2 측면부를 가지는 패키지 기판;
    상기 돌출부의 상면부 회로패턴 상에 접합되는 제1 리드프레임;
    상기 전자소자 접합부 회로패턴 상에 실장되는 제1 전자소자;
    상기 제1 리드프레임과 대향하며, 상기 기판과 소정의 거리로 이격된 제2 리드프레임; 및
    상기 제2 리드프레임 상에 실장되는 제2 전자소자;
    를 포함하는 전력 모듈 패키지.
  16. 청구항 15에 있어서,
    상기 제1 측면부는 상기 전자소자 접합부와 연결되는 전력 모듈 패키지.
  17. 청구항 15에 있어서,
    상기 전자소자 접합부는 상기 돌출부의 단면 두께보다 낮은 전력 모듈 패키지.
  18. 청구항 15에 있어서,
    상기 전자소자 접합부는 평편한 전력 모듈 패키지.
  19. 청구항 15에 있어서,
    상기 제2 측면부는 절연층이 노출된 전력 모듈 패키지.
  20. 청구항 15에 있어서,
    상기 기판은 전도성 금속 재료인 전력 모듈 패키지.
  21. 청구항 15에 있어서,
    상기 기판의 타면, 상기 제1 리드프레임 및 상기 제2 리드프레임의 일부를 노출시키고, 나머지를 감싸 커버하는 몰딩부를 더 포함하는 전력 모듈 패키지.
  22. 청구항 15에 있어서,
    상기 제1 전자소자, 제2 전자소자, 제1 리드프레임 및 제2 리드프레임을 전기적으로 연결하는 와이어를 더 포함하는 전력 모듈 패키지.
KR1020130145575A 2013-11-27 2013-11-27 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지 KR20150061441A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130145575A KR20150061441A (ko) 2013-11-27 2013-11-27 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
US14/332,164 US20150146382A1 (en) 2013-11-27 2014-07-15 Package substrate, method of manufacturing the same, and power module package using package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130145575A KR20150061441A (ko) 2013-11-27 2013-11-27 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지

Publications (1)

Publication Number Publication Date
KR20150061441A true KR20150061441A (ko) 2015-06-04

Family

ID=53182518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130145575A KR20150061441A (ko) 2013-11-27 2013-11-27 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지

Country Status (2)

Country Link
US (1) US20150146382A1 (ko)
KR (1) KR20150061441A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120310A (ko) * 2019-04-12 2020-10-21 주식회사 만도 차량의 전자제어장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120310A (ko) * 2019-04-12 2020-10-21 주식회사 만도 차량의 전자제어장치

Also Published As

Publication number Publication date
US20150146382A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
KR101222831B1 (ko) 전력 모듈 패키지
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
KR20100126909A (ko) 전력반도체 모듈
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
EP2057679B1 (en) Semiconductor device having improved heat dissipation capabilities
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
KR20190095998A (ko) 전력용 반도체 모듈
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
JP2009130055A (ja) 半導体装置
US9099451B2 (en) Power module package and method of manufacturing the same
KR20120138984A (ko) 전력 모듈 패키지 및 그 제조방법
KR101443970B1 (ko) 전력 모듈 패키지
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
US9379050B2 (en) Electronic device
KR20150048459A (ko) 전력 모듈 패키지
JP2004048084A (ja) 半導体パワーモジュール
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid