KR20160038440A - 전력 모듈 패키지와 이의 제작방법 - Google Patents

전력 모듈 패키지와 이의 제작방법 Download PDF

Info

Publication number
KR20160038440A
KR20160038440A KR1020140131532A KR20140131532A KR20160038440A KR 20160038440 A KR20160038440 A KR 20160038440A KR 1020140131532 A KR1020140131532 A KR 1020140131532A KR 20140131532 A KR20140131532 A KR 20140131532A KR 20160038440 A KR20160038440 A KR 20160038440A
Authority
KR
South Korea
Prior art keywords
hole
heat dissipation
mold die
heat
upper sealing
Prior art date
Application number
KR1020140131532A
Other languages
English (en)
Inventor
한경호
주용휘
장범식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140131532A priority Critical patent/KR20160038440A/ko
Priority to CN201510090493.7A priority patent/CN105990275B/zh
Publication of KR20160038440A publication Critical patent/KR20160038440A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명은 상부 봉지부와 하부 방열부로 이루어진 전력 모듈 패키지에 관한 것으로, 방열 기판의 제1 관통공과 몰딩부재의 제2 관통공으로 이루어진 관통공을 갖춘 상부 봉지부에 하부 방열부의 로드를 삽입하여 상부 봉지부와 하부 방열부를 접합하고, 상부 봉지부에서 발생되는 열을 신속하게 방출시킬 수 있다.
또한, 본 발명은 하부 방열부의 로드를 상부 봉지부의 관통공에 삽통시킬 수 있는 전력 모듈 패키지의 제작방법을 포함한다.

Description

전력 모듈 패키지와 이의 제작방법 {Power module package and method of fabricating thereof}
본 발명은 전력 모듈 패키지와 이의 제작방법에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심을 가지기 시작했다. 이에 따라 기존 가전용 및/또는 산업용 제품에서 에너지의 효율적인 컨버젼(conversion)을 위한 IPM(Intelligent Power Module)을 적용한 인버터의 채용이 가속화되고 있다.
이와 같은 전력 모듈의 확대 적용에 따라 시장의 요구는 더욱더 고집적화/고용량화/소형화되고 있으며, 이에 따른 전자 부품의 발열문제는 모듈 전체의 성능을 떨어뜨리는 결과를 초래하고 있다.
일반적으로 전력 변환과정에서 높은 열이 발생하게 되고, 발생된 열을 효율적으로 제거하지 못하면, 모듈 및 전체 시스템의 성능 저하 및 파손 발생까지도 가능하다. 더욱이, 최근의 경향은 부품의 다기능, 소형화가 IPM에서도 필수 요소이기 때문에, 다기능·소형화를 위한 구조 개선 뿐만 아니라, 이로 인해 발생되는 열의 효율적 방열 역시 중요한 요소가 된다.
종래에는 전력 반도체 모듈의 열적 성능 향상을 위해 열 전달율이 높은 금속으로 이루어진 방열 기판 상에 전력소자를 실장한 후 밀봉재로 몰딩한 구조를 제작하고 있다.
이때, 몰딩 공정은 양산성 및 생산성을 고려해 금형을 이용하여 구현하게 되는데, 일반적으로 에폭시 몰딩 컴파운드(Epoxy Molded Compound' EMC)를 몰딩재로 사용하게 된다. 몰딩재는 절연성을 제공하는 동시에 열전달 경로로 이용될 수 있다.
특허문헌 1은 히트 싱크를 부착한 전력 모듈 패키지를 제안하고 있는데, 복수의 칩을 부착하고 와이어 본딩된 리드프레임의 하부면에 히트 싱크를 접착한 다음에, 이들을 밀봉(sealing)하는 단계를 포함한다. 히트 싱크의 하부면이 EMC 외부로 노출될 수 있게 하부 금형에 히트 싱크의 하부면을 고정하는 홈을 형성해야 한다.
미국 공개특허 제US 2001/0052639호
본 발명은 몰딩재로 밀봉된 방열 기판과 히트 싱크의 양호한 접합상태를 보장을 통해 반도체 칩에서 발생되는 열을 다방향으로 방출할 수 있는 전력 모듈 패키지와 이의 제작방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지는 두께방향으로 형성된 하나 이상의 관통공을 구비한 상부 봉지부와; 본체와 이 본체 상부면에서 수직방향으로 길이연장된 하나 이상의 로드를 구비하고, 상부 봉지부의 하부면과 면접되게 배치되는 하부 방열부;로 이루어지는데, 하부 방열부의 로드가 상부 봉지부의 관통공에 삽통되어 상호 방열가능하게 결합된다.
또한, 본 발명은 전술된 전력 모듈 패키지의 제작방법을 포함하는데, 두께방향으로 하나 이상의 제1 관통공을 형성하는 방열 기판을 제공하는 단계(S100)와; 방열 기판을 몰드의 하부 몰드 다이에 로딩하는 단계(S200); 하부 몰드 다이 상에 몰드의 상부 몰드 다이를 위치시키는 단계(S300); 몰드 내로 몰딩재를 주입하여 상부 봉지부를 형성하는 단계(S400); 상부 봉지부와 하부 방열부를 조립하는 단계(S500);를 포함한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지를 위에서 바라본 사시도이다.
도 2는 하부 방열부를 장착하기 전에 전력 모듈 패키지를 위에서 바라본 사시도이다.
도 3은 도 1의 Ⅲ-Ⅲ 선으로 절취한 전력 모듈 패키지를 개략적으로 도시한 단면도이다.
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 제작방법을 도시한 도면들이다.
본 발명의 장점, 특징, 그리고 이들을 달성하는 방법은 첨부되는 도면과 함께 후술되는 실시예들을 통해 명확해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 명세서 전체에 걸쳐 동일 참조부호는 동일하거나 유사한 구성요소를 지칭한다. 또한, 본 명세서에서 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불명료하게 할 경우에는 그 상세한 설명은 생략한다.
이제, 본 발명에 따른 전력 모듈 패키지와 이의 제작방법은 첨부 도면을 참조로 하여 상세히 설명될 것이다.
도 1 내지 도 3은 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지(1)를 개략적으로 도시한 도면이며, 특히 도 2는 하부 방열부(200)를 장착하기 전의 전력 모듈 패키지(1)를 도해하고 있다.
도면을 참조로 하면, 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지(1)는 몰딩부재(150)를 수단으로 하여 방열 기판(110), 반도체 칩(120), 리드 프레임(130) 등을 봉지(encapsulation)하는 상부 봉지부(100)와 함께 상부 봉지부(100)의 방열 기판(110)의 하부면에 부착되어 열을 외부로 방사하는 하부 방열부(200)로 구성된다. 여기서, 하부 방열부(200)는 히트 싱크(heat sink)일 수 있다.
본 발명의 바람직한 실시예에 따른 전력 모듈 패키지(1)에서, 상부 봉지부(100)는 방열 기판(110)과, 반도체 칩(120), 리드 프레임(130), 도전성 와이어(140), 몰딩부재(150)를 구비할 수 있다.
구체적으로, 방열 기판(110)은 이의 일면, 즉 실장면(111) 상에 반도체 칩(120)의 실장을 돕는 동시에 이의 타면, 즉 실장면(111)과 대향되는 접합면(112)을 외부로 노출시켜 하부 방열부(200)와 접합된다. 상부 봉지부(100)는 앞서 기술된 방열 기판(110)의 접합면(112)을 외부로 노출되도록 밀봉한다. 특히, 방열 기판(110)은 일면에서 타면까지 두께방향으로 천공되어 있는 하나 이상의 제1 관통공(116)을 형성한다. 제1 관통공(116)은 추후에 기술될 히트 싱크인 하부 방열부(200)의 결합을 돕는다.
전력 모듈 패키지(1)는 방열 기판(110)의 실장면(111) 상에 절연층(미도시)를 적층할 수 있다. 절연층은 에폭시(epoxy), 폴리이미드(polyimide; PI), 액정 고분자(Liquid Crystal Polymer; LCP), 페놀 수지(Phenol resin), BT 수지(Bismalemide-Triazine resin)의 그룹 중에서 하나로 이루어질 수 있으며, 이에 국한되지는 않는다. 절연층은 아래에 기술될 회로 패턴과 방열 기판 사이의 전기적 절연과 함께 회로 패턴에서 발생하는 열을 방열 기판(110)으로 전달하는 역할을 수행한다.
본 발명은 절연층 상에 회로패턴(미도시)을 적층할 수도 있다. 이 회로패턴은 절연층에 패터닝된 금속박 또는 패터닝된 리드 프레임을 적층 함으로써 형성되거나 무전해 도금 공정 및 전해 도금 공정을 포함하는 도금 공정을 통해 형성될 수 있다. 회로패턴은 이에 국한되지 않고 다양한 방식을 통해 절연층에 형성될 수 있음을 미리 밝혀둔다. 회로패턴은 리드 프레임(130)과 접합되거나 반도체 칩(120)을 실장할 수 있으며, 각 구성부재들과 전기적으로 연결되어 있다. 이와 달리, 반도체 칩(120)은 리드 프레임(130)에 실장될 수도 있다.
본 발명의 바람직한 실시예에 따른 전력 모듈 패키지(1)는 도전성 와이어(140)를 사용한 와이어 본딩방식으로 반도체 칩(120) 및/또는 리드 프레임(130)을 전기적으로 연결시킬 수 있다.
도시된 바와 같이, 전력 모듈 패키지(1)는 반도체 칩(120), 외부연결단자용으로 사용되는 리드 프레임(130), 도전성 와이어(140)와 방열 기판(110)을 감싸도록 에폭시 몰딩 컴파운드(Epoxy Molded Compound; EMC)로 몰딩부재(150)를 형성하는데, 이 몰딩부재(150)의 외측으로는 리드 프레임(130)이 외부로 돌출형성되어 있고 방열 기판(110)의 접합면(112)을 외부로 노출되도록 밀봉한다. 몰딩부재(150)는 실리콘 겔(silicon gel) 혹은 이미 널리 알려져 있는 열전도도가 높은 EMC 등의 소재를 사용할 수 있다.
본 발명의 실시예에서, 몰딩부재(150)는 이의 두께방향으로 하나 이상의 제2 관통공(156)을 형성하고 있다. 바람직하기로, 제2 관통공(156)은 방열 기판(110)의 제1 관통공(116)과 동일 선상으로 정렬시켜, 제2 관통공(156)과 제1 관통공(116)은 상호 대향되게 배치될 수 있게 한다.
본 발명은 또한 동작 중에 발생하는 열을 외부로 신속하게 방출하여 반도체 칩의 동작 신뢰성을 증가시킬 수 있도록 상부 봉지부(100)의 하부면, 더욱 구체적으로 방열 기판(110)의 접합면(112) 하부에 부착되는 하부 방열부(200)를 구비한다. 하부 방열부(200)는 히트 싱크로서 메탈 재질로 이루어질 수 있으며, 이에 한정되지 않고 방열 특성을 향상시킬 수 있는 모든 재질을 적용하는 것이 가능하다.
하부 방열부(200)는 본체(210) 하부에 복수의 방열핀(211)을 구비한다. 이러한 하부 방열부(200)는 방열핀(211)과 방열핀 사이의 공간으로 냉매, 예컨대 공기의 순환을 도와 방열 효과를 증대될 수 있는 구조를 갖춘다.
특히, 하부 방열부(200)는 본체(210)의 편평한 상부에서 수직방향으로 길이연장된 하나 이상의 로드(216;rod)를 구비한다. 로드(216)는 상부 봉지부(100)의 관통공(160)에 억지끼움방식으로 삽통되어 하부 방열부(200)와 상부 봉지부(100)를 면접가능하게 고정시킬 수 있는 매개물로서, 상부 봉지부(100) 내부에서 발생되는 열을 외부로 전달하는 열 이동경로로도 사용될 수 있다. 로드(216)의 길이는 상부 봉지부(100)의 두께방향으로 관통하는 관통공(160)의 형성 길이와 동일하거나 길어야할 것이다. 여기서, 상부 봉지부(100)의 관통공(160)은 방열 기판(110)의 제1 관통공(116)과 몰딩부재(150)에 형성된 제2 관통공(156)을 일직선 상으로 정렬되어 일체로 형성된 구멍을 의미한다.
반도체 칩(120)은 방열 기판(110)의 일면, 예컨대 실장면(111) 상에 실장된다. 반도체 칩(120)은 전력 소자 또는 제어 소자일 수 있으며, 전력 소자라 함은 실리콘 제어 정류기(Silicon Controlled Rectifier; SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 또는 이들의 조합된 고전력 반도체 칩 또는 다이오드(diode)로 이루어질 수 있으며, 특별히 이에 한정되는 것은 아니다.
당해 분야의 숙련자들에게 이미 널리 알려져 있듯이, 제어 소자라 함은 고전력 반도체 칩, 예컨대 전력 소자를 제어하기 위한 저전력 반도체 칩을 포함할 수 있으나, 이에 국한되지는 않는다.
덧붙여서, 반도체 칩(120)은 접착부재(미도시)를 이용하여 방열 기판(100) 상에 실장될 수 있으며 접착부재는 도전성이거나 비도전성일 수 있다.
이외에도, 접착부재는 도금에 의해 형성될 수 있거나, 도전성 페이스트 또는 도전성 테이프일 수도 있다. 접착부재는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시 또는 내열성이 우수한 접착 테이프일 수 있다.
전력 모듈 패키지(1)에서, 리드 프레임(130)의 일 단부는 방열 기판(100)의 외주연에 위치되고 반도체 칩(120)과 전기적으로 연결된다. 리드 프레임(130)의 타 단부는 몰딩부재(150)의 외측으로 돌출되게 신장되어 있다.
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 제작방법을 도시하고 있다.
도 4a를 참조하면, 본 발명은 하나 이상의 제1 관통공(116)을 구비한 방열 기판(110)을 제공하는 단계(S100)를 포함한다. 단계(S100)에서, 방열 기판(100)은 이의 실장면에 리드 프레임(130)과 반도체 칩(120)을 실장하고 리드 프레임(130) 및/또는 반도체 칩(120)을 도전성 와이어(140)로 전기연통되게 구비되어 있다.
그런 다음에, 본 발명은 도 4b에 도시된 바와 같이 몰드(1000)의 하부 몰드 다이(1200)에 방열 기판(110)을 로딩(loading)하는 단계(S200)를 포함한다.
특히, 하부 몰드 다이(1200)는 하나 이상의 가이드 핀(1210)을 수직상방으로 돌출되게 구비한다. 이 가이드 핀(1210)은 하부 몰드 다이(1200)에 안착될 방열 기판(100)의 제1 관통공(116)을 통해 방열 기판(100)의 실장면 위로 돌출될 수 있게 한다. 이를 위해서, 가이드 핀(1210)의 길이는 방열 기판(100)의 두께보다 길어야 할 것이다. 선택가능하기로, 가이드 핀(1210)은 이의 상단부에 체결홈(1211)을 형성할 수 있다.
가이드 핀(1210)은 추후 몰딩 단계에서 제1 관통공(116) 내부로 몰딩부재(150)의 유입을 차단할 수 있을 뿐만 아니라 하부 몰드 다이(1200)에 로딩된 방열 기판(110)의 위치선정을 돕는다. 덧붙여서, 가이드 핀(1210)은 방열 기판(110)의 제1 관통공(116)에 삽입된 상태로 지속적으로 지지함으로써 공정 중에 방열 기판(110)의 휨 현상을 방지하여 방열 기판(110)의 편평도를 유지시킬 수 있게 된다.
리드 프레임(130)과 반도체 칩(120)에 필요한 와이어 본딩 공정은 전술된 바와 같이 단계(S100)에서 미리 실시될 수도 있고, 필요에 따라 단계(S200)에서 하부 몰드 다이(1200)의 가이드 핀(1210)에 방열 기판(110)의 제1 관통공(116)을 끼워 넣은 다음에 수행할 수도 있을 것이다.
도 4c는 상부 몰드 다이(1100)를 하부 몰드 다이(1200) 상으로 위치시키는 단계(S300)를 포함한다.
하부 몰드 다이(1200)의 가이드 핀(1210)과 대응되게, 상부 몰드 다이(1100)는 하나 이상의 가이드 핀(1110)을 수직하방으로 돌출되게 구비한다. 이 가이드 핀(1110)은 하부 몰드 다이(1200)의 가이드 핀(1210)과 일직선 상으로 정합될 수 있게 배치된다. 따라서, 가이드 핀(1110)은 상부 몰드 다이(1100)를 하부 몰드 다이(1200)에 안착될 수 있도록 상부 몰드 다이(1100)의 내부면에서 하부 몰드 다이(1200)의 가이드 핀(1210)까지 길이연장되어야 할 것이다. 선택가능하기로, 가이드 핀(1110)은 이의 하단부에 체결돌기(1111)를 구비하는데, 체결돌기(1111)가 하부 몰드 다이(1200)의 가이드 핀(1210)에 형성된 체결홈(1211)에 삽입되어 상부 몰드 다이(1100)의 위치선정을 돕는다(도 4b 참조) .
일직선으로 배열된 가이드 핀(1210)과 가이드 핀(1110)은 추후 몰딩 단계에서, 몰딩부재(150)의 두께 방향으로 하나 이상의 제2 관통공(156;도 4e 참조)을 형성할 수 있게 된다.
도 4d는 몰딩부재(150)의 형성 단계(S400)를 도해하고 있다. 방열 기판(110)은 하부 몰드 다이(1200)의 가이드 핀(1210)에 끼워져 있고, 상부 몰드 다이(1100)가 하부 몰드 다이(1200)와 합체된다. 다음에, 몰딩재가 몰드(1000) 내부로 주입되어 몰드 내부공간을 충전하게 되며, 몰딩재는 예컨대 이미 널리 알려져 있는 열전도도가 높은 에폭시 몰딩 컴파운드를 사용할 수 있다.
몰딩 공정이 종료되면, 본 발명은 상부 봉지부(100)를 몰드(1000)에서 언로딩(unloading)된다. 상부 봉지부(100)는 몰딩부재(150)의 형성 단계(S400)를 통해 몰딩부재(150)에 하나 이상의 제2 관통공(156;도 4e 참조)을 형성하게 된다. 제2 관통공(156)은 몰딩부재의 형성 단계(S400)에서 정합상태로 배열된 2개의 가이드 핀(1110,1210)을 통해 EMC로 밀봉되지 않는 영역이다.
상부 봉지부(100)를 언로딩한 이후에, 본 발명은 상부 몰드 다이와 하부 몰드 다이, 또는 몰딩재 주입구를 통해 불필요하게 흘러나온 몰딩재로 인해 상부 봉지부(100) 외부 표면에 발생되는 몰드 플래쉬 제거공정을 추가로 포함할 수 있다. 몰드 플래쉬는 후공정에서의 도금 불량과 하부 방열부(200)와의 접합상태를 불량하게 할 수 있다.
도 4e는 상부 봉지부(100)와 하부 방열부(200)의 조립 단계(S500)를 포함한다.
상부 봉지부(100)는 방열 기판(110)의 제1 관통공(116)과 몰딩부재(150)의 제2 관통공(156)으로 구성된 관통공(160)을 형성하게 된다. 하부 방열부(200)는 상부 봉지부(100)의 하부면, 방열 기판(110)의 접합면에 인접하게 배치한다. 필요에 따라, 하부 방열부(200)의 본체 상부와 방열 기판의 접합면 사이에는 본딩부재 혹은 서멀그리스를 추가로 도포할 수 있다. 그런 다음에, 방열 기판(110)의 하나 이상의 로드(216)를 관통공(160)의 하부, 즉 제1 관통공(116) 아래에 위치시킨다. 방열 기판(110)가 상방으로 이동하면서 로드(216)는 관통공(160) 내부로 완전히 삽통되어 방열 기판(110)의 상부면과 상부 봉지부(100)의 하부면을 확실하게 면접되게 하여 상부 봉지부(100)에서 발생된 열을 하부 방열부(200)을 통해 외부로 방사시킬 수 있게 한다. 상부 봉지부(100)에서 발생되는 고열은 하부 방열부(200)의 로드(216)를 통해 상부 봉지부(100)의 상부면으로도 방사시킬 수 있다.
본 발명의 실시예는 반도체 칩 하부에 대응하는 영역에 하부 방열부를 배치하고 있기 때문에, 반도체 칩으로부터의 발열을 신속하게 제거하는 것이 가능하며, 이로 인해 전력 모듈 패키지의 동작의 신뢰성을 향상시킬 수 있을 뿐만 아니라 상부 봉지부와 하부 방열부를 양호한 결합상태를 보장할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전력 모듈 패키지와 이의 제작방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1 ----- 반도체 패키지
100 ----- 상부 봉지부
110 ----- 방열 기판
116 ----- 제1 관통공
120 ----- 반도체 칩
130 ----- 리드 프레임
140 ----- 도전성 와이어
150 ----- 몰딩부재
156 ----- 제2 관통공
160 ----- 관통공
200 ----- 하부 방열부
211 ----- 방열핀
216 ----- 로드
1000 ----- 몰드
1100 ----- 상부 몰드 다이
1200 ----- 하부 몰드 다이

Claims (18)

  1. 두께방향으로 형성된 하나 이상의 관통공을 구비한 상부 봉지부와;
    본체와 상기 본체 상부면에서 수직방향으로 길이연장된 하나 이상의 로드를 구비하고, 상기 상부 봉지부의 하부면과 면접되게 배치되는 하부 방열부;로 이루어지고,
    상기 하부 방열부의 로드가 상기 상부 봉지부의 관통공에 삽통되는 전력 모듈 패키지.
  2. 청구항 1에 있어서,
    상기 로드의 길이부는 상기 관통공의 형성 길이와 동일하거나 더욱 길게 연장되어 있는 전력 모듈 패키지.
  3. 청구항 1에 있어서,
    상기 하부 방열부의 로드는 상기 상부 봉지부의 관통공과 대응되는 위치에 배열되는 전력 모듈 패키지.
  4. 청구항 1에 있어서,
    상기 상부 봉지부는,
    두께방향으로 하나 이상의 제1 관통공을 형성하는 방열 기판과;
    상기 방열 기판의 실장면에 실장되는 반도체 칩;
    상기 방열 기판 혹은 반도체 칩과 전기적으로 연결되고 외부로 돌출되어 리드 프레임; 및
    상기 본체 칩과 방열 기판을 봉합하고, 두께 방향으로 하나 이상의 제2 관통공을 형성하는 몰딩부재;로 이루어진 전력 모듈 패키지.
  5. 청구항 4에 있어서,
    상기 반도체 칩 혹은 방열 기판과 상기 리드 프레임은 도전성 와이어를 통해 전기적으로 연결하는 전력 모듈 패키지.
  6. 청구항 4에 있어서,
    상기 몰딩부재는 상기 방열 기판의 하부면을 밀봉하지 않는 전력 모듈 패키지.
  7. 청구항 4에 있어서,
    상기 상부 봉지부의 관통공은 상기 방열 기판의 제1 관통공과 상기 몰딩부재의 제2 관통공을 일직선 상으로 정렬되어 형성되는 전력 모듈 패키지.
  8. 청구항 1에 있어서,
    상기 하부 방열부는 히트 싱크로 이루어지고, 상기 하부 방열부의 본체는 이의 하부에 복수의 방열핀을 구비하는 전력 모듈 패키지.
  9. 두께방향으로 하나 이상의 제1 관통공을 형성하는 방열 기판을 제공하는 단계(S100)와;
    상기 방열 기판을 몰드의 하부 몰드 다이에 로딩하는 단계(S200);
    상기 하부 몰드 다이 상에 상기 몰드의 상부 몰드 다이를 위치시키는 단계(S300);
    상기 몰드 내로 몰딩재를 주입하여 상부 봉지부를 형성하는 단계(S400);
    상기 상부 봉지부와 하부 방열부를 조립하는 단계(S500);를 포함하는 전력 모듈 패키지의 제작방법.
  10. 청구항 9에 있어서,
    상기 몰드는,
    수직상방으로 돌출된 하나 이상의 가이드 핀을 구비한 하부 몰드 다이와;
    상기 하부 몰드 다이의 가이드 핀과 대응되게, 수직하방으로 돌출된 하나 이상의 가이드 핀을 구비한 상부 몰드 다이;로 이루어진 전력 모듈 패키지의 제작 방법.
  11. 청구항 9에 있어서,
    상기 방열 기판의 로딩 단계(S200)에서,
    상기 하부 몰드 다이의 가이드 핀은 상기 방열 기판의 제1 관통공에 삽입되는 전력 모듈 패키지.
  12. 청구항 9에 있어서,
    상기 방열 기판의 로딩 단계(S200)에서,
    상기 방열 기판의 하부면이 상기 하부 몰드 다이와 면접되게 배열되는 전력 모듈 패키지의 제작방법.
  13. 청구항 10에 있어서,
    상기 하부 몰드 다이 상에 상부 몰드 다이를 위치선정하는 단계(S300)에서,
    상기 하부 몰드 다이의 가이드 핀과 상기 상부 몰드 다이의 가이드 핀이 상호 일직선 상으로 정합될 수 있게 하는 전력 모듈 패키지의 제작방법.
  14. 청구항 9에 있어서,
    상기 몰딩재 주입 단계(S400)에서,
    상기 몰딩부재는 이의 두께방향으로 제2 관통공을 형성하는 전력 모듈 패키지의 제작방법.
  15. 청구항 14에 있어서,
    상기 방열 기판의 제1 관통공과 상기 몰딩부재의 제2 관통공은 일직선 상으로 정렬되어 있는 전력 모듈 패키지의 제작방법.
  16. 청구항 9에 있어서,
    상기 하부 방열부는,
    편평한 상부를 갖춘 본체와;
    상기 본체의 하부에 구비된 복수의 방열핀; 및
    상기 본체의 상부에서 수직방향으로 길이연장된 하나 이상의 로드;로 이루어진 전력 모듈 패키지의 제작방법.
  17. 청구항 16에 있어서,
    상기 조립 단계(S500)에서,
    상기 하부 방열부의 로드가 상기 상부 봉지부의 관통공에 삽통되는 전력 모듈 패키지의 제작방법.
  18. 청구항 10에 있어서,
    상기 하부 몰드 다이의 가이드 핀은 이의 상단부에 체결홈을 구비하고, 상부 몰드 다이의 가이드 핀은 이의 하단부에 체결돌기를 구비하는 전력 모듈 패키지의 제작방법.
KR1020140131532A 2014-09-30 2014-09-30 전력 모듈 패키지와 이의 제작방법 KR20160038440A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140131532A KR20160038440A (ko) 2014-09-30 2014-09-30 전력 모듈 패키지와 이의 제작방법
CN201510090493.7A CN105990275B (zh) 2014-09-30 2015-02-27 功率模块封装件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140131532A KR20160038440A (ko) 2014-09-30 2014-09-30 전력 모듈 패키지와 이의 제작방법

Publications (1)

Publication Number Publication Date
KR20160038440A true KR20160038440A (ko) 2016-04-07

Family

ID=55789619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140131532A KR20160038440A (ko) 2014-09-30 2014-09-30 전력 모듈 패키지와 이의 제작방법

Country Status (2)

Country Link
KR (1) KR20160038440A (ko)
CN (1) CN105990275B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013666A (ko) * 2020-07-27 2022-02-04 한국생산기술연구원 전력반도체소자의 fr4 pcb 방열 구조

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116037A (ja) * 2017-01-13 2018-07-26 株式会社エンプラス マーカ搭載用ユニットおよびその製造方法
EP3686925B1 (en) 2017-09-21 2021-08-04 Mitsubishi Electric Corporation Semiconductor device and power conversion device provided with same
CN108000798B (zh) * 2017-12-13 2020-11-06 陕西宝成航空仪表有限责任公司 适用于电沉积工艺制造的微型导电环环体成型方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710253A (en) * 1980-06-23 1982-01-19 Nec Corp Semiconductor device
JPH11163230A (ja) * 1997-11-26 1999-06-18 Hitachi Ltd 半導体装置およびその製造方法ならびに実装構造
JP2001035975A (ja) * 1999-07-22 2001-02-09 Nec Corp Ｂｇａ型半導体装置パッケージ
JP3894070B2 (ja) * 2002-08-06 2007-03-14 富士通株式会社 ヒートシンク、ヒートシンク装置、該ヒートシンクの固定方法及び該ヒートシンクを使用した電子装置
KR100786867B1 (ko) * 2005-11-30 2007-12-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP5180722B2 (ja) * 2008-07-30 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013666A (ko) * 2020-07-27 2022-02-04 한국생산기술연구원 전력반도체소자의 fr4 pcb 방열 구조

Also Published As

Publication number Publication date
CN105990275A (zh) 2016-10-05
CN105990275B (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
KR101321282B1 (ko) 전력 모듈 패키지 및 이를 구비한 시스템 모듈
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
US9202798B2 (en) Power module package and method for manufacturing the same
CN103426839B (zh) 半导体封装
JP5497690B2 (ja) パワーパッケージモジュール
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20080020517A1 (en) Multi Lead Frame Power Package
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
US20190141834A1 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR102041644B1 (ko) 전력 모듈 패키지와 이의 제작방법
US9099451B2 (en) Power module package and method of manufacturing the same
JP2011171656A (ja) 半導体パッケージおよびその製造方法
CN106158787B (zh) 封装装置与其制作方法
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
KR20150048459A (ko) 전력 모듈 패키지
JP2004281804A (ja) 回路基板
KR101502669B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR101216777B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101474618B1 (ko) 전력 모듈 패키지
KR101204223B1 (ko) 전력 모듈 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application