KR102041644B1 - 전력 모듈 패키지와 이의 제작방법 - Google Patents

전력 모듈 패키지와 이의 제작방법 Download PDF

Info

Publication number
KR102041644B1
KR102041644B1 KR1020140002479A KR20140002479A KR102041644B1 KR 102041644 B1 KR102041644 B1 KR 102041644B1 KR 1020140002479 A KR1020140002479 A KR 1020140002479A KR 20140002479 A KR20140002479 A KR 20140002479A KR 102041644 B1 KR102041644 B1 KR 102041644B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
exposed surface
power module
connection terminal
Prior art date
Application number
KR1020140002479A
Other languages
English (en)
Other versions
KR20150082937A (ko
Inventor
이영기
윤선우
명준우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140002479A priority Critical patent/KR102041644B1/ko
Priority to US14/339,080 priority patent/US9521756B2/en
Publication of KR20150082937A publication Critical patent/KR20150082937A/ko
Application granted granted Critical
Publication of KR102041644B1 publication Critical patent/KR102041644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

본 발명에 따른 전력 모듈 패키지는 가장자리 둘레를 따라 단차부를 형성한 방열판과; 이 방열판의 실장면에 실장되는 반도체 칩; 방열판의 외주연에 위치되어, 반도체 칩과 전기적으로 연결되는 외부연결단자; 반도체 칩과 외부연결단자를 전기적으로 연결하는 와이어; 및 반도체 칩과 방열판 일부를 봉합하는 몰딩부;를 구비하는데, 특히 몰딩부는 단차부를 통해 방열판 하부의 노출면으로 침범하지 않게 된다.
더욱이, 본 발명은 노출면 위로 몰딩부의 플래쉬 형성을 방지하는 제작방법을 포함한다.

Description

전력 모듈 패키지와 이의 제작방법 {Power module package and method of fabricating the same}
본 발명은 전력 모듈 패키지와 이의 제작방법에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심을 가지기 시작했다. 이에 따라 기존 가전용 및/또는 산업용 제품에서 에너지의 효율적인 컨버젼(conversion)을 위한 IPM(Intelligent Power Module)을 적용한 인버터의 채용이 가속화되고 있다.
이와 같은 전력 모듈의 확대 적용에 따라 시장의 요구는 더욱 더 고집적화/고용량화/소형화되고 있으며, 이에 다른 전자 부품의 발열문제는 모듈 전체의 성능을 떨어뜨리는 결과를 초래하고 있다.
일반적으로 전력 변환과정에서 높은 열이 발생하게 되고, 발생된 열을 효율적으로 제거하지 못하면, 모듈 및 전체 시스템의 성능 저하 및 파손 발생까지도 가능하다. 더욱이, 최근의 경향은 부품의 다기능, 소형화가 IPM에서도 필수 요소이기 때문에, 다기능, 소형화를 위한 구조 개선 뿐만 아니라, 이로 인해 발생되는 열의 효율적 방열 역시 중요한 요소가 된다.
종래에는 전력 반도체 모듈의 열적 성능 향상을 위해 열 전달율이 높은 금속으로 이루어진 방열판 상에 전력소자를 실장한 후 몰딩재로 몰딩한 구조를 제작하고 있다.
이때, 몰딩 공정은 양산성 및 생산성을 고려해 금형을 이용하여 이루어지며, 일반적으로 에폭시 몰딩 컴파운드(Epoxy Molded Compound; EMC)를 몰딩재로 사용하게 된다.
몰딩 공정에서 금형을 이용하는 경우에, 방열판 중 전력소자가 실장된 면의 반대면은 외부로 노출하게 되는데, 이는 방열 성능 향상을 위해 추후 히트싱크를 접합하기 위함이다.
그러나 몰딩 공정 후 노출되는 방열판의 일면에 플래쉬(flush)가 발생하게 된다. 널리 알려진 바와 같이, 플래쉬는 제품의 외관을 저하시킬 뿐만 아니라 방열판의 노출면에 장착될 외부 장치와 불량한 접합상태를 제공하게 된다. 이와 더불어서, 종래기술에 따른 전력 모듈 패키지는 플래쉬 제거를 위해 화학적 및/또는 기계적 방법을 동원해야 하는 불편함을 야기하게 된다.
이와 같은 문제를 해결하기 위하여 특허문헌 1에 기술된 바와 같이 플래쉬 발생을 억제할 수 있도록 금형 구조를 개선하였으나, 금형 구조를 최적화하였어도 플래쉬 발생을 완전히 방지할 수는 없다. 그럼에도 불구하고 발생된 플래쉬는 레이저, 워터젯(water jet) 또는 화학적 방법을 동원하여 제거하는 공정이 추가될 수밖에는 없다.
미국 등록특허 제6432750호
본 발명은 방열판의 노출면에 몰딩재로 인한 플래쉬 발생을 미연에 방지할 수 있는 전력 모듈 패키지를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 따른 전력 모듈 패키지는 가장자리 둘레를 따라 단차부를 형성한 방열판과; 이 방열판의 실장면에 실장되는 반도체 칩; 방열판의 외주연에 위치되어, 반도체 칩과 전기적으로 연결되는 외부연결단자; 반도체 칩과 외부연결단자를 전기적으로 연결하는 와이어; 및 반도체 칩과 방열판 일부를 봉합하는 몰딩부;를 구비하는데, 특히 몰딩부는 단차부를 통해 방열판 하부의 노출면으로 침범하지 않게 된다.
방열판은 실장면과, 이 실장면과 대향되는 노출면 및, 실장면과 노출면을 연결하는 측벽면으로 이루어져 있고, 단차부는 측벽면 하부에서 방열판의 중앙 영역을 향해 안쪽으로 들어온 단차면을 형성하게 된다.
본 발명에 따른 일 유형의 단차부는 노출면과 직각으로 뻗어 있는 단차면을 형성하게 된다.
더욱이, 단차부는 측벽면과의 경계에 모따기부를 형성하게 된다.
모따기부는 라운딩 처리되는 것이 바람직하다.
본 발명에 따른 다른 유형의 단차부는 노출면 바로 아래에서 단차면 둘레를 따라 방열판의 중앙 영역으로 오목부를 형성하게 된다.
더욱이, 오목부는 노출면에서 예각으로 형성되어 오목부가 노출면 가장자리에서 움푹 패이게 형성된다.
본 발명에 따른 전력 모듈 패키지의 제작방법은 가장자리 둘레에 단차부를 갖춘 방열판을 준비하는 단계(S100)와; 상기 방열판에 외부연결단자를 접합하는 단계(S200); 외부연결단자 상에 반도체 칩을 실장하는 단계(S300); 외부연결단자와 반도체 칩을 전기적으로 연결하는 와이어 본딩 단계(S400); 및 방열판과 반도체 칩을 몰딩부로 봉합하는 단계(S500);를 포함한다.
방열판을 준비하는 단계(S100)에서, 본 발명은 방열판에 단차부를 형성하도록 방열판의 가장자리 둘레를 깎아내는 에칭단계(S110)와; 방열판의 단차부와 측벽면의 경계에 소정의 곡률을 제공하는 타발단계(S120);를 포함할 수 있다.
몰딩부 봉합 단계(S500)에서, 본 발명의 몰딩부가 방열판의 노출면 수준보다 외부로 돌출되지 않게 봉합되도록 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
이상 본 발명의 설명에 의하면, 본 발명은 몰딩 공정 중에 방열판의 노출면으로 몰딩재가 흘러들어가는 방지하는 전력 모듈 패키지를 제공할 수 있다.
구체적으로 본 발명은 방열판의 가장자리 둘레를 따라 몰딩재의 도피 공간을 확보한 방열판을 사용하여, 방열판의 노출면 상으로 몰딩재의 흐름을 차단하게 된다.
본 발명은 앞서 기술된 바와 같이 플래시 발생을 방지할 수 있기에 전력 모듈 패키지 제작 공정에서 플래시 제거를 위한 별도의 공정을 필요로 하지 않아 작업 공수를 현저하게 저감시킬 수 있을 뿐만 아니라 방열판의 노출면에 접합될 기판 및/또는 히트싱크와의 양호한 접합상태를 보장하게 된다.
도 1은 본 발명에 따른 전력 모듈 패키지를 아래에서 바라본 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ 선으로 절취한 전력 모듈 패키지를 개략적으로 도시한 단면도이다.
도 3은 도 2의 원호부(A)를 확대한 도면이다.
도 4는 다른 유형의 단차부를 갖춘 본 발명의 전력 모듈 패키지의 일부 확대도이다.
도 5는 본 발명에 따른 전력 모듈 패키지의 제작방법을 도시한 플로우차트이다.
이제, 본 발명에 따른 전력 모듈 패키지와 이의 제작방법은 첨부 도면을 참조로 하여 상세히 설명될 것이다.
본 발명의 장점, 특징, 그리고 이들을 달성하는 방법은 첨부되는 도면과 함께 후술되는 실시예들을 통해 명확해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 명세서 전체에 걸쳐 동일 참조부호는 동일하거나 유사한 구성요소를 지칭한다. 또한, 본 명세서에서 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불명료하게 할 경우에는 그 상세한 설명은 생략한다.
도 1 및 도 2를 참조하면, 본 발명은 플래시 형성을 방지할 수 있는 전력 모듈 패키지(1)에 관한 것이다.
본 발명에 따른 전력 모듈 패키지(1)는 방열판(110)과, 방열판(110)의 일면, 즉 실장면(112) 상에 실장되는 반도체 칩(170), 방열판(110)의 외주연에 위치되고 반도체 칩(170)과 전기적으로 연결되는 외부연결단자(140), 반도체 칩(170)과 외부연결단자(140)를 전기적으로 접속시키는 도전성 와이어(150), 및 방열판(110), 반도체 칩(170), 외부연결단자(140) 등을 둘러싸도록 형성된 몰딩부(160)로 이루어져 있다. 몰딩부(160)는 방열판(110)의 타면, 즉 실장면(112)과 대향되는 노출면(111)을 외부로 노출되도록 몰딩된다.
당해분야의 숙련자들에게 이미 널리 알려져 있듯이, 반도체 칩(170)은 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 또는 이들이 조합된 고전력 반도체칩 또는 다이오드가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 반도체칩(170)은 고전력 반도체칩을 제어하기 위한 저전력 반도체칩 예를 들어, 전력 소자를 제어하기 위한 제어 소자를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
방열판(110)은 메탈층일 수 있으며, 높은 열전도성을 가진 알루미늄(Al), 구리(Cu), 철(Fe) 또는 티타늄(Ti) 등으로 이루어질 수 있다. 이에 국한되지 않고, 방열판(110)은 전력 변환과정에서 발생되는 열을 외부로 신속하게 방출시킬 수 있게 고열전도도를 갖는 금속재질로 구성될 수 있다.
도 2에 도시된 바와 같이, 본 발명의 전력 모듈 패키지(1)는 방열판(110)의 실장면(112) 상에 절연층(120)을 적층할 수 있다. 절연층(120)은 에폭시(epoxy), 폴리이미드(polyimide; PI), 액정 고분자(Liquid Crystal Polymer; LCP), 페놀 수지(Phenol resin), BT 수지(Bismalemide-Triazine resin)의 그룹 중에서 하나로 이루어질 수 있으며, 이에 국한되지는 않는다.
본 발명은 절연층(120) 상에 회로패턴(130)을 적층할 수도 있다. 이 회로패턴(130)은 절연층(120)에 패터닝된 금속박 또는 패터닝된 리드 프레임을 적층 함으로써 형성되거나 무전해 도금 공정 및 전해 도금 공정을 포함하는 도금 공정을 통해 형성될 수 있다. 회로패턴(130)은 이에 국한되지 않고 다양한 방식을 통해 절연층(120)에 형성될 수 있음을 미리 밝혀둔다. 여기서, 회로패턴(130)은 리드 프레임(lead frame)일 수 있다.
회로패턴(130)은 외부연결단자(140)와 접합되거나 반도체 칩(170)을 실장할 수 있으며, 각 구성부재들과 전기적으로 연결되어 있다. 이와 달리, 반도체 칩(170)은 외부연결단자(140)에 실장될 수도 있다. 반도체 칩(170)은 전술된 바와 같이 별도의 접착부재(미도시)를 수단으로 하여 외부연결단자(140)에 실장될 수 있다.
본 발명의 전력 모듈 패키지(1)는 도전성 와이어(150)를 사용한 와이어 본딩방식으로 반도체 칩(170)과 외부연결단자(140)를 전기적으로 연결시킬 수 있다.
도시된 바와 같이, 전력 모듈 패키지(1)는 반도체 칩(170), 외부연결단자(140), 도전성 와이어(150)와 방열판(110)을 감싸도록 에폭시 몰딩 컴파운드로 몰딩부(160)를 형성하는데, 이 몰딩부(160)의 외측으로는 외부연결단자(140)가 외부로 돌출형성되어 있다.
바람직하기로, 본 발명은 노출면(111)과 몰딩부(160)의 경계 부분을 노출면(111)의 가장자리 둘레를 따라 형성될 수 있게 하여 몰딩부(160)를 방열판(110)의 노출면(111) 중앙 영역으로 일정 범위 이상 침범하지 않도록 한다.
즉, 본 발명의 전력 모듈 패키지(1)는 방열판(110)의 노출면(111) 중앙 영역으로 일정 범위 이상 침범하지 않도록, 방열판(110)의 노출면(111) 가장자리 둘레를 따라 단차부(114)를 형성한다. 단차부(114)는 아래의 도 3을 참조로 하여 더욱 구체적으로 설명된다.
도 3은 도 2의 원호부(A)를 확대한 도면으로, 몰딩부(160)와 방열판(110)의 노출면(111) 사이에 경계 부분을 명료하게 이해할 수 있도록 한다.
도시된 바와 같이, 방열판(110)의 노출면(111)은 이의 가장자리 둘레를 따라 단차부(114)를 형성하게 된다. 단차부(114)는 방열판(110)의 노출면(111)과 다른 높이를 갖도록 하여 몰딩부(160)를 포획 또는 도피할 수 있는 공간을 제공하게 된다.
즉, 방열판(110)은 단차부(114)를 매개로 하여 몰딩 공정중 방열판(110)의 노출면(111) 가장자리 둘레에서 흘러 넘치지 않게 하여 플래시의 생성을 방지할 수있게 할 것이다. 몰딩부(160)가 방열판(110)의 노출면(111)을 침범하지 않아 방열판(110)의 노출면(111)을 평탄화시킬 수 있다. 결과적으로, 편평한 노출면(111)은 전력 모듈 패키지와 다른 구성부재, 예컨대 히트 싱크 등과의 접합상태를 보장하게 된다. 히트싱크는 반도체 칩(130; 도 2에 도시)에서 발생되는 열을 공기 중으로 발산하기 위해 다수의 방열핀을 구비할 수 있다.
또한, 단차부(114)는 몰딩부(160)와 방열판(110)의 접합면적을 증가시켜 외부 충격 및/또는 열적 충격에 위해서도 방열판과 몰딩부 간의 신뢰할 수 있는 내구성을 가지게 될 것이다.
단차부(114)는 방열판(110)의 노출면(111)과 측벽면(113) 사이에 오목형상으로 형성되는바, 구체적으로 측벽면(113)에서 방열판(110)의 중앙 영역을 향해 안쪽으로 들어온 단차면(114a)을 갖춘다. 이 단차부(114)는 방열판(110)의 하부면 가장자리 둘레를 따라 형성된다. 이로써, 방열판(110)의 단면적은 노출면(111)의 면적보다 크게 형성될 수 있을 것이다. 앞서 충분히 기술되었듯이, 몰딩재(160)가 단차부(114)의 단차면(114a)에 막혀 방열판(110)의 노출면(111)과 동일 수준(혹은 높이)보다 낮게 몰딩되어 노출면(111)으로 넘치지 않도록 도피 공간으로써 사용된다.
바람직하기로, 본 발명의 단차면(114a)과 편평한 노출면(111)이 이루는 각도(α)는 직각으로 배치된다. 단차부(114)의 단차면(114a)은 도시되었듯이 노출면(111)과 직교되어 상방으로 형성된다.
덧붙여서, 단차부(114)는 단차면(114a)과 측벽면(113) 하부 사이의 경계에 모따기부(114r)를 구비하고 있다. 모따기부(114r)는 소정의 곡률을 갖도록 라운딩 처리된다. 도시된 바와 같이, 모따기부(114r)는 단차부(114)에서 외측방향으로 일정한 두께만큼 상향 경사진 형상으로 이루어져 있다.
본 발명은 다른 유형의 단차부를 가진 방열판(110)을 도 4에 도해하고 있는데, 도 3에 도시된 단차부(114)와 구조적 형상을 제외하고는 매우 유사한 구조로 이루어져 있기 때문에, 본 발명의 명료한 이해를 돕기 위해서 유사하거나 동일한 구성부재에 대한 설명은 여기서 배제할 것이다.
본 발명에 따른 전력 모듈 패키지는 노출면 가장자리 둘레에 단차부(114)를 형성한 방열판(110)을 구비한다. 선택가능하기로, 단차부(114)는 노출면(111) 바로 아래에서 단차부(114) 둘레를 따라 방열판(110)의 중앙 영역으로 오목하게 들어간 오목부(114b)를 형성하게 된다. 오목부(114b)는 몰딩재(160)의 도피 공간을 더욱 확장시켜 몰딩재(160)의 침범을 더욱 확실하게 방지할 수 있을 것이다.
바람직하기로, 본 발명의 오목부(114b)와 편평한 노출면(111)이 이루는 각도(β)는 예각으로 배치된다. 단차부(114)의 오목부(114b)는 도시되었듯이 노출면(111)에서 중심 영역을 향해 오목형상으로 움푹 패어져, 오목부(114b)에 몰딩부(160)를 수용할 수 있도록 한다.
물론, 단차부(114)는 측벽면(113)에 모따기부(114r)를 추가로 구비하는데, 구체적으로 오목부(114b)와 측벽면(113) 하부의 경계에 모따기부(114r)를 구비한다. 모따기부(114r)는 소정의 곡률을 갖도록 라운딩 처리된다. 도시된 바와 같이, 모따기부(114r)는 단차부에서 외측방향으로 일정한 두께만큼 상향 경사진 형상으로 이루어져 있다.
도 5는 본 발명에 따른 전력 모듈 패키지의 제작방법을 단계별로 도시한 플로우차트이다.
도 1 내지 도 4를 참조로 하여 기술된 본 발명에 따른 전력 모듈 패키지는 다음의 단계에 따라 제작되되, 이의 단계별 순서는 필요에 따라 변경될 수 있다.
우선적으로, 본 발명은 방열판(110)을 준비하는 단계(S100)를 포함한다.
방열판(110)은 고열전도도를 가진 소재, 예컨대 메탈층으로 이루어진다. 바람직하기로, 방열판(110)은 이의 타면, 즉 노출면(111) 가장자리 둘레에 단차부(114)를 구비하게 된다. 전술되었듯이, 단차부(114)는 방열판(110)의 하부면 가장자리에 별도의 가공을 통해 구현될 수 있다.
본 발명의 방열판(110)은 타면 가장자리 둘레를 깎아내는 에칭단계(S110)를 포함하는데, 이 에칭단계(S110)를 통해 노출면(111)과 측벽면(113)의 경계에 오목형상의 단차부(114)를 형성하게 된다. 에칭단계(S110)에서 측벽면(113)으로부터 중앙 영역을 향한 단차부의 폭 그리고 노출면(111)에서 방열판(110)의 두께방향을 향한 단차부의 깊이를 조절가능할 수 있다.
에칭단계(S110) 이후에, 방열판(110)의 단차부(114)는 측벽면(113)과의 경계에 소정의 곡률을 갖도록 타발단계(S120)를 통해 모따기부(114r)를 형성할 수 있다. 선택가능하기로, 모따기부(114r)는 라운딩 처리될 수 있다.
또한, 본 발명은 방열판(110)의 일면, 즉 실장면에 절연층(120)과 회로패턴(130)을 형성하는 단계를 추가로 포함할 수 있다.
그런 다음에, 본 발명은 외부연결단자(140)를 접합하는 단계(S200)를 포함한다. 본 발명은 외부연결단자(140)와 회로패턴(130) 사이에 접합층을 개재하여 외부연결단자(140)를 회로패턴에 접합시킬 수 있다. 접합층은 솔더 또는 전도성 에폭시 등으로 이루어질 수 있으며, 이에 국한되지 않는다. 접합층은 외부연결단자(140)에 실장될 반도체 칩(170)에서 발생되는 열을 효율적으로 방출하기 위해 열전도율이 높은 접착물질을 사용한다.
본 발명은 외부연결단자(140) 상에 반도체 칩(170)을 실장하는 단계(S300)와, 외부연결단자(140)와 반도체 칩(170)을 전기적으로 연결하는 와이어 본딩 단계(S400)를 포함한다.
최종적으로, 본 발명은 방열판(110)과 반도체 칩(170)을 몰딩부(160)로 봉합하는 단계(S500)를 포함한다. 몰딩부(160)는 도 2에 도시된 바와 같이 방열판(110)의 노출면(111) 수준(혹은 높이)보다 돌출되지 않게 봉합한다. 이로 인해, 몰딩부(160)가 노출면(111) 상에 플래시 형성을 방지하게 될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전력 모듈 패키지와 이의 제작방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1 ----- 전력 모듈 패키지
110 ----- 방열판
114 ----- 단차부
120 ----- 절연층
130 ----- 회로패턴
140 ----- 외부연결단자
150 ----- 도전성 와이어
160 ----- 몰딩부
170 ----- 반도체 칩

Claims (10)

  1. 가장자리 둘레를 따라 단차부를 형성한 방열판과;
    상기 방열판의 실장면에 실장되는 반도체 칩;
    상기 방열판의 외주연에 위치되어, 상기 반도체 칩과 전기적으로 연결되는 외부연결단자;
    상기 반도체 칩과 상기 외부연결단자를 전기적으로 연결하는 와이어; 및
    상기 반도체 칩과 방열판 일부를 봉합하는 몰딩부;를 구비하고,
    상기 몰딩부는 상기 단차부를 통해 방열판의 하부면을 노출시키며,
    상기 방열판은 실장면과, 상기 실장면과 대향되는 노출면 및, 상기 실장면과 노출면을 연결하는 측벽면으로 이루어지고,
    상기 단차부는 상기 측벽면 하부에서 상기 방열판의 중앙 영역을 향해 안쪽으로 들어온 단차면으로 형성되며,
    상기 단차부는 측벽면과의 경계에 모따기부를 형성하고,
    상기 단차부는 상기 노출면 바로 아래에서 단차면 둘레를 따라 상기 방열판의 중앙 영역으로 오목부를 형성하는 전력 모듈 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 모따기부는 라운딩 처리되어 있는 전력 모듈 패키지.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 오목부는 상기 노출면에서 예각으로 형성되어, 상기 오목부가 노출면 가장자리에서 움푹 패이게 형성되는 전력 모듈 패키지.
  8. 가장자리 둘레에 단차부를 갖춘 방열판을 준비하는 단계(S100)와;
    상기 방열판에 외부연결단자를 접합하는 단계(S200);
    상기 외부연결단자 상에 반도체 칩을 실장하는 단계(S300);
    상기 외부연결단자와 상기 반도체 칩을 전기적으로 연결하는 와이어 본딩 단계(S400); 및
    상기 방열판이 노출면을 갖도록 상기 방열판과 반도체 칩을 몰딩부로 봉합하는 단계(S500);를 포함하며,
    상기 방열판을 준비하는 단계(S100)는,
    상기 방열판에 단차부를 형성하도록 상기 방열판의 가장자리 둘레를 깎아내는 에칭단계(S110)와 상기 방열판의 단차부와 측벽면의 경계에 소정의 곡률을 제공하는 타발단계(S120)를 포함하고,
    상기 에칭단계(S110)에서 상기 단차부는 상기 노출면 바로 아래에서 단차면 둘레를 따라 상기 방열판의 중앙 영역으로 오목부를 형성하는 전력 모듈 패키지의 제작방법.
  9. 삭제
  10. 청구항 8에 있어서,
    상기 몰딩부 봉합 단계(S500)에서,
    상기 몰딩부가 상기 방열판의 노출면 수준보다 외부로 돌출되지 않게 봉합되는 전력 모듈 패키지의 제작방법.
KR1020140002479A 2014-01-08 2014-01-08 전력 모듈 패키지와 이의 제작방법 KR102041644B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140002479A KR102041644B1 (ko) 2014-01-08 2014-01-08 전력 모듈 패키지와 이의 제작방법
US14/339,080 US9521756B2 (en) 2014-01-08 2014-07-23 Power module package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140002479A KR102041644B1 (ko) 2014-01-08 2014-01-08 전력 모듈 패키지와 이의 제작방법

Publications (2)

Publication Number Publication Date
KR20150082937A KR20150082937A (ko) 2015-07-16
KR102041644B1 true KR102041644B1 (ko) 2019-11-07

Family

ID=53496314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002479A KR102041644B1 (ko) 2014-01-08 2014-01-08 전력 모듈 패키지와 이의 제작방법

Country Status (2)

Country Link
US (1) US9521756B2 (ko)
KR (1) KR102041644B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015187500A1 (en) * 2014-06-02 2015-12-10 Enphase Energy, Inc. Ungrounded inverter enclosure and cabling
US11107746B2 (en) * 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035985A (ja) 1999-07-19 2001-02-09 Denso Corp 樹脂封止半導体装置
JP2003204019A (ja) 1993-07-08 2003-07-18 Seiko Epson Corp 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
KR19980078723A (ko) * 1997-04-29 1998-11-25 윤종용 히트싱크를 갖는 고전력 패키지
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP3944369B2 (ja) * 2001-09-12 2007-07-11 株式会社日立製作所 半導体集積回路モジュール及びその使用方法
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
US7656024B2 (en) * 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US8604610B1 (en) * 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204019A (ja) 1993-07-08 2003-07-18 Seiko Epson Corp 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法
JP2001035985A (ja) 1999-07-19 2001-02-09 Denso Corp 樹脂封止半導体装置

Also Published As

Publication number Publication date
US20150195950A1 (en) 2015-07-09
US9521756B2 (en) 2016-12-13
KR20150082937A (ko) 2015-07-16

Similar Documents

Publication Publication Date Title
US9275921B2 (en) Semiconductor device
CN108292631B (zh) 半导体模块
JP2015073012A (ja) 半導体装置
US20130105956A1 (en) Power module package and method for manufacturing the same
KR102041644B1 (ko) 전력 모듈 패키지와 이의 제작방법
US20150270207A1 (en) Semiconductor module package and method of manufacturing the same
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
KR101255930B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101222809B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
TWI615930B (zh) 散熱件及具有散熱件之晶片封裝件
US9355999B2 (en) Semiconductor device
US11081419B2 (en) Semiconductor package and a method of manufacturing the same
TW201828424A (zh) 散熱件及具有散熱件之晶片封裝
KR101443970B1 (ko) 전력 모듈 패키지
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
KR101474618B1 (ko) 전력 모듈 패키지
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール
KR20160033869A (ko) 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지
TWM544116U (zh) 散熱件及具有散熱件之晶片封裝件
KR101504897B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right