KR101474618B1 - 전력 모듈 패키지 - Google Patents

전력 모듈 패키지 Download PDF

Info

Publication number
KR101474618B1
KR101474618B1 KR1020120149648A KR20120149648A KR101474618B1 KR 101474618 B1 KR101474618 B1 KR 101474618B1 KR 1020120149648 A KR1020120149648 A KR 1020120149648A KR 20120149648 A KR20120149648 A KR 20120149648A KR 101474618 B1 KR101474618 B1 KR 101474618B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
external connection
molding
connection terminal
Prior art date
Application number
KR1020120149648A
Other languages
English (en)
Other versions
KR20140080159A (ko
Inventor
이영기
한경호
윤선우
김광수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120149648A priority Critical patent/KR101474618B1/ko
Publication of KR20140080159A publication Critical patent/KR20140080159A/ko
Application granted granted Critical
Publication of KR101474618B1 publication Critical patent/KR101474618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 기판, 상기 기판 일면에 실장된 반도체칩, 일측 및 타측을 갖고, 상기 일측은 상기 반도체칩과 전기적으로 연결되고, 상기 타측은 외부로 돌출된 외부접속단자, 상기 기판의 두께 방향 양 측면으로부터 상기 기판 일면 상에 실장된 반도체칩 및 상기 외부접속단자의 일측을 감싸도록 형성된 몰딩부재 및 상기 기판 타면 테두리를 따라 형성된 몰딩재 흐름 방지용 댐을 포함한다.

Description

전력 모듈 패키지{Power module package}
본 발명은 전력 모듈 패키지에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심을 가지기 시작했다. 이에 따라 기존 가전용/산업용 제품에서 에너지의 효율적인 컨버젼(conversion)을 위한 IPM(Intelligent Power Module)을 적용한 인버터의 채용이 가속화되고 있다.
이와 같은 전력 모듈의 확대 적용에 따라 시장의 요구는 더욱더 고집적화/고용량화/소형화되고 있으며, 이에 다른 전자 부품의 발열문제는 모듈 전체의 성능을 떨어뜨리는 결과를 초래하고 있다.
일반적으로 전력 변환과정에서 높은 열이 발생하게 되고, 발생된 열을 효율적으로 제거하지 못하면, 모듈 및 전체 시스템의 성능 저하 및 파손 발생까지도 가능하다. 더욱이, 최근의 경향은 부품의 다기능, 소형화가 IPM에서도 필수 요소이기 때문에 다기능, 소형화를 위한 구조 개선뿐 아니라, 이로 인해 발생되는 열의 효율적 방열 역시 중요한 요소가 된다.
종래에는 전력 반도체 모듈의 열적 성능 향상을 위해 열 전달율이 높은 금속으로 이루어진 방열판 상에 전력소자를 실장한 후 몰딩재로 몰딩한 구조를 제작하고 있다.
이때, 상기 몰딩은 양산성 및 생산성을 고려해 금형을 이용하여 이루어지며, 상기 몰딩재로는 일반적으로 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC)가 사용된다.
이와 같이, 금형을 이용한 몰딩 공정 시, 방열판 중 전력소자가 실장된 면의 반대면은 노출시키게 되는데 이는 방열 성능 향상을 위해 추후 히트싱크를 접합하기 위함이다.
그러나, 몰딩 공정 후 노출되는 방열판에 플래쉬(flash)가 발생하는 문제가 있다. 종래에는 이와 같은 문제를 해결하기 위하여 플래쉬(flash) 발생을 억제할 수 있도록 금형 구조를 개선하였으나, 금형 구조를 최적화하여 개선한다해도 플래쉬(flash) 발생을 완전히 억제할 수 없어 발생된 플래쉬(flash)를 레이저(laser), 워터젯(water jet) 또는 화학적 방법을 이용하거 제거하는 공정이 추가되는 문제가 있었다.
한편, 종래 기술에 따른 전력 모듈 패키지가 미국등록특허 제6432750호에 개시되어 있다.
본 발명의 일 측면은 기판 노출면에 몰딩재로 인한 플래쉬(flash)가 발생하는 것을 방지하는 구조를 갖는 전력 모듈 패키지를 제공하는 것이다.
본 발명의 다른 측면은 기판 노출면을 평탄화하여 방열판과의 접합 강도를 향상시킨 구조를 갖는 전력 모듈 패키지를 제공하는 것이다.
본 발명에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 기판, 상기 기판 일면에 실장된 반도체칩, 일측 및 타측을 갖고, 상기 일측은 상기 반도체칩과 전기적으로 연결되고, 상기 타측은 외부로 돌출된 외부접속단자, 상기 기판의 두께 방향 양 측면으로부터 상기 기판 일면 상에 실장된 반도체칩 및 상기 외부접속단자의 일측을 감싸도록 형성된 몰딩부재 및 상기 기판 타면 테두리를 따라 형성된 몰딩재 흐름 방지용 댐을 포함한다.
이때, 상기 기판 타면 테두리는 상기 타면으로부터 외측 방향으로 일정 두께만큼 상향 경사진 형상이며, 상기 몰딩재 흐름 방지용 댐은 상기 기판 타면 테두리 중 상기 경사가 시작되는 부분에 형성될 수 있다.
또한, 상기 몰딩재 흐름 방지용 댐은 에폭시(epoxy)로 이루어질 수 있다.
또한, 상기 기판 타면에 접합된 방열판을 더 포함할 수 있다.
또한, 상기 외부접속단자는 리드 프레임(lead frame)일 수 있다.
또한, 상기 반도체칩과 상기 외부접속단자 일측을 전기적으로 연결하는 와이어를 더 포함할 수 있다.
또한, 상기 몰딩부재는 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC)일 수 있다.
또한, 상기 기판 일면 상에 형성된 절연층 및 상기 절연층 상에 형성된 회로패턴을 더 포함할 수 있다.
또한, 상기 외부접속단자의 상기 일측은 상기 회로패턴 상에 접합되고, 상기 반도체칩은 상기 외부접속단자 일측 상에 실장될 수 있다.
또한, 상기 외부접속단자 일측과 상기 회로패턴 사이에 형성된 접합층을 더 포함할 수 있다.
또한, 상기 기판은 금속기판일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 일면에 반도체칩이 실장되는 기판 타면 테두리를 따라 댐을 형성함으로써, 몰딩 공정 중 상기 기판 타면으로 몰딩재가 흘러들어가는 것을 방지하여 기판 타면에 플래쉬(flash)가 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 상술한 바와 같이 기판 타면의 플래쉬(flash) 발생을 방지함으로써, 상기 플래쉬(flash) 제거를 위한 추가 공정을 필요로 하지 않으므로 공정 수 감소에 따라 공정 시간 단축 및 공정 시간 절감의 효과가 있다.
또한, 본 발명은 프레스(press) 가공으로 인해 테두리가 경사진 기판의 경사기 시작되는 부분에 댐을 형성하고, 몰딩부재를 상기 댐이 형성된 위치까지 형성함으로써, 몰딩재로 기판의 경사진 부분을 메워 기판을 평탄하게 만들 수 있고, 기판이 평탄해짐에 따라 추후 기판에 접합되는 방열판과 기판의 접합력을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도, 및
도 2는 도 1의 기판 타면에 방열판이 접합된 구조를 나타내는 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이고, 도 2는 도 1의 기판 타면에 방열판이 접합된 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(100)는 기판(110), 기판(110) 상에 실장된 반도체칩(150), 일측 및 타측을 갖되, 상기 일측은 상기 반도체칩(150)과 전기적으로 연결되고, 상기 타측은 외부로 돌출된 외부접속단자(140a, 140b), 상기 기판(110)의 측면, 반도체칩(150) 및 상기 외부접속단자(140a, 140b) 일측을 감싸도록 형성된 몰딩부재(160) 및 상기 기판(110) 타면 테두리를 따라 형성된 몰딩재 흐름 방지용 댐(115)을 포함한다.
본 실시 예에서, 상기 기판(110)은 금속기판일 수 있으나, 특별히 이에 한정되는 것은 아니며, 예로써, 인쇄회로기판(Printed Circuit Board:PCB), 절연된 금속 기판(Insulated Metal Substrate:IMS), 프리-몰딩(pre-molded) 기판, 세라믹 기판 등이 사용될 수 있다.
이때, 상기 금속기판은 고열전도도를 갖는 알루미늄(Al), 구리(Cu), 철(Fe) 또는 티타늄(Ti) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 고열전도도를 갖는 금속이라면 어느 것이든 사용 가능할 것이다.
또한, 본 실시 예에서 기판(110)은 일면 및 타면을 가지며, 여기에서 상기 일면은 추후 반도체칩(150)이 실장되는 면을 의미하고, 상기 타면은 몰딩 공정 후 외부로 노출되어 방열판(170, 도 2 참조)이 접합되는 면을 의미할 수 있다.
본 실시 예에서 기판(110) 일면 상에는 도 1과 같이 절연층(120)이 형성될 수 있다. 여기에서, 상기 절연층(120)은 에폭시(epoxy), 폴리이미드(PolyImide:PI), 액정고분자(Liquid Crystal Polymer:LCP), 페놀수지(phenol resin), BT 수지(Bismalemide-Triazine resin) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서는 도 1과 같이, 기판(110) 일면 상에 회로패턴(130)이 형성될 수 있다.
이때, 상기 회로패턴(130)은 상기 절연층(120) 상에 패터닝된 금속박 또는 패터닝된 리드 프레임을 적층함으로써 형성되거나 또는, 무전해 도금 공정 및 전해 도금 공정을 포함하는 도금 공정을 통하여 형성될 수 있으나, 회로패턴(130) 형성 방법이 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서는 도 1과 같이, 회로패턴(130) 상에 외부접속단자(140a, 140b) 일측이 접합되고, 상기 외부접속단자(140a, 140b) 일측 상에 반도체칩(150)이 실장될 수 있으나, 특별히 이에 한정되는 것은 아니며, 예로써, 회로패턴(130) 상에 반도체칩(150)을 실장한 후, 상기 반도체칩(150) 또는 회로패턴(130)과 외부접속단자(140a, 140b)를 전기적으로 연결하는 구조로 구현하는 것도 가능하다.
여기에서, 외부접속단자(140a, 140b)는 리드 프레임(lead frame)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 상기 리드 프레임(lead frame)으로 열전도성이 높은 구리(Cu)를 이용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 회로패턴(130)과 외부접속단자(140a, 140b) 일측 사이에 형성된 접합층(미도시)을 더 포함할 수 있다.
여기에서, 상기 접합층(미도시)은 솔더(solder) 또는 전도성 에폭시(epoxy) 등으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다. 다만, 외부접속단자(140a, 140b) 상에 실장된 반도체칩(150)으로부터 발생되는 열을 효과적으로 방출하기 위해 열전도율이 높은 접착 물질을 사용하는 것이 일반적이다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 외부접속단자(140a, 140b) 일측 상에 실장된 반도체칩(150)을 포함할 수 있다.
여기에서, 상기 반도체칩(150)은 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 또는 이들이 조합된 고전력 반도체칩 또는 다이오드가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 반도체칩(150)은 상기 고전력 반도체칩을 제어하기 위한 저전력 반도체칩 예를 들어, 전력 소자를 제어하기 위한 제어 소자를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 반도체칩(150)은 별도의 접착부재(미도시)를 이용하여 외부접속단자(140a, 140b)의 일측 상에 부착됨으로써 실장될 수 있으며, 여기에서 상기 접착부재(미도시)는 도전성이거나 비도전성일 수 있다.
예를 들어, 상기 접착부재(미도시)는 도금에 의해 형성될 수 있거나, 도전성 페이스트 또는 도전성 테이프일 수 있다. 또한, 상기 접착부재(미도시)는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시 또는 내열성이 우수한 접착 테이프일 수 있다.
여기에서, 상기 접착부재(미도시)로 사용될 수 있는 접착 테이프는 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프, 세라믹 테이프 등과 같은 고온 테이프가 사용될 수 있으며, 또한, 상기 접착부재(미도시)는 상술한 재료들을 조합하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 외부접속단자(140a, 140b) 일측 상에 실장된 반도체칩(150)과 외부접속단자(140a, 140b)는 와이어(wire)(155)를 이용한 와이어 본딩(wire bonding)을 통해 전기적으로 연결될 수 있다.
이때, 상기 와이어 본딩(wire bonding) 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 기판(110)의 두께 방향에 수직인 양 측면으로부터 기판(110) 일면 상에 접합된 외부접속단자(140a, 140b) 일측, 외부접속단자(140a, 140b) 상에 실장된 반도체칩(150) 및 외부접속단자(140a, 140b)와 반도체칩(150)을 전기적으로 연결하는 와이어(wire)(155)를 감싸도록 형성된 몰딩부재(160)를 더 포함할 수 있다.
이때, 상기 몰딩부재(160)는 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 본 실시 예에 따른 전력 모듈 패키지(100)의 기판(110)은 상술한 바와 같이, 몰딩 공정 후 외부로 노출되는 타면을 갖는다.
이때, 도 1에 도시한 바와 같이 상기 타면의 테두리(A)는 타면으로부터 외측 방향으로 일정 두께만큼 상향 경사진 형상으로 이루어질 수 있는데, 이는 싱귤레이션(singulation)을 위한 프레스(press) 공정으로 인하여 발생하는 것이다.
이에 따라, 일반적으로 금속류를 기판(110)으로 사용하는 전력 모듈 패키지(100)의 경우, 기판(110) 타면이 평탄하지 않아 추후 방열판 접합 시 접합력이 낮은 문제가 발생할 수 있다.
따라서, 본 실시 예에서는 상술한 기판(110) 타면이 평탄하지 않은 문제 및 몰딩 공정 후 기판(110) 타면 내측으로 플래쉬(flash)가 발생하는 문제를 동시에 해결하기 위해 기판(110) 타면의 테두리(A)에 몰딩재 흐름 방지용 댐(115)을 형성한다.
이때, 상기 몰딩재 흐름 방지용 댐(115)으로 에폭시(epoxy)가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 몰딩재 흐름 방지용 댐(115)은 마스크를 이용한 스크린 프린트 공정을 통해 형성할 수 있으나, 이는 하나의 실시 예에 불과할 뿐, 몰딩재 흐름 방지용 댐(115) 형성 방법이 특별히 이에 한정되는 것은 아니며, 당업계에 이미 공지된 다양한 댐 형성 방법을 적용할 수 있을 것이다.
도 1에서는, 상기 몰딩재 흐름 방지용 댐(115)을 기판(110) 타면 테두리 중 경사가 시작되는 부분에만 형성한 것으로 도시하고 있으나, 이는 하나의 실시 예에 불과하며, 테두리(A) 전체 즉, 경사진 부분을 모두 메우도록 형성하는 것 역시 가능하다 할 것이다.
다만, 도 1과 같이 테두리(A) 중 경사가 시작되는 부분에만 몰딩재 흐름 방지용 댐(115)을 형성함으로써, 금형을 이용한 몰딩 공정 수행 시 상기 몰딩재 흐름 방지용 댐(115)에 의해 몰딩재가 기판(110) 타면 내측으로 흘러가는 것을 효과적으로 방지할 수 있을 것이다.
이와 같이, 몰딩 공정 중 몰딩재가 기판(110) 타면 내측으로 흘러들어가는 것을 막아 기판(110) 타면의 플래쉬(flash) 발생을 방지함에 따라, 추후 플래쉬(flash)를 제거하기 위한 공정을 추가로 진행하지 않아도 되므로, 공정 수 감소 및 공정 비용을 절감할 수 있다.
또한, 기판(110) 타면 테두리 중 경사가 시작되는 일부분에만 몰딩재 흐름 방지용 댐(115)을 형성함으로써, 몰딩부재(160)를 댐(115)이 형성된 위치까지 형성하여 기판(110) 타면 테두리(A)의 경사진 부분을 메울 수 있으므로, 기판(110) 타면을 평탄하게 만들 수 있고, 추후 기판(110) 타면에 접합되는 방열판(170)과 기판(110)과의 접합력을 향상시킬 수 있다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 도 2에 도시한 바와 같이, 기판(110) 타면에 접합된 방열판(170)을 더 포함할 수 있다.
여기에서, 방열판(170)은 도 2와 같이, 반도체칩(150)으로부터 발생되는 열을 공기중으로 발산하기 위해 다수 개의 방열핀을 구비할 수 있다.
또한, 방열판(170)은 특별히 한정되는 것은 아니나, 구리(Cu) 또는 주석(Sn) 재질로 제작되거나 이 재질로 코팅하여 구성하는 것이 일반적인데, 이는 열전달이 우수하며 기판(110)과의 접합을 용이하게 하기 위함이다.
또한, 방열판(170)과 기판(110) 타면 사이에는 도 2에서는 도시하고 있지 않으나, 솔더(solder) 또는 전도성 에폭시(epoxy)와 같이 열전도율이 높은 접착 물질이 개지될 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전력 모듈 패키지
110 : 기판
115 : 몰딩재 흐름 방지용 댐
120 : 절연층
130 : 회로패턴
140a, 140b : 외부접속단자
150 : 반도체칩
155 : 와이어
160 : 몰딩부재
170 : 방열판

Claims (11)

  1. 일면 및 타면을 갖는 기판;
    상기 기판 일면에 실장된 반도체칩;
    일측 및 타측을 갖고, 상기 일측은 상기 반도체칩과 전기적으로 연결되고, 상기 타측은 외부로 돌출된 외부접속단자;
    상기 기판의 두께 방향에 수직인 양 측면으로부터 상기 기판 일면 상에 실장된 반도체칩 및 상기 외부접속단자의 일측을 감싸도록 형성된 몰딩부재; 및
    상기 기판 타면 테두리를 따라 형성된 몰딩재 흐름 방지용 댐
    을 포함하는 전력 모듈 패키지.
  2. 청구항 1에 있어서,
    상기 기판 타면 테두리는 상기 타면으로부터 외측 방향으로 일정 두께만큼 상향 경사진 형상이며,
    상기 몰딩재 흐름 방지용 댐은 상기 기판 타면 테두리 중 상기 경사가 시작되는 부분에 형성된 것을 특징으로 하는 전력 모듈 패키지.
  3. 청구항 1에 있어서,
    상기 몰딩재 흐름 방지용 댐은 에폭시(epoxy)로 이루어진 것을 특징으로 하는 전력 모듈 패키지.
  4. 청구항 1에 있어서,
    상기 기판 타면에 접합된 방열판을 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  5. 청구항 1에 있어서,
    상기 외부접속단자는 리드 프레임(lead frame)인 것을 특징으로 하는 전력 모듈 패키지.
  6. 청구항 1에 있어서,
    상기 반도체칩과 상기 외부접속단자 일측을 전기적으로 연결하는 와이어를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  7. 청구항 1에 있어서,
    상기 몰딩부재는 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC)인 것을 특징으로 하는 전력 모듈 패키지.
  8. 청구항 1에 있어서,
    상기 기판 일면 상에 형성된 절연층; 및
    상기 절연층 상에 형성된 회로패턴
    을 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  9. 청구항 8에 있어서,
    상기 외부접속단자의 상기 일측은 상기 회로패턴 상에 접합되고,
    상기 반도체칩은 상기 외부접속단자 일측 상에 실장된 것을 특징으로 하는 전력 모듈 패키지.
  10. 청구항 9에 있어서,
    상기 외부접속단자 일측과 상기 회로패턴 사이에 형성된 접합층을 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  11. 청구항 1에 있어서,
    상기 기판은 금속기판인 것을 특징으로 하는 전력 모듈 패키지.
KR1020120149648A 2012-12-20 2012-12-20 전력 모듈 패키지 KR101474618B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120149648A KR101474618B1 (ko) 2012-12-20 2012-12-20 전력 모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149648A KR101474618B1 (ko) 2012-12-20 2012-12-20 전력 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20140080159A KR20140080159A (ko) 2014-06-30
KR101474618B1 true KR101474618B1 (ko) 2014-12-18

Family

ID=51130957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149648A KR101474618B1 (ko) 2012-12-20 2012-12-20 전력 모듈 패키지

Country Status (1)

Country Link
KR (1) KR101474618B1 (ko)

Also Published As

Publication number Publication date
KR20140080159A (ko) 2014-06-30

Similar Documents

Publication Publication Date Title
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
KR101321282B1 (ko) 전력 모듈 패키지 및 이를 구비한 시스템 모듈
KR101255946B1 (ko) 전력 모듈 패키지
KR101222831B1 (ko) 전력 모듈 패키지
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US8860196B2 (en) Semiconductor package and method of fabricating the same
KR101519062B1 (ko) 반도체 소자 패키지
US20130105956A1 (en) Power module package and method for manufacturing the same
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US11903132B2 (en) Power electronic assembly having a laminate inlay and method of producing the power electronic assembly
US9105611B2 (en) Power module package
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR102041644B1 (ko) 전력 모듈 패키지와 이의 제작방법
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
US20140220736A1 (en) Power module package and method for fabricating the same
KR20150078911A (ko) 반도체 패키지 및 그 제조방법
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
KR101474618B1 (ko) 전력 모듈 패키지
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
JP2012227438A (ja) 半導体装置の製造方法及び半導体装置
JP4881369B2 (ja) 半導体装置の製造方法
KR20210034573A (ko) 반도체 패키지 및 그 제조 방법
KR20210034574A (ko) 반도체 패키지 및 그 제조 방법
KR20130045607A (ko) 전력 모듈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6