KR20160033869A - 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지 - Google Patents

클립 구조체 제조 방법 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20160033869A
KR20160033869A KR1020140124509A KR20140124509A KR20160033869A KR 20160033869 A KR20160033869 A KR 20160033869A KR 1020140124509 A KR1020140124509 A KR 1020140124509A KR 20140124509 A KR20140124509 A KR 20140124509A KR 20160033869 A KR20160033869 A KR 20160033869A
Authority
KR
South Korea
Prior art keywords
downset
chip contact
shape
contact portion
lead frame
Prior art date
Application number
KR1020140124509A
Other languages
English (en)
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020140124509A priority Critical patent/KR20160033869A/ko
Publication of KR20160033869A publication Critical patent/KR20160033869A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드 프레임(lead frame)의 일부 부분 상에 실장된 반도체 칩의 표면과 상기 리드 프레임의 다른 일부 부분을 연결시키는 도전 클립 구조체를 형성하기 위한 클립 몸체부를 도입하고, 클립 몸체부의 일부 부분의 상면에 펀치툴(punch tool)을 도입하고 눌러 아래로 돌출되도록 굴곡시켜 반도체 칩의 표면에 하면이 커플링(coupling)될 메사(mesa) 형상의 칩 접촉부의 형상을 얻는 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지를 제시한다.

Description

클립 구조체 제조 방법 및 이를 이용한 반도체 패키지{Methods of manufacturing clip structure and semiconductor package using the same}
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 반도체 패키지를 위한 클립 구조체를 제조하는 방법 및 이를 이용한 반도체 패키지에 관한 것이다.
반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드(lead)와는 와이어(wire)에 의하여 전기적으로 연결되고 있다. 금속 와이어를 이용하여 반도체 칩과 패키지 외부와의 전기적 신호 교환을 구현한 패키지의 경우 신호 교환의 속도가 느리고, 많은 수의 와이어가 사용되므로 반도체 칩에 전기적 특성 열화가 발생할 수 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다.
파워 모스펫(Power MOSFET) 또는 IGBT와 같은 전력용 반도체 소자와 같은 파워 칩(power chip) 패키지의 경우, 작은 스위칭 손실과 작은 도통 손실을 구현하고자 노력하고 있으며, 낮은 드레인-소스　간 온저항(Rds(ON))을 구현하고자 노력하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이(switching mode power supply), DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용될 수 있으며, 이러한 소자들의 에너지 효율을 높이고 발열을 줄임으로써 최종적인 제품의 크기를 줄여 자원 절약을 이루고자 시도되고 있다. 대전류가 흐르는 단자에 접촉하는 와이어(wire)에서 유발되는 저항 증가 및 작은 열용량에 따른 방열 특성 열화 등의 문제를 해결하고자 노력하고 있다.
본 발명이 해결하고자 하는 과제는, 반도체 칩의 가장자리 에지(edge) 부분과 이격 간격을 확보할 수 있는 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 제시하는 것이다.
본 발명이 해결하고자 하는 과제는, 반도체 칩의 가장자리 에지(edge) 부분과 이격 간격을 확보할 수 있는 클립 구조체를 포함하는 반도체 패키지를 제시하는 것이다.
본 발명의 일 관점은, 리드 프레임(lead frame)의 일부 부분 상에 실장된 반도체 칩의 표면과 상기 리드 프레임의 다른 일부 부분을 연결시키는 도전 클립 구조체를 형성하기 위한 클립 몸체부를 도입하는 단계; 및 상기 클립 몸체부의 일부 부분의 상면에 펀치툴(punch tool)을 도입하고 눌러 아래로 돌출되도록 굴곡시켜 상기 반도체 칩의 표면에 하면이 커플링(coupling)될 메사(mesa) 형상의 칩 접촉부의 형상을 얻는 단계;를 포함하는 클립 구조체 제조 방법을 제시한다.
상기 클립 몸체부는 판형 금속 도전재 형상을 가지도록 도입될 수 있다.
상기 클립 몸체부의 다른 일부 부분을 벤딩(bending)하여 상기 칩 접촉부의 하면 보다 낮은 위치에 상기 리드 프레임의 다른 일부 부분에 커플링되는 단부가 위치하는 다운셋(downset)부의 형상을 얻는 단계를 더 포함할 수 있다.
상기 펀치툴에 의한 굴곡에 의해서 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부는 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도될 수 있다.
상기 칩 접촉부의 상면에 상기 펀치툴에 의해 눌린 오목한 형상의 홈이 형성될 수 있다.
상기 클립 몸체부의 다른 일부 부분의 상면에 다른 펀치툴을 도입하고 눌러 아래로 돌출되도록 굴곡시켜 상기 리드 프레임의 다른 일부 부분에 하면이 커플링되는 메사(mesa) 형상의 다운셋(downset)부의 형상을 얻는 단계를 더 포함할 수 있다.
상기 다운셋부의 하면은 상기 칩 접촉부의 하면 보다 낮은 높이에 위치하도록 상기 다운셋부의 형상이 얻어질 수 있다.
상기 펀치툴들에 의한 굴곡에 의해서 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부는 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 제1단차와 상기 다운셋부의 하면 부분와 상기 연결부의 하면 부분 사이에 상기 높이 제1단차보다 큰 높이 제2단차가 유도될 수 있다.
상기 칩 접촉부와, 상기 연결부 및 상기 다운셋부는 상호 간의 연결 부분에 단차들을 가져 계단 형상을 형성할 수 있다.
상기 펀치툴들에 의해 눌려 상기 칩 접촉부의 상면에 제1깊이를 가지는 오목한 형상의 제1홈과 상기 다운세부의 상면에 제1깊이보다 깊은 제2깊이를 가지는 오목한 형상의 제2홈이 형성될 수 있다.
본 발명의 다른 일 관점은, 리드 프레임(lead frame); 상기 리드 프레임의 일부 부분 상에 실장된 반도체 칩; 및 상기 반도체 칩의 상면에 하면이 커플링(coupling)된 메사(mesa) 형상의 칩 접촉부, 상기 리드 프레임의 다른 일부 부분에 커플링되는 다운셋(downset)부, 및 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부를 포함하는 클립 구조체를 포함하고, 상기 칩 접촉부와 상기 다운셋부 및 상기 연결부는 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도되고, 상기 칩 접촉부의 상면에 상기 연결부의 상면보다 낮은 바닥 표면 높이를 가지는 오목한 홈 형상을 포함하는 반도체 패키지를 제시한다.
본 출원의 다른 일 과점은, 리드 프레임(lead frame); 상기 리드 프레임의 일부 부분 상에 실장된 반도체 칩; 및 상기 반도체 칩의 상면에 하면이 커플링(coupling)된 메사(mesa) 형상의 칩 접촉부, 상기 리드 프레임의 다른 일부 부분에 커플링되는 메사 형상의 다운셋(downset)부, 및 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부를 포함하는 클립 구조체를 포함하고, 상기 칩 접촉부와 상기 다운셋부 및 상기 연결부는 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도되고, 상기 칩 접촉부의 상면에 상기 연결부의 상면보다 낮은 바닥 표면을 가지는 제1깊이의 오목한 제1홈 형상 및 상기 다운셋부의 상면에 상기 제1깊이보다 깊은 제2깊이의 오목한 제2홈 형상을 포함하는 반도체 패키지를 제시한다.
본 발명에 따르면, 반도체 칩의 가장자리 에지(edge) 부분과 이격 간격을 확보할 수 있는 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 제시할 수 있다. 반도체 칩의 가장자리 에지(edge) 부분과 이격 간격을 확보할 수 있는 클립 구조체를 포함하는 반도체 패키지를 제시할 수 있다.
클립 구조체의 다운셋(downset)부와 반도체 칩의 모서리 에지부(edge portion)와의 이격 간격을 보다 넓게 확보할 수 있어, 다운셋부 또는 다운셋부에 연결된 연결부가 반도체 칩의 에지 부분과 전기적으로 원하지 않게 접촉하는 것을 방지할 수 있다. 이에 따라, 다운셋부와 반도체 칩의 에지부가 원하지 않은 접촉에 의해서, 반도체 칩으로부터 클립 구조체의 다운셋부로 전류가 누설되는 누설 전류 현상을 억제할 수 있다.
도 1은 일 예에 의한 클립 구조체 및 반도체 패키지를 보여주는 단면도이다.
도 2 내지 도 4는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 보여주는 도면들이다.
도 5는 일 예에 의한 클립 구조체의 측면을 보여주는 사진이다.
도 6은 일 예의 의한 클립 구조체의 평면 형상을 보여주는 사진이다.
도 7 및 도 8은 일 예에 의한 클립 구조체 및 반도체 패키지를 보여주는 도면들이다.
본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 안는다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여된 것일 수 있다. 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "하"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다.
본 발명의 반도체 패키지는 반도체 칩과 리드 프레임(lead frame)의 리드(lead)를 전기적으로 연결하는 구조로서 클립(clip) 형상의 구조체를 도입한다. 외부 터미널(terminal)인 외부 연결부재로서 와이어(wire) 대신에 클립(clip) 구조체를 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩에 부착되는 클립 구조체를 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립 구조체를 구비한 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다.
도 1은 일 예에 의한 클립 구조체 및 반도체 패키지를 보여준다.
도 1을 참조하면, 일 예의 반도체 패키지(10)는, 실질적으로 반도체 칩(200)이 실장되는 기판으로서 리드프레임(lead frame: 100)을 포함한다. 반도체 칩(200)은 파워(power) 소자의 칩(chip)으로 구비될 수 있다. 리드프레임(100)의 일 부분은 리드프레임 패드(lead frame pad: 101)로서 그 상에 반도체 칩(200)이 실장되고, 반도체 칩(200)의 하면에 구비된 단자, 예컨대, 드레인(drain)에 전기적으로 연결될 수 있다. 리드프레임 패드(101)는 파워 모스펫(MOSFET)의 드레인에 연결되는 드레인 단자로 이용될 수 있다. 반도체 칩(200)과 패드(101)의 접착을 위해서 도전성 접착제를 포함하는 제1접착층(410)이 계면에 도입될 수 있다. 제1접착층(410)은 솔더(solder)층을 포함하여 도입되어, 패드(101)에 반도체 칩(200)의 하면을 상호 연결시킬 수 있다.
반도체 칩(200)으로부터 패키지 외부로의 신호 전달을 위한 리드(lead: 103, 105)가 구비될 수 있다. 제1리드(103)는 패드(101)와 이격되는 도전 패턴으로 구비될 수 있으며, 반도체 칩(200)의 상면에 마련된 게이트(gate) 패드 또는 게이트 단자와 전기적으로 연결될 수 있다. 이러한 전기적 연결은 게이트 패드(도시되지 않음)와 제1리드(103)를 상호 연결시키는 본딩 와이어(bonding wire: 도시되지 않음)에 의해서 구현될 수 있다. 제2리드(105)는 패드(101)와 제1리드(103)과 이격되어 분리된 도전 패턴으로 구비될 수 있다. 제2리드(105)는 반도체 칩(200)의 상면에 구비된 소스(source) 단자 또는 소스 패드와 클립 구조체(300)에 의해 연결될 수 있다.
리드프레임 패드(101) 상에는 반도체 칩(200)이 실장되고, 반도체 칩(200) 위에는 클립 구조체(300)의 일 부분, 예컨대, 칩 접촉부(chip contact portion: 310)이 도입되어 커플링(coupling)될 수 있다. 클립 구조체(300)는 칩 접촉부(310)와 다운셋(downset)부(330), 이들을 상호 연결시키는 연결부(350)가 일체된 형상으로 구비될 수 있다. 클립 구조체(300)는 구리(Cu)와 같은 금속 도전 부재를 판형 형상을 가지도록 가공하여 형성할 수 있다.
클립 구조체(300)의 칩 접촉부(310)가 접속되는 반도체 칩(200)의 상면에는 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자가 위치할 수 있으며, 클립 칩 접촉부(310)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다. 판상 형태의 클립 구조체(300)는 와이어 본딩 구조에 비해 넓은 접촉 면적을 제공하여 접촉 저항을 감소시키고, 보다 넓은 단면적을 가지며 접속되어 온(On) 저항의 감소를 유도할 수 있다. 또한, 넓은 접촉 면적은 반도체 칩(200)으로부터의 발열 경로를 보다 넓게 유도할 수 있어, 원활한 방열 효과를 유도할 수 있다. 칩 접촉부(310)의 하면(311)과 반도체 칩(200)의 상면을 접착시켜 커플링시키기 위한 제2접착층(430)이 솔더와 같은 도전 접착제를 이용하여 구비될 수 있다.
클립 구조체(300)의 칩 접촉부(310)로부터 연결부(350)가 연장되고, 연결부(350)로부터 연장되는 일 부분이 아래에 위치하는 제2리드(105)에 연결되도록 연장되어 다운셋부(330)가 구현될 수 있다. 연결부(350)의 하면(351) 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 부분으로 다운셋부(330)이 설정될 수 있다. 연결부(350)의 하면(351) 및 상면(353)의 표면으로부터 일정 각도 꺾여져 그 사이에 단차가 없는 형태로 다운셋부(330)가 구비될 수 있다. 다운셋 부분(330)의 끝단 단부(331)의 일부가 제2리드(105) 상면 표면에 접촉 연결되도록 다운셋부 (330)이 구부러지는 각도가 설정될 수 있다. 다웃셋부(330)는 반도체 칩(200)에 전기적으로 연결되는 클립 칩 접촉부(310)와 리드프레임(100)의 제2리드(105)를 전기적 및 열적으로 연결시키는 연결 부재로 작용할 수 있다.
다운셋부(330)는 연결부(350)나 칩 접촉부(310)로부터 벤딩되어 아래로 향하도록 일정 각도 꺾여진 형상을 가지도록 구비될 수 있다. 다운셋부(330)의 단부(331)는 제2리드(105)의 상면에 대향되는 하면(335)와 하면(335)에 연결된 측면(333)이 제2리드(105)의 상면과 일정 각도를 이루는 경사진 빗면을 이루도록 도입될 수 있다. 측면(333)과 하면(335)은 대략 90° 각도를 이룰 수 있고, 측면(333)은 제2리드(105)의 상면과 대략 30° 이상 크고 90° 보다 작은 각도(337)를 이루는 빗면 형상을 가질 수 있다. 또는 측면(333)은 제2리드(105)의 상면과 30° 내지 65°의 각도를 이룰 수 있고, 45°내지 80°의 각도를 이룰 수 있다.
다운셋부(330)의 단부(331)의 측면(333)이 제2리드(105)의 상면과 일정 각도를 이루어 비스듬한 빗면 형상으로 도입되므로, 측면(333)과 제2리드(105)의 상면 사이에는 90° 보다 작은 예각의 트랩(trap) 공간이 확보될 수 있고, 이러한 트랩 공간에 접착을 위한 제3접착층(450)의 접착 물질, 예컨대, 솔더가 보다 많은 양으로 트랩될 수 있다. 측면(333)과 제2리드(105)의 상면이 예각을 이루어 트랩을 위한 표면 장력을 보다 크게 유도할 수 있으므로, 트랩 공간 내에 보다 많은 솔더가 보유될 수 있다. 마찬가지로, 하면(335)과 제2리드(105)의 상면 사이의 예각의 트랩 공간이 확보될 수 있으며, 이러한 트랩 공간에 접착을 위한 제3접착층(450)의 접착 물질, 예컨대, 솔더가 보다 많은 양으로 트랩될 수 있다. 하면(335)과 제2리드(105)의 상면 사이에는 대략 0° 보다 크고 60° 보다 작은 예각의 각도를 이루는 경사진 빗면 형상을 가질 수 있다. 또는 하면(335)은 제2리드(105)의 상면과 25° 내지 60°의 각도를 이룰 수 있고, 45°내지 20°의 각도를 이룰 수 있다. 이에 따라, 제3접착층(450)의 두께를 실질적으로 증가시키고, 접착 면적을 증가시키는 효과를 구현할 수 있어, 다운셋부(330)의 단부(331)가 제2리드(105)의 표면에 보다 견고하고 전기적 신뢰성있게 체결될 수 있다.
클립 구조체(300)의 칩 접촉부(310)는 연결부(350)의 하면(351)에 대해서 아래 방향으로 돌출된 메사(mesa) 형상으로 구비될 수 있다. 칩 접촉부(310)의 하면(311)은 연결부(350)의 하면(351)과 사이에 높이 단차(H1)이 형성되도록 돌출된 형상을 가질 수 있다. 이에 따라 아래에서 바라볼 때, 칩 접촉부(310)와 다운셋부(330) 및 연결부(350)는 아치(arch) 형상을 이루고, 연결부(350)의 하면(351)은 반도체 칩(200)의 모서리 부분(201)과 보다 넓게 확보된 이격 간격(D1)을 가질 수 있다. 칩 접촉부(310)의 하면(311)과 연결부(350)의 하면(351) 사이의 높이 단차(H1) 만큼, 연결부(350)의 하면(351)이 칩 접촉부(310)의 하면(311) 보다 더 멀리 반도체 칩(200)의 모서리 부분(201)과 이격될 수 있다.
전력 반도체 칩(200)의 경우 모서리부(201)는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 다운셋부(330)은 클립 구조체(300)의 연결부(350)로부터 벤딩된 형상을 가지므로, 이러한 모서리부(201)에 상대적으로 근접하게 위치할 수 있으며, 경우에 따라 모서리부(201)와 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 반도체 칩(200)의 모서리부(201)와 다운셋부(330) 또는 연결부(350)과의 접촉을 방지하여 누설 전류를 방지하기 위해서, 이들 사이의 이격을 보다 넓게 확보할 수 있도록 모서리부(201)에 대응되어 마주보는 연결부(350)의 하면(351)이 보다 더 멀리 이격되도록 연결부(350)와 칩 접촉부(310) 사이에 단차를 유도할 수 있다.
칩 접촉부(310)의 상면(313)에는 연결부(350)의 상면(353) 보다 낮은 바닥 높이를 가지는 오목한 홈(315) 형상이 구비될 수 있다. 이러한 오목한 홈(315) 형상은 칩 접촉부(310)가 아래로 돌출된 형상으로 구비되도록 가공하는 과정에서 수반될 수 있으며, 상면(313)과 연결부(350)의 상면(353)과의 높이 단차(H2) 만큼 상면의 표면적을 증대하는 효과를 수반할 수 있다. 이에 따라, 클립 구조체(300)로부터 열을 발산시키는 방열 효과의 증대를 구현할 수 있다. 클립 구조체(300)는 구리를 포함하는 금속 재질로 이루어질 수 있으며, 0.1㎜ 내지 1.5㎜ 두께를 가지는 판재를 가공하여 구현할 수 있다.
반도체 패키지(10)는 반도체 칩(200)을 밀봉하는 밀봉부(500)를 더 구비할 수 있으며, 밀봉부(500)는 반도체 칩(200) 및 클립 구조체(300)를 덮어 보호하도록 형성될 수 있다. 밀봉부(500)는 에폭시몰딩재(EMC)를 이용한 몰딩(moding) 과정으로 형성될 수 있다. 밀봉부(500)는 리드 프레임(100)의 하면을 노출하도록 형성되어, 열 방출 효과를 보다 더 크게 유도할 수 있다.
도 2 내지 도 4는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 보여준다.
도 2를 참조하면, 클립 구조체(도 1의 300)를 가공하기 위해 판형 금속 도전재의 형상을 가지는 클립 몸체부(309)를 도입한다. 클립 몸체부(309)는 칩 접촉부(도 1의 310)로 가공될 제1부분(301), 다운셋부(도 1의 330)로 가공될 제2부분(303), 연결부(도 1의 350)가 위치할 제3부분(305)로 구비될 수 있다. 다운셋부(330)로 가공하기 위해서, 클립 몸체부(309)의 제2부분(303)을 제3부분(305)과 일정 각도를 이루도록 벤딩하여 다운셋부(330)의 형상을 얻는다.
도 3을 참조하면, 클립 몸체부(309)의 제1부분(301)의 상면(306) 상에 펀칭툴(punch tool: 600)을 도입하고, 눌러 펀칭하는 과정을 수행한다. 펀칭툴(600)은 금형으로 프레스(press)에 의해 그 형상대로 눌리는 부분이 굴곡되도록 유도하는 부재로 도입될 수 있다. 펀칭툴(600)을 눌러 아래로 돌출되도록 제1부분(301)이 하면(307) 아래로 돌출되도록 굴곡시켜 메사(mesa) 형상의 칩 접촉부(310)를 형성한다. 펀칭툴(600)은 칩 접촉부(310)의 평면 형상에 부합되는 평면 형상을 클립 몸체부(309)와 접촉하는 하면에 가지는 금형으로 도입될 수 있다.
도 4를 참조하면, 펀칭툴(600)을 이탈시킴으로써, 칩 접촉부(310)의 상면(313)에 오목한 홈(315) 형상이 유도되도록 하여, 클립 구조체(300)의 형상을 가공할 수 있다.
도 5는 일 예에 의한 클립 구조체의 측면을 보여주는 사진이다. 도 6은 일 예의 의한 클립 구조체의 평면 형상을 보여주는 사진이다.
도 5를 참조하면, 펀칭 과정으로 형성된 실재 클립 구조체는 칩 접촉부(2310)가 메사 형상으로 아래로 돌출되고, 연결부(2350)의 끝단 부분에서 아래로 벤딩된 다운셋부(2330)을 가지고, 연결부(2350)의 하면(2351)과 칩 접촉부(2310)의 하면(2311)이 단차를 가지며, 연결부(2350)의 상면(2353)과 다운셋부(2330)는 단차를 가지지 않고 연속된 표면을 구성할 수 있다.
도 6을 참조하면, 펀칭 과정으로 형성된 실재 클립 구조체는 칩 접촉부(3310)가 메사 형상으로 돌출되고, 연결부(3350)의 하면(3351)과 칩 접촉부(3310)의 하면(3311)이 단차를 가지도록 가공될 수 있다.
도 7 및 도 8은 일 예에 의한 클립 구조체 및 반도체 패키지를 보여주는 도면들이다. 도 8은 도 7의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 7 및 도 8을 함께 참조하면, 다른 일 예의 반도체 패키지(20)는, 실질적으로 리드프레임(5100) 상에 반도체 칩(5200)이 실장되고, 리드프레임(5100)의 일 부분은 리드프레임 패드(5101)로서 그 상에 반도체 칩(5200)이 실장되고, 반도체 칩(5200)의 하면에 구비된 단자, 예컨대, 드레인(drain)에 전기적으로 연결될 수 있다. 제1리드(5103)는 반도체 칩(5200)의 상면에 마련된 게이트(gate) 패드(5230) 또는 게이트 단자와 전기적으로 연결될 수 있다. 이러한 전기적 연결은 게이트 패드(5230)와 제1리드(5103)를 상호 연결시키는 본딩 와이어(5109)에 의해서 구현될 수 있다. 제2리드(5105)는 패드(5101)와 제1리드(5103)과 이격되어 분리된 도전 패턴으로 구비될 수 있다. 제2리드(5105)는 반도체 칩(5200)의 상면에 구비된 소스(source) 단자 또는 소스 패드와 클립 구조체(5300)에 의해 연결될 수 있다.
리드프레임 패드(5101) 상에는 반도체 칩(5200)이 실장되고, 반도체 칩(5200) 위에는 클립 구조체(5300)의 일 부분, 예컨대, 칩 접촉부(chip contact portion: 5310)이 도입되어 커플링(coupling)될 수 있다. 클립 구조체(5300)는 칩 접촉부(5310)와 다운셋(downset)부(5330), 이들을 상호 연결시키는 연결부(5350)가 일체된 형상으로 구비될 수 있다. 클립 구조체(5300)는 구리(Cu)와 같은 금속 도전 부재를 판형 형상을 가지도록 가공하여 형성할 수 있다. 칩 접촉부(5310)의 하면(5311)과 반도체 칩(5200)의 상면을 접착시켜 커플링시키기 위한 제2접착층(5430)이 솔더와 같은 도전 접착제를 이용하여 구비될 수 있다.
클립 구조체(5300)의 칩 접촉부(5310)로부터 연결부(5350)가 연장되고, 연결부(5350)로부터 연장되는 일 부분이 아래에 위치하는 제2리드(5105)에 연결되는 다운셋부(5330)를 구성할 수 있다.
클립 구조체(5300)의 칩 접촉부(5310)는 연결부(5350)의 하면(5351)에 대해서 아래 방향으로 돌출된 메사(mesa) 형상으로 구비될 수 있다. 도 2 내지 도 4를 참조하여 설명한 바와 같이 펀칭 과정으로 칩 접촉부(5310)이 아래로 돌출되도록 굴곡시키는 과정을 수행할 수 있다. 칩 접촉부(5310)의 하면(5311)은 연결부(5350)의 하면(5351)과 사이에 높이 단차(H3)이 형성되도록 돌출된 형상을 가질 수 있다. 이에 따라 아래에서 바라볼 때, 칩 접촉부(5310)와 다운셋부(5330) 및 연결부(5350)는 아치(arch) 형상을 이루고, 연결부(5350)의 하면(5351)은 반도체 칩(5200)의 모서리 부분과 보다 넓게 확보된 이격 간격(D2)을 가질 수 있다. 칩 접촉부(5310)의 하면(5311)과 연결부(5350)의 하면(5351) 사이의 높이 단차(H3) 만큼, 연결부(5350)의 하면(5351)이 칩 접촉부(5310)의 하면(5311) 보다 더 멀리 반도체 칩(5200)의 모서리 부분과 이격될 수 있다.
칩 접촉부(5310)의 상면(5313)에는 연결부(5350)의 상면(5353) 보다 낮은 바닥 높이를 가지는 오목한 제1홈(5315) 형상이 구비될 수 있다. 이러한 오목한 제1홈(5315) 형상은 칩 접촉부(5310)가 아래로 돌출된 형상으로 구비되도록 가공하는 과정에서 수반될 수 있으며, 상면(5313)과 연결부(5350)의 상면(5353)과의 높이 단차(H4) 만큼 상면의 표면적을 증대하는 효과를 수반할 수 있다. 이에 따라, 클립 구조체(5300)로부터 열을 발산시키는 방열 효과의 증대를 구현할 수 있다. 클립 구조체(5300)는 구리를 포함하는 금속 재질로 이루어질 수 있으며, 0.1㎜ 내지 1.5㎜ 두께를 가지는 판재를 가공하여 구현할 수 있다.
도 2 내지 도 4를 참조하여 설명한 바와 마찬가지 방법을 적용하여 클립 몸체부의 다른 일부 부분의 상면에 다른 펀치툴을 도입하고 눌러 아래로 돌출되도록 굴곡시켜 메사(mesa) 형상의 다운셋(downset)부(5330)의 형상을 얻을 수 있다. 다운셋부(5330)의 하면(5331)은 칩 접촉부(5310)의 하면(5311) 보다 낮은 높이에 위치하도록 형상이 얻어질 수 있다. 하면(5331)과 제2리드(5505) 사이에 접착을 위한 제3접착층(5450)이 구비될 수 있다.
칩 접촉부(5310)와 다운셋부(5330) 및 연결부(5350)는 아치(arch) 형상을 이뤄, 칩 접촉부(5310)의 상면(5313)에 연결부(5350)의 상면(5353)보다 낮은 바닥 표면을 가지는 제1깊이(H4)의 오목한 제1홈(5315) 형상 및 다운셋부(5330)의 상면(5333)에 제1깊이(H4)보다 깊은 제2깊이(H5)의 오목한 제2홈(5335) 형상이 펀칭툴을 이용한 펀칭 과정으로 형성될 수 있다. 이러한 계단 형상의 표면은 클립 구조체(5300)가 보다 우수한 방열 효과를 가질 수 있도록 유도할 수 있다.
반도체 패키지(20)는 반도체 칩(5200)을 밀봉하는 밀봉부(5500)를 더 구비할 수 있으며, 밀봉부(5500)는 반도체 칩(5200) 및 클립 구조체(5300)를 덮어 보호하도록 형성될 수 있다. 밀봉부(5500)는 에폭시몰딩재(EMC)를 이용한 몰딩(moding) 과정으로 형성될 수 있다. 밀봉부(5500)는 리드 프레임(5100)의 하면을 노출하도록 형성되어, 열 방출 효과를 보다 더 크게 유도할 수 있다.
상술한 바와 같이 본 발명의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 발명에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 발명에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 발명에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
300: 클립 구조체, 310: 칩 접촉부,
330: 다운셋부, 350: 연결부.

Claims (12)

  1. 리드 프레임(lead frame)의 일부 부분 상에 실장된 반도체 칩의 표면과 상기 리드 프레임의 다른 일부 부분을 연결시키는 도전 클립 구조체를 형성하기 위한 클립 몸체부를 도입하는 단계; 및
    상기 클립 몸체부의 일부 부분의 상면에 펀치툴(punch tool)을 도입하고 눌러 아래로 돌출되도록 굴곡시켜 상기 반도체 칩의 표면에 하면이 커플링(coupling)될 메사(mesa) 형상의 칩 접촉부의 형상을 얻는 단계;를 포함하는 클립 구조체 제조 방법.
  2. 제1항에 있어서,
    상기 클립 몸체부는
    판형 금속 도전재 형상을 가지도록 도입되는 클립 구조체 제조 방법.
  3. 제1항에 있어서,
    상기 클립 몸체부의 다른 일부 부분을 벤딩(bending)하여 상기 칩 접촉부의 하면 보다 낮은 위치에 상기 리드 프레임의 다른 일부 부분에 커플링되는 단부가 위치하는 다운셋(downset)부의 형상을 얻는 단계를 더 포함하는 클립 구조체 제조 방법.
  4. 제3항에 있어서,
    상기 펀치툴에 의한 굴곡에 의해서 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부는 아치(arch) 형상을 이뤄
    상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도되는 클립 구조체 제조 방법.
  5. 제1항에 있어서,
    상기 칩 접촉부의 상면에 상기 펀치툴에 의해 눌린 오목한 형상의 홈이 형성되는 클립 구조체 제조 방법.
  6. 제1항에 있어서,
    상기 클립 몸체부의 다른 일부 부분의 상면에 다른 펀치툴을 도입하고 눌러 아래로 돌출되도록 굴곡시켜 상기 리드 프레임의 다른 일부 부분에 하면이 커플링되는 메사(mesa) 형상의 다운셋(downset)부의 형상을 얻는 단계를 더 포함하는 클립 구조체 제조 방법.
  7. 제6항에 있어서,
    상기 다운셋부의 하면은
    상기 칩 접촉부의 하면 보다 낮은 높이에 위치하도록 상기 다운셋부의 형상이 얻어지는 클립 구조체 제조 방법.
  8. 제6항에 있어서,
    상기 펀치툴들에 의한 굴곡에 의해서 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부는 아치(arch) 형상을 이뤄
    상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 제1단차와 상기 다운셋부의 하면 부분와 상기 연결부의 하면 부분 사이에 상기 높이 제1단차보다 큰 높이 제2단차가 유도되는 클립 구조체 제조 방법.
  9. 제8항에 있어서,
    상기 칩 접촉부와, 상기 연결부 및 상기 다운셋부는 상호 간의 연결 부분에 단차들을 가져 계단 형상을 형성하는 클립 구조체 제조 방법.
  10. 제6항에 있어서,
    상기 펀치툴들에 의해 눌려 상기 칩 접촉부의 상면에 제1깊이를 가지는 오목한 형상의 제1홈과 상기 다운세부의 상면에 제1깊이보다 깊은 제2깊이를 가지는 오목한 형상의 제2홈이 형성되는 클립 구조체 제조 방법.
  11. 리드 프레임(lead frame);
    상기 리드 프레임의 일부 부분 상에 실장된 반도체 칩; 및
    상기 반도체 칩의 상면에 하면이 커플링(coupling)된 메사(mesa) 형상의 칩 접촉부, 상기 리드 프레임의 다른 일부 부분에 커플링되는 다운셋(downset)부, 및 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부를 포함하는 클립 구조체를 포함하고,
    상기 칩 접촉부와 상기 다운셋부 및 상기 연결부는 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도되고,
    상기 칩 접촉부의 상면에 상기 연결부의 상면보다 낮은 바닥 표면 높이를 가지는 오목한 홈 형상을 포함하는 반도체 패키지.
  12. 리드 프레임(lead frame);
    상기 리드 프레임의 일부 부분 상에 실장된 반도체 칩; 및
    상기 반도체 칩의 상면에 하면이 커플링(coupling)된 메사(mesa) 형상의 칩 접촉부, 상기 리드 프레임의 다른 일부 부분에 커플링되는 메사 형상의 다운셋(downset)부, 및 상기 칩 접촉부와 상기 다운셋부를 연결하는 연결부를 포함하는 클립 구조체를 포함하고,
    상기 칩 접촉부와 상기 다운셋부 및 상기 연결부는 아치(arch) 형상을 이뤄 상기 칩 접촉부의 하면 부분과 상기 연결부의 하면 부분 사이에 높이 단차가 유도되고,
    상기 칩 접촉부의 상면에 상기 연결부의 상면보다 낮은 바닥 표면을 가지는 제1깊이의 오목한 제1홈 형상 및 상기 다운셋부의 상면에 상기 제1깊이보다 깊은 제2깊이의 오목한 제2홈 형상을 포함하는 반도체 패키지.
KR1020140124509A 2014-09-18 2014-09-18 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지 KR20160033869A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140124509A KR20160033869A (ko) 2014-09-18 2014-09-18 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140124509A KR20160033869A (ko) 2014-09-18 2014-09-18 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20160033869A true KR20160033869A (ko) 2016-03-29

Family

ID=55661745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140124509A KR20160033869A (ko) 2014-09-18 2014-09-18 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20160033869A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929306B2 (en) 2021-03-22 2024-03-12 Kabushiki Kaisha Toshiba Semiconductor device comprising first and second lead frames

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929306B2 (en) 2021-03-22 2024-03-12 Kabushiki Kaisha Toshiba Semiconductor device comprising first and second lead frames

Similar Documents

Publication Publication Date Title
KR101631232B1 (ko) 클립을 이용한 적층 패키지
KR20160033870A (ko) 클립 구조체를 이용한 반도체 패키지
US7768105B2 (en) Pre-molded clip structure
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
CN102308383B (zh) 半导体管芯封装件及其制造方法
US7745929B2 (en) Semiconductor device and method for producing the same
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
CN104821302B (zh) 半导体装置
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
US9029990B2 (en) Integrated circuit package
CN114284231A (zh) 一种级联型GaN基功率器件的封装结构及封装方法
US9666557B2 (en) Small footprint semiconductor package
CN111599786A (zh) 夹具框架组件、具有引线框架和夹具框架的半导体封装及其制造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
KR200484570Y1 (ko) 클립 구조체를 이용한 반도체 패키지
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR20160033869A (ko) 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지
KR101561920B1 (ko) 반도체 패키지
KR20150082937A (ko) 전력 모듈 패키지와 이의 제작방법
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
CN111192860A (zh) 一种氮化镓器件及氮化镓器件的封装方法
WO2023100733A1 (ja) 半導体装置、および、半導体装置の製造方法
CN110892527B (zh) 半导体装置以及半导体装置的制造方法
KR20220063570A (ko) 반도체 소자 패키지
CN111987050A (zh) 具有节省空间的引线和管芯焊盘设计的半导体封装

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application