WO2023100733A1 - 半導体装置、および、半導体装置の製造方法 - Google Patents

半導体装置、および、半導体装置の製造方法 Download PDF

Info

Publication number
WO2023100733A1
WO2023100733A1 PCT/JP2022/043313 JP2022043313W WO2023100733A1 WO 2023100733 A1 WO2023100733 A1 WO 2023100733A1 JP 2022043313 W JP2022043313 W JP 2022043313W WO 2023100733 A1 WO2023100733 A1 WO 2023100733A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
semiconductor device
die pad
thickness direction
resin
Prior art date
Application number
PCT/JP2022/043313
Other languages
English (en)
French (fr)
Inventor
僚太郎 柿▲崎▼
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023100733A1 publication Critical patent/WO2023100733A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Definitions

  • the present disclosure relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • Patent Document 1 discloses a first lead, a second lead, and a third lead including a first pad having a pad main surface and a pad back surface, a semiconductor element mounted on the pad main surface, and a semiconductor element in contact with the pad main surface. and a sealing resin that covers the semiconductor element.
  • the first, second and third leads have first, second and third terminals extending in the same direction.
  • the semiconductor device is mounted on the circuit board by inserting the first terminal, the second terminal, and the third terminal through the through holes of the circuit board or the like.
  • a heat sink for example, an insulating sheet is provided between the rear surface of the pad and the heat sink.
  • the semiconductor device is required to be surface-mounted on the circuit board, for example, in addition to the mounting form in which the terminal portion is inserted through the circuit board.
  • An object of the present disclosure is to provide an improved semiconductor device.
  • one object of the present disclosure is to provide a surface-mountable semiconductor device.
  • a semiconductor device includes a semiconductor element, a main surface of a first lead on which the semiconductor element is mounted facing one side in the thickness direction, and a first lead facing the other side in the thickness direction.
  • a first lead including a back surface, a die pad portion having a first lead side surface facing one side in a first direction perpendicular to the thickness direction; a first terminal portion; a sealing resin having a first resin surface and a second resin surface facing the other side in the thickness direction, and covering the semiconductor element and part of the die pad portion;
  • the rear surface of the first lead is exposed from the second resin surface.
  • the first terminal portion includes a first portion joined to the die pad portion, a second portion positioned on one side in the thickness direction with respect to the first portion and used for mounting, and the first portion. and a third portion interposed between the second portion.
  • joining means a method of joining metals together, and includes both mechanical joining and metallurgical joining.
  • Mechanical joining includes a method of caulking by engaging an engaging portion with an engaging hole and crimping, and a method of fixing with a part such as a screw or a rivet.
  • Metallurgical bonding includes methods such as ultrasonic bonding, bonding using a bonding material such as solder, and various types of welding.
  • a method of manufacturing a semiconductor device includes forming a lead frame having a first terminal portion, bonding a die pad portion to the first terminal portion, and forming a semiconductor device on the die pad portion.
  • the method includes a step of bonding an element, a step of forming a sealing resin covering the semiconductor element, and a step of cutting the lead frame.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 2 is a perspective view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 3 is a perspective view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 4 is a main part perspective view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 5 is a main part perspective view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 6 is a plan view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 7 is a bottom view showing the semiconductor device according to the first embodiment of the present disclosure;
  • FIG. FIG. 8 is a front view showing the semiconductor device according to the first embodiment of the present disclosure;
  • FIG. 9 is a side view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 10 is a fragmentary plan view showing the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 11 is a bottom view of essential parts showing the semiconductor device according to the first embodiment of the present disclosure.
  • 12 is a cross-sectional view taken along line XII-XII in FIG. 11.
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG. 11.
  • FIG. 14 is a cross-sectional view taken along line XIV-XIV in FIG. 11.
  • FIG. 15 is a cross-sectional view along line XV-XV in FIG. 11.
  • FIG. 16 is a cross-sectional view showing how the semiconductor device according to the first embodiment of the present disclosure is used.
  • FIG. 17 is a flow chart showing an example of a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 18 is a cross-sectional view showing steps according to an example of the method for manufacturing the semiconductor device according to the first embodiment of the present disclosure.
  • 19A and 19B are cross-sectional views showing steps according to an example of the method for manufacturing the semiconductor device according to the first embodiment of the present disclosure.
  • 20A and 20B are cross-sectional views showing steps according to an example of the method for manufacturing the semiconductor device according to the first embodiment of the present disclosure.
  • 21A and 21B are cross-sectional views showing steps according to an example of the method for manufacturing the semiconductor device according to the first embodiment of the present disclosure.
  • 22A and 22B are cross-sectional views showing steps according to an example of the method for manufacturing the semiconductor device according to the first embodiment of the present disclosure.
  • 23 is a cross-sectional view showing a first modification of the semiconductor device according to the first embodiment of the present disclosure;
  • FIG. 24 is a cross-sectional view showing a usage state of the first modification of the semiconductor device according to the first embodiment of the present disclosure.
  • 25 is a perspective view showing a second modification of the semiconductor device according to the first embodiment of the present disclosure;
  • 26 is a cross-sectional view showing a second modification of the semiconductor device according to the first embodiment of the present disclosure
  • 27 is a perspective view showing a third modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 28 is a cross-sectional view showing a third modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 29 is a perspective view showing a fourth modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 30 is a cross-sectional view showing a fourth modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 31 is a cross-sectional view showing a fifth modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 32 is a cross-sectional view showing a sixth modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 33 is a cross-sectional view showing a seventh modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. 34 is an enlarged view of FIG. 33
  • FIG. 35 is a cross-sectional view showing an eighth modification of the semiconductor device according to the first embodiment of the present disclosure
  • FIG. FIG. 36 is a fragmentary plan view showing a semiconductor device according to a second embodiment of the present disclosure
  • FIG. FIG. 37 is a cross-sectional view showing a semiconductor device according to a second embodiment of the present disclosure
  • 38 is a perspective view showing a semiconductor device according to a third embodiment of the present disclosure
  • FIG. 39 is a fragmentary plan view showing a semiconductor device according to a third embodiment of the present disclosure.
  • FIG. FIG. 40 is a cross-sectional view showing a semiconductor device according to a fourth embodiment of the present disclosure;
  • FIG. 41 is a cross-sectional view showing a semiconductor device according to a fifth embodiment of the present disclosure;
  • FIG. 42 is a cross-sectional view showing a semiconductor device according to a sixth embodiment of the present disclosure;
  • FIG. 43 is a cross-sectional view showing a first modification of the semiconductor device according to the sixth embodiment of the present disclosure;
  • FIG. 44 is a cross-sectional view showing a second modification of the semiconductor device according to the sixth embodiment of the present disclosure;
  • a certain entity A is formed on a certain entity B” and “a certain entity A is formed on a certain entity B” mean “a certain entity A is formed on a certain entity B”. It includes "being directly formed in entity B” and “being formed in entity B while another entity is interposed between entity A and entity B”.
  • ⁇ an entity A is placed on an entity B'' and ⁇ an entity A is located on an entity B'' mean ⁇ an entity A is located on an entity B.'' It includes "directly placed on B” and "some entity A is placed on an entity B while another entity is interposed between an entity A and an entity B.”
  • ⁇ an object A is located on an object B'' means ⁇ an object A is adjacent to an object B and an object A is positioned on an object B. and "the thing A is positioned on the thing B while another thing is interposed between the thing A and the thing B".
  • ⁇ an object A overlaps an object B when viewed in a certain direction'' means ⁇ an object A overlaps all of an object B'' and ⁇ an object A overlaps an object B.'' It includes "overlapping a part of a certain thing B".
  • First embodiment: 1 to 16 show a semiconductor device according to a first embodiment of the present disclosure.
  • a semiconductor device A10 of this embodiment includes a conduction member 10, a semiconductor element 20, connection members 31, 32, and 33, and a sealing resin 40.
  • the z-direction is an example of the "thickness direction”
  • the x-direction is an example of the "first direction”
  • the y-direction is an example of the "second direction”.
  • the conductive member 10 is a member that constitutes a conductive path to the semiconductor element 20 .
  • the conducting member 10 of this embodiment includes a first lead 11, a second lead 12, a third lead 13 and a fourth lead .
  • the material of first lead 11, second lead 12, third lead 13 and fourth lead 14 is not limited at all, and includes copper (Cu) or a copper alloy, for example. Also, appropriate portions of the first lead 11, the second lead 12, the third lead 13 and the fourth lead 14 may be plated with silver (Ag), nickel (Ni), tin (Sn) or the like. .
  • first lead 11 has die pad portion 111 and a plurality of first terminal portions 112 .
  • the first lead 11 is formed by joining a die pad portion 111 and a plurality of first terminal portions 112, which are separate members.
  • the die pad portion 111 has a first lead main surface 1111 and a first lead rear surface 1112 .
  • the first lead main surface 1111 is a surface facing one side in the z direction.
  • the first lead back surface 1112 is a surface facing the other side in the z direction.
  • a semiconductor element 20 is mounted on the first lead main surface 1111 .
  • the die pad portion 111 of this embodiment further has a first lead side surface 1113 and a first intermediate surface 1114 .
  • the first lead side surface 1113 is located between the first lead main surface 1111 and the first lead back surface 1112 in the z direction, and faces one side in the x direction.
  • the first intermediate surface 1114 is positioned between the first lead main surface 1111 and the first lead back surface 1112 in the z direction, and faces the other side in the z direction (the same side as the first lead back surface 1112). be.
  • the die pad portion 111 has a plurality of engaging portions 1115 that protrude from the first lead principal surface 1111 in the z-direction and are engaged with engaging holes 1125 (described later) of the first terminal portions 112. there is The plurality of engaging portions 1115 are arranged at regular intervals in the y direction.
  • the shape of the die pad portion 111 is not limited at all. In the illustrated example, the die pad portion 111 has a rectangular shape when viewed in the z direction. Also, the shapes of the first lead main surface 1111 and the first lead back surface 1112 are not limited at all, and in the illustrated example, they are rectangular when viewed in the z direction.
  • the plurality of first terminal portions 112 are arranged side by side in the y direction.
  • the first terminal portion 112 has a first portion 1121 , a second portion 1122 and a third portion 1123 .
  • the first part 1121 is bonded to the die pad part 111 .
  • the first portion 1121 is bonded to the first lead main surface 1111 of the die pad portion 111 .
  • Each first portion 1121 has an engagement hole 1125 extending in the z-direction.
  • the first portion 1121 is crimped to the die pad portion 111 .
  • the engagement portion 1115 of the die pad portion 111 is inserted through the engagement hole 1125 of the first portion 1121 .
  • pressure is applied from the distal end side of the engaging portion 1115 with a mold.
  • the tip portion of the engaging portion 1115 is crushed and engaged with the engaging hole 1125 , and the peripheral surface of the engaging portion 1115 is brought into close contact with the inner surface of the engaging hole 1125 .
  • the first portion 1121 extends to one side in the x direction, and is parallel (or substantially parallel) to the xy plane in the illustrated example.
  • the shape of the first part 1121 is not limited at all, and in the illustrated example, it is rectangular when viewed in the z direction.
  • the first dimension t1 in the z direction of the die pad portion 111 is larger than the second dimension t2 in the z direction of the first portion 1121 .
  • each dimension is not limited, for example, the first dimension t1 is 3 times or more and 10 times or less than the second dimension t2.
  • the first dimension t1 can be made six times or more the second dimension t2, which is difficult when the first lead 11 is integrally formed from a multi-gauge strip material.
  • the first portion 1121 is separated from the first lead back surface 1112 in the z-direction.
  • the second part 1122 is located on one side of the first part 1121 in the z direction.
  • the second part 1122 is used when the semiconductor device A10 is surface-mounted on a circuit board or the like.
  • the second portion 1122 has a shape extending along the x direction.
  • the third part 1123 is interposed between the first part 1121 and the second part 1122.
  • the third portion 1123 extends from the first portion 1121 to one side in the z direction.
  • the third portion 1123 is tilted with respect to the z direction (yz plane).
  • the shape of the third part 1123 is not limited at all, and in the illustrated example it is rectangular when viewed in the x direction.
  • Second lead 12 The second lead 12 is spaced apart from the first lead 11 and positioned on the other side of the die pad portion 111 in the x direction.
  • the second lead 12 has a second pad portion 121 and a plurality of second terminal portions 122 .
  • the second pad portion 121 has a second lead main surface 1211 and a second lead rear surface 1212 .
  • the second lead main surface 1211 is a surface facing one side in the z direction.
  • the second lead back surface 1212 is a surface facing the other side in the z direction.
  • the second lead main surface 1211 is at the same (or substantially the same) position as the first lead main surface 1111 in the z-direction.
  • a connection member 31 is conductively joined to the second lead main surface 1211 .
  • the shape of the second pad portion 121 is not limited at all, and in the illustrated example, it is a rectangular shape with the y direction as the longitudinal direction.
  • the second pad section 121 is smaller than the die pad section 111 when viewed in the z direction.
  • the second pad portion 121 is smaller in size in the z direction than the die pad portion 111 and is the same as the first terminal portion 112 .
  • the plurality of second terminal portions 122 are arranged side by side in the y direction.
  • the second terminal portion 122 has a fourth portion 1221 , a fifth portion 1222 and a sixth portion 1223 .
  • the fourth portion 1221 is connected to the second pad portion 121, extends from the second pad portion 121 to the other side in the x direction, and is parallel (or substantially parallel) to the xy plane in the illustrated example.
  • a surface of the fourth portion 1221 facing one side in the z direction is flush with the second lead main surface 1211 .
  • the shape of the fourth part 1221 is not limited at all, and in the illustrated example it is rectangular when viewed in the z direction.
  • the fifth part 1222 is located on one side of the fourth part 1221 in the z direction.
  • the fifth part 1222 is used when the semiconductor device A10 is surface-mounted on a circuit board or the like.
  • the fifth portion 1222 has a shape extending along the x direction.
  • the sixth part 1223 is interposed between the fourth part 1221 and the fifth part 1222 .
  • the sixth portion 1223 extends from the fourth portion 1221 to one side in the z direction.
  • the sixth portion 1223 is tilted with respect to the z direction (yz plane).
  • the shape of the sixth portion 1223 is not limited at all, and in the illustrated example it is rectangular when viewed in the x direction.
  • the third lead 13 is spaced apart from the first lead 11 and the second lead 12 and positioned on the other side of the die pad portion 111 in the x direction. Also, the third lead 13 is aligned with the second lead 12 in the y direction.
  • the third lead 13 has a third pad portion 131 and a third terminal portion 132 .
  • the third pad portion 131 has a third lead main surface 1311 and a third lead back surface 1312 .
  • the third lead main surface 1311 is a surface facing one side in the z direction.
  • the third lead back surface 1312 is a surface facing the other side in the z direction.
  • the third lead main surface 1311 is at the same (or substantially the same) position as the first lead main surface 1111 in the z-direction.
  • a connection member 32 is conductively joined to the third lead main surface 1311 .
  • the shape of the third pad portion 131 is not limited at all, and in the illustrated example, it is rectangular when viewed in the z direction.
  • the third pad portion 131 is smaller than the second pad portion 121 when viewed in the z direction.
  • the third pad portion 131 is smaller in size in the z direction than the die pad portion 111 and is the same as the second pad portion 121 .
  • the third terminal portion 132 has a seventh portion 1321 , an eighth portion 1322 and a ninth portion 1323 .
  • the seventh portion 1321 is connected to the third pad portion 131, extends from the third pad portion 131 to the other side in the x direction, and is parallel (or substantially parallel) to the xy plane in the illustrated example.
  • a surface of the seventh portion 1321 facing one side in the z direction is flush with the third lead main surface 1311 .
  • the shape of the seventh part 1321 is not limited at all, and in the illustrated example it is rectangular when viewed in the z direction.
  • the eighth part 1322 is located on one side of the seventh part 1321 in the z direction.
  • the eighth part 1322 is used when the semiconductor device A10 is surface-mounted on a circuit board or the like.
  • the eighth portion 1322 has a shape extending along the x direction.
  • the ninth part 1323 is interposed between the seventh part 1321 and the eighth part 1322 .
  • the ninth portion 1323 extends from the seventh portion 1321 to one side in the z direction.
  • the ninth portion 1323 is tilted with respect to the z direction (yz plane).
  • the shape of the ninth portion 1323 is not limited at all, and in the illustrated example it is rectangular when viewed in the x direction.
  • the fourth lead 14 is arranged apart from the first lead 11, the second lead 12 and the third lead 13, and is located on the other side of the die pad section 111 in the x direction. Also, the fourth lead 14 is positioned between the second lead 12 and the third lead 13 in the y direction. The fourth lead 14 has a fourth pad portion 141 and a fourth terminal portion 142 .
  • the fourth pad portion 141 has a fourth lead main surface 1411 and a fourth lead rear surface 1412 .
  • the fourth lead main surface 1411 is a surface facing one side in the z direction.
  • the fourth lead back surface 1412 is a surface facing the other side in the z direction.
  • the fourth lead main surface 1411 is at the same (or substantially the same) position as the first lead main surface 1111 in the z-direction.
  • a connection member 33 is conductively joined to the fourth lead main surface 1411 .
  • the shape of the fourth pad portion 141 is not limited at all, and in the illustrated example, it is rectangular when viewed in the z direction.
  • the fourth pad portion 141 when viewed in the z-direction, is smaller than the second pad portion 121 and approximately the same size as the third pad portion 131 . Also, the fourth pad portion 141 is smaller in size in the z direction than the die pad portion 111 and is the same as the second pad portion 121 and the third pad portion 131 .
  • the fourth terminal portion 142 has a tenth portion 1421 , an eleventh portion 1422 and a twelfth portion 1423 .
  • the tenth portion 1421 is connected to the fourth pad portion 141, extends from the fourth pad portion 141 to the other side in the x direction, and is parallel (or substantially parallel) to the xy plane in the illustrated example.
  • the surface of the tenth portion 1421 facing one side in the z direction is flush with the fourth lead main surface 1411 .
  • the shape of the tenth part 1421 is not limited at all, and in the illustrated example, it is rectangular when viewed in the z direction.
  • the eleventh part 1422 is located on one side of the tenth part 1421 in the z direction.
  • the eleventh part 1422 is used when the semiconductor device A10 is surface-mounted on a circuit board or the like.
  • the eleventh part 1422 has a shape extending along the x direction.
  • the twelfth part 1423 is interposed between the tenth part 1421 and the eleventh part 1422 .
  • the twelfth portion 1423 extends from the tenth portion 1421 to one side in the z direction.
  • the twelfth portion 1423 is tilted with respect to the z direction (yz plane).
  • the shape of the twelfth portion 1423 is not limited at all, and in the illustrated example it is rectangular when viewed in the x direction.
  • the semiconductor element 20 is mounted on the first lead main surface 1111 of the die pad portion 111, as shown in FIGS.
  • the semiconductor element 20 is a switching element.
  • the switching element is, for example, an n-channel type vertical MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • Semiconductor device 20 is not limited to a MOSFET.
  • the semiconductor element 20 may be another transistor such as an IGBT (Insulated Gate Bipolar Transistor).
  • the semiconductor element 20 may be a diode.
  • the semiconductor element 20 has a semiconductor layer 205 , a first electrode 201 , a second electrode 202 and a third electrode 203 .
  • the semiconductor layer 205 includes a compound semiconductor substrate.
  • the main material of compound semiconductor substrates is silicon carbide (SiC).
  • silicon (Si) may be used as the main material of the compound semiconductor substrate.
  • the first electrode 201 is provided on the side (one side) facing the first lead main surface 1111 of the die pad portion 111 of the first lead 11 in the z direction.
  • the first electrode 201 corresponds to the source electrode of the semiconductor element 20 .
  • the second electrode 202 is provided on the side opposite to the first electrode 201 in the z direction.
  • the second electrode 202 faces the first lead main surface 1111 of the die pad portion 111 of the first lead 11 .
  • the second electrode 202 corresponds to the drain electrode of the semiconductor element 20 .
  • the second electrode 202 is electrically connected to the first lead main surface 1111 via the bonding layer 29 .
  • the bonding layer 29 is, for example, solder, silver (Ag) paste, baked silver, or the like.
  • the third electrode 203 is provided on the same side as the first electrode 201 in the z-direction and is positioned away from the first electrode 201 .
  • the third electrode 203 corresponds to the gate electrode of the semiconductor element 20 . Viewed in the z-direction, the area of the third electrode 203 is smaller than the area of the first electrode 201 .
  • connection members 31, 32, 33 The connection member 31 is joined to the first electrode 201 of the semiconductor element 20 and the second lead main surface 1211 of the second pad portion 121 of the second lead 12 .
  • the material of the connection member 31 is not limited at all, and includes metals such as aluminum (Al), copper (Cu), and gold (Au).
  • the number of connection members 31 is not limited at all, and a plurality of connection members 31 may be provided.
  • the connection member 31 is a flat strip-shaped member containing aluminum (Al).
  • connection member 32 is connected to the third electrode 203 of the semiconductor element 20 and the third lead main surface 1311 of the third pad portion 131 of the third lead 13 .
  • the connection member 32 is a linear member containing gold (Au) and thinner than the connection member 31 .
  • connection member 33 is connected to the first electrode 201 of the semiconductor element 20 and the fourth lead main surface 1411 of the fourth pad portion 141 of the fourth lead 14 .
  • the connection member 33 is a linear member containing gold (Au) and thinner than the connection member 31 .
  • the first terminal portion 112 of the first lead 11 is the drain terminal
  • the second terminal portion 122 of the second lead 12 is the source terminal
  • the third terminal portion 132 of the third lead 13 is the drain terminal.
  • the fourth terminal portion 142 of the fourth lead 14 is a source sense terminal.
  • Sealing resin 40 As shown in FIGS. 1 to 15, the sealing resin 40 covers the semiconductor element 20, the connection members 31, 32 and 33, and a portion of each of the first lead 11, the second lead 12 and the third lead 13. ing.
  • the sealing resin 40 has electrical insulation.
  • Sealing resin 40 is made of a material containing, for example, black epoxy resin.
  • the sealing resin 40 has a first resin surface 41 , a second resin surface 42 , a third resin surface 43 , a fourth resin surface 44 , a fifth resin surface 45 and a sixth resin surface 46 .
  • the first resin surface 41 faces the same side (one side) as the first lead main surface 1111 of the die pad portion 111 of the first lead 11 in the z direction.
  • the second resin surface 42 faces the opposite side (the other side) of the first resin surface 41 in the z direction.
  • the first lead rear surface 1112 of the die pad portion 111 of the first lead 11 is exposed from the second resin surface 42 .
  • the second resin surface 42 and the first lead back surface 1112 are flush with each other.
  • the first lead back surface 1112 is separated from the third resin surface 43 in the x direction.
  • the third resin surface 43 faces one side in the x direction.
  • the first portions 1121 of the plurality of first terminal portions 112 of the first lead 11 pass through the third resin surface 43 . Also, the first portion 1121 is separated from the second resin surface 42 in the z direction.
  • the fourth resin surface 44 faces the opposite side (the other side) of the third resin surface 43 in the x direction.
  • the fourth portion 1221 of the plurality of second terminal portions 122 of the second lead 12, the seventh portion 1321 of the third terminal portion 132 of the third lead 13, and the fourth terminal portion of the fourth lead 14 A tenth portion 1421 of 142 passes through the fourth resin surface 44 .
  • the fourth portion 1221, the seventh portion 1321 and the tenth portion 1421 are separated from the second resin surface 42 in the z direction.
  • the fifth resin surface 45 and the sixth resin surface 46 are surfaces facing opposite to each other in the y direction.
  • the sealing resin 40 has grooves 49 .
  • the groove 49 is recessed from the second resin surface 42 in the z direction and extends along the y direction.
  • the groove 49 reaches the fifth resin surface 45 and the sixth resin surface 46 .
  • the sealing resin 40 has two recesses 47 .
  • One recessed portion 47 is recessed from the first resin surface 41 and the fifth resin surface 45 .
  • the other recess 47 is recessed from 41 and sixth resin surface 46 .
  • a portion of the first lead main surface 1111 is exposed from the recess 47 .
  • FIG. 16 shows the state of use of the semiconductor device A10.
  • the semiconductor device A10 is surface-mounted on the circuit board 92 . That is, the second portion 1122 of the first terminal portion 112, the fifth portion 1222 of the second terminal portion 122, the eighth portion 1322 of the third terminal portion 132, and the eleventh portion 1422 of the fourth terminal portion 142 are solder 921, for example. are conductively connected to the wiring pattern (not shown) of the circuit board 92 by means of the .
  • a heat sink 91 is arranged opposite to the back surface 1112 of the first lead of the die pad section 111 .
  • a sheet material 919 is arranged between the first lead back surface 1112 and the heat sink 91 .
  • Sheet material 919 is, for example, an insulating sheet.
  • FIG. 17 An example of a method for manufacturing the semiconductor device A10 will be described below with reference to FIGS. 17 to 22.
  • FIG. 17 An example of a method for manufacturing the semiconductor device A10 will be described below with reference to FIGS. 17 to 22.
  • FIG. 17 is a flow chart showing an example of a method for manufacturing the semiconductor device A10.
  • 18 to 22 are diagrams showing steps according to an example of the method of manufacturing the semiconductor device A10.
  • 18 to 22 are sectional views corresponding to FIG. 12.
  • FIG. 17 is a flow chart showing an example of a method for manufacturing the semiconductor device A10.
  • 18 to 22 are diagrams showing steps according to an example of the method of manufacturing the semiconductor device A10.
  • 18 to 22 are sectional views corresponding to FIG. 12.
  • FIG. 17 is a flow chart showing an example of a method for manufacturing the semiconductor device A10.
  • 18 to 22 are diagrams showing steps according to an example of the method of manufacturing the semiconductor device A10.
  • 18 to 22 are sectional views corresponding to FIG. 12.
  • FIG. 17 is a flow chart showing an example of a method for manufacturing the semiconductor device A10.
  • 18 to 22 are diagrams showing steps according to an example of the method of manufacturing the semiconductor device A10.
  • 18 to 22 are sectional views corresponding to FIG. 12.
  • the method of manufacturing the semiconductor device A10 includes a conducting member forming step S10, a die bonding step S20, a connecting member bonding step S30, a sealing step S40, and a cutting step S50.
  • the conductive member creating step S10 is a step of creating the conductive member 10.
  • FIG. In this process, first, a lead frame 99 is formed (S11).
  • the lead frame 99 is formed by stamping or etching a metal plate.
  • the lead frame 99 includes portions that will become the second lead 12 , the third lead 13 , the fourth lead 14 , and the plurality of first terminal portions 112 .
  • An engagement hole 1125 penetrating in the z-direction is formed in a portion of the lead frame 99 that will become the first terminal portion 112 (see FIG. 18).
  • the die pad portion 111 is prepared (S12).
  • the die pad portion 111 is formed with a plurality of engaging portions 1115 projecting in the z-direction from the first lead main surface 1111 (see FIG. 18).
  • the die pad portion 111 is caulked and joined to the lead frame 99 (S13).
  • the plurality of engaging portions 1115 of the die pad portion 111 are inserted into the plurality of engaging holes 1125 of the lead frame 99, respectively.
  • pressure is applied from the distal end side of the engaging portion 1115 with a mold while applying heat.
  • FIG. 20 the tip portion of the engaging portion 1115 is crushed and engaged with the engaging hole 1125 , and the peripheral surface of the engaging portion 1115 is brought into close contact with the inner surface of the engaging hole 1125 .
  • the die bonding step S ⁇ b>20 is a step of bonding the semiconductor element 20 to the die pad portion 111 .
  • solder paste is applied to the first lead main surface 1111 of the die pad portion 111 .
  • the semiconductor element 20 is placed on the applied solder paste.
  • a reflow process is performed to melt and then solidify the solder paste.
  • the semiconductor element 20 is bonded to the die pad portion 111 via the bonding layer 29 (see FIG. 21). Note that the bonding method of the semiconductor element 20 in the die bonding step S20 is not limited.
  • connection member bonding step S30 is a step of forming connection members 31, 32, and 33, as shown in FIG.
  • the connection member 31 is joined to the first electrode 201 of the semiconductor element 20 and the portion of the lead frame 99 that will become the second lead 12 .
  • the connection member 32 is joined to the third electrode 203 and the portion of the lead frame 99 that will become the third lead 13, and the connection member 33 is joined to the first electrode 201 and the portion of the lead frame 99 that will become the fourth lead 14.
  • the method of forming the connection members 31, 32, and 33 in the connection member bonding step S30 is not limited.
  • the sealing step S40 is a step of forming the sealing resin 40.
  • the sealing resin 40 is formed.
  • the process is performed, for example, by well-known transfer molding using a mold. Specifically, the lead frame 99 to which the die pad portion 111, the semiconductor element 20, and the connection members 31, 32, and 33 are joined is set in a molding machine. Next, the fluidized resin material is poured into a cavity in a mold for molding. Then, the resin material is cured. As described above, the sealing resin 40 is formed.
  • the first lead back surface 1112 is exposed from the sealing resin 40 by setting the first lead back surface 1112 in contact with the mold. Also, the first lead rear surface 1112 and the second resin surface 42 of the sealing resin 40 are flush with each other.
  • the method of forming the sealing resin 40 in the sealing step S40 is not limited.
  • the cutting step S50 is a step of cutting the lead frame 99 .
  • a blade is used to cut the lead frame 99 into individual pieces.
  • the lead frame 99 is cut into the second lead 12 , the third lead 13 , the fourth lead 14 , and the plurality of first terminal portions 112 .
  • a member including the first terminal portion 112 and the die pad portion 111 is the first lead 11 .
  • the cutting method in the cutting step S50 is not limited. After that, portions of the first terminal portion 112 , the second terminal portion 122 , the third terminal portion 132 and the fourth terminal portion 142 that protrude from the sealing resin 40 are bent. Through the above steps, the semiconductor device A10 described above is manufactured.
  • the method for manufacturing the semiconductor device A10 is not limited to the method described above.
  • the semiconductor element 20 may be bonded to the die pad portion 111 in advance, and the die pad portion 111 to which the semiconductor element 20 is bonded may be bonded to the lead frame 99 .
  • the first lead back surface 1112 is exposed from the second resin surface 42 .
  • a heat sink 91 can be arranged opposite to the back surface 1112 of the first lead.
  • the second portion 1122 is located on one side in the z direction relative to the first portion 1121 .
  • the semiconductor device A10 can be surface-mounted on the circuit board 92 or the like using the second portion 1122 .
  • the first lead back surface 1112 is separated from the third resin surface 43 in the x direction.
  • the first portion 1121 is separated from the second resin surface 42 in the z direction. Therefore, part of the sealing resin 40 exists between the back surface 1112 of the first lead and the first portion 1121 . Thereby, the first lead 11 can be held more firmly by the sealing resin 40 .
  • the die pad portion 111 is larger in size in the z direction than the first portion 1121 .
  • the heat can be transferred over a wider range in the x and y directions. Therefore, the heat from the semiconductor element 20 can be radiated to the heat sink 91 or the like by the wider area of the back surface 1112 of the first lead, and the heat radiation efficiency can be improved.
  • the first dimension t1 in the z direction of the die pad portion 111 is six times or more and ten times or less than the second dimension t2 in the z direction of the first portion 1121 . Therefore, the semiconductor device A10 can sufficiently improve heat radiation efficiency.
  • the first lead 11 is formed by joining a die pad portion 111 and a plurality of first terminal portions 112, which are separate members. Therefore, it is possible to form the first lead 11 having the die pad portion 111 and the plurality of first terminal portions 112 with greatly different sizes in the z direction. For example, when the first lead 11 is formed using a multi-gauge lead frame, the first dimension t1 of the die pad portion 111 in the z direction is limited to five times the second dimension t2 of the first portion 1121 in the z direction. to an extent.
  • the first lead 11 is formed by inserting each engaging portion 1115 of the die pad portion 111 into the engaging hole 1125 of each first portion 1121 of the first terminal portion 112 and performing caulking.
  • the first lead 11 is a member in which the plurality of first terminal portions 112 are firmly joined to the die pad portion 111 and integrated. Therefore, in joining the die pad portion 111 and the first terminal portion 112, there is no need to use another member such as a joining material.
  • the first lead 11 has a plurality of first terminal portions 112 . Thereby, the mounting strength of the semiconductor device A10 can be increased.
  • a groove 49 is formed in the sealing resin 40 .
  • the surface of the sealing resin 40 from the first lead back surface 1112 to the second lead 12 (fourth portion 1221), the third lead 13 (seventh portion 1321) and the fourth lead 14 (tenth portion 1421) is formed. can extend the distance along the
  • First embodiment First modification: 23 and 24 show a first modification of the semiconductor device A10.
  • the relationship between the second portion 1122, the fifth portion 1222, the eighth portion 1322, the eleventh portion 1422, and the first resin surface 41 is different from the example described above.
  • the second portion 1122, the fifth portion 1222, the eighth portion 1322, and the eleventh portion 1422 are arranged on the other side of the first resin surface 41 in the z direction (the side to which the first lead back surface 1112 faces). positioned.
  • the surfaces of the second portion 1122, the fifth portion 1222, the eighth portion 1322, and the eleventh portion 1422 facing one side in the z direction are separated from the first resin surface 41 by a distance Gz.
  • the semiconductor device A11 can be surface-mounted, and the same effect as the semiconductor device A10 can be obtained. Further, the first resin surface 41 protrudes from the second portion 1122, the fifth portion 1222, the eighth portion 1322, and the eleventh portion 1422 to one side in the z direction by a distance Gz. Therefore, in the state of use of the semiconductor device A11 shown in FIG. 24, when the heat sink 91 is pressed against the semiconductor device A11, the first resin surface 41 is likely to come into contact with the circuit board 92 . Thereby, the force applied from the heat sink 91 can be suppressed from acting on the first lead 11 , the second lead 12 , the third lead 13 and the fourth lead 14 and the semiconductor element 20 .
  • First Embodiment Second Modification 25 and 26 show a second modification of the semiconductor device A10.
  • the semiconductor device A12 of this modified example two grooves 49 are provided in the sealing resin 40 .
  • Each groove 49 extends in the y direction and reaches the fifth resin surface 45 and the sixth resin surface 46 . Also, the two grooves 49 are spaced apart in the x direction.
  • the semiconductor device A12 can be surface-mounted, and the same effect as the above-described example can be obtained. Moreover, by having two grooves 49, the creeping distance between the first lead back surface 1112 and the second terminal portion 122, the third terminal portion 132 and the fourth terminal portion 142 can be further extended. As understood from this modified example, the number of grooves 49 is not limited at all.
  • the convex portion 48 protrudes from the second resin surface 42 to the other side in the z direction.
  • the protrusion 48 extends along the y direction and reaches the fifth resin surface 45 and the sixth resin surface 46 .
  • the convex portion 48 is arranged at the other end of the sealing resin 40 in the x direction and is in contact with the fourth resin surface 44 .
  • the semiconductor device A13 can be surface-mounted. Moreover, by having the convex portion 48, the creepage distance between the first lead back surface 1112 and the second terminal portion 122, the third terminal portion 132, and the fourth terminal portion 142 can be extended.
  • First Embodiment Fourth Modification 29 and 30 show a fourth modification of the semiconductor device A10.
  • two protrusions 48 are provided in the sealing resin 40 .
  • Each projection 48 protrudes from the second resin surface 42 to the other side in the z direction.
  • Each convex portion 48 extends along the y direction and reaches the fifth resin surface 45 and the sixth resin surface 46 .
  • the two protrusions 48 are arranged apart from each other with the first lead back surface 1112 interposed therebetween in the x direction.
  • One protrusion 48 is in contact with the fourth resin surface 44 .
  • the other convex portion 48 is in contact with the third resin surface 43 .
  • the semiconductor device A14 can be surface-mounted. Moreover, by having the two protrusions 48, the creepage distance between the first lead back surface 1112 and the second terminal portion 122, the third terminal portion 132, and the fourth terminal portion 142 can be further extended. As understood from this modified example, the number of protrusions 48 is not limited at all.
  • FIG. 31 shows a fifth modification of the semiconductor device A10.
  • the sealing resin 40 does not have the convex portion 48 and the groove 49 described above. This modification also allows the semiconductor device A15 to be surface-mounted. Further, as understood from this modified example, the sealing resin 40 may be configured without the projections 48 and the grooves 49 .
  • FIG. 32 shows a sixth modification of the semiconductor device A10.
  • bonding positions of the plurality of first terminal portions 112 to the die pad portion 111 are different.
  • a plurality of engaging portions 1115 of the die pad portion 111 according to this modified example protrude in the x direction from the first lead side surface 1113 and are arranged at regular intervals in the y direction. Also, in each first terminal portion 112 according to this modification, the first portion 1121 is L-shaped when viewed in the y direction, and the engaging hole 1125 penetrates the first portion 1121 in the x direction. In this modification, the first terminal portion 112 (first portion 1121) is joined to the first lead side surface 1113 of the die pad portion 111 by inserting the engaging portion 1115 into the engaging hole 1125 and crimping it.
  • the surface on one side in the z direction of the first portion 1121 of the first terminal portion 112 and the first lead main surface 1111 are flush with each other. Therefore, the surface of the first portion 1121 on one side in the z direction, the first lead principal surface 1111, the surface of the fourth portion 1221 on one side in the z direction, and the second lead principal surface 1211 are the same (or substantially the same) in the z direction. ) position.
  • the semiconductor device A16 can be surface-mounted.
  • the joining positions of the plurality of first terminal portions 112 to the die pad portion 111 are not limited at all.
  • the die pad portion 111 and the plurality of first terminal portions 112 are joined by ultrasonic joining. Specifically, in a direction (z direction) orthogonal to the contact surface between the die pad portion 111 and the first terminal portion 112 (the first portion 1121), a pressing force is applied so as to press them against each other. By applying ultrasonic vibration in a direction parallel to , the contact surface between the two is activated and solid phase bonding is performed. It should be noted that the "perpendicular direction" is not limited to being exactly 90° with respect to the contacting surface, and may be approximately 90° with respect to the contacting surface.
  • the "parallel direction" is not limited to being exactly parallel to the contacting surface, but may be substantially parallel to the contacting surface.
  • the die pad portion 111 and the first terminal portion 112 are in contact with each other and integrated.
  • not all the boundary surfaces 1126 of the first portion 1121 contacting the first lead main surface 1111 need not be bonded to the first lead main surface 1111 .
  • FIG. 34 even if there is a portion of the boundary surface 1126 that is not bonded to the first lead principal surface 1111, sufficient strength and conductivity can be ensured as long as about 30% of the area is bonded. be. Further, as shown in FIG.
  • the first portion 1121 is formed on the boundary with the die pad portion 111 (the first lead main surface 1111) by the splash generated in the ultrasonic bonding process, and the direction in which the boundary surface 1126 faces (z direction). ) are formed.
  • pressing force and ultrasonic vibration are applied until the protuberance 1127 is formed, thereby bonding the first lead main surface 1111 and the boundary surface 1126 to the extent that they have sufficient strength and conductivity. It can be joined and integrated.
  • the semiconductor device A17 can be surface-mounted.
  • the first lead 11 is formed by bonding the first portion 1121 of each first terminal portion 112 and the die pad portion 111 by ultrasonic bonding.
  • the first lead 11 is a member in which the plurality of first terminal portions 112 are firmly joined to the die pad portion 111 and integrated. Therefore, in joining the die pad portion 111 and the first terminal portion 112, it is not necessary to form the engaging portion 1115 in the die pad portion 111 and form the engaging hole 1125 in the first terminal portion 112. It is not necessary to use the member of
  • FIG. 35 shows an eighth modification of the semiconductor device A10.
  • the bonding method between the die pad portion 111 and the plurality of first terminal portions 112 is different.
  • the die pad portion 111 and the plurality of first terminal portions 112 are bonded via the bonding layer 115 . That is, the bonding layer 115 is interposed between the die pad portion 111 and the first portion 1121 .
  • the bonding layer 115 is, for example, solder, silver (Ag) paste, baked silver, or the like.
  • the semiconductor device A18 can be surface-mounted. Further, since the die pad portion 111 and the plurality of first terminal portions 112 are bonded via the bonding layer 115, the die pad portion 111 is formed with the engaging portion 1115 and the first terminal portion 112 is formed with the engaging hole 1125. you don't have to.
  • the method of joining the die pad portion 111 and the first terminal portion 112 is not limited at all.
  • the die pad portion 111 and the first terminal portion 112 may be joined by other methods (for example, other mechanical joining using parts such as screws and rivets, or other metallurgical joining such as welding, etc.). .
  • Second embodiment 36 and 37 show a semiconductor device according to the second embodiment of the present disclosure.
  • the semiconductor device A20 of this embodiment differs from that of the first embodiment in that connection members 31, 32, and 33 are not provided.
  • the configuration and operation of other portions of this embodiment are the same as those of the first embodiment.
  • each part of said 1st Embodiment and each modification may be combined arbitrarily.
  • the second lead rear surface 1212 of the second pad portion 121 of the second lead 12 is electrically connected to the first electrode 201 of the semiconductor element 20 .
  • the third lead back surface 1312 of the third pad portion 131 of the third lead 13 is conductively joined to the third electrode 203 of the semiconductor element 20 .
  • the fourth lead back surface 1412 of the fourth pad portion 141 of the fourth lead 14 is conductively joined to the first electrode 201 of the semiconductor element 20 .
  • the semiconductor device A20 can be surface-mounted. Furthermore, according to the present embodiment, the second pad portion 121 is electrically connected to the first electrode 201, the third pad portion 131 is electrically connected to the third electrode 203, and the fourth pad portion 141 is electrically connected to the first electrode 201. are spliced. Therefore, compared to the case where the second pad portion 121, the third pad portion 131 and the fourth pad portion 141 are conductively connected to the semiconductor element 20 via the connection members 31, 32 and 33, a larger current can flow. is possible. Also, the semiconductor device A20 does not require the connection members 31, 32, and 33. FIG. Moreover, as can be understood from the present embodiment, the specific form of conduction between the second lead 12, the third lead 13 and the fourth lead 14 and the semiconductor element 20 is not limited at all.
  • Third embodiment 38 and 39 show a semiconductor device according to the third embodiment of the present disclosure.
  • the semiconductor device A30 of this embodiment differs from the embodiment described above in the shape of the first terminal portion 112 .
  • the configuration and operation of other portions of this embodiment are the same as those of the first embodiment. It should be noted that each part of the above-described first and second embodiments and modifications may be combined arbitrarily.
  • the first lead 11 of this embodiment has only one first terminal portion 112 .
  • the first terminal portion 112 has a first portion 1121 , two second portions 1122 and two third portions 1123 .
  • the first portion 1121 is joined to the first lead main surface 1111 of the die pad portion 111 .
  • the first part 1121 has a plurality of engagement holes 1125 penetrating in the z direction.
  • the plurality of engagement holes 1125 are arranged at regular intervals in the y direction.
  • the first portion 1121 is crimped to the die pad portion 111 by inserting the engagement portions 1115 of the die pad portion 111 through the plurality of engagement holes 1125 .
  • the first portion 1121 extends from the die pad portion 111 to one side in the x direction, and is parallel (or substantially parallel) to the xy plane in the illustrated example.
  • the first part 1121 penetrates through the third resin surface 43 .
  • the shape of the first part 1121 is not limited at all, and in the illustrated example, it is rectangular when viewed in the z direction.
  • the two second parts 1122 are located on one side of the first part 1121 in the z direction.
  • the two second parts 1122 are used when the semiconductor device A10 is surface-mounted on a circuit board or the like.
  • the two third parts 1123 are interposed between the first part 1121 and the two second parts 1122 .
  • the third portion 1123 extends from the first portion 1121 to one side in the z direction.
  • the third portion 1123 is inclined with respect to the z-direction so as to extend outward from the first portion 1121 in the y-direction.
  • the third portion 1123 is parallel (or substantially parallel) to the yz plane.
  • the shape of the third part 1123 is not limited at all, and in the illustrated example it is rectangular when viewed in the y direction.
  • the two second parts 1122 extend outward in the y direction from the two third parts 1123 .
  • the two second portions 1122 are parallel (or substantially parallel) to the y direction.
  • the two second portions 1122 do not protrude from the two third portions 1123 to one side in the x direction.
  • the two second parts 1122 and the two third parts 1123 are at the same (or substantially the same) position in the x-direction.
  • the semiconductor device A30 can be surface-mounted. Furthermore, since the third portion 1123 is parallel (or substantially parallel) to the yz plane and the second portion 1122 does not protrude from the third portion 1123 in the x direction, the x-direction dimension of the semiconductor device A30 can be reduced. can be done. Moreover, since the two second portions 1122 extend outward in the x-direction from the third portion 1123, the mounting strength of the semiconductor device A30 can be further increased. Moreover, as understood from the present embodiment, the shape of the first terminal portion 112 is not limited at all.
  • FIG. 40 shows a semiconductor device according to a fourth embodiment of the present disclosure.
  • the semiconductor device A40 of this embodiment differs from the embodiment described above in the configuration of the first lead 11 .
  • the configuration and operation of other portions of this embodiment are the same as those of the first embodiment. It should be noted that each part of the above-described first to third embodiments and modifications may be arbitrarily combined.
  • the first lead side surface 1113 is positioned on one side in the x direction from the third resin surface 43 . That is, the first lead back surface 1112 has a portion located on one side in the x direction from the third resin surface 43 when viewed in the z direction.
  • the semiconductor device A40 can be surface-mounted. Further, according to the present embodiment, the area of the first lead back surface 1112 facing the heat sink 91 can be increased by having the portion protruding to one side in the x direction from the third resin surface 43 . is possible. Therefore, the heat radiation efficiency from the semiconductor device A40 to the heat sink 91 can be improved.
  • FIG. 41 shows a semiconductor device according to a fifth embodiment of the present disclosure.
  • the semiconductor device A50 of this embodiment differs from the embodiment described above in the shapes of the first terminal portion 112, the second terminal portion 122, the third terminal portion 132, and the fourth terminal portion 142.
  • FIG. The configuration and operation of other portions of this embodiment are the same as those of the first embodiment. It should be noted that each part of the above-described first to fourth embodiments and modifications may be combined arbitrarily.
  • the third portion 1123 extends from one end of the first portion 1121 in the x direction along the third resin surface 43 to the one side in the z direction.
  • the second portion 1122 extends from the end of the third portion 1123 on one side in the z direction along the first resin surface 41 to the other side in the x direction.
  • the sixth portion 1223 extends from the other end portion of the fourth portion 1221 in the x direction along the fourth resin surface 44 to one side in the z direction.
  • the fifth portion 1222 extends from the one z-direction end portion of the sixth portion 1223 along the first resin surface 41 toward the one x-direction side.
  • the ninth portion 1323 extends along the fourth resin surface 44 along the fourth resin surface 44 from the other end of the seventh portion 1321 in the x direction. extend to the side.
  • the eighth part 1322 extends from the one z-direction end of the ninth part 1323 to the one x-direction side along the first resin surface 41 .
  • the twelfth portion 1423 extends from the other end of the tenth portion 1421 in the x direction along the fourth resin surface 44 to one side in the z direction.
  • the eleventh part 1422 extends from one end of the twelfth part 1423 in the z direction along the first resin surface 41 to the one side in the x direction.
  • the semiconductor device A50 can be surface-mounted. Further, according to the present embodiment, the second portion 1122, the fifth portion 1222, the eighth portion 1322, and the eleventh portion 1422 extend inward in the x direction. The mounting area (dimension in the x direction) of the semiconductor device A50 can be reduced compared to the case where the semiconductor device A50 is provided (so-called gull-wing shape). Moreover, as understood from the present embodiment, the shapes of the first terminal portion 112, the second terminal portion 122, the third terminal portion 132, and the fourth terminal portion 142 are not limited at all.
  • FIG. 42 shows a semiconductor device according to a sixth embodiment of the present disclosure.
  • the semiconductor device A60 of this embodiment differs from the embodiment described above in the configurations of the first terminal portion 112, the second terminal portion 122, the third terminal portion 132, and the fourth terminal portion 142.
  • FIG. The configuration and operation of other portions of this embodiment are the same as those of the first embodiment. It should be noted that each part of the above-described first to fifth embodiments and modifications may be combined arbitrarily.
  • the first terminal portion 112 has a first portion 1121 that does not penetrate the third resin surface 43, a third portion 1123 that extends in the sealing resin 40 in the z direction, and a second portion 1122 that extends in the z direction. 1 is exposed from the resin surface 41 .
  • the fourth portion 1221 does not penetrate the fourth resin surface 44
  • the sixth portion 1223 extends in the sealing resin 40 in the z-direction
  • the fifth portion 1222 extends through the first resin surface 41.
  • the third terminal portion 132 has a seventh portion 1321 that does not penetrate the fourth resin surface 44, a ninth portion 1323 that extends in the sealing resin 40 in the z direction, and an eighth portion 1322 are exposed from the first resin surface 41 .
  • the tenth portion 1421 does not penetrate the fourth resin surface 44
  • the twelfth portion 1423 extends in the sealing resin 40 in the z-direction
  • the eleventh portion 1422 extends through the first resin surface 44. 41 is exposed.
  • the semiconductor device A60 can be surface-mounted. Furthermore, compared with the case where the first terminal portion 112, the second terminal portion 122, the third terminal portion 132, and the fourth terminal portion 142 protrude in the x direction through the third resin surface 43 or the fourth resin surface 44, Therefore, the mounting area (dimension in the x direction) of the semiconductor device A60 can be reduced. As understood from this embodiment, the configurations of the first terminal portion 112, the second terminal portion 122, the third terminal portion 132, and the fourth terminal portion 142 are not limited at all.
  • FIG. 43 shows a first modification of the semiconductor device A60.
  • bonding positions of the plurality of first terminal portions 112 to the die pad portion 111 are different from those of the sixth embodiment.
  • a plurality of engaging portions 1115 of the die pad portion 111 according to this modified example protrude in the x direction from the first lead side surface 1113 and are arranged at regular intervals in the y direction. Also, in each first terminal portion 112 according to this modified example, the first portion 1121 is connected to the third portion 1123 on the other side in the z direction, and extends to the other side in the z direction. The engagement hole 1125 penetrates the first portion 1121 in the x direction. In this modification, the first terminal portion 112 (first portion 1121) is joined to the first lead side surface 1113 of the die pad portion 111 by inserting the engaging portion 1115 into the engaging hole 1125 and crimping it.
  • the semiconductor device A61 can be surface-mounted, and the same effect as the above-described example can be obtained.
  • the joining positions of the plurality of first terminal portions 112 to the die pad portion 111 are not limited at all.
  • FIG. 44 shows a second modification of the semiconductor device A60.
  • the sealing resin 40 has a recessed region 411 .
  • the recessed area 411 is an area recessed in the z direction from the first resin surface 41 .
  • the concave region 411 is located between the second part 1122 and the fifth part 1222, the eighth part 1322 and the eleventh part 1422 in the x-direction.
  • the recessed region 411 is gradually recessed toward the other side in the z direction as it progresses from the vicinity of the second portion 1122 toward the other side in the x direction, and is gradually recessed toward the other side in the z direction.
  • the concave region 411 is formed so as not to affect the semiconductor element 20 and the connecting members 31 , 32 , 33 .
  • the semiconductor device A62 can be surface-mounted, and the same effect as the above example can be obtained.
  • the sealing resin 40 has the concave region 411, the distance along the surface of the sealing resin 40 from the second part 1122 to the fifth part 1222, the eighth part 1322 and the eleventh part 1422 (creeping distance) can be extended.
  • the concave region 411 is not limited to the case where there is only one gentle concave portion as in this modified example.
  • the recessed region 411 may have multiple recesses.
  • the semiconductor device and the method for manufacturing the semiconductor device according to the present disclosure are not limited to the above-described embodiments.
  • the specific configuration of each part of the semiconductor device according to the present disclosure and the specific processing of each step of the method for manufacturing the semiconductor device according to the present disclosure can be changed in design in various ways.
  • the present disclosure includes embodiments described in the appendices below.
  • Appendix 1 a semiconductor element; A main surface of the first lead on which the semiconductor element is mounted facing one side in the thickness direction, a rear surface of the first lead facing the other side in the thickness direction, and a first side facing the one side in the first direction orthogonal to the thickness direction a first lead including a die pad portion having a first lead side surface and a first terminal portion; a sealing resin having a first resin surface facing one side in the thickness direction and a second resin surface facing the other side in the thickness direction, and covering the semiconductor element and part of the die pad section; prepared, the rear surface of the first lead is exposed from the second resin surface,
  • the first terminal portion includes a first portion joined to the die pad portion, a second portion positioned on one side in the thickness direction with respect to the first portion and used for mounting, and the first portion.
  • Appendix 2 The semiconductor device according to appendix 1, wherein the first part is bonded to the main surface of the first lead.
  • Appendix 3. The semiconductor device according to appendix 1, wherein the first part is joined to the side surface of the first lead.
  • the die pad section further has an engaging section, The first part has an engagement hole that engages with the engagement part, 4.
  • Appendix 5. The die pad portion and the first portion are in contact with each other and are integrated, 4.
  • Appendix 6. 4. The semiconductor device according to any one of appendices 1 to 3, further comprising a bonding layer interposed between the die pad portion and the first portion.
  • Appendix 7. further comprising a second lead spaced apart from the first lead; the second lead includes a second pad portion and a second terminal portion connected to the second pad portion; The second terminal portion includes a fourth portion connected to the second pad portion, a fifth portion positioned on one side in the thickness direction with respect to the fourth portion and used for mounting, and the fourth portion.
  • the semiconductor device according to any one of appendices 1 to 6, wherein the sealing resin further has a third resin surface facing one side of the first direction and a fourth resin surface facing the other side of the first direction. . Appendix 7-1. 8. The semiconductor device according to appendix 7, further comprising a connection member electrically connected to the second pad portion and the semiconductor element. Appendix 7-2. 8. The semiconductor device according to appendix 7, wherein the second pad portion is electrically connected to the semiconductor element. Appendix 8. The first part penetrates the third resin surface and is separated from the second resin surface in the thickness direction, 8. The semiconductor device according to appendix 7, wherein the fourth part penetrates the fourth resin surface and is separated from the second resin surface in the thickness direction.
  • Appendix 8-1 The semiconductor device according to appendix 8, wherein the second portion extends outward in a second direction orthogonal to the thickness direction and the first direction from the third portion.
  • Appendix 8-2 The semiconductor device according to appendix 8, wherein the second portion extends from the third portion to the other side in the first direction.
  • Appendix 9. The semiconductor device according to appendix 8, wherein the second portion and the fifth portion are located on the other side in the thickness direction with respect to the first resin surface. Appendix 10.
  • the second pad portion has a second lead main surface facing one side in the thickness direction, The surface of the first portion on the one side in the thickness direction, the main surface of the first lead, the surface of the fourth portion on the one side in the thickness direction, and the main surface of the second lead are arranged in the thickness direction.
  • the semiconductor device according to appendix 8 or 9, wherein the back surface of the first lead has a portion located on one side in the first direction from the third resin surface when viewed in the thickness direction.
  • Appendix 11 The third part and the sixth part extend in the thickness direction within the sealing resin, 8.
  • Appendix 11-1 12. The semiconductor device according to appendix 11, wherein the sealing resin has a recess recessed in the thickness direction from the first resin surface between the second part and the fifth part in the first direction. Appendix 12. 12. The semiconductor device according to any one of appendices 1 to 11, wherein the first dimension in the thickness direction of the die pad portion is six times or more and ten times or less than the second dimension in the thickness direction of the first portion. Appendix 12-1. 13. The semiconductor device according to any one of appendices 1 to 12, wherein the sealing resin has a groove recessed in the thickness direction from the second resin surface. Appendix 12-2. 13.

Abstract

半導体装置は、半導体素子と、ダイパッド部と、第１端子部と、を含む第１リードと、封止樹脂と、を備える。第１リード裏面は、第２樹脂面から露出する。前記第１端子部は、前記ダイパッド部に接合された第１部と、前記第１部に対してｚ方向一方側に位置し且つ実装に用いられる第２部と、前記第１部と前記第２部との間に介在する第３部とを備えている。

Description

半導体装置、および、半導体装置の製造方法
　本開示は、半導体装置、および、半導体装置の製造方法に関する。
　特許文献１には、パッド主面およびパッド裏面を有する第１パッドを含む第１リード、第２リード、第３リードと、パッド主面の上に搭載された半導体素子と、パッド主面に接し、かつ半導体素子を覆う封止樹脂とを備える半導体装置の一例が開示されている。第１リード、第２リードおよび第３リードは、同一方向に延びる第１端子、第２端子および第３端子を有する。第１端子、第２端子および第３端子が、回路基板等の貫通孔に挿通されることにより、この半導体装置が回路基板に実装される。また、この半導体装置が、ヒートシンクに取り付けられる場合、パッド裏面とヒートシンクとの間に、たとえば絶縁シートが設けられる。
特開２０１７－１７４９５１号公報
　半導体装置は、回路基板に端子部を挿通させる実装形態の他に、たとえば回路基板に面実装される形態が求められる場合がある。
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、面実装可能な半導体装置を提供することをその一の課題とする。
　本開示の一の側面によって提供される半導体装置は、半導体素子と、厚さ方向一方側を向き且つ前記半導体素子が搭載された第１リード主面、前記厚さ方向他方側を向く第１リード裏面、および、前記厚さ方向と直交する第１方向一方側を向く第１リード側面を有するダイパッド部と、第１端子部と、を含む第１リードと、前記厚さ方向一方側を向く第１樹脂面、および、前記厚さ方向他方側を向く第２樹脂面を有し、前記半導体素子と前記ダイパッド部の一部とを覆う封止樹脂と、を備える。前記第１リード裏面は、前記第２樹脂面から露出する。前記第１端子部は、前記ダイパッド部に接合された第１部と、前記第１部に対して前記厚さ方向一方側に位置し且つ実装に用いられる第２部と、前記第１部と前記第２部との間に介在する第３部と、を備えている。
　なお、本明細書において「接合」とは、金属同士をつなぎ合わせる方法を意味し、機械的接合および冶金的接合の両方が含まれる。機械的接合には、係合孔に係合部を係合させてかしめるかしめ接合、および、ネジ、リベットなどの部品によって固定する方法などが含まれる。また、冶金的接合には、超音波接合、はんだなどの接合材による接合、および各種溶接などの方法が含まれる。
　本開示の一の側面によって提供される半導体装置の製造方法は、第１端子部を有するリードフレームを形成する工程と、前記第１端子部にダイパッド部を接合する工程と、前記ダイパッド部に半導体素子を接合する工程と、前記半導体素子を覆う封止樹脂を形成する工程と、前記リードフレームを切断する工程と、を備えている。
　上記構成によれば、面実装可能な半導体装置を提供することが可能である。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図３は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図４は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図５は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図６は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図７は、本開示の第１実施形態に係る半導体装置を示す底面図である。 図８は、本開示の第１実施形態に係る半導体装置を示す正面図である。 図９は、本開示の第１実施形態に係る半導体装置を示す側面図である。 図１０は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図１１は、本開示の第１実施形態に係る半導体装置を示す要部底面図である。 図１２は、図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図１１のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図１１のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、図１１のＸＶ－ＸＶ線に沿う断面図である。 図１６は、本開示の第１実施形態に係る半導体装置の使用状態を示す断面図である。 図１７は、本開示の第１実施形態に係る半導体装置の製造方法の一例を示すフローチャートである。 図１８は、本開示の第１実施形態に係る半導体装置の製造方法の一例に係る工程を示す断面図である。 図１９は、本開示の第１実施形態に係る半導体装置の製造方法の一例に係る工程を示す断面図である。 図２０は、本開示の第１実施形態に係る半導体装置の製造方法の一例に係る工程を示す断面図である。 図２１は、本開示の第１実施形態に係る半導体装置の製造方法の一例に係る工程を示す断面図である。 図２２は、本開示の第１実施形態に係る半導体装置の製造方法の一例に係る工程を示す断面図である。 図２３は、本開示の第１実施形態に係る半導体装置の第１変形例を示す断面図である。 図２４は、本開示の第１実施形態に係る半導体装置の第１変形例の使用状態を示す断面図である。 図２５は、本開示の第１実施形態に係る半導体装置の第２変形例を示す斜視図である。 図２６は、本開示の第１実施形態に係る半導体装置の第２変形例を示す断面図である。 図２７は、本開示の第１実施形態に係る半導体装置の第３変形例を示す斜視図である。 図２８は、本開示の第１実施形態に係る半導体装置の第３変形例を示す断面図である。 図２９は、本開示の第１実施形態に係る半導体装置の第４変形例を示す斜視図である。 図３０は、本開示の第１実施形態に係る半導体装置の第４変形例を示す断面図である。 図３１は、本開示の第１実施形態に係る半導体装置の第５変形例を示す断面図である。 図３２は、本開示の第１実施形態に係る半導体装置の第６変形例を示す断面図である。 図３３は、本開示の第１実施形態に係る半導体装置の第７変形例を示す断面図である。 図３４は、図３３の拡大図である。 図３５は、本開示の第１実施形態に係る半導体装置の第８変形例を示す断面図である。 図３６は、本開示の第２実施形態に係る半導体装置を示す要部平面図である。 図３７は、本開示の第２実施形態に係る半導体装置を示す断面図である。 図３８は、本開示の第３実施形態に係る半導体装置を示す斜視図である。 図３９は、本開示の第３実施形態に係る半導体装置を示す要部平面図である。 図４０は、本開示の第４実施形態に係る半導体装置を示す断面図である。 図４１は、本開示の第５実施形態に係る半導体装置を示す断面図である。 図４２は、本開示の第６実施形態に係る半導体装置を示す断面図である。 図４３は、本開示の第６実施形態に係る半導体装置の第１変形例を示す断面図である。 図４４は、本開示の第６実施形態に係る半導体装置の第２変形例を示す断面図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
　第１実施形態：
　図１～図１６は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１０は、導通部材１０、半導体素子２０、接続部材３１，３２，３３および封止樹脂４０を備える。これらの図において、たとえば、ｚ方向は、「厚さ方向」の一例であり、ｘ方向は、「第１方向」の一例であり、ｙ方向は、「第２方向」の一例である。
　導通部材１０：
　導通部材１０は、半導体素子２０への導通経路を構成する部材である。本実施形態の導通部材１０は、第１リード１１、第２リード１２、第３リード１３および第４リード１４を含む。第１リード１１、第２リード１２、第３リード１３および第４リード１４の材質は何ら限定されず、たとえば銅（Ｃｕ）または銅合金を含む。また、第１リード１１、第２リード１２、第３リード１３および第４リード１４の適所には、銀（Ａｇ）、ニッケル（Ｎｉ）、錫（Ｓｎ）等のめっきが施されていてもよい。
　第１リード１１：
　図１～図１５に示すように、第１リード１１は、ダイパッド部１１１および複数の第１端子部１１２を有する。第１リード１１は、別々の部材であったダイパッド部１１１と複数の第１端子部１１２とが接合されて形成されている。ダイパッド部１１１は、第１リード主面１１１１および第１リード裏面１１１２を有する。第１リード主面１１１１は、ｚ方向の一方側を向く面である。第１リード裏面１１１２は、ｚ方向の他方側を向く面である。第１リード主面１１１１には、半導体素子２０が搭載されている。
　本実施形態のダイパッド部１１１は、第１リード側面１１１３および第１中間面１１１４をさらに有する。第１リード側面１１１３は、ｚ方向において第１リード主面１１１１と第１リード裏面１１１２との間に位置しており、ｘ方向の一方側を向く面である。第１中間面１１１４は、ｚ方向において第１リード主面１１１１と第１リード裏面１１１２との間に位置しており、ｚ方向の他方側（第１リード裏面１１１２と同じ側）を向く面である。また、本実施形態では、ダイパッド部１１１は、第１リード主面１１１１からｚ方向に突出し、各第１端子部１１２の後述する係合孔１１２５に係合された係合部１１１５を複数備えている。複数の係合部１１１５は、ｙ方向に等間隔で配置されている。
　ダイパッド部１１１の形状は、何ら限定されない。図示された例においては、ダイパッド部１１１は、ｚ方向に見て矩形状である。また、第１リード主面１１１１および第１リード裏面１１１２の形状は、何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。
　複数の第１端子部１１２は、ｙ方向に並んで配置されている。第１端子部１１２は、第１部１１２１、第２部１１２２および第３部１１２３を有する。
　第１部１１２１は、ダイパッド部１１１に接合されている。本実施形態では、第１部１１２１は、ダイパッド部１１１の第１リード主面１１１１に接合されている。各第１部１１２１は、ｚ方向に貫通した係合孔１１２５を有する。第１部１１２１は、ダイパッド部１１１にかしめ接合されている。具体的には、第１部１１２１は、係合孔１１２５にダイパッド部１１１の係合部１１１５を挿通される。そして、熱を加えながら、係合部１１１５の先端側から金型により加圧する。これにより、係合部１１１５の先端部分がつぶれて係合孔１１２５に係合し、また、係合部１１１５の周面が係合孔１１２５の内面に密着する。
　第１部１１２１は、ｘ方向の一方側に延びており、図示された例においてはｘｙ平面に平行（あるいは略平行）である。第１部１１２１の形状は、何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。図１２に示すように、ダイパッド部１１１のｚ方向の第１寸法ｔ１は、第１部１１２１のｚ方向の第２寸法ｔ２よりも大きい。各寸法は限定されないが、たとえば、第１寸法ｔ１は、第２寸法ｔ２の３倍以上１０倍以下である。第１寸法ｔ１は、異形条の材料で第１リード１１を一体的に形成する場合には困難である第２寸法ｔ２の６倍以上にすることが可能である。第１部１１２１は、ｚ方向において第１リード裏面１１１２から離れている。
　第２部１１２２は、第１部１１２１に対してｚ方向の一方側に位置している。第２部１１２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。第２部１１２２は、ｘ方向に沿って延びる形状である。
　第３部１１２３は、第１部１１２１と第２部１１２２との間に介在している。第３部１１２３は、第１部１１２１からｚ方向の一方側に延びている。図示された例においては、第３部１１２３は、ｚ方向（ｙｚ平面）に対して傾いている。第３部１１２３の形状は何ら限定されず、図示された例においては、ｘ方向に見て矩形状である。
　第２リード１２：
　第２リード１２は、第１リード１１から離間して配置され、ダイパッド部１１１に対してｘ方向の他方側に位置している。第２リード１２は、第２パッド部１２１および複数の第２端子部１２２を有する。
　第２パッド部１２１は、第２リード主面１２１１および第２リード裏面１２１２を有する。第２リード主面１２１１は、ｚ方向の一方側を向く面である。第２リード裏面１２１２は、ｚ方向の他方側を向く面である。第２リード主面１２１１は、本実施形態では、ｚ方向において第１リード主面１１１１と同じ（あるいは略同じ）位置にある。第２リード主面１２１１には、接続部材３１が導通接合されている。第２パッド部１２１の形状は何ら限定されず、図示された例においては、ｙ方向を長手方向とする長矩形状である。また、ｚ方向に見て、第２パッド部１２１は、ダイパッド部１１１よりも小さい。また、第２パッド部１２１は、ダイパッド部１１１よりもｚ方向の大きさが小さく、第１端子部１１２と同じである。
　複数の第２端子部１２２は、ｙ方向に並んで配置されている。第２端子部１２２は、第４部１２２１、第５部１２２２および第６部１２２３を有する。
　第４部１２２１は、第２パッド部１２１に繋がっており、第２パッド部１２１からｘ方向の他方側に延びており、図示された例においてはｘｙ平面に平行（あるいは略平行）である。第４部１２２１のｚ方向一方側を向く面は、第２リード主面１２１１と面一である。第４部１２２１の形状は、何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。
　第５部１２２２は、第４部１２２１に対してｚ方向の一方側に位置している。第５部１２２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。第５部１２２２は、ｘ方向に沿って延びる形状である。
　第６部１２２３は、第４部１２２１と第５部１２２２との間に介在している。第６部１２２３は、第４部１２２１からｚ方向の一方側に延びている。図示された例においては、第６部１２２３は、ｚ方向（ｙｚ平面）に対して傾いている。第６部１２２３の形状は何ら限定されず、図示された例においては、ｘ方向に見て矩形状である。
　第３リード１３：
　第３リード１３は、第１リード１１および第２リード１２から離間して配置され、ダイパッド部１１１に対してｘ方向の他方側に位置している。また、第３リード１３は、ｙ方向において第２リード１２と並んでいる。第３リード１３は、第３パッド部１３１および第３端子部１３２を有する。
　第３パッド部１３１は、第３リード主面１３１１および第３リード裏面１３１２を有する。第３リード主面１３１１は、ｚ方向の一方側を向く面である。第３リード裏面１３１２は、ｚ方向の他方側を向く面である。第３リード主面１３１１は、本実施形態では、ｚ方向において第１リード主面１１１１と同じ（あるいは略同じ）位置にある。第３リード主面１３１１には、接続部材３２が導通接合されている。第３パッド部１３１の形状は何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。また、ｚ方向に見て、第３パッド部１３１は、第２パッド部１２１よりも小さい。また、第３パッド部１３１は、ダイパッド部１１１よりもｚ方向の大きさが小さく、第２パッド部１２１と同じである。
　第３端子部１３２は、第７部１３２１、第８部１３２２および第９部１３２３を有する。
　第７部１３２１は、第３パッド部１３１に繋がっており、第３パッド部１３１からｘ方向の他方側に延びており、図示された例においてはｘｙ平面に平行（あるいは略平行）である。第７部１３２１のｚ方向一方側を向く面は、第３リード主面１３１１と面一である。第７部１３２１の形状は、何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。
　第８部１３２２は、第７部１３２１に対してｚ方向の一方側に位置している。第８部１３２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。第８部１３２２は、ｘ方向に沿って延びる形状である。
　第９部１３２３は、第７部１３２１と第８部１３２２との間に介在している。第９部１３２３は、第７部１３２１からｚ方向の一方側に延びている。図示された例においては、第９部１３２３は、ｚ方向（ｙｚ平面）に対して傾いている。第９部１３２３の形状は何ら限定されず、図示された例においては、ｘ方向に見て矩形状である。
　第４リード１４：
　第４リード１４は、第１リード１１、第２リード１２および第３リード１３から離間して配置され、ダイパッド部１１１に対してｘ方向の他方側に位置している。また、第４リード１４は、ｙ方向において第２リード１２と第３リード１３との間に位置している。第４リード１４は、第４パッド部１４１および第４端子部１４２を有する。
　第４パッド部１４１は、第４リード主面１４１１および第４リード裏面１４１２を有する。第４リード主面１４１１は、ｚ方向の一方側を向く面である。第４リード裏面１４１２は、ｚ方向の他方側を向く面である。第４リード主面１４１１は、本実施形態では、ｚ方向において第１リード主面１１１１と同じ（あるいは略同じ）位置にある。第４リード主面１４１１には、接続部材３３が導通接合されている。第４パッド部１４１の形状は何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。また、ｚ方向に見て、第４パッド部１４１は、第２パッド部１２１よりも小さく、第３パッド部１３１と同程度の大きさである。また、第４パッド部１４１は、ダイパッド部１１１よりもｚ方向の大きさが小さく、第２パッド部１２１および第３パッド部１３１と同じである。
　第４端子部１４２は、第１０部１４２１、第１１部１４２２および第１２部１４２３を有する。
　第１０部１４２１は、第４パッド部１４１に繋がっており、第４パッド部１４１からｘ方向の他方側に延びており、図示された例においてはｘｙ平面に平行（あるいは略平行）である。第１０部１４２１のｚ方向一方側を向く面は、第４リード主面１４１１と面一である。第１０部１４２１の形状は、何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。
　第１１部１４２２は、第１０部１４２１に対してｚ方向の一方側に位置している。第１１部１４２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。第１１部１４２２は、ｘ方向に沿って延びる形状である。
　第１２部１４２３は、第１０部１４２１と第１１部１４２２との間に介在している。第１２部１４２３は、第１０部１４２１からｚ方向の一方側に延びている。図示された例においては、第１２部１４２３は、ｚ方向（ｙｚ平面）に対して傾いている。第１２部１４２３の形状は何ら限定されず、図示された例においては、ｘ方向に見て矩形状である。
　半導体素子２０：
　半導体素子２０は、図５および図１１～図１５に示すように、ダイパッド部１１１の第１リード主面１１１１に搭載されている。半導体装置Ａ１０においては、半導体素子２０は、スイッチング素子である。当該スイッチング素子は、たとえばｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。半導体素子２０は、ＭＯＳＦＥＴに限定されない。半導体素子２０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のトランジスタでもよい。さらに半導体素子２０は、ダイオードでもよい。半導体素子２０は、半導体層２０５、第１電極２０１、第２電極２０２および第３電極２０３を有する。
　半導体層２０５は、化合物半導体基板を含む。化合物半導体基板の主材料は、炭化ケイ素（ＳｉＣ）である。この他、化合物半導体基板の主材料として、ケイ素（Ｓｉ）を用いてもよい。
　第１電極２０１は、ｚ方向において第１リード１１のダイパッド部１１１の第１リード主面１１１１が向く側（一方側）に設けられている。第１電極２０１は、半導体素子２０のソース電極に相当する。
　第２電極２０２は、ｚ方向において第１電極２０１とは反対側に設けられている。第２電極２０２は、第１リード１１のダイパッド部１１１の第１リード主面１１１１に対向している。第２電極２０２は、半導体素子２０のドレイン電極に相当する。本実施形態においては、第２電極２０２は、接合層２９を介して第１リード主面１１１１に導通接合されている。接合層２９は、たとえば、はんだ、銀（Ａｇ）ペースト、焼成銀等である。
　第３電極２０３は、ｚ方向において第１電極２０１と同じ側に設けられ、かつ第１電極２０１から離れて位置する。第３電極２０３は、半導体素子２０のゲート電極に相当する。ｚ方向に見て、第３電極２０３の面積は、第１電極２０１の面積よりも小である。
　接続部材３１，３２，３３：
　接続部材３１は、半導体素子２０の第１電極２０１と第２リード１２の第２パッド部１２１の第２リード主面１２１１とに接合されている。接続部材３１の材質は何ら限定されず、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）等の金属を含む。また、接続部材３１の本数は何ら限定されず、複数の接続部材３１を備えていてもよい。図示された例においては、接続部材３１は、アルミニウム（Ａｌ）を含み、扁平な帯状の部材である。
　接続部材３２は、半導体素子２０の第３電極２０３と第３リード１３の第３パッド部１３１の第３リード主面１３１１とに接続されている。図示された例においては、接続部材３２は、金（Ａｕ）を含み、接続部材３１よりも細い線状部材である。
　接続部材３３は、半導体素子２０の第１電極２０１と第４リード１４の第４パッド部１４１の第４リード主面１４１１とに接続されている。図示された例においては、接続部材３３は、金（Ａｕ）を含み、接続部材３１よりも細い線状部材である。
　本実施形態においては、第１リード１１の第１端子部１１２は、ドレイン端子であり、第２リード１２の第２端子部１２２は、ソース端子であり、第３リード１３の第３端子部１３２は、ゲート端子であり、第４リード１４の第４端子部１４２は、ソースセンス端子である。
　封止樹脂４０：
　封止樹脂４０は、図１～図１５に示すように、半導体素子２０および接続部材３１，３２，３３と、第１リード１１、第２リード１２および第３リード１３それぞれの一部とを覆っている。封止樹脂４０は、電気絶縁性を有する。封止樹脂４０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂４０は、第１樹脂面４１、第２樹脂面４２、第３樹脂面４３、第４樹脂面４４、第５樹脂面４５および第６樹脂面４６を有する。
　第１樹脂面４１は、ｚ方向において第１リード１１のダイパッド部１１１の第１リード主面１１１１と同じ側（一方側）を向く。第２樹脂面４２は、ｚ方向において第１樹脂面４１とは反対側（他方側）を向く。第２樹脂面４２から、第１リード１１のダイパッド部１１１の第１リード裏面１１１２が露出している。第２樹脂面４２と第１リード裏面１１１２とは、互いに面一である。第１リード裏面１１１２は、ｘ方向において第３樹脂面４３から離れている。
　第３樹脂面４３は、ｘ方向の一方側を向いている。第１リード１１の複数の第１端子部１１２の第１部１１２１は、第３樹脂面４３を貫通している。また、第１部１１２１は、ｚ方向において第２樹脂面４２から離れている。
　第４樹脂面４４は、ｘ方向において第３樹脂面４３とは反対側（他方側）を向いている。本実施形態においては、第２リード１２の複数の第２端子部１２２の第４部１２２１、第３リード１３の第３端子部１３２の第７部１３２１、および第４リード１４の第４端子部１４２の第１０部１４２１が、第４樹脂面４４を貫通している。また、第４部１２２１、第７部１３２１および第１０部１４２１は、ｚ方向において第２樹脂面４２から離れている。
　第５樹脂面４５および第６樹脂面４６は、ｙ方向において互いに反対側を向く面である。
　図示された例においては、封止樹脂４０は、溝４９を有する。溝４９は、第２樹脂面４２からｚ方向に凹んでおり、ｙ方向に沿って延びている。溝４９は、第５樹脂面４５および第６樹脂面４６に到達している。
　また、図示された例においては、封止樹脂４０は、２つの凹部４７を有している。一方の凹部４７は、第１樹脂面４１および第５樹脂面４５から凹んでいる。他方の凹部４７は、４１および第６樹脂面４６から凹んでいる。凹部４７からは、第１リード主面１１１１の一部が露出している。
　図１６は、半導体装置Ａ１０の使用状態を示している。本使用例においては、半導体装置Ａ１０は、回路基板９２に面実装されている。すなわち、第１端子部１１２の第２部１１２２、第２端子部１２２の第５部１２２２、第３端子部１３２の第８部１３２２および第４端子部１４２の第１１部１４２２が、たとえばはんだ９２１によって、回路基板９２の配線パターン（図示略）に導通接合されている。また、ダイパッド部１１１の第１リード裏面１１１２には、ヒートシンク９１が対向配置されている。図示された例においては、第１リード裏面１１１２とヒートシンク９１との間に、シート材９１９が配置されている。シート材９１９は、たとえば絶縁シートである。
　次に、半導体装置Ａ１０の製造方法の一例について、図１７～図２２を参照して以下に説明する。
　図１７は、半導体装置Ａ１０の製造方法の一例を示すフローチャートである。図１８～図２２は、半導体装置Ａ１０の製造方法の一例に係る工程を示す図である。図１８～図２２は、断面図であり、図１２に対応する図である。
　図１７に示すように、半導体装置Ａ１０の製造方法は、導通部材作成工程Ｓ１０、ダイボンディング工程Ｓ２０、接続部材ボンディング工程Ｓ３０、封止工程Ｓ４０、および切断工程Ｓ５０を備えている。
　導通部材作成工程Ｓ１０は、導通部材１０を作成する工程である。当該工程では、まず、リードフレーム９９を形成する（Ｓ１１）。リードフレーム９９は、金属板にスタンピング加工またはエッチング加工などを施すことで形成される。リードフレーム９９は、第２リード１２、第３リード１３、第４リード１４、および複数の第１端子部１１２になる部分を含んでいる。リードフレーム９９の第１端子部１１２になる部分には、ｚ方向に貫通する係合孔１１２５が形成されている（図１８参照）。
　次に、ダイパッド部１１１を準備する（Ｓ１２）。ダイパッド部１１１には、第１リード主面１１１１からｚ方向に突出する複数の係合部１１１５が形成されている（図１８参照）。
　次に、ダイパッド部１１１をリードフレーム９９にかしめ接合する（Ｓ１３）。まず、図１８および図１９に示すように、ダイパッド部１１１の複数の係合部１１１５を、リードフレーム９９の複数の係合孔１１２５にそれぞれ挿通させる。次に、図１９に示すように、熱を加えながら、係合部１１１５の先端側から金型により加圧する。これにより、図２０に示すように、係合部１１１５の先端部分がつぶれて係合孔１１２５に係合し、また、係合部１１１５の周面が係合孔１１２５の内面に密着する。
　ダイボンディング工程Ｓ２０は、ダイパッド部１１１に、半導体素子２０を接合する工程である。当該工程では、まず、ダイパッド部１１１の第１リード主面１１１１に、はんだペーストを塗布する。次に、塗布されたはんだペースト上に、半導体素子２０を載置する。次いで、リフロー処理を行って、はんだペーストを溶融させた後に固化させる。以上により、半導体素子２０が、接合層２９を介して、ダイパッド部１１１に接合される（図２１参照）。なお、ダイボンディング工程Ｓ２０での半導体素子２０の接合方法は限定されない。
　接続部材ボンディング工程Ｓ３０は、図２１に示すように、接続部材３１，３２，３３を形成する工程である。当該工程では、半導体素子２０の第１電極２０１とリードフレーム９９の第２リード１２になる部分とに、接続部材３１を接合する。同様に、第３電極２０３とリードフレーム９９の第３リード１３になる部分とに接続部材３２を接合し、第１電極２０１とリードフレーム９９の第４リード１４になる部分とに接続部材３３を接合する。なお、接続部材ボンディング工程Ｓ３０での接続部材３１，３２，３３の形成方法は限定されない。
　封止工程Ｓ４０は、封止樹脂４０を形成する工程である。当該工程では、樹脂材料を硬化させることにより、図２２に示すように、リードフレーム９９およびダイパッド部１１１それぞれの一部と、半導体素子２０および接続部材３１，３２，３３の全体とを覆う封止樹脂４０を形成する。当該工程は、たとえば、金型を用いた、周知のトランスファモールド成形により行われる。具体的には、ダイパッド部１１１、半導体素子２０および接続部材３１，３２，３３が接合されたリードフレーム９９を、金型成形機にセットする。次に、流動化させた樹脂材料を金型内のキャビティに流し込み、モールド成形する。そして、樹脂材料を硬化させる。以上により、封止樹脂４０が形成される。第１リード裏面１１１２を金型に当接させた状態でセットされることで、第１リード裏面１１１２が封止樹脂４０から露出する。また、第１リード裏面１１１２と、封止樹脂４０の第２樹脂面４２とが、互いに面一になる。なお、封止工程Ｓ４０での封止樹脂４０の形成方法は限定されない。
　切断工程Ｓ５０は、リードフレーム９９を切断する工程である。当該工程では、たとえばブレードを用いて、リードフレーム９９を切断して、個片化する。これにより、半導体装置Ａ１０となる個片が形成される。リードフレーム９９は、切断されることで、第２リード１２、第３リード１３、第４リード１４、および複数の第１端子部１１２になる。第１端子部１１２とダイパッド部１１１とを合わせた部材が第１リード１１である。なお、切断工程Ｓ５０での切断方法は限定されない。その後、第１端子部１１２、第２端子部１２２、第３端子部１３２および第４端子部１４２のうち封止樹脂４０から突出する部分に曲げ加工を行う。以上の工程を経ることにより、上述した半導体装置Ａ１０が製造される。
　なお、半導体装置Ａ１０の製造方法は、上述した方法に限定されない。たとえば、ダイパッド部１１１にあらかじめ半導体素子２０を接合しておき、半導体素子２０が接合されたダイパッド部１１１を、リードフレーム９９に接合してもよい。
　次に、半導体装置Ａ１０の作用について説明する。
　図１５に示すように、第１リード裏面１１１２は、第２樹脂面４２から露出している。これにより、第１リード裏面１１１２には、たとえばヒートシンク９１を対向配置させることが可能である。また、第２部１１２２は、第１部１１２１よりもｚ方向の一方側に位置している。これにより、第２部１１２２を用いて半導体装置Ａ１０を回路基板９２等に面実装することが可能である。また、第１リード裏面１１１２は、ｘ方向において第３樹脂面４３から離れている。また、第１部１１２１は、ｚ方向において第２樹脂面４２から離れている。このため、第１リード裏面１１１２と第１部１１２１との間には、封止樹脂４０の一部が存在する。これにより、封止樹脂４０によって第１リード１１をより強固に保持することができる。
　ダイパッド部１１１は、第１部１１２１よりもｚ方向の大きさが大きい。これにより、半導体素子２０から第１リード裏面１１１２へと熱が伝わる過程で、ｘ方向およびｙ方向において、熱をより広い範囲に伝えることが可能である。したがって、第１リード裏面１１１２のより広い領域によって、半導体素子２０からの熱をヒートシンク９１等に放熱することが可能であり、放熱効率を高めることができる。ダイパッド部１１１のｚ方向の大きさが大きいほど、当該効果はより大きくなる。本実施形態では、ダイパッド部１１１のｚ方向の第１寸法ｔ１は、第１部１１２１のｚ方向の第２寸法ｔ２の６倍以上１０倍以下である。したがって、半導体装置Ａ１０は、放熱効率を十分高めることができる。
　第１リード１１は、別々の部材であったダイパッド部１１１と複数の第１端子部１１２とが接合されて形成されている。したがって、ｚ方向の大きさが大きく異なるダイパッド部１１１と複数の第１端子部１１２とを有する第１リード１１が形成可能である。たとえば異形条のリードフレームを用いて第１リード１１を形成する場合、ダイパッド部１１１のｚ方向の第１寸法ｔ１には制限があり、第１部１１２１のｚ方向の第２寸法ｔ２の５倍程度までになる。
　第１リード１１は、第１端子部１１２の各第１部１１２１の係合孔１１２５にダイパッド部１１１の各係合部１１１５を挿通して、かしめ接合により形成されている。これにより、第１リード１１は、複数の第１端子部１１２がダイパッド部１１１に強固に接合されて一体化した部材になっている。したがって、ダイパッド部１１１と第１端子部１１２との接合において、接合材などの他の部材を用いる必要がない。
　第１リード１１は、複数の第１端子部１１２を有する。これにより、半導体装置Ａ１０の実装強度を高めることができる。
　封止樹脂４０には、溝４９が形成されている。これにより、第１リード裏面１１１２から第２リード１２（第４部１２２１）、第３リード１３（第７部１３２１）および第４リード１４（第１０部１４２１）までの、封止樹脂４０の表面に沿った距離（以下、沿面距離）を延長することができる。
　図２３～図４４は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各変形例および各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。
　第１実施形態　第１変形例：
　図２３および図２４は、半導体装置Ａ１０の第１変形例を示している。本変形例の半導体装置Ａ１１は、第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２と、第１樹脂面４１との関係が、上述した例と異なっている。
　本変形例においては、第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２は、第１樹脂面４１よりもｚ方向の他方側（第１リード裏面１１１２が向く側）に位置している。第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２のｚ方向の一方側を向く面と第１樹脂面４１とは、距離Ｇｚだけ離れている。
　本変形例によっても、半導体装置Ａ１１を面実装可能であり、半導体装置Ａ１０と同様の効果を奏する。また、第１樹脂面４１は、第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２よりもｚ方向の一方側に距離Ｇｚだけ突出している。このため、図２４に示す半導体装置Ａ１１の使用状態においては、半導体装置Ａ１１にヒートシンク９１が押し付けられると、第１樹脂面４１が、回路基板９２と当接しやすい。これにより、ヒートシンク９１から加えられた力が、第１リード１１、第２リード１２、第３リード１３および第４リード１４や半導体素子２０に作用することを抑制することができる。
　第１実施形態　第２変形例：
　図２５および図２６は、半導体装置Ａ１０の第２変形例を示している。本変形例の半導体装置Ａ１２においては、封止樹脂４０に２つの溝４９が設けられている。
　各溝４９は、ｙ方向に延びており、第５樹脂面４５および第６樹脂面４６に到達している。また、２つの溝４９は、ｘ方向に離れて配置されている。
　本変形例によっても、半導体装置Ａ１２を面実装可能であり、上述の例と同様の効果を奏する。また、２つの溝４９を有することにより、第１リード裏面１１１２と第２端子部１２２、第３端子部１３２および第４端子部１４２との沿面距離をさらに延長することができる。本変形例から理解されるように、溝４９の個数は何ら限定されない。
　第１実施形態　第３変形例：
　図２７および図２８は、半導体装置Ａ１０の第３変形例を示している。本変形例の半導体装置Ａ１３においては、封止樹脂４０に凸部４８が設けられている。
　凸部４８は、第２樹脂面４２からｚ方向の他方側に突出している。凸部４８は、ｙ方向に沿って延びており、第５樹脂面４５および第６樹脂面４６に到達している。図示された例においては、凸部４８は、封止樹脂４０のｘ方向の他方側端に配置されており、第４樹脂面４４に接している。
　本変形例によっても、半導体装置Ａ１３を面実装可能である。また、凸部４８を有することにより、第１リード裏面１１１２と第２端子部１２２、第３端子部１３２および第４端子部１４２との沿面距離を延長することができる。
　第１実施形態　第４変形例：
　図２９および図３０は、半導体装置Ａ１０の第４変形例を示している。本変形例のＡ１４においては、封止樹脂４０に２つの凸部４８が設けられている。
　各凸部４８は、いずれも第２樹脂面４２からｚ方向の他方側に突出している。各凸部４８は、ｙ方向に沿って延びており、第５樹脂面４５および第６樹脂面４６に到達している。２つの凸部４８は、ｘ方向において第１リード裏面１１１２を挟んで互いに離れて配置されている。一方の凸部４８は、第４樹脂面４４に接している。他方の凸部４８は、第３樹脂面４３に接している。
　本変形例によっても、半導体装置Ａ１４を面実装可能である。また、２つの凸部４８を有することにより、第１リード裏面１１１２と第２端子部１２２、第３端子部１３２および第４端子部１４２との沿面距離をさらに延長することができる。本変形例から理解されるように、凸部４８の個数は何ら限定されない。
　第１実施形態　第５変形例：
　図３１は、半導体装置Ａ１０の第５変形例を示している。本変形例の半導体装置Ａ１５においては、封止樹脂４０が上述の凸部４８および溝４９を有していない。本変形例によっても、半導体装置Ａ１５を面実装可能である。また、本変形例から理解されるように、封止樹脂４０は、凸部４８および溝４９を有さない構成であってもよい。
　第１実施形態　第６変形例：
　図３２は、半導体装置Ａ１０の第６変形例を示している。本変形例の半導体装置Ａ１６においては、ダイパッド部１１１に対する複数の第１端子部１１２の接合位置が異なっている。
　本変形例に係るダイパッド部１１１の複数の係合部１１１５は、第１リード側面１１１３からｘ方向に突出しており、ｙ方向に等間隔で配置されている。また、本変形例に係る各第１端子部１１２は、第１部１１２１がｙ方向に見てＬ字形状であり、係合孔１１２５が第１部１１２１をｘ方向に貫通している。本変形例では、係合孔１１２５に係合部１１１５を挿通してかしめ接合することで、第１端子部１１２（第１部１１２１）が、ダイパッド部１１１の第１リード側面１１１３に接合されている。また、本変形例では、　第１端子部１１２の第１部１１２１のｚ方向一方側の面と第１リード主面１１１１とが、面一になっている。したがって、第１部１１２１のｚ方向一方側の面、第１リード主面１１１１、第４部１２２１のｚ方向一方側の面、および第２リード主面１２１１は、ｚ方向において同じ（あるいは略同じ）位置にある。
　本変形例によっても、半導体装置Ａ１６を面実装可能である。本変形例から理解されるように、ダイパッド部１１１に対する複数の第１端子部１１２の接合位置は何ら限定されない。
　第１実施形態　第７変形例：
　図３３および図３４は、半導体装置Ａ１０の第７変形例を示している。本変形例の半導体装置Ａ１７においては、ダイパッド部１１１と複数の第１端子部１１２との接合方法が異なっている。
　本変形例に係る第１リード１１において、ダイパッド部１１１と複数の第１端子部１１２とは、超音波接合により接合されている。具体的には、ダイパッド部１１１と第１端子部１１２（第１部１１２１）とが接する面に直交する方向（ｚ方向）に、互いに押し付け合うように押圧力を加えた状態で、当該接する面に平行な方向に超音波振動を加えることで、両者の接触面を活性化させて、固相接合させる。なお、「直交する方向」は、接する面に対して正確に９０°であることを限定しているのではなく、接する面に対して略９０°であればよい。また、「平行な方向」は、接する面に対して正確に平行であることを限定しているのではなく、接する面に対して略平行であればよい。これにより、ダイパッド部１１１と第１端子部１１２（第１部１１２１）とは、互いに接して一体となっている。なお、第１部１１２１の第１リード主面１１１１に接する境界面１１２６のすべてが、第１リード主面１１１１に接合されている必要はない。図３４に示すように、境界面１１２６のうち第１リード主面１１１１に接合されていない部分があっても、面積の３０％程度が接合されていれば、十分な強度と導電性が確保される。また、図３４に示すように、第１部１１２１は、ダイパッド部１１１（第１リード主面１１１１）との境界に、超音波接合工程で発生したスプラッシュによって、境界面１１２６が向く方向（ｚ方向）と交差する方向に盛り上がった隆起部１１２７が形成されている。超音波接合工程では、当該隆起部１１２７が形成されるまで、押圧力および超音波振動を加えることで、第１リード主面１１１１と境界面１１２６とを、十分な強度と導電性を有する程度に接合して、一体化させることができる。
　本変形例によっても、半導体装置Ａ１７を面実装可能である。さらに、第１リード１１は、各第１端子部１１２の第１部１１２１とダイパッド部１１１とが、超音波接合により接合されて形成されている。これにより、第１リード１１は、複数の第１端子部１１２がダイパッド部１１１に強固に接合されて一体化した部材になっている。したがって、ダイパッド部１１１と第１端子部１１２との接合において、ダイパッド部１１１に係合部１１１５を形成し、第１端子部１１２に係合孔１１２５を形成する必要がないし、接合材などの他の部材を用いる必要がない。
　第１実施形態　第８変形例：
　図３５は、半導体装置Ａ１０の第８変形例を示している。本変形例の半導体装置Ａ１８においては、ダイパッド部１１１と複数の第１端子部１１２との接合方法が異なっている。
　本変形例に係る第１リード１１において、ダイパッド部１１１と複数の第１端子部１１２とは、接合層１１５を介して接合されている。つまり、ダイパッド部１１１と第１部１１２１との間には、接合層１１５が介在する。接合層１１５は、たとえば、はんだ、銀（Ａｇ）ペースト、焼成銀等である。
　本変形例によっても、半導体装置Ａ１８を面実装可能である。さらに、ダイパッド部１１１と複数の第１端子部１１２とが接合層１１５を介して接合されるので、ダイパッド部１１１に係合部１１１５を形成し、第１端子部１１２に係合孔１１２５を形成する必要がない。
　第７変形例および第８変形例から理解されるように、ダイパッド部１１１と第１端子部１１２との接合方法は何ら限定されない。ダイパッド部１１１と第１端子部１１２とは、その他の方法（たとえばネジ、リベットなどの部品を用いた他の機械的接合、または、溶接などの他の冶金的接合など）によって接合されてもよい。
　第２実施形態：
　図３６および図３７は、本開示の第２実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ２０は、接続部材３１，３２，３３を備えていない点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態においては、第２リード１２の第２パッド部１２１の第２リード裏面１２１２が、半導体素子２０の第１電極２０１に導通接合されている。また、第３リード１３の第３パッド部１３１の第３リード裏面１３１２が、半導体素子２０の第３電極２０３に導通接合されている。また、第４リード１４の第４パッド部１４１の第４リード裏面１４１２が、半導体素子２０の第１電極２０１に導通接合されている。
　本実施形態によっても、半導体装置Ａ２０を面実装可能である。さらに、本実施形態によると、第２パッド部１２１が第１電極２０１に導通接合され、第３パッド部１３１が第３電極２０３に導通接合され、第４パッド部１４１が第１電極２０１に導通接合されている。したがって、第２パッド部１２１、第３パッド部１３１および第４パッド部１４１が接続部材３１，３２，３３を介して半導体素子２０に導通接続される場合と比較して、より大きな電流を流すことが可能である。また、半導体装置Ａ２０は、接続部材３１，３２，３３を必要としない。また、本実施形態から理解されるように、第２リード１２、第３リード１３および第４リード１４と半導体素子２０との具体的な導通形態は何ら限定されない。
　第３実施形態：
　図３８および図３９は、本開示の第３実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ３０は、第１端子部１１２の形状が上述した実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～２実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態の第１リード１１は、第１端子部１１２を１つだけ有している。第１端子部１１２は、第１部１１２１、２つの第２部１１２２および２つの第３部１１２３を有する。
　第１部１１２１は、ダイパッド部１１１の第１リード主面１１１１に接合されている。第１部１１２１は、ｚ方向に貫通した係合孔１１２５を複数有する。複数の係合孔１１２５は、ｙ方向に等間隔で配置されている。第１部１１２１は、複数の係合孔１１２５に、ダイパッド部１１１の係合部１１１５をそれぞれ挿通され、ダイパッド部１１１にかしめ接合されている。第１部１１２１は、ダイパッド部１１１からｘ方向の一方側に延びており、図示された例においてはｘｙ平面に平行（あるいは略平行）である。第１部１１２１は、第３樹脂面４３を貫通している。第１部１１２１の形状は、何ら限定されず、図示された例においては、ｚ方向に見て矩形状である。
　２つの第２部１１２２は、第１部１１２１に対してｚ方向の一方側に位置している。２つの第２部１１２２は、半導体装置Ａ１０を回路基板等に面実装する際に用いられる。
　２つの第３部１１２３は、第１部１１２１と２つの第２部１１２２との間に介在している。第３部１１２３は、第１部１１２１からｚ方向の一方側に延びている。図示された例においては、第３部１１２３は、第１部１１２１からｙ方向の外側に延出するようにｚ方向に対して傾いている。第３部１１２３は、ｙｚ平面に対して平行（あるいは略平行）である。第３部１１２３の形状は何ら限定されず、図示された例においては、ｙ方向に見て矩形状である。
　本実施形態においては、２つの第２部１１２２は、２つの第３部１１２３からｙ方向の外側に延出している。また、２つの第２部１１２２は、ｙ方向に対して平行（あるいは略平行）である。２つの第２部１１２２は、２つの第３部１１２３からｘ方向の一方側にはみ出さない。図示された例においては、２つの第２部１１２２と２つの第３部１１２３とは、ｘ方向における位置が同じ（あるいは略同じ）である。
　本実施形態によっても、半導体装置Ａ３０を面実装可能である。さらに、第３部１１２３がｙｚ平面に対して平行（あるいは略平行）であり、第２部１１２２がｘ方向において第３部１１２３からはみ出さないので、半導体装置Ａ３０のｘ方向寸法を縮小することができる。また、２つの第２部１１２２が第３部１１２３からｘ方向の外側に延出しているので、半導体装置Ａ３０の実装強度をさらに高めることができる。また、本実施形態から理解されるように、第１端子部１１２の形状は何ら限定されない。
　第４実施形態：
　図４０は、本開示の第４実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ４０は、第１リード１１の構成が上述した実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～３実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態においては、第１リード側面１１１３が、第３樹脂面４３よりｘ方向一方側に位置している。つまり、第１リード裏面１１１２がｚ方向に見て第３樹脂面４３からｘ方向の一方側に位置する部分を有する。
　本実施形態によっても、半導体装置Ａ４０を面実装可能である。また、本実施形態によると、第１リード裏面１１１２が第３樹脂面４３よりもｘ方向の一方側にはみ出す部分を有することにより、ヒートシンク９１と対向する第１リード裏面１１１２の面積を拡大することが可能である。したがって、半導体装置Ａ４０からヒートシンク９１への放熱効率を高めることができる。
　第５実施形態：
　図４１は、本開示の第５実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ５０は、第１端子部１１２、第２端子部１２２、第３端子部１３２および第４端子部１４２の形状が上述した実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～４実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態の第１端子部１１２において、第３部１１２３は、第１部１１２１のｘ方向一方側端部から第３樹脂面４３に沿ってｚ方向一方側に延びる。また、第２部１１２２は、第３部１１２３のｚ方向一方側端部から第１樹脂面４１に沿ってｘ方向他方側に延出している。また、本実施形態の第２端子部１２２において、第６部１２２３は、第４部１２２１のｘ方向他方側端部から第４樹脂面４４に沿ってｚ方向一方側に延びる。また、第５部１２２２は、第６部１２２３のｚ方向一方側端部から第１樹脂面４１に沿ってｘ方向一方側に延出している。同様に、図に表れていないが、本実施形態の第３端子部１３２において、第９部１３２３は、第７部１３２１のｘ方向他方側端部から第４樹脂面４４に沿ってｚ方向一方側に延びる。また、第８部１３２２は、第９部１３２３のｚ方向一方側端部から第１樹脂面４１に沿ってｘ方向一方側に延出している。また、本実施形態の第４端子部１４２において、第１２部１４２３は、第１０部１４２１のｘ方向他方側端部から第４樹脂面４４に沿ってｚ方向一方側に延びる。また、第１１部１４２２は、第１２部１４２３のｚ方向一方側端部から第１樹脂面４１に沿ってｘ方向一方側に延出している。
　本実施形態によっても、半導体装置Ａ５０を面実装可能である。また、本実施形態によると、第２部１１２２、第５部１２２２、第８部１３２２および第１１部１４２２は、ｘ方向内側に向けて延出しているので、ｘ方向外側に向けて延出している場合（いわゆるガルウイング状）と比較して、半導体装置Ａ５０の実装面積（ｘ方向の寸法）を小さくできる。また、本実施形態から理解されるように、第１端子部１１２、第２端子部１２２、第３端子部１３２および第４端子部１４２の形状は、何ら限定されない。
　第６実施形態：
　図４２は、本開示の第６実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ６０は、第１端子部１１２、第２端子部１２２、第３端子部１３２および第４端子部１４２の構成が上述した実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～５実施形態および各変形例の各部が任意に組み合わせられてもよい。
　本実施形態においては、第１端子部１１２は、第１部１１２１が第３樹脂面４３を貫通せず、第３部１１２３が封止樹脂４０内をｚ方向に延び、第２部１１２２が第１樹脂面４１から露出している。また、第２端子部１２２は、第４部１２２１が第４樹脂面４４を貫通せず、第６部１２２３が封止樹脂４０内をｚ方向に延び、第５部１２２２が第１樹脂面４１から露出している。また、図に表れていないが、第３端子部１３２は、第７部１３２１が第４樹脂面４４を貫通せず、第９部１３２３が封止樹脂４０内をｚ方向に延び、第８部１３２２が第１樹脂面４１から露出している。同様に、第４端子部１４２は、第１０部１４２１が第４樹脂面４４を貫通せず、第１２部１４２３が封止樹脂４０内をｚ方向に延び、第１１部１４２２が第１樹脂面４１から露出している。
　本実施形態によっても、半導体装置Ａ６０を面実装可能である。さらに、第１端子部１１２、第２端子部１２２、第３端子部１３２および第４端子部１４２が第３樹脂面４３または第４樹脂面４４を貫通してｘ方向に突出する場合と比較して、半導体装置Ａ６０の実装面積（ｘ方向の寸法）を小さくできる。本実施形態から理解されるように、第１端子部１１２、第２端子部１２２、第３端子部１３２および第４端子部１４２の構成は、何ら限定されない。
　第６実施形態　第１変形例：
　図４３は、半導体装置Ａ６０の第１変形例を示している。本変形例の半導体装置Ａ６１においては、ダイパッド部１１１に対する複数の第１端子部１１２の接合位置が、第６実施形態と異なっている。
　本変形例に係るダイパッド部１１１の複数の係合部１１１５は、第１リード側面１１１３からｘ方向に突出しており、ｙ方向に等間隔で配置されている。また、本変形例に係る各第１端子部１１２は、第１部１１２１が第３部１１２３のｚ方向他方側に繋がり、ｚ方向他方側に延出している。係合孔１１２５は、第１部１１２１をｘ方向に貫通している。本変形例では、係合孔１１２５に係合部１１１５を挿通してかしめ接合することで、第１端子部１１２（第１部１１２１）が、ダイパッド部１１１の第１リード側面１１１３に接合されている。
　本変形例によっても、半導体装置Ａ６１を面実装可能であり、上述の例と同様の効果を奏する。本変形例から理解されるように、ダイパッド部１１１に対する複数の第１端子部１１２の接合位置は何ら限定されない。
　第６実施形態　第２変形例：
　図４４は、半導体装置Ａ６０の第２変形例を示している。本変形例の半導体装置Ａ６２においては、封止樹脂４０が凹形状領域４１１を有している。凹形状領域４１１は、第１樹脂面４１からｚ方向に凹む領域である。凹形状領域４１１は、ｘ方向における第２部１１２２と第５部１２２２、第８部１３２２および第１１部１４２２との間に位置する。本変形例では、凹形状領域４１１は、第２部１１２２の近辺からｘ方向他方側に進むにしたがって緩やかにｚ方向他方側に凹み、第５部１２２２、第８部１３２２および第１１部１４２２の近辺からｘ方向一方側に進むにしたがって緩やかにｚ方向他方側に凹む凹部である。凹形状領域４１１は、半導体素子２０および接続部材３１，３２，３３に影響を及ぼさないように形成されている。
　本変形例によっても、半導体装置Ａ６２を面実装可能であり、上述の例と同様の効果を奏する。また、封止樹脂４０が凹形状領域４１１を有することで、第２部１１２２から第５部１２２２、第８部１３２２および第１１部１４２２までの、封止樹脂４０の表面に沿った距離（沿面距離）を延長することができる。なお、凹形状領域４１１は、本変形例のように、緩やかな凹部が１つだけある場合に限定されない。凹形状領域４１１は、複数の凹部を有してもよい。
　本開示に係る半導体装置および半導体装置の製造方法は、先述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成、および、本開示の半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　半導体素子と、
　厚さ方向一方側を向き且つ前記半導体素子が搭載された第１リード主面、前記厚さ方向他方側を向く第１リード裏面、および、前記厚さ方向と直交する第１方向一方側を向く第１リード側面を有するダイパッド部と、第１端子部と、を含む第１リードと、
　前記厚さ方向一方側を向く第１樹脂面、および、前記厚さ方向他方側を向く第２樹脂面を有し、前記半導体素子と前記ダイパッド部の一部とを覆う封止樹脂と、を備え、
　前記第１リード裏面は、前記第２樹脂面から露出し、
　前記第１端子部は、前記ダイパッド部に接合された第１部と、前記第１部に対して前記厚さ方向一方側に位置し且つ実装に用いられる第２部と、前記第１部と前記第２部との間に介在する第３部と、を備えている、半導体装置。
　付記２．
　前記第１部は、前記第１リード主面に接合されている、付記１に記載の半導体装置。
　付記３．
　前記第１部は、前記第１リード側面に接合されている、付記１に記載の半導体装置。
　付記４．
　前記ダイパッド部は、係合部をさらに有し、
　前記第１部は、前記係合部に係合する係合孔を有し、
　前記係合部は、前記係合孔にかしめられている、付記１ないし３のいずれかに記載の半導体装置。
　付記５．
　前記ダイパッド部と前記第１部とは、互いに接して一体となっており、
　前記第１部は、前記ダイパッド部との境界に、前記第１部と前記ダイパッド部との境界面が向く方向と交差する方向に盛り上がった隆起部が形成されている、付記１ないし３のいずれかに記載の半導体装置。
　付記６．
　前記ダイパッド部と前記第１部との間に介在する接合層をさらに備えている、付記１ないし３のいずれかに記載の半導体装置。
　付記７．
　前記第１リードから離間して配置された第２リードをさらに備え、
　前記第２リードは、第２パッド部と、前記第２パッド部に繋がる第２端子部と、を備え、
　前記第２端子部は、前記第２パッド部に繋がる第４部と、前記第４部に対して前記厚さ方向一方側に位置し且つ実装に用いられる第５部と、前記第４部と前記第５部との間に介在する第６部と、を備え、
　前記封止樹脂は、前記第１方向一方側を向く第３樹脂面と、前記第１方向他方側を向く第４樹脂面と、をさらに有する、付記１ないし６のいずれかに記載の半導体装置。
　付記７－１．
　前記第２パッド部と前記半導体素子とに導通接合された接続部材をさらに備えている、付記７に記載の半導体装置。
　付記７－２．
　前記第２パッド部は、前記半導体素子に導通接合されている、付記７に記載の半導体装置。
　付記８．
　前記第１部は、前記第３樹脂面を貫通し、且つ、前記厚さ方向において前記第２樹脂面から離れており、
　前記第４部は、前記第４樹脂面を貫通し、且つ、前記厚さ方向において前記第２樹脂面から離れている、付記７に記載の半導体装置。
　付記８－１．
　前記第２部は、前記第３部から前記厚さ方向および前記第１方向に直交する第２方向外側に延出している、付記８に記載の半導体装置。
　付記８－２．
　前記第２部は、前記第３部から前記第１方向他方側に延出している、付記８に記載の半導体装置。
　付記９．
　前記第２部および前記第５部は、前記第１樹脂面より、前記厚さ方向他方側に位置する、付記８に記載の半導体装置。
　付記１０．
　前記第２パッド部は、前記厚さ方向一方側を向く第２リード主面を有し、
　前記第１部の前記厚さ方向一方側の面、前記第１リード主面、前記第４部の前記厚さ方向一方側の面、および、前記第２リード主面、は、前記厚さ方向において同じ位置にある、付記８または９に記載の半導体装置。
　付記１０－１．
　前記第１リード裏面は、前記厚さ方向に見て前記第３樹脂面から前記第１方向一方側に位置する部分を有する、付記８または９に記載の半導体装置。
　付記１１．
　前記第３部および前記第６部は、前記封止樹脂内を前記厚さ方向に延び、
　前記第２部および前記第５部は、前記第１樹脂面から露出している、付記７に記載の半導体装置。
　付記１１－１．
　前記封止樹脂は、前記第１方向における前記第２部と前記第５部との間において、前記第１樹脂面から前記厚さ方向に凹む凹部を有する、付記１１に記載の半導体装置。
　付記１２．
　前記ダイパッド部の前記厚さ方向の第１寸法は、前記第１部の前記厚さ方向の第２寸法の６倍以上１０倍以下である、付記１ないし１１のいずれかに記載の半導体装置。
　付記１２－１．
　前記封止樹脂は、前記第２樹脂面から前記厚さ方向に凹む溝を有する、付記１ないし１２のいずれかに記載の半導体装置。
　付記１２－２．
　前記封止樹脂は、前記第２樹脂面から前記厚さ方向に突出する凸部を有する、付記１ないし１２のいずれかに記載の半導体装置。
　付記１３．
　第１端子部を有するリードフレームを形成する工程と、
　前記第１端子部にダイパッド部を接合する工程と、
　前記ダイパッド部に半導体素子を接合する工程と、
　前記半導体素子を覆う封止樹脂を形成する工程と、
　前記リードフレームを切断する工程と、を備えている、半導体装置の製造方法。
　付記１４．
　前記ダイパッド部は、係合部を有し、
　前記第１端子部は、前記係合部に係合する係合孔を有し、
　前記接合する工程では、前記第１端子部に前記ダイパッド部をかしめ接合する、付記１３に記載の半導体装置の製造方法。
　付記１５．
　前記接合する工程では、前記第１端子部と前記ダイパッド部とに押圧力を加えた状態で、前記第１端子部と前記ダイパッド部とが接する面に平行な方向での振動を加えることで固相接合させる、付記１３に記載の半導体装置の製造方法。
Ａ１０，Ａ１１，Ａ１２，Ａ１３，Ａ１４，Ａ１５，Ａ１６，Ａ１７，Ａ１８，Ａ２０，Ａ３０，Ａ４０，Ａ５０，Ａ６０，Ａ６１，Ａ６２：半導体装置
１０：導通部材　　　１１：第１リード
１２：第２リード　　　１３：第３リード
１４：第４リード　　　２０：半導体素子
２９：接合層　　　３１，３２，３３：接続部材
４０：封止樹脂　　　４１：第１樹脂面
４２：第２樹脂面　　　４３：第３樹脂面
４４：第４樹脂面　　　４５：第５樹脂面
４６：第６樹脂面　　　４７：凹部
４８：凸部　　　４９：溝
９１：ヒートシンク　　　９２：回路基板
９９：リードフレーム　　　１１１：ダイパッド部
１１２：第１端子部　　　１１５：接合層
１２１：第２パッド部　　　１２２：第２端子部
１３１：第３パッド部　　　１３２：第３端子部
１４１：第４パッド部　　　１４２：第４端子部
２０１：第１電極　　　２０２：第２電極
２０３：第３電極　　　２０５：半導体層
４１１：凹形状領域　　　９１９：シート材
９２１：はんだ　　　１１１１：第１リード主面
１１１２：第１リード裏面　　　１１１３：第１リード側面
１１１４：第１中間面　　　１１１５：係合部
１１２１：第１部　　　１１２２：第２部
１１２３：第３部　　　１１２５：係合孔
１１２６：境界面　　　１１２７：隆起部
１２１１：第２リード主面　　　１２１２：第２リード裏面
１２２１：第４部　　　１２２２：第５部
１２２３：第６部　　　１３１１：第３リード主面
１３１２：第３リード裏面　　　１３２１：第７部
１３２２：第８部　　　１３２３：第９部
１４１１：第４リード主面　　　１４１２：第４リード裏面
１４２１：第１０部　　　１４２２：第１１部
１４２３：第１２部

Claims (15)

  1. 　半導体素子と、
    　厚さ方向一方側を向き且つ前記半導体素子が搭載された第１リード主面、前記厚さ方向他方側を向く第１リード裏面、および、前記厚さ方向と直交する第１方向一方側を向く第１リード側面を有するダイパッド部と、第１端子部と、を含む第１リードと、
    　前記厚さ方向一方側を向く第１樹脂面、および、前記厚さ方向他方側を向く第２樹脂面を有し、前記半導体素子と前記ダイパッド部の一部とを覆う封止樹脂と、を備え、
    　前記第１リード裏面は、前記第２樹脂面から露出し、
    　前記第１端子部は、前記ダイパッド部に接合された第１部と、前記第１部に対して前記厚さ方向一方側に位置し且つ実装に用いられる第２部と、前記第１部と前記第２部との間に介在する第３部と、を備えている、半導体装置。
  2. 　前記第１部は、前記第１リード主面に接合されている、請求項１に記載の半導体装置。
  3. 　前記第１部は、前記第１リード側面に接合されている、請求項１に記載の半導体装置。
  4. 　前記ダイパッド部は、係合部をさらに有し、
    　前記第１部は、前記係合部に係合する係合孔を有し、
    　前記係合部は、前記係合孔にかしめられている、請求項１ないし３のいずれかに記載の半導体装置。
  5. 　前記ダイパッド部と前記第１部とは、互いに接して一体となっており、
    　前記第１部は、前記ダイパッド部との境界に、前記第１部と前記ダイパッド部との境界面が向く方向と交差する方向に盛り上がった隆起部が形成されている、請求項１ないし３のいずれかに記載の半導体装置。
  6. 　前記ダイパッド部と前記第１部との間に介在する接合層をさらに備えている、請求項１ないし３のいずれかに記載の半導体装置。
  7. 　前記第１リードから離間して配置された第２リードをさらに備え、
    　前記第２リードは、第２パッド部と、前記第２パッド部に繋がる第２端子部と、を備え、
    　前記第２端子部は、前記第２パッド部に繋がる第４部と、前記第４部に対して前記厚さ方向一方側に位置し且つ実装に用いられる第５部と、前記第４部と前記第５部との間に介在する第６部と、を備え、
    　前記封止樹脂は、前記第１方向一方側を向く第３樹脂面と、前記第１方向他方側を向く第４樹脂面と、をさらに有する、請求項１ないし６のいずれかに記載の半導体装置。
  8. 　前記第１部は、前記第３樹脂面を貫通し、且つ、前記厚さ方向において前記第２樹脂面から離れており、
    　前記第４部は、前記第４樹脂面を貫通し、且つ、前記厚さ方向において前記第２樹脂面から離れている、請求項７に記載の半導体装置。
  9. 　前記第２部および前記第５部は、前記第１樹脂面より、前記厚さ方向他方側に位置する、請求項８に記載の半導体装置。
  10. 　前記第２パッド部は、前記厚さ方向一方側を向く第２リード主面を有し、
    　前記第１部の前記厚さ方向一方側の面、前記第１リード主面、前記第４部の前記厚さ方向一方側の面、および、前記第２リード主面、は、前記厚さ方向において同じ位置にある、請求項８または９に記載の半導体装置。
  11. 　前記第３部および前記第６部は、前記封止樹脂内を前記厚さ方向に延び、
    　前記第２部および前記第５部は、前記第１樹脂面から露出している、請求項７に記載の半導体装置。
  12. 　前記ダイパッド部の前記厚さ方向の第１寸法は、前記第１部の前記厚さ方向の第２寸法の６倍以上１０倍以下である、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 　第１端子部を有するリードフレームを形成する工程と、
    　前記第１端子部にダイパッド部を接合する工程と、
    　前記ダイパッド部に半導体素子を接合する工程と、
    　前記半導体素子を覆う封止樹脂を形成する工程と、
    　前記リードフレームを切断する工程と、を備えている、半導体装置の製造方法。
  14. 　前記ダイパッド部は、係合部を有し、
    　前記第１端子部は、前記係合部に係合する係合孔を有し、
    　前記接合する工程では、前記第１端子部に前記ダイパッド部をかしめ接合する、請求項１３に記載の半導体装置の製造方法。
  15. 　前記接合する工程では、前記第１端子部と前記ダイパッド部とに押圧力を加えた状態で、前記第１端子部と前記ダイパッド部とが接する面に平行な方向での振動を加えることで固相接合させる、請求項１３に記載の半導体装置の製造方法。
PCT/JP2022/043313 2021-12-01 2022-11-24 半導体装置、および、半導体装置の製造方法 WO2023100733A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021195175 2021-12-01
JP2021-195175 2021-12-01

Publications (1)

Publication Number Publication Date
WO2023100733A1 true WO2023100733A1 (ja) 2023-06-08

Family

ID=86612153

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/043313 WO2023100733A1 (ja) 2021-12-01 2022-11-24 半導体装置、および、半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023100733A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011899A (ja) * 2003-06-17 2005-01-13 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品
WO2019130474A1 (ja) * 2017-12-27 2019-07-04 三菱電機株式会社 半導体装置
WO2020050325A1 (ja) * 2018-09-06 2020-03-12 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011899A (ja) * 2003-06-17 2005-01-13 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品
WO2019130474A1 (ja) * 2017-12-27 2019-07-04 三菱電機株式会社 半導体装置
WO2020050325A1 (ja) * 2018-09-06 2020-03-12 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置

Similar Documents

Publication Publication Date Title
US8497164B2 (en) Semiconductor die package and method for making the same
JP3768158B2 (ja) 半導体デバイス
JP5669866B2 (ja) パワー半導体モジュール
US8106501B2 (en) Semiconductor die package including low stress configuration
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
KR101631232B1 (ko) 클립을 이용한 적층 패키지
WO2008091742A2 (en) Pre-molded clip structure
JP5262983B2 (ja) モールドパッケージおよびその製造方法
US10115699B2 (en) Method for manufacturing wire bonding structure, wire bonding structure, and electronic device
WO2023100733A1 (ja) 半導体装置、および、半導体装置の製造方法
JP4190250B2 (ja) 半導体装置
US20240112990A1 (en) Method for manufacturing semiconductor apparatus and semiconductor apparatus
WO2023100659A1 (ja) 半導体装置
WO2024057838A1 (ja) 半導体装置
WO2023100681A1 (ja) 半導体装置
WO2023100663A1 (ja) 半導体装置
WO2023100731A1 (ja) 半導体装置
WO2023100759A1 (ja) 半導体装置
WO2023106151A1 (ja) 半導体装置
WO2022202242A1 (ja) 半導体装置、および、半導体装置の製造方法
CN110892527B (zh) 半导体装置以及半导体装置的制造方法
JP3614386B2 (ja) パワーｍｏｓｆｅｔ
CN111316428B (zh) 半导体装置以及半导体装置的制造方法
KR20160033869A (ko) 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지
JP2004172448A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22901166

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023564912

Country of ref document: JP

Kind code of ref document: A