JP3768158B2 - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP3768158B2 JP3768158B2 JP2001573539A JP2001573539A JP3768158B2 JP 3768158 B2 JP3768158 B2 JP 3768158B2 JP 2001573539 A JP2001573539 A JP 2001573539A JP 2001573539 A JP2001573539 A JP 2001573539A JP 3768158 B2 JP3768158 B2 JP 3768158B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- die
- flat metal
- metal electrode
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73151—Location prior to the connecting process on different surfaces
- H01L2224/73153—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13034—Silicon Controlled Rectifier [SCR]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
(発明の背景)
本発明は、半導体デバイスに関し、より詳細には、新規の半導体デバイスを低コストで製造することのできる半導体デバイスに関する。
【0002】
半導体デバイスおよびハウジングはよく知られている。従来技術のデバイスではしばしば、ハウジングの面積が半導体デバイスの面積の何倍、何十倍にもなる。さらに、知られている多くの半導体デバイスパッケージでは、熱がダイの片側、通常は底面だけから放散される。さらに、現在のパッケージでは製造プロセスが、単一デバイスハンドリング技法を使用した高価なプロセスとなっている。
【0003】
より具体的には、現在の半導体デバイス、特にパワーMOSゲートデバイス(power MOSgated device)では、上面のコンタクト(ソース)が一般に、シリコンを約1.0%含むアルミニウムコンタクト(以後アルミニウムコンタクト)である。アルミニウムコンタクトが使用されるのは、ウェーハ製造プロセスによく適合しているためである。しかし、このようなアルミニウムコンタクトへの電気接続を形成することは難しく、そのため通常は、その下のアルミニウムコンタクトにワイヤを超音波で結線するワイヤボンディングプロセスが使用される。これらのワイヤボンディング接続は限られた面積を有し、したがって動作中の電気抵抗(RDSON)源および発熱源となる。しかし、底面のドレインコンタクトはしばしば、例えば、米国特許第5,451,544号明細書に示されているように、はんだ付けまたはその他の方法で広い面積のコンタクト表面に電気的に容易に接続可能な、ワイヤボンディングを用いない三金属(trimetal)コンタクトである。たとえ大部分の熱が上面の接合部およびワイヤボンドで発生するとしても、熱は主に、シリコンダイの裏面のコンタクト表面から除去される。
【0004】
さらに、米国特許第5,047,833号明細書に示されているように、ダイの上面にはんだ付け可能な上面コンタクトを製作することができることも知られている。しかし、このようなはんだ付け可能な上面コンタクト構造に使用されるパッケージは、ダイ面積に比べて非常に大きな「フットプリント」を有する。
【0005】
したがって、同じダイに対してより小さなパッケージを使用し、同時にMOSゲート半導体型デバイスのRDSONなどの電気特性を向上させるパッケージデザインおよびその製造プロセスを開発することが望ましい。さらに、このようなデバイスは、生産ラインの機器が少なくて済み、かつコストも安いバッチハンドリングが可能なプロセスで製造されることが望ましい。
【0006】
(発明の簡単な概要)
本発明の一態様によれば、MOSゲートデバイスウェーハのソース側が、パッシベーション層、好ましくは感光性液体エポキシ、窒化シリコン層などで覆われる。ウェーハは、スピニング、スクリーニングまたはその他の方法でウェーハ表面に液体エポキシを付着させることによってコーティングされる。次いで材料を乾かし、コーティングされたウェーハを標準のフォトリソグラフィ技法を使用し露光してウェーハをイメージングし、パッシベーション層に開口を形成して間隔を置いて配置されたその下のソース金属の複数の表面領域を露出させ、同様の開口を形成して、ウェーハ上のそれぞれのダイのゲート電極を露出させる。したがって、この新規のパッシベーション層は、従来のパッシベーション層の働きをし、さらに、メッキレジスト(必要な場合)およびはんだ領域を示し成形するソルダマスクの働きをする。新規のパッシベーション層の開口は、下にあるチタン/タングステン/ニッケル/銀金属などの従来のはんだ付け可能な上面金属まで貫通させることができる。あるいは、下にある金属がより一般的なアルミニウム金属である場合には、露出したアルミニウムを、パッシベーションをメッキレジストとして使用して、ニッケルおよび金フラッシュ、または他の一連の金属でメッキし、はんだ付け可能な表面とすることもできる。メッキされた金属セグメントの上面は、容易にはんだ付け可能であり、アルミニウム電極への通常のワイヤボンドの高抵抗接続に比べて低い抵抗で接触する。
【0007】
ソースコンタクト領域はさまざまなジオメトリを有することができ、大面積の単一領域を構成することもできる。
【0008】
次いでウェーハを、ダイシングソーまたはその他の方法で個々のダイに個別化する。次いで個々のダイを、ソース側を下にして配置し、部分的にメッキされたU字形またはカップ形のドレインクリップを、導電性エポキシ、はんだなどを使用してダイのはんだ付け可能なドレイン側に接続して、ドレインクリップをダイの底面ドレイン電極に接合する。ドレインクリップの脚の底面は、ダイのソース側表面(すなわちコンタクト突起の上面)と同一平面上にある。次いでダイの外面をモールドトレー中にオーバーモールドする。このようなドレインクリップを有する多数のダイをモールドトレー中に同時にモールドすることができる。
【0009】
接合材料は、パッシブ材料のフィレットで、またはアセンブリ全体または一部をオーバーモールドすることによって保護することができる。これらの部分は、リードフレーム、連続ストリップを使用して、または単一のブロック中にデバイスをモールドし、そのブロックからデバイスを個別化することによって、生産することができる。
【0010】
モールド後、デバイスを検査し、レーザマークし、再び個々のデバイスに切断する。
【0011】
(図面の詳細な説明)
本発明は、ダイの両面にパワー電極または他の電極を有する種類の半導体ダイの新規のパッケージを提供し、低コストの製造技法を用いて、両方の電極を、共通の支持表面、例えばプリント回路板上の金属被覆されたパターン上への表面実装に対して使用できるようにする。本発明は、ゲートおよびソース電極を一方の面に有し、ドレイン電極を反対側の面に有する垂直導通パワーMOSFETに関して説明されるが、本発明は、さまざまなトポロジのIGBT、サイリスタ、ダイオードなどへも同じように適用可能である。
【0012】
後述するように、新規のダイクリップ(die clip)が、裏面電極(MOSFETのドレイン電極)の少なくとも一部分を取り囲み、かつそれと接触し、クリップの少なくとも1つの脚がダイの縁よりも高く延び、表面コンタクト(MOSFETのゲートおよびソース)と同一平面上にある平面で終端する。ただしこの縁は表面コンタクトから絶縁される。次いでデバイスを、ダイおよびクリップの裏面および側面でオーバーモールド(overmold)して、全てのダイ電極について同一平面上にある平らなはんだ付け可能なコンタクト表面を実装表面に提供する。
【0013】
新規のソルダマスクを使用して全ての上面コンタクト表面を形成して、容易にはんだ付け可能なコンタクト表面を、ダイがウェーハ段階にある間にダイの上面に形成する。次いで、個別化後のダイにドレインクリップを取り付け、ドレインクリップをバッチモールドプロセスでオーバーモールドする。
【0014】
図1は、本発明を適用することができる一般的なパワーMOSFET30を示す図である。ダイ30は、例えば、米国特許第5,795,793号明細書に示されているタイプのダイであるが、シリコンボディ31、上面アルミニウム(すなわちシリコンを1.0%含むアルミニウム)ソース電極32、アルミニウムゲート電極33、および容易にはんだ付け可能な従来の三金属電極とすることができる底面ドレイン電極34を含んだ接合部を有する任意の種類のダイとすることができる。上面アルミニウム層は、適当な他の金属材料とすることもできる。接続は通常、ワイヤボンディングによってアルミニウム電極32および33に対して実施される。
【0015】
本発明によれば、図3及び図4に示すように、容易にはんだ付け可能な複数のコンタクトポスト(contact post)36がソース電極32に固定(ソース電極32上に形成)され、コンタクトポスト37がゲート電極33に固定される。これについては後述する。コンタクト36および37は、銀トップ金属ダイの場合には、パッシベーションの厚さと同じ高さに、メッキアルミニウムトップ金属ダイの場合には、パッシベーションの厚さの1/2の厚さと同じ高さになっている。これらの平らなコンタクト上面は互いに同一平面上にある。これらのコンタクト表面への接触は、印刷可能な最小はんだ厚さで層38の約4倍から5倍の厚さのソルダペーストによって実施される。
【0016】
コンタクト36のパターンは、図5、図11、図18に示したものなど、さまざまな形態をとることができる。さらに、図6のダイおよび図7、図8のダイのソースコンタクト40、41など、はんだ付け可能な大面積コンタクトを使用することもできる。コンタクト36、37および40を形成する金属被覆プロセスについては後述する。
【0017】
図3から図8に示したように、準備されたダイを含む新規のパッケージの形成では、メッキ(または部分的にメッキ)された図9の新規の導電性金属クリップ45を使用する。クリップ45は、他の表面への接触を実施するところに少なくとも部分的にメッキされた銀表面を有する銅合金とすることができる。
【0018】
クリップ45は、概ね「U字形」の形状を有し、表面47からポスト36、37の自由面まで測定したダイ31の厚さにクリップの平らな薄いウェブ(web)48のメッキされた内面47にドレインを接続するのに使用する接着剤の厚さを加えた厚さよりもわずかに長い短い脚(leg)46を有する。クリップは、例えば、脚46の全長に沿って0.7mmの全厚、表面47から脚46の自由端まで約0.39mmの長さを有し、また、脚46間の距離はダイのサイズによって異なり、インターナショナルレクチファイアコーポレーション(International Rectifier Corporation)社の4.6サイズのダイに対しては距離5.6mmが使用され、それぞれの脚46の全幅は約1.5mmである。
【0019】
クリップ45にはさらに、図10に示すように、モールドロック開口48および49を形成することができる。
【0020】
本発明の1つの特徴によれば、ダイ30のはんだ付け可能な底面ドレイン電極34は、図12に示すように、ドレインクリップ45のメッキされた内面に導電性接着剤60によって電気的に接続され固定される。接着剤は、例えば、適当に硬化させた銀を含むエポキシ材料である。ダイ30の側縁と対向するクリップ45の脚46の側面との間にはギャップ61および62が残される。
【0021】
構造の寸法は、脚46(ドレインコネクタ)の自由面とポスト36および37が同一平面上にあるように決められる。
【0022】
その後、図13、図14及び図15に示すように、図11及び図12のデバイスを、モールドコンパウンド70を用いてモールドトレー中にオーバーモールドする。モールドコンパウンド70は、脚46の外側自由面を除くクリップ45の露出した外面全体に配置される。図13及び図15に示すように、モールドコンパウンドはギャップ61および62を埋める。これでデバイスは、コンタクト36、37および脚46と整列したプリント回路板上の導電性トレースへ表面実装する準備が整ったことになる。
【0023】
図16から図19に、別のクリップジオメトリを使用した本発明の他の実施形態を示す。図16及び図17のクリップ80は、ウェブ81ならびに分割され突出した3つの脚82、83および84を有する。最初に、図18及び図19に示すように、突出したコンタクト36および37を有するダイ30をそのドレインコンタクト(図示せず)のところで、コンタクト36、37とドレインクリップの突起82、83および84の自由面とが同一平面上にあるようにウェブ81に接着する。次いで、デバイスを、モールドコンパウンド70を用いて適当なモールドトレー中にオーバーモールドする。
【0024】
図20及び図21に、図7及び図8のダイが、銀メッキされた銅合金であるカップ形クリップ100の中に装着された本発明の他の実施形態を示す。クリップ100は、長さおよび幅がダイ30よりも大きい内部面積を有し、ダイ30の底面ドレイン電極は、銀を含む(導電性)エポキシ102によって内部ウェブの表面101(図21)に接続される。エポキシを硬化させる。最適には、ダイの縁の周囲に低応力、高接着力のエポキシ103をリング状に塗布し、パッケージを密封し、かつパッケージに構造強さを追加する。
【0025】
はんだ付け可能なコンタクト40の上面は、ドレインクリップの突出面105と同一平面上にある。したがって、全てのコンタクト105、40および37が、プリント回路板上のコンタクトトレースと整列する。ドレインコンタクトは適当な任意の形態をとることができ、所望ならば単一のコンタクトを含むことができる。
【0026】
図22から図24に、従来のダイのアルミニウム電極上に導電性ポストを形成する新規のプロセスを示す。ダイ個別化前のウェーハ110の中に、ゲート電極37および分離したソース電極(符号なし)をそれぞれが有する全く同じ複数のダイが示されている。ウェーハの形態である間に、ウェーハ110の上面を、フォトイメージング可能なソルダマスク111でコーティングする。マスク111は、パッシベーション層、メッキレジスト(必要な場合)、およびはんだ領域を示し成形するソルダマスクの働きをする感光性液体エポキシである。ただし他のマスク材料、例えば、窒化シリコンを使用することもできる。従来のレチクルを使用して、マスクを貫通してその下にあるダイ上面金属上のソースおよびゲートコンタクトに達する複数の開口111aから111dを形成する。これらの開口の形成にはレーザエッチングプロセスを使用することができる。
【0027】
図24に示すように、次いで、ウェーハの表面に一連の金属112をメッキする。メッキは、開口111aから111bを通して露出したソース32(および他の電極)の金属に付着し、ソースとのコンタクト112aから112dおよびゲートの同様のコンタクトを形成する。金属112aから112dは、アルミニウムと良好な接触を形成するニッケルの第1の層と金フラッシュとから成ることができる。あるいは、ニッケル、続いて銅、すずなどの層、最後に容易にはんだ付け可能な銀などの金属上面とすることもできる。
【0028】
次いでウェーハを切断して、例えば、線112および113でダイを切り離し、ダイを個別化する。一般的なダイ30は、図3から図8に示すような外観を有し、絶縁面50よりも高く突き出た、はんだ付け可能な複数のソースコンタクトおよびゲートコンタクトを有する。
【0029】
次いで、個別化したダイは、ドレインソース側を下にして銀または他の導電性コーティングで内面がメッキされた導電性クリップに入れる。ダイは、先に説明した導電性エポキシなどの従来の接合材料を使用してクリップに接合する。クリップ/カン(can)は、リードフレームの形態をとることができ、後にこのリードフレームからデバイスを個別化することができる。
【0030】
本発明の特定の実施形態に基づいて本発明を説明してきたが、多くの他の変形および修正ならびに他の使用法があることは当業者には明白であろう。したがって、本明細書の特定の開示によって本発明が限定されず、本発明が添付の特許請求の範囲によってのみ限定されることが好ましい。
【図面の簡単な説明】
【図1】 本発明に従って収容することができる個別化されたパワーMOSFETダイの上面図である。
【図2】 図1に示した切断線2−2における断面図である。
【図3】 本発明に従って処理した後の、分離された複数の「はんだ付け可能」なソースコンタクト領域および「はんだ付け可能」なゲート領域が画定された図1のダイの上面図である。
【図4】 図3に示した切断線4−4における断面図である。
【図5】 修正されたソースコンタクトパターンを有するダイを示す、図3に類似の図である。
【図6】 大面積の他の「はんだ付け可能」なソースコンタクトパターンを示す、図3及び図5に類似の図である。
【図7】 本発明のプロセスを使用して形成した(コーナゲートを有する)他のコンタクトトポロジの上面図である。
【図8】 図7に示した切断線8−8における断面図である。
【図9】 本発明におけるドレインクリップの第1の形態の透視図である。
【図10】 モールドロック開口がクリップに形成された図9に示したドレインクリップの上面図である。
【図11】 図3及び図4に示したダイと図9に示したクリップから成るサブアセンブリの下面図である。
【図12】 図11に示した切断線12−12における断面図である。
【図13】 モールドトレー中にオーバーモールドした後の図11及び図12のサブアセンブリを示す図である。
【図14】 図13に示した切断線14−14における断面図である。
【図15】 図13に示した切断線15−15における断面図である。
【図16】 ドレインクリップの他の実施形態の透視図である。
【図17】 図16に示したクリップの上面図である。
【図18】 図16及び図17に示したクリップと図3及び図4に示した一般的な種類のダイとから成るアセンブリの、オーバーモールド後の下面図である。
【図19】 図18に示した切断線19−19における断面図である。
【図20】 図7及び図8に示したトポロジのダイを含むカップ形ドレインクリップの下面図である。
【図21】 図20に示した切断線21−21における断面図である。
【図22】 個別化前のMOSFETダイウェーハを示す図である。
【図23】 図22に示したウェーハのソース表面にパッシベーション層を形成し、それをパターニングするプロセス段階を示す図である。
【図24】 図23に示したパッシベーション層の上の金属被覆を示す図である。
Claims (30)
- 平行な上面及び底面を有する半導体デバイスダイを構成する前記上面に第1の平らな金属電極を備えているとともに、前記底面に第2の平らな金属電極を備えた半導体デバイスダイと、
平坦なウェブ部分及び該平坦なウェブ部分の縁から延びる少なくとも1つの周縁リム部分を有し、前記平坦なウェブ部分の底面が、導電性接着剤によって前記ダイの底面の前記第2の平らな金属電極に電気的及び機械的に接続され、前記周縁リム部分が、前記ダイの縁から突き出るように間隔をあけて延び、前記第1の平らな金属電極の表面と平行な平面上にある前記周縁リム部分の平面で終端し、前記ダイの縁から絶縁されている金属クリップとを備え、
前記周縁リム部分の平面及び前記第1の平らな金属電極が、表面実装されるように支持体上の導電性トレースと整列されており、前記金属クリップが、前記第2の平らな金属電極と、前記周縁リム部分の平面を装着する前記導電性トレースとの間に導電経路を形成する電気導体であることを特徴とする半導体デバイス。 - 前記第1の平らな金属電極がはんだ付け可能な部材であり、前記周縁リム部分の平面ですべて終端していることを特徴とする請求項1に記載の半導体デバイス。
- 前記ダイの前記上面に第3の平らな金属電極を備え、該第3の平らな金属電極が制御電極であり、かつ表面実装されるように支持体上の導電性トレースと整列されていることを特徴とする請求項1に記載の半導体デバイス。
- 前記導電性接着剤が、導電性エポキシであることを特徴とする請求項1に記載の半導体デバイス。
- 前記金属クリップが、第1の周縁リム部分の向かい側に、前記平坦なウェブ部分の縁から突き出るように延び、かつ間隔を置いて配置され、前記第1の周縁リム部分が終端する平面と平行な前記平面で終端する第2の周縁リム部分を有することを特徴とする請求項1に記載の半導体デバイス。
- 平行な上面及び底面を有する半導体デバイスダイを構成する前記上面に第1の平らな金属電極を備えているとともに、前記底面に第2の平らな金属電極を備えた半導体デバイスダイと、
平坦なウェブ部分及び該平坦なウェブ部分の縁から延びる少なくとも1つの周縁リム部分を有し、前記平坦なウェブ部分の底面が、導電性接着剤によって前記ダイの底面の前記第2の平らな金属電極に電気的及び機械的に接続され、前記周縁リム部分が、前記ダイの縁から突き出るように間隔をあけて延び、前記第1の平らな金属電極の表面と平行な平面上にある突出面で終端し、前記ダイの縁から絶縁されている金属クリップとを備え、
前記周縁リム部分の突出面及び前記第1の平らな金属電極が、支持体上のコンタクトトレースと整列されており、前記金属クリップがカップ形クリップであり、前記周縁リム部分が、前記ダイの外側を取り囲むように前記ダイの前記外側から間隔を置いて配置された連続リムであることを特徴とする半導体デバイス。 - 前記ダイと前記連続リムの間の前記間隔が、絶縁ビーズで埋められていることを特徴とする請求項6に記載の半導体デバイス。
- 前記半導体デバイスダイが、MOSFETであることを特徴とする請求項6に記載の半導体デバイス。
- 前記第1の平らな金属電極がソース電極で、前記第2の平らな金属電極がドレイン電極で、前記上面に設けられたゲート電極が、回路板上のコンタクトトレースと整列されていることを特徴とする請求項6に記載の半導体デバイス。
- 前記第1の平らな金属電極が、はんだ付け可能であることを特徴とする請求項6に記載の半導体デバイス。
- 前記ソース電極及びゲート電極が、はんだ付け可能であることを特徴とする請求項9に記載の半導体デバイス。
- 前記第1の平らな金属電極が、少なくともはんだ付け可能な部材を備えていることを特徴とする請求項6に記載の半導体デバイス。
- 前記第1の平らな金属電極が、複数のはんだ付け可能な部材を備えていることを特徴とする請求項6に記載の半導体デバイス。
- 前記カップ形クリップが、第2の金属基板にメッキされた第1の金属基板から構成されていることを特徴とする請求項6に記載の半導体デバイス。
- 前記第1の金属基板は銅を含み、前記第2の金属基板は銀を含んでいることを特徴とする請求項14に記載の半導体デバイス。
- 前記導電性接着剤が、銀を含むエポキシからなることを特徴とする請求項6に記載の半導体デバイス。
- 前記絶縁ビーズが、低応力、高接着力のエポキシからなることを特徴とする請求項7に記載の半導体デバイス。
- 前記カップ形クリップが、少なくとも1つの突出物を有し、該突出物が接続面である突出面を有することを特徴とする請求項6に記載の半導体デバイス。
- 前記カップ形クリップが、接続面である突出面を備えたお互いに間隔を置いた複数の突出物からなることを特徴とする請求項6に記載の半導体デバイス。
- 前記カップ形クリップが、お互いの反対側に間隔を置いて配置された突出物の2つの対を備え、互いの突出物が接続面である突出面を備えていることを特徴とする請求項6に記載の半導体デバイス。
- 前記第1の平らな金属電極上にパッシベーション層を備えたことを特徴とする請求項6に記載の半導体デバイス。
- 前記パッシベーション層が、ソルダマスクであることを特徴とする請求項21に記載の半導体デバイス。
- 前記パッシベーション層が、エポキシからなることを特徴とする請求項21に記載の半導体デバイス。
- 前記金属クリップが、少なくとも1つもモールドロックを備えていることを特徴とする請求項1に記載の半導体デバイス。
- 前記半導体ダイと前記周縁リム部分との間にモールドコンパウンドを有することを特徴とする請求項1に記載の半導体デバイス。
- 前記金属クリップの外面に配置されたモールドコンパウンドを有することを特徴とする請求項1に記載の半導体デバイス。
- 前記周縁リム部分の平面及び前記第1の平らな金属電極が同じ方向を向いていることを特徴とする請求項1に記載の半導体デバイス。
- 前記第1の平らな金属電極上の配置されたパッシベーション層を備えたことを特徴とする請求項1に記載の半導体デバイス。
- 前記パッシベーション層が、ソルダマスクであることを特徴とする請求項28に記載の半導体デバイス。
- 前記パッシベーション層が、エポキシからなることを特徴とする請求項28に記載の半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19452200P | 2000-04-04 | 2000-04-04 | |
US09/819,774 US6624522B2 (en) | 2000-04-04 | 2001-03-28 | Chip scale surface mounted device and process of manufacture |
PCT/US2001/010074 WO2001075961A1 (en) | 2000-04-04 | 2001-03-29 | Chip scale surface mounted device and process of manufacture |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226633A Division JP4343158B2 (ja) | 2000-04-04 | 2005-08-04 | 半導体デバイスのパッケージ製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004500720A JP2004500720A (ja) | 2004-01-08 |
JP2004500720A5 JP2004500720A5 (ja) | 2005-01-27 |
JP3768158B2 true JP3768158B2 (ja) | 2006-04-19 |
Family
ID=26890112
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001573539A Expired - Fee Related JP3768158B2 (ja) | 2000-04-04 | 2001-03-29 | 半導体デバイス |
JP2005226633A Expired - Fee Related JP4343158B2 (ja) | 2000-04-04 | 2005-08-04 | 半導体デバイスのパッケージ製造方法 |
JP2009014534A Pending JP2009105437A (ja) | 2000-04-04 | 2009-01-26 | 半導体ダイの製造方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226633A Expired - Fee Related JP4343158B2 (ja) | 2000-04-04 | 2005-08-04 | 半導体デバイスのパッケージ製造方法 |
JP2009014534A Pending JP2009105437A (ja) | 2000-04-04 | 2009-01-26 | 半導体ダイの製造方法 |
Country Status (8)
Country | Link |
---|---|
US (6) | US6624522B2 (ja) |
EP (1) | EP1287553A4 (ja) |
JP (3) | JP3768158B2 (ja) |
CN (1) | CN1316577C (ja) |
AU (1) | AU2001249587A1 (ja) |
HK (1) | HK1057648A1 (ja) |
TW (1) | TW503487B (ja) |
WO (1) | WO2001075961A1 (ja) |
Families Citing this family (162)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US6624522B2 (en) * | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
US6661082B1 (en) * | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
US6777786B2 (en) * | 2001-03-12 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor device including stacked dies mounted on a leadframe |
US7119447B2 (en) * | 2001-03-28 | 2006-10-10 | International Rectifier Corporation | Direct fet device for high frequency application |
US6930397B2 (en) | 2001-03-28 | 2005-08-16 | International Rectifier Corporation | Surface mounted package with die bottom spaced from support board |
US7476964B2 (en) * | 2001-06-18 | 2009-01-13 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
US6784540B2 (en) | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
US6891256B2 (en) * | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
JP3627738B2 (ja) * | 2001-12-27 | 2005-03-09 | 株式会社デンソー | 半導体装置 |
US6677669B2 (en) * | 2002-01-18 | 2004-01-13 | International Rectifier Corporation | Semiconductor package including two semiconductor die disposed within a common clip |
US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
GB0213094D0 (en) * | 2002-06-07 | 2002-07-17 | Power Innovations Ltd | Lead frame |
US6919599B2 (en) * | 2002-06-28 | 2005-07-19 | International Rectifier Corporation | Short channel trench MOSFET with reduced gate charge |
JP3942500B2 (ja) | 2002-07-02 | 2007-07-11 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3853263B2 (ja) | 2002-07-08 | 2006-12-06 | Necエレクトロニクス株式会社 | 半導体装置 |
US7397137B2 (en) * | 2002-07-15 | 2008-07-08 | International Rectifier Corporation | Direct FET device for high frequency application |
US7579697B2 (en) * | 2002-07-15 | 2009-08-25 | International Rectifier Corporation | Arrangement for high frequency application |
US7061077B2 (en) * | 2002-08-30 | 2006-06-13 | Fairchild Semiconductor Corporation | Substrate based unmolded package including lead frame structure and semiconductor die |
US6777800B2 (en) * | 2002-09-30 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor die package including drain clip |
US6841865B2 (en) * | 2002-11-22 | 2005-01-11 | International Rectifier Corporation | Semiconductor device having clips for connecting to external elements |
US7088004B2 (en) * | 2002-11-27 | 2006-08-08 | International Rectifier Corporation | Flip-chip device having conductive connectors |
US6867481B2 (en) * | 2003-04-11 | 2005-03-15 | Fairchild Semiconductor Corporation | Lead frame structure with aperture or groove for flip chip in a leaded molded package |
US6946744B2 (en) * | 2003-04-24 | 2005-09-20 | Power-One Limited | System and method of reducing die attach stress and strain |
JP3759131B2 (ja) | 2003-07-31 | 2006-03-22 | Necエレクトロニクス株式会社 | リードレスパッケージ型半導体装置とその製造方法 |
US7315081B2 (en) * | 2003-10-24 | 2008-01-01 | International Rectifier Corporation | Semiconductor device package utilizing proud interconnect material |
JP4312616B2 (ja) | 2004-01-26 | 2009-08-12 | Necエレクトロニクス株式会社 | 半導体装置 |
US8368211B2 (en) | 2004-03-11 | 2013-02-05 | International Rectifier Corporation | Solderable top metalization and passivation for source mounted package |
US20050269677A1 (en) * | 2004-05-28 | 2005-12-08 | Martin Standing | Preparation of front contact for surface mounting |
US8390131B2 (en) | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
US7678680B2 (en) * | 2004-06-03 | 2010-03-16 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
US7235877B2 (en) * | 2004-09-23 | 2007-06-26 | International Rectifier Corporation | Redistributed solder pads using etched lead frame |
JP4153932B2 (ja) * | 2004-09-24 | 2008-09-24 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US7692316B2 (en) * | 2004-10-01 | 2010-04-06 | International Rectifier Corporation | Audio amplifier assembly |
US7812441B2 (en) * | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
JP2006222298A (ja) | 2005-02-10 | 2006-08-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7394151B2 (en) * | 2005-02-15 | 2008-07-01 | Alpha & Omega Semiconductor Limited | Semiconductor package with plated connection |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
US7524701B2 (en) * | 2005-04-20 | 2009-04-28 | International Rectifier Corporation | Chip-scale package |
US7230333B2 (en) * | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
TWI365516B (en) * | 2005-04-22 | 2012-06-01 | Int Rectifier Corp | Chip-scale package |
JP4490861B2 (ja) * | 2005-04-25 | 2010-06-30 | 日立協和エンジニアリング株式会社 | 基板 |
US7682935B2 (en) * | 2005-06-08 | 2010-03-23 | International Rectifier Corporation | Process of manufacture of ultra thin semiconductor wafers with bonded conductive hard carrier |
US20070013053A1 (en) * | 2005-07-12 | 2007-01-18 | Peter Chou | Semiconductor device and method for manufacturing a semiconductor device |
US7514769B1 (en) * | 2005-08-13 | 2009-04-07 | National Semiconductor Corporation | Micro surface mount die package and method |
US7504733B2 (en) | 2005-08-17 | 2009-03-17 | Ciclon Semiconductor Device Corp. | Semiconductor die package |
CN101523584A (zh) | 2005-09-02 | 2009-09-02 | 国际整流器公司 | 用于半导体器件电极的保护阻挡层 |
US7569927B2 (en) * | 2005-09-21 | 2009-08-04 | Microsemi Corporation | RF power transistor package |
US7560808B2 (en) * | 2005-10-19 | 2009-07-14 | Texas Instruments Incorporated | Chip scale power LDMOS device |
US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
US7786558B2 (en) * | 2005-10-20 | 2010-08-31 | Infineon Technologies Ag | Semiconductor component and methods to produce a semiconductor component |
US7968984B2 (en) | 2005-10-25 | 2011-06-28 | International Rectifier Corporation | Universal pad arrangement for surface mounted semiconductor devices |
US8089147B2 (en) * | 2005-11-02 | 2012-01-03 | International Rectifier Corporation | IMS formed as can for semiconductor housing |
US20070158796A1 (en) * | 2005-12-09 | 2007-07-12 | International Rectifier Corporation | Semiconductor package |
DE102005061015B4 (de) * | 2005-12-19 | 2008-03-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement |
US8018056B2 (en) * | 2005-12-21 | 2011-09-13 | International Rectifier Corporation | Package for high power density devices |
US8698294B2 (en) * | 2006-01-24 | 2014-04-15 | Stats Chippac Ltd. | Integrated circuit package system including wide flange leadframe |
US7749877B2 (en) * | 2006-03-07 | 2010-07-06 | Siliconix Technology C. V. | Process for forming Schottky rectifier with PtNi silicide Schottky barrier |
US7446375B2 (en) * | 2006-03-14 | 2008-11-04 | Ciclon Semiconductor Device Corp. | Quasi-vertical LDMOS device having closed cell layout |
US20070215997A1 (en) * | 2006-03-17 | 2007-09-20 | Martin Standing | Chip-scale package |
US7663212B2 (en) * | 2006-03-21 | 2010-02-16 | Infineon Technologies Ag | Electronic component having exposed surfaces |
US20070222087A1 (en) * | 2006-03-27 | 2007-09-27 | Sangdo Lee | Semiconductor device with solderable loop contacts |
GB2436739B (en) * | 2006-03-31 | 2008-03-12 | Int Rectifier Corp | Process for fabricating a semiconductor package |
US7554188B2 (en) * | 2006-04-13 | 2009-06-30 | International Rectifier Corporation | Low inductance bond-wireless co-package for high power density devices, especially for IGBTs and diodes |
US7541681B2 (en) * | 2006-05-04 | 2009-06-02 | Infineon Technologies Ag | Interconnection structure, electronic component and method of manufacturing the same |
US7476978B2 (en) * | 2006-05-17 | 2009-01-13 | Infineon Technologies, Ag | Electronic component having a semiconductor power device |
US7757392B2 (en) | 2006-05-17 | 2010-07-20 | Infineon Technologies Ag | Method of producing an electronic component |
US7626262B2 (en) * | 2006-06-14 | 2009-12-01 | Infineon Technologies Ag | Electrically conductive connection, electronic component and method for their production |
KR101193453B1 (ko) | 2006-07-31 | 2012-10-24 | 비쉐이-실리코닉스 | 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법 |
US7719096B2 (en) * | 2006-08-11 | 2010-05-18 | Vishay General Semiconductor Llc | Semiconductor device and method for manufacturing a semiconductor device |
DE102006044690B4 (de) * | 2006-09-22 | 2010-07-29 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zum Herstellen |
DE102006047761A1 (de) * | 2006-10-06 | 2008-04-10 | Infineon Technologies Ag | Halbleiterbauteil und Verfahren zu dessen Herstellung |
KR100818101B1 (ko) * | 2006-11-08 | 2008-03-31 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 칩 사이즈 패키지 |
US8552543B2 (en) * | 2006-11-13 | 2013-10-08 | International Rectifier Corporation | Semiconductor package |
US8106501B2 (en) | 2008-12-12 | 2012-01-31 | Fairchild Semiconductor Corporation | Semiconductor die package including low stress configuration |
DE102007007142B4 (de) * | 2007-02-09 | 2008-11-13 | Infineon Technologies Ag | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung |
US7880280B2 (en) * | 2007-02-16 | 2011-02-01 | Infineon Technologies Ag | Electronic component and method for manufacturing an electronic component |
US9147644B2 (en) | 2008-02-26 | 2015-09-29 | International Rectifier Corporation | Semiconductor device and passive component integration in a semiconductor package |
US8786072B2 (en) * | 2007-02-27 | 2014-07-22 | International Rectifier Corporation | Semiconductor package |
US8083832B2 (en) * | 2007-02-27 | 2011-12-27 | International Rectifier Corporation | Paste for forming an interconnect and interconnect formed from the paste |
US7447041B2 (en) * | 2007-03-01 | 2008-11-04 | Delphi Technologies, Inc. | Compression connection for vertical IC packages |
US8686554B2 (en) * | 2007-03-13 | 2014-04-01 | International Rectifier Corporation | Vertically mountable semiconductor device package |
JP2008235837A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
GB2448117B (en) | 2007-03-30 | 2009-06-03 | Cambridge Semiconductor Ltd | Forward power converter controllers |
US7759777B2 (en) * | 2007-04-16 | 2010-07-20 | Infineon Technologies Ag | Semiconductor module |
US7915728B2 (en) * | 2007-07-12 | 2011-03-29 | Vishay General Semiconductor Llc | Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof |
US7838985B2 (en) * | 2007-07-12 | 2010-11-23 | Vishay General Semiconductor Llc | Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers |
US7879652B2 (en) * | 2007-07-26 | 2011-02-01 | Infineon Technologies Ag | Semiconductor module |
US20090057855A1 (en) * | 2007-08-30 | 2009-03-05 | Maria Clemens Quinones | Semiconductor die package including stand off structures |
US8421214B2 (en) | 2007-10-10 | 2013-04-16 | Vishay General Semiconductor Llc | Semiconductor device and method for manufacturing a semiconductor device |
US7701065B2 (en) * | 2007-10-26 | 2010-04-20 | Infineon Technologies Ag | Device including a semiconductor chip having a plurality of electrodes |
JP5153316B2 (ja) * | 2007-12-21 | 2013-02-27 | 新光電気工業株式会社 | 半導体パッケージ用放熱板およびそのめっき方法 |
US7799614B2 (en) * | 2007-12-21 | 2010-09-21 | Infineon Technologies Ag | Method of fabricating a power electronic device |
US8426960B2 (en) * | 2007-12-21 | 2013-04-23 | Alpha & Omega Semiconductor, Inc. | Wafer level chip scale packaging |
JP2009164442A (ja) * | 2008-01-09 | 2009-07-23 | Nec Electronics Corp | 半導体装置 |
US8143729B2 (en) * | 2008-01-25 | 2012-03-27 | International Rectifier Corporation | Autoclave capable chip-scale package |
US7955893B2 (en) | 2008-01-31 | 2011-06-07 | Alpha & Omega Semiconductor, Ltd | Wafer level chip scale package and process of manufacture |
US7968378B2 (en) * | 2008-02-06 | 2011-06-28 | Infineon Technologies Ag | Electronic device |
US7972906B2 (en) * | 2008-03-07 | 2011-07-05 | Fairchild Semiconductor Corporation | Semiconductor die package including exposed connections |
US8637341B2 (en) * | 2008-03-12 | 2014-01-28 | Infineon Technologies Ag | Semiconductor module |
US7759163B2 (en) * | 2008-04-18 | 2010-07-20 | Infineon Technologies Ag | Semiconductor module |
US8680658B2 (en) * | 2008-05-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Conductive clip for semiconductor device package |
US8053891B2 (en) * | 2008-06-30 | 2011-11-08 | Alpha And Omega Semiconductor Incorporated | Standing chip scale package |
US7932180B2 (en) | 2008-07-07 | 2011-04-26 | Infineon Technologies Ag | Manufacturing a semiconductor device via etching a semiconductor chip to a first layer |
US7910992B2 (en) * | 2008-07-15 | 2011-03-22 | Maxim Integrated Products, Inc. | Vertical MOSFET with through-body via for gate |
US8441804B2 (en) * | 2008-07-25 | 2013-05-14 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
US8110912B2 (en) | 2008-07-31 | 2012-02-07 | Infineon Technologies Ag | Semiconductor device |
US7982292B2 (en) | 2008-08-25 | 2011-07-19 | Infineon Technologies Ag | Semiconductor device |
US7767495B2 (en) | 2008-08-25 | 2010-08-03 | Infineon Technologies Ag | Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material |
US7923350B2 (en) * | 2008-09-09 | 2011-04-12 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including etching to etch stop regions |
US8373257B2 (en) * | 2008-09-25 | 2013-02-12 | Alpha & Omega Semiconductor Incorporated | Top exposed clip with window array |
US8710665B2 (en) | 2008-10-06 | 2014-04-29 | Infineon Technologies Ag | Electronic component, a semiconductor wafer and a method for producing an electronic component |
US7898067B2 (en) | 2008-10-31 | 2011-03-01 | Fairchild Semiconductor Corporaton | Pre-molded, clip-bonded multi-die semiconductor package |
US7994646B2 (en) * | 2008-12-17 | 2011-08-09 | Infineon Technologies Ag | Semiconductor device |
US7851856B2 (en) * | 2008-12-29 | 2010-12-14 | Alpha & Omega Semiconductor, Ltd | True CSP power MOSFET based on bottom-source LDMOS |
US8049312B2 (en) * | 2009-01-12 | 2011-11-01 | Texas Instruments Incorporated | Semiconductor device package and method of assembly thereof |
JP5420274B2 (ja) | 2009-03-02 | 2014-02-19 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US8358014B2 (en) * | 2009-05-28 | 2013-01-22 | Texas Instruments Incorporated | Structure and method for power field effect transistor |
US8563360B2 (en) * | 2009-06-08 | 2013-10-22 | Alpha And Omega Semiconductor, Inc. | Power semiconductor device package and fabrication method |
US8222078B2 (en) * | 2009-07-22 | 2012-07-17 | Alpha And Omega Semiconductor Incorporated | Chip scale surface mounted semiconductor device package and process of manufacture |
JP5500936B2 (ja) * | 2009-10-06 | 2014-05-21 | イビデン株式会社 | 回路基板及び半導体モジュール |
US7939370B1 (en) * | 2009-10-29 | 2011-05-10 | Alpha And Omega Semiconductor Incorporated | Power semiconductor package |
JP2011151109A (ja) * | 2010-01-20 | 2011-08-04 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP5375708B2 (ja) * | 2010-03-29 | 2013-12-25 | パナソニック株式会社 | 半導体装置の製造方法 |
US8362606B2 (en) | 2010-07-29 | 2013-01-29 | Alpha & Omega Semiconductor, Inc. | Wafer level chip scale package |
EP2453476A1 (en) * | 2010-11-12 | 2012-05-16 | Nxp B.V. | Semiconductor device packaging method and semiconductor device package |
US20120175688A1 (en) * | 2011-01-10 | 2012-07-12 | International Rectifier Corporation | Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging |
US8546925B2 (en) | 2011-09-28 | 2013-10-01 | Texas Instruments Incorporated | Synchronous buck converter having coplanar array of contact bumps of equal volume |
US8906747B2 (en) * | 2012-05-23 | 2014-12-09 | Freescale Semiconductor, Inc. | Cavity-type semiconductor package and method of packaging same |
US8970035B2 (en) | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
US9202811B2 (en) | 2012-12-18 | 2015-12-01 | Infineon Technologies Americas Corp. | Cascode circuit integration of group III-N and group IV devices |
US9041067B2 (en) | 2013-02-11 | 2015-05-26 | International Rectifier Corporation | Integrated half-bridge circuit with low side and high side composite switches |
US8865523B2 (en) * | 2013-03-15 | 2014-10-21 | Alpha & Omega Semiconductor, Inc. | Semiconductor package and fabrication method thereof |
US9070721B2 (en) | 2013-03-15 | 2015-06-30 | Semiconductor Components Industries, Llc | Semiconductor devices and methods of making the same |
JP6167397B2 (ja) * | 2013-04-26 | 2017-07-26 | パナソニックIpマネジメント株式会社 | 半導体装置 |
DE102013212446A1 (de) * | 2013-06-27 | 2015-01-15 | Zf Friedrichshafen Ag | Elektrische Schaltung und Verfahren zum Herstellen einer elektrischen Schaltung zur Ansteuerung einer Last |
US20150001696A1 (en) * | 2013-06-28 | 2015-01-01 | Infineon Technologies Ag | Semiconductor die carrier structure and method of manufacturing the same |
US9536800B2 (en) | 2013-12-07 | 2017-01-03 | Fairchild Semiconductor Corporation | Packaged semiconductor devices and methods of manufacturing |
US9704787B2 (en) * | 2014-10-16 | 2017-07-11 | Infineon Technologies Americas Corp. | Compact single-die power semiconductor package |
US9653386B2 (en) | 2014-10-16 | 2017-05-16 | Infineon Technologies Americas Corp. | Compact multi-die power semiconductor package |
US9570379B2 (en) | 2013-12-09 | 2017-02-14 | Infineon Technologies Americas Corp. | Power semiconductor package with integrated heat spreader and partially etched conductive carrier |
US9620475B2 (en) | 2013-12-09 | 2017-04-11 | Infineon Technologies Americas Corp | Array based fabrication of power semiconductor package with integrated heat spreader |
US9214419B2 (en) * | 2014-02-28 | 2015-12-15 | Alpha And Omega Semiconductor Incorporated | Power semiconductor device and preparation method thereof |
JP6287341B2 (ja) * | 2014-03-03 | 2018-03-07 | セイコーエプソン株式会社 | 液体吐出装置および液体吐出装置の制御方法 |
CN104916597B (zh) * | 2014-03-14 | 2018-06-05 | 尼克森微电子股份有限公司 | 晶圆级扇出芯片的封装方法及封装结构 |
TWI546906B (zh) | 2014-03-14 | 2016-08-21 | 尼克森微電子股份有限公司 | 晶圓級扇出晶片的封裝結構及封裝方法 |
JP2015231027A (ja) * | 2014-06-06 | 2015-12-21 | 住友電気工業株式会社 | 半導体装置 |
CN105448871B (zh) * | 2014-08-18 | 2019-03-08 | 万国半导体股份有限公司 | 功率半导体器件及制备方法 |
EP3065172A1 (en) | 2015-03-06 | 2016-09-07 | Nxp B.V. | Semiconductor device |
DE102015205695B4 (de) * | 2015-03-30 | 2020-09-24 | Robert Bosch Gmbh | Halbleiterbauelement, Kontaktanordnung und Verfahren zur Herstellung |
DE102015104996B4 (de) * | 2015-03-31 | 2020-06-18 | Infineon Technologies Austria Ag | Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung |
CN104900546A (zh) * | 2015-05-04 | 2015-09-09 | 嘉兴斯达半导体股份有限公司 | 一种功率模块的封装结构 |
CN107710400A (zh) * | 2015-07-01 | 2018-02-16 | 松下知识产权经营株式会社 | 半导体装置 |
DE102015221971A1 (de) * | 2015-11-09 | 2017-05-11 | Robert Bosch Gmbh | Halbleiterchip mit lötbarer Vorderseite und Verfahren zur Herstellung eines Halbleiterchips |
US10256168B2 (en) | 2016-06-12 | 2019-04-09 | Nexperia B.V. | Semiconductor device and lead frame therefor |
CN106711100A (zh) * | 2016-08-22 | 2017-05-24 | 杰群电子科技(东莞)有限公司 | 一种半导体封装结构及加工方法 |
US10128170B2 (en) | 2017-01-09 | 2018-11-13 | Silanna Asia Pte Ltd | Conductive clip connection arrangements for semiconductor packages |
JP6894544B2 (ja) * | 2018-07-17 | 2021-06-30 | 富士電機株式会社 | 半導体装置の製造方法 |
US11355470B2 (en) | 2020-02-27 | 2022-06-07 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and methods of manufacturing semiconductor devices |
EP4044226A1 (en) * | 2021-02-16 | 2022-08-17 | Nexperia B.V. | A semiconductor device and a method of manufacturing of a semiconductor device |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3403438A (en) | 1964-12-02 | 1968-10-01 | Corning Glass Works | Process for joining transistor chip to printed circuit |
US3871014A (en) | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform solder wettable areas on the substrate |
US3972062A (en) | 1973-10-04 | 1976-07-27 | Motorola, Inc. | Mounting assemblies for a plurality of transistor integrated circuit chips |
GB1487945A (en) | 1974-11-20 | 1977-10-05 | Ibm | Semiconductor integrated circuit devices |
US4454454A (en) * | 1983-05-13 | 1984-06-12 | Motorola, Inc. | MOSFET "H" Switch circuit for a DC motor |
US4646129A (en) * | 1983-09-06 | 1987-02-24 | General Electric Company | Hermetic power chip packages |
US4604644A (en) | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
US4639760A (en) * | 1986-01-21 | 1987-01-27 | Motorola, Inc. | High power RF transistor assembly |
JPH0676790B2 (ja) * | 1987-07-30 | 1994-09-28 | 株式会社東芝 | イグナイタ |
JPH07118514B2 (ja) * | 1989-04-24 | 1995-12-18 | 株式会社東芝 | 半田バンプ型半導体装置 |
US5075759A (en) * | 1989-07-21 | 1991-12-24 | Motorola, Inc. | Surface mounting semiconductor device and method |
US5182632A (en) * | 1989-11-22 | 1993-01-26 | Tactical Fabs, Inc. | High density multichip package with interconnect structure and heatsink |
US5047833A (en) | 1990-10-17 | 1991-09-10 | International Rectifier Corporation | Solderable front metal contact for MOS devices |
JP2984068B2 (ja) | 1991-01-31 | 1999-11-29 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH05129516A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体装置 |
CA2089435C (en) | 1992-02-14 | 1997-12-09 | Kenzi Kobayashi | Semiconductor device |
JP2833326B2 (ja) | 1992-03-03 | 1998-12-09 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
JPH065401A (ja) * | 1992-06-23 | 1994-01-14 | Mitsubishi Electric Corp | チップ型抵抗素子及び半導体装置 |
JPH0637143A (ja) | 1992-07-15 | 1994-02-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US5394490A (en) | 1992-08-11 | 1995-02-28 | Hitachi, Ltd. | Semiconductor device having an optical waveguide interposed in the space between electrode members |
US5313366A (en) | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
JPH06244231A (ja) | 1993-02-01 | 1994-09-02 | Motorola Inc | 気密半導体デバイスおよびその製造方法 |
US5371404A (en) | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
JP2795788B2 (ja) | 1993-02-18 | 1998-09-10 | シャープ株式会社 | 半導体チップの実装方法 |
US5703405A (en) | 1993-03-15 | 1997-12-30 | Motorola, Inc. | Integrated circuit chip formed from processing two opposing surfaces of a wafer |
US5510758A (en) | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
JP3258764B2 (ja) | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
JPH0745620A (ja) * | 1993-07-26 | 1995-02-14 | Hitachi Ltd | 半導体装置およびその製造方法並びにその実装構造体 |
US5397921A (en) | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
US5455456A (en) * | 1993-09-15 | 1995-10-03 | Lsi Logic Corporation | Integrated circuit package lid |
US5451544A (en) | 1993-10-15 | 1995-09-19 | International Rectifier Corporation | Method of manufacturing a back contact for semiconductor die |
US5734201A (en) | 1993-11-09 | 1998-03-31 | Motorola, Inc. | Low profile semiconductor device with like-sized chip and mounting substrate |
US5367435A (en) | 1993-11-16 | 1994-11-22 | International Business Machines Corporation | Electronic package structure and method of making same |
US5454160A (en) | 1993-12-03 | 1995-10-03 | Ncr Corporation | Apparatus and method for stacking integrated circuit devices |
JPH07193184A (ja) | 1993-12-27 | 1995-07-28 | Fujitsu Ltd | マルチチップモジュールの製造方法及びマルチチップモジュール |
JP3073644B2 (ja) | 1993-12-28 | 2000-08-07 | 株式会社東芝 | 半導体装置 |
US5446316A (en) * | 1994-01-06 | 1995-08-29 | Harris Corporation | Hermetic package for a high power semiconductor device |
US5578869A (en) * | 1994-03-29 | 1996-11-26 | Olin Corporation | Components for housing an integrated circuit device |
US6486003B1 (en) * | 1996-12-13 | 2002-11-26 | Tessera, Inc. | Expandable interposer for a microelectronic package and method therefor |
JP3377867B2 (ja) | 1994-08-12 | 2003-02-17 | 京セラ株式会社 | 半導体素子収納用パッケージ |
JP2546192B2 (ja) | 1994-09-30 | 1996-10-23 | 日本電気株式会社 | フィルムキャリア半導体装置 |
US5532512A (en) | 1994-10-03 | 1996-07-02 | General Electric Company | Direct stacked and flip chip power semiconductor device structures |
JP3138159B2 (ja) | 1994-11-22 | 2001-02-26 | シャープ株式会社 | 半導体装置、半導体装置実装体、及び半導体装置の交換方法 |
US5904499A (en) | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
JPH08335653A (ja) | 1995-04-07 | 1996-12-17 | Nitto Denko Corp | 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア |
US5655703A (en) | 1995-05-25 | 1997-08-12 | International Business Machines Corporation | Solder hierarchy for chip attachment to substrates |
US5674785A (en) | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
US5726502A (en) | 1996-04-26 | 1998-03-10 | Motorola, Inc. | Bumped semiconductor device with alignment features and method for making the same |
JPH1022336A (ja) * | 1996-06-28 | 1998-01-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
CN1179626A (zh) * | 1996-09-05 | 1998-04-22 | 国际整流器公司 | 一种改进的表面封装的大功率半导体封壳及其制造方法 |
US5814884C1 (en) * | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
KR100209760B1 (ko) * | 1996-12-19 | 1999-07-15 | 구본준 | 반도체 패키지 및 이의 제조방법 |
US6051888A (en) * | 1997-04-07 | 2000-04-18 | Texas Instruments Incorporated | Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package |
KR100219806B1 (ko) * | 1997-05-27 | 1999-09-01 | 윤종용 | 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법 |
JPH1154673A (ja) | 1997-07-31 | 1999-02-26 | Nec Kansai Ltd | 半導体装置 |
GB9725960D0 (en) * | 1997-12-08 | 1998-02-04 | Westinghouse Brake & Signal | Encapsulating semiconductor chips |
JP3654485B2 (ja) * | 1997-12-26 | 2005-06-02 | 富士通株式会社 | 半導体装置の製造方法 |
JP3097644B2 (ja) * | 1998-01-06 | 2000-10-10 | 日本電気株式会社 | 半導体装置接続構造及び接続方法 |
US6423623B1 (en) * | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
EP0966038A3 (en) * | 1998-06-15 | 2001-02-28 | Ford Motor Company | Bonding of semiconductor power devices |
EP0978871A3 (en) * | 1998-08-05 | 2001-12-19 | Harris Corporation | A low power packaging design |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US6268275B1 (en) * | 1998-10-08 | 2001-07-31 | Micron Technology, Inc. | Method of locating conductive spheres utilizing screen and hopper of solder balls |
KR20000057810A (ko) * | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
JP4408475B2 (ja) * | 1999-02-23 | 2010-02-03 | 三洋電機株式会社 | ボンディングワイヤを採用しない半導体装置 |
US6744124B1 (en) * | 1999-12-10 | 2004-06-01 | Siliconix Incorporated | Semiconductor die package including cup-shaped leadframe |
US6624522B2 (en) * | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
US6362087B1 (en) * | 2000-05-05 | 2002-03-26 | Aptos Corporation | Method for fabricating a microelectronic fabrication having formed therein a redistribution structure |
JP3467454B2 (ja) * | 2000-06-05 | 2003-11-17 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6391687B1 (en) | 2000-10-31 | 2002-05-21 | Fairchild Semiconductor Corporation | Column ball grid array package |
-
2001
- 2001-03-28 US US09/819,774 patent/US6624522B2/en not_active Expired - Lifetime
- 2001-03-29 CN CNB018100015A patent/CN1316577C/zh not_active Expired - Fee Related
- 2001-03-29 AU AU2001249587A patent/AU2001249587A1/en not_active Abandoned
- 2001-03-29 JP JP2001573539A patent/JP3768158B2/ja not_active Expired - Fee Related
- 2001-03-29 EP EP01922828A patent/EP1287553A4/en not_active Withdrawn
- 2001-03-29 WO PCT/US2001/010074 patent/WO2001075961A1/en active Application Filing
- 2001-04-03 TW TW090107971A patent/TW503487B/zh not_active IP Right Cessation
-
2003
- 2003-08-05 US US10/634,447 patent/US7122887B2/en not_active Expired - Lifetime
- 2003-08-05 US US10/634,453 patent/US6767820B2/en not_active Expired - Lifetime
-
2004
- 2004-01-16 HK HK04100363A patent/HK1057648A1/xx not_active IP Right Cessation
- 2004-06-07 US US10/863,530 patent/US6890845B2/en not_active Expired - Lifetime
-
2005
- 2005-04-27 US US11/116,157 patent/US7253090B2/en not_active Expired - Lifetime
- 2005-08-04 JP JP2005226633A patent/JP4343158B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-05 US US11/446,878 patent/US7476979B2/en not_active Expired - Lifetime
-
2009
- 2009-01-26 JP JP2009014534A patent/JP2009105437A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2001075961A8 (en) | 2002-02-07 |
US20010048116A1 (en) | 2001-12-06 |
JP2005354105A (ja) | 2005-12-22 |
TW503487B (en) | 2002-09-21 |
AU2001249587A1 (en) | 2001-10-15 |
US20040224438A1 (en) | 2004-11-11 |
JP4343158B2 (ja) | 2009-10-14 |
EP1287553A1 (en) | 2003-03-05 |
WO2001075961A1 (en) | 2001-10-11 |
US6767820B2 (en) | 2004-07-27 |
US20050186707A1 (en) | 2005-08-25 |
CN1430791A (zh) | 2003-07-16 |
US6624522B2 (en) | 2003-09-23 |
JP2004500720A (ja) | 2004-01-08 |
JP2009105437A (ja) | 2009-05-14 |
US20060220123A1 (en) | 2006-10-05 |
EP1287553A4 (en) | 2007-11-07 |
US20040026796A1 (en) | 2004-02-12 |
US7476979B2 (en) | 2009-01-13 |
CN1316577C (zh) | 2007-05-16 |
US7122887B2 (en) | 2006-10-17 |
HK1057648A1 (en) | 2004-04-08 |
US20040038509A1 (en) | 2004-02-26 |
US7253090B2 (en) | 2007-08-07 |
US6890845B2 (en) | 2005-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3768158B2 (ja) | 半導体デバイス | |
JP4195380B2 (ja) | 冷却を改善した半導体デバイスのパッケージ | |
US5596231A (en) | High power dissipation plastic encapsulated package for integrated circuit die | |
KR100363776B1 (ko) | 리드와 직접 접속된 집적회로 칩 패키지 | |
JP2005506691A5 (ja) | ||
TWI399836B (zh) | 晶圓級晶片尺寸封裝及製造方法 | |
JP3691993B2 (ja) | 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 | |
KR101561684B1 (ko) | 반도체 다이 패키지 및 그의 제조 방법 | |
US7390698B2 (en) | Packaged semiconductor device and method of manufacture using shaped die | |
TWI394254B (zh) | 具窗口陣列之上顯露式夾片 | |
JP2001024135A (ja) | 半導体装置の製造方法 | |
KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
JPH0521480A (ja) | リードフレーム | |
JP2883065B2 (ja) | 半導体装置 | |
JPH04119653A (ja) | 集積回路素子 | |
JPS5835953A (ja) | 半導体装置 | |
JPH0311641A (ja) | 半導体装置 | |
KR20120031682A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050502 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050502 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3768158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |