JP5153316B2 - 半導体パッケージ用放熱板およびそのめっき方法 - Google Patents

半導体パッケージ用放熱板およびそのめっき方法 Download PDF

Info

Publication number
JP5153316B2
JP5153316B2 JP2007330988A JP2007330988A JP5153316B2 JP 5153316 B2 JP5153316 B2 JP 5153316B2 JP 2007330988 A JP2007330988 A JP 2007330988A JP 2007330988 A JP2007330988 A JP 2007330988A JP 5153316 B2 JP5153316 B2 JP 5153316B2
Authority
JP
Japan
Prior art keywords
recess
heat sink
plating
semiconductor package
inner bottom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007330988A
Other languages
English (en)
Other versions
JP2009152494A5 (ja
JP2009152494A (ja
Inventor
修司 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007330988A priority Critical patent/JP5153316B2/ja
Priority to KR1020080129029A priority patent/KR20090068140A/ko
Priority to US12/339,725 priority patent/US20090183855A1/en
Priority to CN2008101864797A priority patent/CN101465329B/zh
Publication of JP2009152494A publication Critical patent/JP2009152494A/ja
Publication of JP2009152494A5 publication Critical patent/JP2009152494A5/ja
Application granted granted Critical
Publication of JP5153316B2 publication Critical patent/JP5153316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、中央部に凹部を有する半導体パッケージ用放熱板であって、特に底面部全体にめっきが施された半導体パッケージ用放熱板に関する。
半導体素子を搭載した半導体パッケージでは、半導体素子の背面に放熱板を熱的に接続して、半導体素子が発する熱を伝熱放散させることが行われている。図１は、基板２００に１個の半導体素子３００を搭載し、半導体素子３００の背面に放熱板１００を熱的に接続して形成した半導体パッケージの例である。放熱板１００は、銅またはアルミニウムなどの熱伝導率の良い材料からなり、半導体素子３００を収容する凹部１５０が設けられている。凹部１５０の内底面部１６０には、半導体素子３００が熱伝導接合材（thermal interface material，TIM）４００を介して接合されている。
この熱伝導接合材４００は、半導体素子３００と放熱板１００とを直接的に接触させずに熱的に接続する手段として使用されているものであり、材料には熱伝導性の良いインジウム等が使用されている。
しかしながら、熱伝導接合材４００を溶融して、半導体素子３００と放熱板１００とを接合する際には、半導体素子３００と放熱板１００との間にボイド（空気孔）が生じ、このため熱伝導性が阻害されるという問題があった。これは、銅などの材料にニッケルめっきされた放熱板１００と熱伝導接合材４００の材料であるインジウムとの接合界面にボイド（空気孔）が生じるためである。
そこで、放熱板１００の内底面部１６０の熱伝導接合材４００に対応する部分に金めっき５００を施すことにより、ボイドの発生を抑制し、放熱板１００と熱伝導接合材４００との密着性を確保することが行われている。
特開２００３−３７２２８号公報 特開平１１−６８３６０号公報
マルチチップ半導体パッケージの場合、基板上に半導体素子を複数個搭載するため、それらの複数個の半導体素子からの熱を放熱板１００に確実に伝える必要がある。そのため、複数個の半導体素子の背面にある熱伝導接合材４００の全体を放熱板１００の凹部１５０内に接合する必要が生じていた。このことから、金めっきは、従来の熱伝導接合材４００が接合された内底面部１６０よりもより広い領域に対して、施すことが求められていた。
しかしながら、基板２００と接着剤で接合される放熱板１００のフット部１７０に金めっきがついてしまった場合には、基板２００とフット部１７０との接合力が弱くなってしまう。また、金めっきは高価なため、放熱板１００の凹部１５０のうち、熱伝導接合材４００が接合する必要最低限の領域にのみめっきをしたいとの要望もある。
これらのことから、金めっきは、熱伝導接合材４００が接合する必要最低限で、かつ必要十分な領域である、放熱板１００の内底面部１６０のより広い領域（例えば全領域）に対して、施されることが求められていた。
図２（Ａ）は、従来の放熱板１００を示した断面図であり、図２（Ｂ）は、従来の放熱板１００に金めっき５００を施す方法を示した図である。図示のように金めっき５００は、周回状マスクゴム６０を放熱板１００の内底面部１６０に当接させて密閉空間を作り、マスクプレート６４を通して密閉された空間にめっき液を注入することにより行われていた。
しかしながら、放熱板１００の凹部１５０を密閉するマスクゴム６０には厚さがあるため、このようなマスクゴム６０を使用した従来のめっき方法によれば、放熱板１００の内底面部１６０に金めっきを施すことができない部分が生じていた（図２（Ｃ）（Ｄ）参照）。
本発明は上記の点に鑑みてなされたものであり、中央部に凹部を有する半導体パッケージ用放熱板であって、特に凹部の内底面部全体にめっきが施された放熱板およびそのめっき方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
平面矩形状の半導体パッケージ用放熱板であって、平面矩形状の半導体パッケージ用放熱板であって、前記半導体パッケージ用放熱板の表面全体にはニッケルめっきが施されており、一面に設けた凹部、前記凹部の内側壁部に設けた段差部、を有し、前記凹部の内側壁部は、前記凹部の内底面部と前記段差部との間のめっきエリアと、前記段差部よりも底面側のマスクエリアと、に区分され、前記凹部の内底面部の全面及び前記凹部の内側壁部のめっきエリアのみに、さらに金めっきが施されている半導体パッケージ用放熱板によって解決することができる。また、前記段差部は、前記凹部の底面側開口面積が前記内底面部の面積よりも大きくなるよう形成されていても良い。
また、平面矩形状の半導体パッケージ用放熱板であって、前記半導体パッケージ用放熱板の表面全体にはニッケルめっきが施されており、一面に設けた凹部、前記凹部の内側壁部に設けた傾斜部、を有し、前記凹部の内底面部の全面及び前記内底面部から前記傾斜部の一部にかけてのみに、さらに金めっきが施されている半導体パッケージ用放熱板であっても良い。また、前記傾斜部は、前記内底面部の面積が前記凹部の底面側開口面積に向かって大きくなるように形成されていても良い。
また、平面矩形状で、その表面全体にニッケルめっきが施され、一面に設けた凹部、前記凹部の内側壁部に設けた段差部を有し、前記凹部の内側壁部は、前記凹部の内底面部と前記段差部との間のめっきエリアと、前記段差部と前記凹部の開口部との間のマスクエリアと、に区分される半導体パッケージ用放熱板に対し、前記段差部にマスクゴムを密着させ、前記マスクエリアをマスクすることにより、前記凹部の内底面部の全面及び前記めっきエリアのみに金めっきを施す、半導体パッケージ用放熱板のめっき方法により解決することができる。
また、前記段差部は、前記凹部の前記内側壁部に、前記凹部の底面側開口面積が前記内底面部の面積よりも大きくなるよう形成されている半導体パッケージ用放熱板のめっき方法であっても良い。
また、平面矩形状で、その表面全体にニッケルめっきが施され、一面に設けた凹部、前記凹部の内側壁部に設けた傾斜部を有する半導体パッケージ用放熱板に対し、前記傾斜部にマスクゴムを密着させ、前記凹部の内底面部近傍を除く内側壁部をマスクエリアとしてマスクすることにより、前記凹部の内底面部の全面及び前記内底面部から前記傾斜部の一部にかけてのみに、金めっきを施す、半導体パッケージ用放熱板のめっき方法であっても良い。また、前記マスクゴムは、その先端部が前記半導体パッケージ用放熱板の傾斜部と略同一角度の傾斜面を有していてもよい。また、前記傾斜部は、前記凹部の前記内側壁部に、前記内底面部の面積が前記凹部の底面側開口面積に向かって大きくなるように形成されていてもよい。また、前記凹部を覆うようにマスクプレートを配置し、前記マスクプレートに設けられた孔を通って、めっき液を前記凹部に供給することにより、前記内底面部の全面に金めっきを施してもよい。


本発明によれば、中央部に凹部を有する半導体パッケージ用放熱板であって、特に凹部の内底面部全体にめっきが施された放熱板を提供する。
次に、本発明を実施するための最良の形態について図面を参照して説明する。
［第１実施形態］
図３は、本発明の第１実施形態に係る放熱板１Ａを示す図である。図３（Ａ）は、放熱板１Ａの断面図であり、図３（Ｂ）は、めっきをするにあたり、放熱板１Ａの配置を説明するための断面図である。また、図３（Ｃ）は、放熱板１Ａに金めっきを施す方法を説明するための断面図であり、図３（Ｄ）は、金めっきが施された放熱板１Ａの断面図であり、図３（Ｅ）は、金めっきが施された放熱板１Ａの底面平面図である。
本実施形態に係る放熱板１０は、上面から見ると正方形であり、全体がほぼ直方体状であって、図３（Ａ）に示すように底面中央に凹部１５が加工形成され、底面周縁部にはフット部１７が残されている。フット部１７の底面から内底面部１６までの間の側壁である内側壁部１８には、その全周にわたって、後述するマスクエリア１９ａとなる段差部１８ａが形成されている。段差部１８ａは、内底面部１６の面積よりも、フット部１７側の凹部１５の開口面積が大きくなるように形成されている。
放熱板１０の材料としては、熱伝導性の良い、アルミニウムや銅などの金属を使用する。本実施形態の放熱板１０は、約３ｍｍの厚さの銅板を裁断して、３０ｍｍ角の正方形に形成したものである。凹部１５は、おおよそ縦２０ｍｍ×横２０ｍｍ×奥行き０．６ｍｍであり、フット部１７の幅は、約３ｍｍである。放熱板１０の表面全体（凹部１５の内底面部１６及び内側壁部１８の表面を含む）にはニッケルめっきが施されている。なお、上記放熱板１０の材料、大きさ、形状等はこれらに限定されず、適宜選択することが可能である。例えば、放熱板１０は、上面から見て長方形、円形、多角形等であっても良い。
凹部１５の内側壁部１８に形成された段差部又は肩部１８ａは、内底面部１６の近傍に形成される。具体的には、段差部１８ａの奥行きＬ１は、フット部１７の底面から０．２ｍｍから０．５ｍｍ程度であり、段差部１８ａの幅Ｌ２は、約１ｍｍである。
後述するように、段差部１８ａにマスクゴム６０ａを密着させることにより、内底面部１６の全領域に金めっきを施す。この場合、段差部１８ａは、マスクゴム６０ａの先端部６０ｂと凹部１５の内底面部１６との距離が、めっき液６５を凹部１５の内底面部１６の隅々（全面）に十分にいきわたる程度の距離に形成する必要がある。
めっき液６５が接する部分は、内側壁部１８におけるめっきエリア１９ｂとなる。言いかえると、内側壁部１８は、マスクエリア１９ａとめっきエリア１９ｂに区分される（図３（Ｂ）参照）。
このように、段差部１８ａのＬ１及びＬ２の長さは、放熱板１０の形状及びマスクゴム６０ａ厚さ等に合わせて適宜変更することが可能である。
この段差部１８ａは、マスクゴム６０ａを使用して内底面部１６の全領域に金めっきを施す際に、マスクゴム６０ａと内側壁部１８の密閉を確保するために利用される。
次に、放熱板１Ａに電解めっきにより金めっきを施す方法を説明する。
まず図３（B）に示すように、放熱板１０、断面長方形状のマスクゴム６０a、マスク６２、マスクプレート６４を用意する。マスクゴム６０aの材料は、シリコンゴム等である。凹部１５が、マスク６２とマスクプレート６４に対応するように放熱板１０を配置する。次に、図３（Ｃ）に示すように、マスクゴム６０aを段差部１８ａに密着させて、内底面部１６とマスクゴム６０aとマスク６２とで囲まれた密閉空間を形成する。
めっき液６５は、マスクプレート６４の下から、マスクプレート６４に設けた孔を通って、密閉空間内へ内底面部１６に向けて注入される。電解めっき用プレートの働きにより、めっき液６５内の金が内底面部１６にめっきされる。本実施態様では電解めっきを用いているが、本発明は無電解めっきなどのその他のめっき法を用いることができる。
このとき長方形状のマスクゴム６０aが、内側壁部１８に設けた段差部１８ａの段差形状に密着して収容されるので、放熱板１０の内底面部１６をめっき流から遮ることがない。これにより、マスクゴム６０aの厚さ分が放熱板１０の内底面部１６上を覆わないため、図３（Ｄ）（Ｅ）に示すように、内底面部１６の全領域に対して金めっき（金めっき層）５０を施すことが可能となる。
放熱板１０の凹部１５の内底面部１６一体に施された金めっき５０は、０．０５μｍから０．５μｍ程度の厚さを有する。この金めっき５０は、放熱板１０と熱伝導接合材４００との密着性を確保する働きをする。
なお、マスクゴム６０ａに覆われなかった内側壁部１８の一部がめっきされるが、めっきされることによる問題は特に生じない。このように、内側壁部１８にはほとんど金めっきは施されないため、放熱板１０に対して必要最小限の金めっきを少ない費用で施すことが可能となる。
また、マスクゴム６０ａが段差部１８ａと密着するため、めっき液６５が漏れることがない。これにより、めっきが不必要なフット部１７に対して確実にめっき漏れを防ぐことができる。
なお、レジスト等を用いれば、選択的に金めっきを施すことが可能ではあるが、コストが高くなる。またレプリカマスクを使用することも可能であるが、めっきが漏れる問題があり、また量産性の面でも問題がある。よって、このように内側壁部１８にマスクゴム６０を密着させることにより、少ないコストで、選択的に金めっきを施した放熱板を量産することができる。
［第２実施形態］
図４は、本発明の第２実施形態に係る放熱板２Ａを示す図である。図４（Ａ）は、放熱板２Ａの断面図であり、図４（Ｂ）は、めっきをするにあたり、放熱板２Ａの配置を説明するための断面図である。また、図４（Ｃ）放熱板２Ａに金めっきを施す方法を説明するための断面図であり、図４（Ｄ）は、金めっきが施された放熱板２Ａの断面図であり、図４（Ｅ）は、金めっきが施された放熱板２Ａの底面平面図である。
本実施形態に係る放熱板１０は、上面が正方形であり全体がほぼ直方体状であって、図４（Ａ）に示すように底面中央に凹部１５が加工形成され、底面周縁部にはフット部１７が残されている。フット部１７の底面から内底面部１６までの間の側壁である内側壁部１８には、その全周にわたって、後述するマスクエリア１９ａが形成される傾斜部１８ｂが設けられている。傾斜部１８ｂは、内底面部１６の面積よりも、フット部１７側に向かって開口面積が大きくなるように形成されている。
放熱板１０の材料としては、熱伝導性の良い、アルミニウムや銅などの金属を使用する。本実施形態の放熱板１０は、約３ｍｍの厚さの銅板を裁断して、３０ｍｍ角の正方形に形成したものである。凹部１５は、縦２０ｍｍ×横２０ｍｍ×奥行き０．６ｍｍ程度であり、フット部１７の幅は、約３ｍｍである。放熱板１０の表面全体（凹部１５の内底面部１６及び内側壁部１８の表面を含む）にはニッケルめっきが施されている。なお上記放熱板１０の材料、大きさ、形状等はこれらに限定されず、適宜選択することが可能であり、例えば放熱板１０は、上面から見て長方形、円形、多角形等であっても良い。
凹部１５の内側壁部１８に形成された傾斜部またはテーパー部１８ｂの傾斜角度θは、垂直方向に対して５度から７０度程度であり、適宜変更可能である。この傾斜部１８ｂは、後述するように、マスクゴム６０ｃを使用して内底面部１６の全領域に金めっきを施す際に、マスクゴム６０ｃと内側壁部１８の密閉を確保するために利用される。
次に、放熱板２Ａに電解めっきにより金めっきを施す方法を説明する。
まず図４（Ｂ）に示すように、放熱板１０、先端部（頭部）６０ｄが斜めに切断され、放熱板１０の傾斜部１８ｂと略同一角度の傾斜面を有するマスクゴム６０ｃ、マスク６２、マスクプレート６４を用意する。マスクゴム６０ｃの材料は、シリコンゴム等である。放熱板１０は、凹部１５がマスク６２とマスクプレート６４に対応するように配置する。
マスクゴム６０ｃと傾斜部１８ｂとを密着させるときには、マスクゴム６０ｃの先端部６０ｄと凹部１５の内底面部１６との距離は、めっき液６５が凹部１５の内底面部１６の隅々（全面）に十分にいきわたる程度にする。このように、マスクゴム６０ｃが密着する内側壁部１８のフット部１７の底面から内底面部１６近傍に、マスクエリア１９ａが形成される。また、めっき液６５が接する内側壁部１８の内底面部１６近傍はめっきエリア１９ｂが形成される。言いかえると、内側壁部１８は、マスクエリア１９ａとめっきエリア１９ｂに区分される。
図４（Ｃ）に示すように、マスクゴム６０ｃを傾斜部１８ｂに密着させた後、内底面部１６とマスクゴム６０ｃとマスク６２とで囲まれた密閉空間を形成する。
めっき液６５は、マスクプレート６４の下から、マスクプレート６４に設けた孔を通って、密閉空間内へ内底面部１６に向けて注入される。電解めっき用プレートの働きにより、めっき液６５内の金が内底面部１６にめっきされる。本実施態様では電解めっきを用いているが、本発明は無電解めっきなどのその他のめっき法を用いることができる。
このとき頭部６０ｄが斜めに切断され、放熱板１０の傾斜部１８ｂと同一角度の傾斜面を有するマスクゴム６０ｃが、内側壁部１８に設けた傾斜部１８ｂの傾斜面に密着して収容されるので、放熱板１０の内底面部１６をめっき流から遮ることがない。これにより、マスクゴム６０ｃの厚さ分が放熱板１０の内底面部１６上を覆わないため、図４（Ｄ）（Ｅ）に示すように、内底面部１６の全領域に対して金めっき（金めっき層）５０を施すことができる。
放熱板１０の凹部１５の内底面部１６一体に施された金めっき５０は、０．０５μｍから０．５μｍ程度の厚さを有する。この金めっき５０は、放熱板１０と熱伝導接合材４００との密着性を確保する働きをする。
なお、マスクゴム６０ｃに覆われなかった内側壁部１８の一部がめっきされるが、めっきされることによる問題は特に生じない。上記の方法では、内側壁部１８にはほとんど金めっきは施されないため、放熱板１０に対して必要最小限の金めっきを少ない費用で施すことが可能となる。
また、マスクゴム６０ｃが傾斜部１８ｂと密着するため、めっき液６５が漏れることがない。これにより、めっきが不必要なフット部１７に対して確実にめっき漏れを防ぐことができる。
以上、本発明の好ましい実施例について、金めっきを例に詳述したが、本発明は、錫や、金めっきに代わるその他金属めっきなど、マスクゴムを使用し、凹部を有する放熱板等の内底面部全体にめっきする方法に適用可能である。よって、本発明は、上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲において、種々の変形、変更が可能なものである。
図１（Ａ）は、半導体素子に放熱板を接続した半導体パッケージの従来の例を示す断面図である。図１（Ｂ）は、図１（Ａ）断面図におけるＢ−Ｂ’平面図である。 図２（Ａ）は、従来の放熱板を示す断面図である。図２（Ｂ）は、従来の放熱板めっき方法を示す断面図である。図２（Ｃ）は、従来のめっき方法によりめっきされた様子を示す断面図である。図２（Ｄ）は、図２（Ｃ）断面図におけるＤ−Ｄ’平面図である。 図３（Ａ）は、本発明の第１実施形態に係る放熱板１Ａの断面図である。図３（Ｂ）は、放熱板１Ａにめっきするときの配置を示す断面図である。図３（Ｃ）は、放熱板１Ａにめっきする方法を示す断面図である。図３（Ｄ）は、めっきされた放熱板１Ａの断面図である。図３（Ｅ）は、図３（Ｄ）断面図におけるＥ−Ｅ’平面図である。 図４（Ａ）は、本発明の第２実施形態に係る放熱板２Ａの断面図である。図４（Ｂ）は、放熱板２Ａにめっきするときの配置を示す断面図である。図４（Ｃ）は、放熱板２Ａにめっきする方法を示す断面図である。図４（Ｄ）は、めっきされた放熱板２Ａの断面図である。図４（Ｅ）は、図４（Ｄ）断面図におけるＥ−Ｅ’平面図である。
符号の説明
１０、１００ 放熱板
１５、１５０ 凹部
１６、１６０ 内底面部
１７、１７０ フット部
１８、１８０ 内側壁部
１８ａ 段差部
１８ｂ 傾斜部
１９ａ マスクエリア
１９ｂ めっきエリア
６０ａ、６０ｃ マスクゴム
６２ マスク
６４ マスクプレート
６５ めっき液
５０、５００ 金めっき
２００ 基板
３００ 半導体素子
４００ 熱伝導接合材

Claims (10)

  1. 平面矩形状の半導体パッケージ用放熱板であって、
    前記半導体パッケージ用放熱板の表面全体にはニッケルめっきが施されており、
    一面に設けた凹部、
    前記凹部の内側壁部に設けた段差部、
    を有し、
    前記凹部の内側壁部は、前記凹部の内底面部と前記段差部との間のめっきエリアと、前記段差部よりも底面側のマスクエリアと、に区分され、
    前記凹部の内底面部の全面及び前記凹部の内側壁部のめっきエリアのみに、さらに金めっきが施されている半導体パッケージ用放熱板。
  2. 前記段差部は、前記凹部の底面側開口面積が前記内底面部の面積よりも大きくなるよう形成されている請求項１に記載の半導体パッケージ用放熱板。
  3. 平面矩形状の半導体パッケージ用放熱板であって、
    前記半導体パッケージ用放熱板の表面全体にはニッケルめっきが施されており、
    一面に設けた凹部、
    前記凹部の内側壁部に設けた傾斜部、
    を有し、
    前記凹部の内底面部の全面及び前記内底面部から前記傾斜部の一部にかけてのみに、さらに金めっきが施されている半導体パッケージ用放熱板。
  4. 前記傾斜部は、前記内底面部の面積が前記凹部の底面側開口面積に向かって大きくなるように形成されている請求項３に記載の半導体パッケージ用放熱板。
  5. 平面矩形状で、その表面全体にニッケルめっきが施され、一面に設けた凹部、前記凹部の内側壁部に設けた段差部を有し、
    前記凹部の内側壁部は、前記凹部の内底面部と前記段差部との間のめっきエリアと、前記段差部と前記凹部の開口部との間のマスクエリアと、に区分される半導体パッケージ用放熱板に対し、
    前記段差部にマスクゴムを密着させ、前記マスクエリアをマスクすることにより、
    前記凹部の内底面部の全面及び前記めっきエリアのみに金めっきを施す、半導体パッケージ用放熱板のめっき方法。
  6. 前記段差部は、前記凹部の前記内側壁部に、前記凹部の底面側開口面積が前記内底面部の面積よりも大きくなるよう形成されている請求項５記載の半導体パッケージ用放熱板のめっき方法。
  7. 平面矩形状で、その表面全体にニッケルめっきが施され、一面に設けた凹部、前記凹部の内側壁部に設けた傾斜部を有する半導体パッケージ用放熱板に対し、
    前記傾斜部にマスクゴムを密着させ、前記凹部の内底面部近傍を除く内側壁部をマスクエリアとしてマスクすることにより、
    前記凹部の内底面部の全面及び前記内底面部から前記傾斜部の一部にかけてのみに、金めっきを施す、半導体パッケージ用放熱板のめっき方法。
  8. 前記マスクゴムは、その先端部が前記半導体パッケージ用放熱板の傾斜部と略同一角度の傾斜面を有する請求項７に記載の半導体パッケージ用放熱板のめっき方法。
  9. 前記傾斜部は、前記凹部の前記内側壁部に、前記内底面部の面積が前記凹部の底面側開口面積に向かって大きくなるように形成されている、請求項７または８に記載の半導体パッケージ用放熱板のめっき方法。
  10. 前記凹部を覆うようにマスクプレートを配置し、前記マスクプレートに設けられた孔を通って、めっき液を前記凹部に供給することにより、前記内底面部の全面に金めっきを施す請求項５乃至９いずれか一項に記載の半導体パッケージ用放熱板のめっき方法。
JP2007330988A 2007-12-21 2007-12-21 半導体パッケージ用放熱板およびそのめっき方法 Active JP5153316B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007330988A JP5153316B2 (ja) 2007-12-21 2007-12-21 半導体パッケージ用放熱板およびそのめっき方法
KR1020080129029A KR20090068140A (ko) 2007-12-21 2008-12-18 반도체 패키지용 방열판 및 그 도금 방법
US12/339,725 US20090183855A1 (en) 2007-12-21 2008-12-19 Heat radiating plate for semiconductor package and plating method thereof
CN2008101864797A CN101465329B (zh) 2007-12-21 2008-12-19 半导体封装用的散热板以及该散热板的电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330988A JP5153316B2 (ja) 2007-12-21 2007-12-21 半導体パッケージ用放熱板およびそのめっき方法

Publications (3)

Publication Number Publication Date
JP2009152494A JP2009152494A (ja) 2009-07-09
JP2009152494A5 JP2009152494A5 (ja) 2011-01-13
JP5153316B2 true JP5153316B2 (ja) 2013-02-27

Family

ID=40805811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330988A Active JP5153316B2 (ja) 2007-12-21 2007-12-21 半導体パッケージ用放熱板およびそのめっき方法

Country Status (4)

Country Link
US (1) US20090183855A1 (ja)
JP (1) JP5153316B2 (ja)
KR (1) KR20090068140A (ja)
CN (1) CN101465329B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130120939A1 (en) * 2010-05-21 2013-05-16 Nokia Siemens Networks Oy Method and device for thermally coupling a heat sink to a component
CN102299127B (zh) * 2011-07-13 2013-12-11 台达电子企业管理（上海）有限公司 用于封装元件的双向散热器及其组装方法
CN108028238B (zh) * 2015-10-05 2021-03-02 三菱电机株式会社 电子控制装置
CN110648987B (zh) * 2019-10-11 2022-09-06 宁波施捷电子有限公司 一种界面导热材料层及其用途
CN114823573B (zh) * 2022-06-24 2022-09-09 威海市泓淋电力技术股份有限公司 一种散热型封装结构及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065699B2 (ja) * 1987-09-16 1994-01-19 日本電気株式会社 半導体装置
US5482898A (en) * 1993-04-12 1996-01-09 Amkor Electronics, Inc. Method for forming a semiconductor device having a thermal dissipator and electromagnetic shielding
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP2001308215A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 半導体装置
US6282096B1 (en) * 2000-04-28 2001-08-28 Siliconware Precision Industries Co., Ltd. Integration of heat conducting apparatus and chip carrier in IC package
JP4421118B2 (ja) * 2001-01-05 2010-02-24 富士通マイクロエレクトロニクス株式会社 半導体装置製造方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
EP1988574A4 (en) * 2006-02-24 2011-10-05 Fujitsu Ltd SEMICONDUCTOR COMPONENT
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Also Published As

Publication number Publication date
JP2009152494A (ja) 2009-07-09
CN101465329B (zh) 2013-05-22
KR20090068140A (ko) 2009-06-25
US20090183855A1 (en) 2009-07-23
CN101465329A (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
JP5215678B2 (ja) 固体発光デバイス用のリード・フレーム・ベースのパッケージと固体発光デバイス用のリード・フレーム・ベースのパッケージを形成する方法
JP5153316B2 (ja) 半導体パッケージ用放熱板およびそのめっき方法
JP2015073012A (ja) 半導体装置
JP2013222870A (ja) 半導体装置
US10943859B2 (en) Semiconductor device
JPH09260550A (ja) 半導体装置
JP2004103846A (ja) 電力用半導体装置
JP5153684B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016149516A (ja) 半導体装置
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP2009295808A (ja) 樹脂モールド型半導体モジュール
JP2011035397A (ja) パターン形成された金属熱インターフェースのための封じ込め
JP3758383B2 (ja) パワー半導体装置およびその組立方法
JP2012033884A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP4766087B2 (ja) 電子装置
JP2004363183A (ja) 電子部品の放熱構造
JP4624775B2 (ja) 半導体装置
JP2011096830A (ja) 半導体装置
JP4062157B2 (ja) 半導体モジュール実装構造
JP5056105B2 (ja) 半導体装置およびその製造方法
CN112335025A (zh) 半导体装置
JP5370050B2 (ja) Ｌｅｄ発光素子用リードフレーム
JP2018182174A (ja) 半導体装置及び半導体装置の製造方法
JP2004335493A (ja) 半導体装置の実装構造
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5153316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150