JP2001308215A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001308215A
JP2001308215A JP2000122674A JP2000122674A JP2001308215A JP 2001308215 A JP2001308215 A JP 2001308215A JP 2000122674 A JP2000122674 A JP 2000122674A JP 2000122674 A JP2000122674 A JP 2000122674A JP 2001308215 A JP2001308215 A JP 2001308215A
Authority
JP
Japan
Prior art keywords
lid
flip
brazing material
chip
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000122674A
Other languages
English (en)
Inventor
Masao Kuroda
正雄 黒田
Yukihiro Kimura
幸広 木村
Yasuhiro Sugimoto
康宏 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000122674A priority Critical patent/JP2001308215A/ja
Publication of JP2001308215A publication Critical patent/JP2001308215A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

(57)【要約】 【課題】半導体装置において、ロー材の流れ出しを防止
する。 【解決手段】配線基板１０に、フリップチップ用ＩＣ１
４を取り付け、その背面に、リッド１８を低温ロー材２
０により取り付ける。そのリッド１８には、フリップチ
ップ用ＩＣ１４との接続部の周りに、低温ロー材流れ出
し防止ダム２１をあらかじめ形成しておく。又、リッド
１８の端部を、配線基板１０の接地配線１３ａと接続
し、接地電流の経路とする。低温ロー材流れ出し防止ダ
ム２１によって、低温ロー材２０がフリップチップ用Ｉ
Ｃ１４の熱で融解しても、周りに流れ出すことはない。
又、熱で容易に融解する低温ロー材２０を使用すること
により、ＩＣの放熱特性と、接地特性が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、フリップ
チップ用ＩＣを搭載した産業用及び民生用の半導体装置
に関する。
【０００２】
【従来の技術】従来より、配線基板に搭載されたフリッ
プチップ用ＩＣの放熱性を向上させるため、図７（ａ）
に示す様に、フリップチップ用ＩＣの背面に、リッドを
ロー材によって接合する手段がとられてきた。
【０００３】また、フリップチップ用ＩＣの背面に位置
する接地電極から、接地電流をリッドを通して配線基板
の接地配線に流し、フリップチップ用ＩＣの接地特性を
向上させることも行われてきた。
【０００４】
【発明が解決しようとする課題】しかし、動作時のＩＣ
の温度は、８０℃以上になるため、フリップチップ用Ｉ
Ｃとリッドを接続するロー材が溶融し、リッドを伝って
配線基板に流れ出すことがあった。
【０００５】その場合には、配線基板が短絡する問題、
あるいは、リッドとフリップチップ用ＩＣの間のロー材
が減少するために、その間の電気抵抗が増大する問題が
あった。そこで、本発明は、フリップチップ用ＩＣとリ
ッドを接合するロー材の流れ出しを防止することによ
り、配線基板の短絡、及びフリップチップ用ＩＣとリッ
ド間の電気抵抗の増加という問題を解決することを目的
とする。
【０００６】
【課題を解決するための手段及び発明の効果】（１）請
求項１の発明は、配線基板と、前記配線基板に取り付け
られたフリップチップ用ＩＣと、前記フリップチップ用
ＩＣの背面に低温ロー材により接合されたリッドと、を
備えた半導体装置であって、前記リッドに、前記リッド
と前記フリップチップ用ＩＣの接合部を囲む様に、低温
ロー材流れ出し防止ダムを備えたこと特徴とする半導体
装置を要旨とする。
【０００７】本発明の半導体装置は、例えば図１に示す
様に、リッドとフリップチップ用ＩＣの接合部を囲む様
に設けられた低温ロー材流れ出し防止ダムを備える。従
って、ＩＣの熱により、リッドとフリップチップ用ＩＣ
を接合する低温ロー材が溶融しても、その溶融した低温
ロー材は、低温ロー材流れ出し防止ダムの内側にせき止
められ、周囲に流れ出すことはない。
【０００８】よって、本発明においては、フリップチッ
プ用ＩＣの熱で溶融した低温ロー材が周囲に流れ出し、
配線基板を短絡する等の弊害を防止する効果を奏する。
また、低温ロー材が周囲に流れ出すことがないため、フ
リップチップ用ＩＣの熱によって溶融する低温ロー材
を、リッドとフリップチップ用ＩＣの接合に使用するこ
とができ、このことにより、以下の効果を奏する。
【０００９】低温ロー材が溶融すると、その濡れ性の
高さにより、フリップチップ用ＩＣとリッドの間に広く
広がり、フリップチップ用ＩＣとリッドの間の熱の伝導
する経路が広くなる。そのため、フリップチップ用ＩＣ
からリッドに流れる熱量が増加し、フリップチップ用Ｉ
Ｃの放熱特性が向上する。
【００１０】低温ロー材が溶融すると、その熱伝導率
は、固体の状態よりも高くなる。そのため、フリップチ
ップ用ＩＣからリッドへ流れる熱量が増加し、ＩＣの放
熱特性が向上する。 低温ロー材が溶融すると、リッドとフリップチップ用
ＩＣ間に生じていたそれらの熱膨張率の差に起因する応
力が緩和され、フリップチップ用ＩＣにかかる機械的負
荷が解消する。
【００１１】更に、低温ロー材は、溶融した時、その濡
れ性の高さにより、フリップチップ用ＩＣとリッドの間
に隙間無く入り込み、メニスカスを形成する。そのた
め、低温ロー材が溶融した時でも、フリップチップ用Ｉ
Ｃとリッドは、メニスカス形成により生じる吸着力によ
って、十分な強度で接合されている。
【００１２】・尚、リッドとは、例えば、フリップチッ
プ用ＩＣの背面に接合し、主にその放熱性を高めるため
に使用される部品であって、例えば図１に示す様な形状
を有し、その材料としては、例えば、Ａｌ，Ｃｕ，Ａ
ｇ，Ａｕ，Ｎｉ、それらの合金、あるいはセラミックス
を使用することが出来る。
【００１３】・低温ロー材とは、例えば、ＩＣの動作時
の温度で溶融するロー材をいい、例えば、５２％Ｂｉ、
３０％Ｐｂ、１８％Ｓｍの組成からなる融点８０℃のは
んだがある。 ・低温ロー材流れ出し防止ダムとは、例えば、リッドの
フリップチップ用ＩＣ側の表面に、フリップチップ用Ｉ
Ｃとリッドの接合部を囲むように形成された連続した突
起であって、フリップチップ用ＩＣとリッドの接続に用
いられるロー材が溶融した時、それを堰き止める機能を
果たすものである。
【００１４】この低温ロー材流れ出し防止ダムは、例え
ば、ソルダーペースト、ポリイミド、又はオーバーコー
トガラスを材料とし、スクリーン印刷により形成するこ
とができる。 （２）請求項２の発明は、前記フリップチップ用ＩＣの
接地電極が、前記リッドを通して、前記配線基板上の接
地配線と、電気的に導通していることを特徴とする前記
請求項１に記載の半導体装置を要旨とする。
【００１５】本発明の半導体装置では、フリップチップ
用ＩＣの接地電極がリッドを通して配線基板の接地配線
に導通していることによって、例えば、図１に示すよう
に、ＩＣの接地電流の一部、あるいは全部を、フリップ
チップ用ＩＣの背面から、リッドを通して、配線基板の
接地配線に流すことが可能である。
【００１６】上記の方式に依れば、フリップチップ用Ｉ
Ｃの電源電流と接地電流の全てを、フリップチップ用Ｉ
Ｃの下面の端子からからやり取りしていた従来の方式
（図７（ｂ））に比べ、フリップチップ用ＩＣの下面の
端子に流れる電流量が減少するため、フリップチップ用
ＩＣ下面の端子及びその接続に使用されるはんだの過熱
が防止できる。
【００１７】又、リッドをフリップチップ用ＩＣの接地
電流の経路として利用することによって、接地電流の経
路の断面積を増し、接地電流の抵抗を減少させることが
できる。その結果、フリップチップ用ＩＣの接地特性を
向上させることができる。更に、本発明では、フリップ
チップ用ＩＣとリッドの接合部を囲むように低温ロー材
流れ出し防止ダムを備えているため、フリップチップ用
ＩＣとリッドの接合に、フリップチップ用ＩＣの熱で容
易に溶融する低温ロー材を使用できる。
【００１８】その場合、溶融した低温ロー材は、フリッ
プチップ用ＩＣとリッドの間に広く広がり、それらの間
の接地電流が流れる経路を広くする。又、溶融した低温
ロー材は、固体の状態より電気伝導度が高い。そのた
め、フリップチップ用ＩＣとリッドの間の接地電流の抵
抗が小さくなり、ＩＣの接地特性が向上する。
【００１９】つまり、本発明の半導体装置では、リッド
を通る新たな接地電流の経路を設けることと、溶融した
低温ロー材の特性によって前記経路の電気抵抗を小さく
することとの相乗効果により、フリップチップ用ＩＣの
接地特性を向上させることが出来る。
【００２０】・尚、上記の構成に含まれるリッドとして
は、例えば、リッド全体が導電性の材料（例えば、Ｃ
ｕ、Ａｌ、Ａｕ、Ａｇ、Ｎｉ、又はそれらの合金）から
なるもの、あるいは、不導体（例えばセラミックス）の
材料からなるリッドの表面を導電性の材料で被覆し、導
電性を持たせたものがある。 （３）請求項３の発明は、前記低温ロー材が、前記フリ
ップチップ用ＩＣの動作時に溶融することを特徴とす
る、前記請求項１又は２に記載の半導体装置を要旨とす
る。
【００２１】本発明はフリップチップ用ＩＣとリッドを
接続する低温ロー材を例示している。本発明の低温ロー
材は、フリップチップ用ＩＣの動作時には、その熱によ
り溶融し、リッドに設けられた低温ロー材流れ出し防止
ダムの内側に溜まる。
【００２２】この溶融した低温ロー材は高い濡れ性、高
熱伝導率、高電気伝導率、及び柔軟性という特性を持つ
ために、フリップチップ用ＩＣの放熱特性及び接地特性
が向上し、フリップチップ用ＩＣとリッド間の応力が緩
和される。 （４）請求項４の発明は、前記低温ロー材の融点が、７
０〜１１０℃であることを特徴とする前記請求項１〜３
のいずれかに記載の半導体装置を要旨とする。
【００２３】本発明は、フリップチップ用ＩＣとリッド
を接続する低温ロー材を例示している。本発明の低温ロ
ー材は、融点が１１０℃以下であるために、ＩＣ動作時
には、ＩＣからの熱により溶融し、リッドに設けられた
低温ロー材流れ出し防止ダムの内側に溜まる。
【００２４】この溶融した低温ロー材は高い濡れ性、高
熱伝導率、高電気伝導率、及び柔軟性という特性を持つ
ため、フリップチップ用ＩＣの放熱特性及び接地特性が
向上し、フリップチップ用ＩＣとリッド間の応力が解消
される。また、本発明の低温ロー材の融点は７０℃以上
であるため、非動作時でのリッドの移動の問題は発生し
ない。
【００２５】
【発明の実施の形態】以下に本発明の半導体装置の実施
の形態の例（実施例）を説明する。 （実施例１） ａ）まず、本実施例の半導体装置の構成を図２を用いて
説明する。
【００２６】配線基板１０は、樹脂製のコア基板に、配
線層であるＣｕメッキ層と、絶縁層である樹脂層を交互
に多層積層して成るものであって、その表面に接地配線
１３ａ、電源配線１３ｂ、及び信号配線１３ｃを備えて
いる。尚、接地配線１３ａ、電源配線１３ｂ、及び信号
配線１３ｃの上には、それぞれＮｉ／Ａｕメッキ層１１
ａ、１１ｂ、及び１１ｃが形成されている。
【００２７】前記配線基板１０の上には、フリップチッ
プ用ＩＣ１４が配置されている。ここで、フリップチッ
プ用ＩＣ１４は、その下面に設けられた多数のはんだ端
子１７（融点１８０℃の共晶はんだ製）によって、配線
基板１０上の電源配線１３ｂと信号配線１３ｃに、それ
ぞれＮｉ／Ａｕメッキ層１１ｂ及び１１ｃを介して接合
されている。
【００２８】前記フリップチップ用ＩＣ１４は、その背
面にＣｒスパッタ膜とＡｕスパッタ膜を積層して成る接
地電極１５を備えている。前記接地電極１５は、低温ロ
ー材２０によって、Ａｌ製のリッド１８と接合してい
る。
【００２９】前記リッド１８は、平坦な４角形の板（天
板１８ａ）と、その各辺に接合された４枚の側板１８ｂ
から成る籠型の形状をしており、その内側の面（籠型の
内面）には、接地電極１５との接合面を除いて、Ａｕメ
ッキ層１９が形成されている。そして、その開口する側
を配線基板１０に面する向きとし、その天板１８ａの下
面において接地電極１５に接合されている。更に、リッ
ド１８の側板１８ｂの端面は、中温ロー材２２によっ
て、配線基板１０の接地配線１３ａにＮｉ／Ａｕメッキ
層１１ａを介して接合されている。
【００３０】ここで、リッド１８はＡｌ製であるため導
電性であり、低温ロー材２０及びＮｉ／Ａｕメッキ層１
１ａも又導電性であるため、接地電極１５と、接地配線
１３ａとは、電気的に導通している。尚、低温ロー材２
０は、５２％Ｂｉ、３０％Ｐｂ、１８％Ｓｍの組成から
成り、その融点は８０℃である。又、中温ロー材２２
は、Ｐｂ１５％、Ａｇ５％、Ｉｎ８０％の組成から成
り、その融点は１５７℃である。
【００３１】特に本実施例では、リッド１８の天板１８
ａの下面（配線基板１０に面する側）上には、低温ロー
材流れ出し防止ダム２１が形成されている。前記低温ロ
ー材流れ出し防止ダム２１は、ソルダーペーストを材料
とし、接地電極１５とリッド１８の接合部の５０ミクロ
ン外側を、切れ目無く囲む様に、高さ５０ミクロン、幅
２ミリで形成されている。
【００３２】従って、上記の構成からなる本実施例の半
導体装置においては、動作時には８０℃以上の温度にな
るフリップチップ用ＩＣ１４の熱によって、低温ロー材
２０は溶融し、低温ロー材流れ出し防止ダム２１の内側
に溜まる。その時、フリップチップ用ＩＣ１４とリッド
１８の間は、溶融した低温ロー材２０に満たされた状態
となる。
【００３３】尚、リッド１８の端部と接地配線１３ａを
接続する中温ロー材２２と、フリップチップ用ＩＣ１４
と配線基板１０の電源配線１３ｂ及び信号配線１３ｃを
接続するはんだ端子１７は、それらの融点がフリップチ
ップ用ＩＣ１４の動作時の温度より高いため、溶融しな
い。
【００３４】ｂ）次に本実施例の半導体装置の製造法に
ついて説明する。図３は、本実施例の半導体装置の製造
工程を示す説明図である。 配線基板１０の表面上において、接地配線１３ａ、電
源配線１３ｂ、及び信号配線１３ｃの上に、それぞれＮ
ｉ／Ａｕメッキ層１１ａ、１１ｂ、及び１１ｃを無電解
メッキにより選択的に形成した。
【００３５】フリップチップ用ＩＣ１４の背面にある
接地電極１５の上に、Ａｕメッキ層１６を形成した。 Ａｌ製のリッド１８の下面に、Ａｕメッキ層１９を形
成した。 リッド１８の下面において、前記で形成したＡｕメ
ッキ層１９の上に、低温ロー材流れ出し防止ダム２１
と、フリップチップ用ＩＣ１４との接続用の低温ロー材
２０と、配線基板１０との接続用の中温ロー材２２を、
それぞれスクリーン印刷により形成した。スクリーン印
刷の工程は、マスクのとりつけ、はんだの流し込み、マ
スクの除去の各工程からなる。
【００３６】この時、Ａｕメッキ層１９のうち、低温ロ
ー材流れ出し防止ダム２１、低温ロー材２０、及び中温
ロー材２２と接する部分は、それら接する相手の中に拡
散する。低温ロー材流れ出し防止ダム２１は、ソルダー
ペーストを材料とし、後にフリップチップ用ＩＣ１４の
接地電極１５との接合部となる部分の５０ミクロン外側
を切れ目無く囲むように、高さ５０ミクロン、幅２ミリ
で形成した。
【００３７】低温ロー材２０は、材料として、５２％Ｂ
ｉ、３０％Ｐｂ、１８％Ｓｍの組成を持ち、融点が８０
℃のものを使用し、リッド１８の下面の、後にフリップ
チップ用ＩＣ１４の接地電極１５と接合する部分に形成
した。中温ロー材２２は、Ｐｂ１５％、Ａｇ５％、Ｉｎ
８０％の組成を持ち、融点１５７℃のものを使用し、リ
ッド１８の端部に形成した。
【００３８】フリップチップ用ＩＣ１４を、その下面
のはんだ端子１７が、配線基板１０上のＮｉ／Ａｕメッ
キ層１１ｂ及び１１ｃに重なるように置いた後、はんだ
端子１７を一旦加熱溶融した後冷却し、配線基板１０に
固定した。 リッド１８を、その下面の低温ロー材２０がフリップ
チップ用ＩＣ１４背面のＡｕメッキ層１６に接し、中温
ロー材２２が接地配線１３ａ上のＮｉ／Ａｕメッキ層１
１ａに重なるように置いた後、低温ロー材２０と中温ロ
ー材２２をそれぞれ一旦熱をかけて溶融させた後冷却
し、リッド１８を固定した。この時、Ａｕメッキ層１６
は、低温ロー材２０中に拡散する。
【００３９】ｃ）上述した構成により、本実施例の半導
体装置は下記の効果を奏する。 本実施例の半導体装置では、フリップチップ用ＩＣ１
４から発生する熱を、表面積の大きいリッド１８に伝え
放熱することにより、フリップチップ用ＩＣ１４の放熱
特性を向上させることができる。
【００４０】更に、フリップチップ用ＩＣ１４の動作時
には、低温ロー材２０は溶融し、フリップチップ用ＩＣ
１４とリッド１８の間に広く広がり、それらの間の熱の
伝わる経路を広げる。更に、溶融した低温ロー材２０の
熱伝導率は、固体の状態より高い。
【００４１】これらの理由により、フリップチップ用Ｉ
Ｃ１４からリッド１８へ伝わる熱量が増加し、フリップ
チップ用ＩＣ１４の放熱特性は一層向上する。 本実施例の半導体装置では、フリップチップ用ＩＣ１
４の接地電流を、リッド１８を通して配線基板１０の接
地配線１３ａに流すことによって、はんだ端子１７の負
荷を減らし、過熱を防止できる。又、接地電流の抵抗が
小さくなるため、フリップチップ用ＩＣ１４の接地特性
が向上する。
【００４２】更に、フリップチップ用ＩＣ１４の動作時
には、低温ロー材２０は溶融し、接地電極１５とリッド
１８の間に広く広がり、それらの間の接地電流の流れる
経路を広げる。又、溶融した低温ロー材２０の電気伝導
度は、固体の状態より高い。これらの理由により、接地
電極１５とリッド１８との間の電気抵抗は小さくなり、
フリップチップ用ＩＣ１４の接地特性は一層向上する。
【００４３】フリップチップ用ＩＣ１４の動作時に
は、低温ロー材２０は溶融するため、フリップチップ用
ＩＣ１４とリッド１８の間に、それらの熱膨張率の差に
より生じていた応力は解消され、フリップチップ用ＩＣ
１４にかかる機械的な負荷が減少する。 （実施例２） ａ）本実施例の半導体装置の構成を説明する。
【００４４】図４に示す様に、本実施例の半導体装置で
は、フリップチップ用ＩＣ３２が配線基板３０に搭載さ
れ、フリップチップ用ＩＣ３２の背面に位置する接地電
極３３に、低温ロー材３５によって、リッド３４が接合
されている。特に本実施例のリッド３４は、四角形の平
板型であり、前記実施例１のリッド１８とは異なり、側
板を有しない。
【００４５】そして、前記リッド３４の下面には、接地
電極３３とリッド３５の接合部を囲むように、４角形の
枠状の低温ロー材流れ出し防止ダム３６が形成されてい
る。更に、リッド３４の端部と、配線基板３０の接地配
線３１は、導電性のピン３７と中温ロー材３８で接合さ
れている。つまり、４角形の板状であるリッド３４は、
その各頂点付近に接合された４本の円柱形のピン３７に
よって、配線基板３０から持ち上げられた形で、配線基
板３０の接地配線３１に接合されている。
【００４６】尚、リッド３４とピン３７はいずれも本体
はＡｌ製であり、表面にＮｉ／Ａｕメッキ層が形成され
ている。又、接地配線３１の表面にもＮｉ／Ａｕメッキ
層が形成されている。上記の構成により、接地電極３３
と、接地配線３１は、電気的に導通している。
【００４７】又、低温ロー材３５と中温ロー材３８は、
それぞれ、前記実施例１の低温ロー材１６と中温ロー材
２２と同一のものである。 ｂ）次に、本実施例の半導体装置の製造方法を説明す
る。 リッド３４の表面に、Ｎｉ／Ａｕメッキ層を形成した
後、前記実施例１のと同様にして、低温ロー材３５
と、低温ロー材流れ出し防止ダム３６を形成した。
【００４８】リッド３４の下面の端部に、共晶はんだ
により固着することによって、ピン３７を取り付け、ピ
ン３７の端部（リッド３４と接続した側とは反対側）に
ロー材３８をスクリーン印刷により形成した。尚、ピン
３７の表面には、あらかじめＮｉ／Ａｕメッキ層を形成
しておく。
【００４９】リッド３４とピン３７を、低温ロー材３
５が接地電極３３に接し、中温ロー材３８が配線基板３
０の接地配線３１に接するように置いた後、低温ロー材
３５と、中温ロー材３８をそれぞれ一旦加熱した後冷却
し、リッド３４とピン３８を固定した。
【００５０】ｃ）上述した構成により、本実施例の半導
体装置は、実施例１の半導体装置と同様に、フリップチ
ップ用ＩＣ３２の放熱特性と接地特性の向上、及びフリ
ップチップ用ＩＣ３２とリッド３４の間の応力の緩和と
いう効果を奏する。特に本実施例においては、フリップ
チップ用ＩＣ３２がリッド３４によって密閉されないた
め、フリップチップ用ＩＣ３２の放熱特性が一層優れ
る。又、リッド３４の形状が単純であるため、製造が容
易であるという長所を有する。 （実施例３） ａ）本実施例の半導体装置の構成を説明する。
【００５１】図５に示す様に、本実施例の半導体装置
は、フリップチップ用ＩＣ５１が配線基板５０に搭載さ
れ、フリップチップ用ＩＣ５１の背面に、低温ロー材５
３によって、リッド５２が接合されている。特に本実施
例では、リッド５２の形状は平板型である。つまり、リ
ッド５２は４角形の板状部材のみから成り、前記実施例
１の側板１８ｂや、前記実施例２のピン３７に相当する
部分を持たない。よって、リッド５２はその端部におい
て、配線基板５０に接合されていない。
【００５２】又、前記リッド５２の下面には、フリップ
チップ用ＩＣ５１とリッド５２の接合部を囲むように、
低温ロー材流れ出し防止ダム５４が形成されている。
尚、リッド５２の表面及びフリップチップ用ＩＣの背面
には、Ｎｉ／Ａｕメッキ層が形成されている。又、低温
ロー材５３は、前記実施例１の低温ロー材１６と同一の
ものである。
【００５３】ｂ）次に本実施例の半導体装置の製造方法
を説明する。 リッド５２の表面に、Ｎｉ／Ａｌメッキ層を形成した
後、前記実施例１のと同様に、低温ロー材５３と、低
温ロー材流れ出し防止ダム５４を形成した。 フリップチップ用ＩＣ５１の背面に、Ｎｉ／Ａｌメッ
キ層を形成した後、リッド５２を、その下面の低温ロー
材５３がフリップチップ用ＩＣ５１接するように置く。
そして低温ロー材５３を一旦加熱した後冷却し、リッド
５２を固定した。
【００５４】ｃ）上述した構成により、本実施例の半導
体装置は以下の効果を奏する。本実施例では、低温ロー
材５３は、フリップチップ用ＩＣ５１の熱により溶融
し、低温ロー材流れ出し防止ダム５４の内側に溜まる。
その時、溶融した低温ロー材５３の高い濡れ性、高熱伝
導率、及び柔軟性という特性により、フリップチップ用
ＩＣ５１の放熱特性は向上し、フリップチップ用ＩＣ５
１とリッド５２の間の応力は緩和される。
【００５５】特に、本実施例においては、フリップチッ
プ用ＩＣ５１がリッド５２によって密閉されないため、
フリップチップ用ＩＣ５１の放熱特性が一層優れる。
又、リッド５２の形状が単純であるため、製造が容易で
あるという長所を有する。 （実施例４） ａ）本実施例の半導体装置の構成を説明する。
【００５６】図６に示す様に、本実施例の半導体装置で
は、フリップチップ用ＩＣ７２が配線基板７０に搭載さ
れ、フリップチップ用ＩＣ７２の背面に、低温ロー材７
４によって、リッド７３が接合されている。このリッド
７３は、前記実施例１のリッド１８とほぼ同様に、４角
形の籠型であるが、特に本実施例のリッド７３には、フ
リップチップ用ＩＣ７２とリッド７３の接合部となる部
分を囲むように、段差が設けられており、これを低温ロ
ー材流れ出し防止ダム７６とする。
【００５７】尚、低温ロー材７４と中温ロー材７５は、
それぞれ、前記実施例１の低温ロー材１６と中温ロー材
２２と同一のものである。 ｂ）次に、本実施例の半導体装置の製造方法を説明す
る。 リッド７３の下面に、前記実施例１のと同様に、低
温ロー材７４と、中温ロー材７５を形成した。
【００５８】リッド７３を、その下面の低温ロー材７
４がフリップチップ用ＩＣ７２に接し、中温ロー材７５
が配線基板の接地配線７１に接するように置いた後、低
温ロー材７４と、中温ロー材７５をそれぞれ一旦加熱し
た後冷却し、リッド７３を固定した。
【００５９】ｃ）上述した構成により、本実施例の半導
体装置は、実施例１の半導体装置と同様に、フリップチ
ップ用ＩＣ７２の放熱特性と接地特性の向上、及びフリ
ップチップ用ＩＣ７２とリッド７３の間の応力の緩和と
いう効果を奏する。特に本実施例では、リッド７３自体
に設けた段差を低温ロー材流れ出し防止ダム７６とする
ため、スクリーン印刷等の方法で低温ロー材流れ出し防
止ダムを形成する工程が必要が無く、半導体装置の生産
が容易であるという長所を有する。
【００６０】尚、本発明は上記の形態に何等限定される
ものではなく、本発明の要旨を逸脱しない範囲で種々の
形態で実施することができる。例えば、低温ロー材流れ
出し防止ダムは、ポリイミド、又はオーバーコートガラ
スを材料として形成できる。又、リッドの材料として
は、例えば、Ｃｕ，Ａｇ，Ａｕ，Ｎｉ、それらの合金、
又は、セラミックス等の不導体の材料に前記いずれかの
金属の被覆を施したものが使用できる。更に、フリップ
チップ用ＩＣの接地電流をリッドに流さない場合には、
セラミックス等の不導体の材料も使用できる。
【図面の簡単な説明】
【図１】 低温ロー材流れ出し防止ダムを備えた半導体
装置の説明図である。
【図２】 実施例１の半導体装置の説明図である。
【図３】 実施例１の半導体装置の製造工程の説明図で
ある。
【図４】 実施例２の半導体装置の説明図である。
【図５】 実施例３の半導体装置の説明図である。
【図６】 実施例４の半導体装置の説明図である。
【図７】 リッドを備えた従来の半導体装置の説明図で
ある。
【符号の説明】
１０、３０、５０、７０・・・配線基板 １１ａ，１１ｂ、１１ｃ・・・Ｎｉ／Ａｕメッキ層 １３ａ、３１、７１・・・接地配線 １３ｂ・・・電源配線 １３ｃ・・・信号配線 １４、３２、５１、７２・・・フリップチップ用ＩＣ １５、３３・・・接地電極 １７・・・はんだ端子 １８、３４、５２、７３・・・リッド １８ａ・・・リッドの天板 １８ｂ・・・リッドの側板 ２０、３５、５３、７４・・・低温ロー材 ２１、３６、５４、７６・・・低温ロー材流れ出し防止ダ
ム ３７・・・ピン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 康宏 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Ｆターム(参考） 5F036 BB08

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、 前記配線基板に取り付けられたフリップチップ用ＩＣ
    と、 前記フリップチップ用ＩＣの背面に低温ロー材により接
    合されたリッドと、 を備えた半導体装置であって、 前記リッドに、前記リッドと前記フリップチップ用ＩＣ
    の接合部を囲む様に、低温ロー材流れ出し防止ダムを備
    えたこと特徴とする半導体装置。
  2. 【請求項２】 前記ＩＣの接地電極が、前記リッドを通
    して、前記配線基板上の接地配線と、電気的に導通して
    いることを特徴とする前記請求項１に記載の半導体装
    置。
  3. 【請求項３】 前記低温ロー材が、前記フリップチップ
    用ＩＣの動作時に溶融することを特徴とする前記請求項
    １又は２に記載の半導体装置。
  4. 【請求項４】 前記低温ロー材の融点が、７０〜１１０
    ℃であることを特徴とする前記請求項１〜３のいずれか
    に記載の半導体装置。
JP2000122674A 2000-04-24 2000-04-24 半導体装置 Pending JP2001308215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000122674A JP2001308215A (ja) 2000-04-24 2000-04-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000122674A JP2001308215A (ja) 2000-04-24 2000-04-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2001308215A true JP2001308215A (ja) 2001-11-02

Family

ID=18633123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122674A Pending JP2001308215A (ja) 2000-04-24 2000-04-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2001308215A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073810A (ja) * 2004-09-02 2006-03-16 Toyota Motor Corp パワー半導体モジュールおよびその製造方法
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
KR100734816B1 (ko) * 2003-01-30 2007-07-06 인터내셔널 비지네스 머신즈 코포레이션 전자 소자 캐리어를 위한 최적화된 덮개의 장착
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2009152494A (ja) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd 半導体パッケージ用放熱板およびそのめっき方法
JPWO2007096975A1 (ja) * 2006-02-24 2009-07-09 富士通株式会社 半導体装置
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734816B1 (ko) * 2003-01-30 2007-07-06 인터내셔널 비지네스 머신즈 코포레이션 전자 소자 캐리어를 위한 최적화된 덮개의 장착
JP2006073810A (ja) * 2004-09-02 2006-03-16 Toyota Motor Corp パワー半導体モジュールおよびその製造方法
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
JPWO2007096975A1 (ja) * 2006-02-24 2009-07-09 富士通株式会社 半導体装置
JP4874325B2 (ja) * 2006-02-24 2012-02-15 富士通株式会社 半導体装置
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
JP4691455B2 (ja) * 2006-02-28 2011-06-01 富士通株式会社 半導体装置
US8089146B2 (en) 2006-02-28 2012-01-03 Fujitsu Limited Semiconductor device and heat radiation member
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2009152494A (ja) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd 半導体パッケージ用放熱板およびそのめっき方法
US20090183855A1 (en) * 2007-12-21 2009-07-23 Shinko Electric Industries Co., Ltd. Heat radiating plate for semiconductor package and plating method thereof
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JP3063161B2 (ja) ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法
KR101140518B1 (ko) 배선 기판 및 반도체 장치
US20060049517A1 (en) Flip chip semiconductor device and manufacturing method thereof
US20070290310A1 (en) Semiconductor Device and Method for Manufacturing the Same
US20090194862A1 (en) Semiconductor module and method of manufacturing the same
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2007088030A (ja) 半導体装置
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP5407269B2 (ja) 半導体装置
JP3228339B2 (ja) 半導体装置およびその製造方法
JP2001308215A (ja) 半導体装置
US5469329A (en) Printed circuit board with bi-metallic heat spreader
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
CN101652856A (zh) 用于改良热性能的具有焊接盖的集成电路封装
US7223638B2 (en) Microelectronic assembly having a thermally conductive member with a cavity to contain a portion of a thermal interface material
JPWO2021140771A5 (ja)
NL2025197B1 (en) Semiconductor device
JP2005026364A (ja) 混成集積回路
JP6985599B2 (ja) 電子装置及び電子装置の製造方法
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
JP2016181575A (ja) 放熱基板及び半導体装置
WO2023145389A1 (ja) 半導体装置及び電子機器
JP2003133337A (ja) 半導体実装構造および半導体実装方法
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법