JP2003133337A - 半導体実装構造および半導体実装方法 - Google Patents

半導体実装構造および半導体実装方法

Info

Publication number
JP2003133337A
JP2003133337A JP2001325062A JP2001325062A JP2003133337A JP 2003133337 A JP2003133337 A JP 2003133337A JP 2001325062 A JP2001325062 A JP 2001325062A JP 2001325062 A JP2001325062 A JP 2001325062A JP 2003133337 A JP2003133337 A JP 2003133337A
Authority
JP
Japan
Prior art keywords
buffer plate
solder
semiconductor
stress buffer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001325062A
Other languages
English (en)
Inventor
Mikio Naruse
幹夫 成瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2001325062A priority Critical patent/JP2003133337A/ja
Publication of JP2003133337A publication Critical patent/JP2003133337A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 緩衝板を用いる半導体実装において、工程数
の抑制および半田厚さの均一性の向上を図ることができ
る半導体実装方法の提供。 【解決手段】 金属電極板であるバスバー４上に、半田
３を挟んで中央に貫通孔３６ａが形成された緩衝板３６
を載置し、その緩衝板３６の上に半導体素子１を載置す
る。その後、半田３を加熱溶融すると、溶融した半田３
は緩衝板３６の貫通孔３６ａを通して半導体素子１と緩
衝板３６との隙間に潜入する。半導体素子１と緩衝板３
６との隙間に潜入した半田３は半導体素子接合面の中央
から周辺部へと濡れ拡がり、半導体素子１と緩衝板３６
との隙間全体に充填される。その後、冷却して半田３を
凝固させることにより実装が終了する。また、緩衝板３
６の上面および下面に凸部を形成して、各半導体層の厚
さ管理を行っても良い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを応
力緩衝板を介してバスバー等の金属電極板上に半田接合
する半導体実装構造および半導体実装方法に関する。
【０００２】
【従来の技術】トランジスター、ＩＧＢＴ、サイリスタ
ーなどの半導体チップを用いたインバーター等の半導体
装置では、バスバーなどの金属電極板上に半導体チップ
を半田接合するような実装構造が知られている。この実
装構造では、接合に用いられている半田は半導体チップ
で発生した熱を金属電極板へ逃がす役割も担っている。
さらに、半導体チップの表裏に電極を有する場合、半導
体チップの電極と金属電極板とを電気的に接続するとい
う役割も半田は担っている。そのため、半田の確実な接
合状態を確保する必要がある。
【０００３】一般的に、Ｃｕ（銅）等の金属板を用いた
バスバーに半導体チップを半田接合した場合、半導体チ
ップの発熱や環境温度の変化などにより温度上昇・降下
のヒートサイクルが繰り返し発生すると、半導体チップ
とバスバーとの線膨張係数の差によって半田に応力が発
生する。その結果、半田に亀裂が生じたり、半導体チッ
プ自体が割れて機能不良になるおそれがあった。
【０００４】従来、半田層を厚くして半田内の応力を低
減する方法があるが、接合時の半田の流動性を考慮する
と厚さ増大には限界があった。他の方法としては、半導
体チップとバスバーとの間に応力低減用の緩衝板を介在
させる方法がある。すなわち、線膨張係数が半導体チッ
プ材料であるＳｉ（シリコン）に近い値を有するＭｏ
（モリブデン）やＷ（タングステン）等を材料とする金
属を緩衝板に使用し、バスバーと緩衝板および緩衝板と
半導体チップをそれぞれ半田接合する。
【０００５】緩衝板を使用する実装構造では、半田層が
２層になるため半田の総厚さが大きくなる。さらに、緩
衝板と半導体チップとの線膨張係数が近似しているた
め、これらの間の半田に高い応力がかかることがなく、
半導体チップに割れが生じたりすることもない。なお、
バスバー、緩衝板および半導体チップを接合する際に
は、半導体チップと緩衝板との接合に高融点（３００℃
程度）の半田を、緩衝板とバスバーとの接合に低融点
（２００℃程度）の半田をそれぞれ用いる場合と、同一
融点の半田を用いる場合とがある。
【０００６】
【発明が解決しようとする課題】しかしながら、低融点
および高融点の２種類の半田を用いる場合には、高温半
田による接合作業の後に低温半田による接合作業を行う
必要があり、部品数の増加や実装工程数の増加という欠
点があった。一方、同一融点の半田を用いて接合を行う
場合には、バスバーおよび緩衝板間の半田と緩衝板およ
び半導体チップ間の半田とが同時に溶融するため、溶融
時に緩衝板と半導体チップとがバランスを失いやすく、
各々の半田層の厚さを均一に保つのが難しいという問題
があった。
【０００７】本発明の目的は、緩衝板を用いる半導体実
装において、工程数の抑制および半田厚さの均一性の向
上を図ることができる半導体実装構造および半導体実装
方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、金属電極板上
に半田接合された導電性の応力緩衝板と、応力緩衝板上
に半田接合された半導体チップとを備える半導体実装構
造に適用され、応力緩衝板のほぼ中央に貫通孔を形成し
たことにより上述の目的を達成する。また、応力緩衝板
の半導体チップ側の面に第１の凸部を形成し、応力緩衝
板の金属電極板側の面に第２の凸部を形成しても良い。
さらに、第１の凸部は、応力緩衝板を金属電極板側から
半導体チップ側に押し出して形成し、かつ、前記貫通孔
より離れた位置から前記貫通孔まで延在するようなもの
でも良い。さらにまた、第１の凸部を半導体チップと接
触させ、第２の凸部を金属電極板と接触させても良い。
本発明は、金属電極板上に半田接合された導電性の応力
緩衝板と、応力緩衝板上に半田接合された半導体チップ
とを備える半導体実装構造に適用され、板状部材のほぼ
中央部分を複数の切片に分割して、複数の切片の一部を
半導体チップ側に折り曲げた第１の屈曲部と、複数の切
片の残りを金属電極板側に折り曲げた第２の屈曲部と、
複数の切片の折り曲げにより形成された貫通孔とを応力
緩衝板に形成したことにより上述の目的を達成する。さ
らに、応力緩衝板の半導体チップ側の面に形成され、応
力緩衝板と半導体チップとの間の半田が半導体素子領域
外へ濡れ拡がるのを防止する第１の壁部と、金属電極板
の応力緩衝板側の面に形成され、金属電極板と応力緩衝
板との間の半田が応力緩衝板領域外へ濡れ拡がるのを防
止する第２の壁部とを設けても良い。本発明は、金属電
極板上に応力緩衝板を介して半導体チップを半田接合す
る半導体実装方法に適用され、ほぼ中央に貫通孔が形成
された導電性の応力緩衝板を、半田を挟んで金属電極板
上に載置する第１の工程と、応力緩衝板上に半導体チッ
プを載置する第２の工程と、半田、応力緩衝板および半
導体チップが載置された金属電極板を加熱して、半田を
溶融させる第３の工程とを有することにより上述の目的
を達成する。また、半田の形状を、半田の応力緩衝板側
の面が応力緩衝板の中央部分を含む一部の領域と対向す
るような形状としても良い。
【０００９】
【発明の効果】（１）請求項１および請求項６の発明に
よれば、加熱により半田が溶融すると、貫通孔を介して
半導体チップと応力緩衝板との隙間に半田が潜入する。
そのため、半田を予め二層に配設する必要がなく、実装
時の部品点数の削減および実装工程数の削減を図ること
ができる。また、半導体チップと応力緩衝板との隙間に
おいては、半田が中央部の貫通孔から周辺部へと潜入す
るため隙間内の気体が半田によって押し出され、放熱の
阻害要因となるボイド発生の低減を図ることができる。 （２）請求項２の発明のように第１および第２の凸部を
設けることにより、半田層の厚さを均一にすることがで
きる。その結果、半導体チップの接合部が受ける応力の
バラツキを低減することができるとともに、接合信頼性
の向上が図れる。 （３）さらに、請求項３の発明では、第１の凸部が貫通
孔へと向かう半田の移動方向に沿うように貫通孔まで形
成されているので、第１の凸部の裏面側の気体が半田溶
融時に外部に抜けやすくなり、半田層内に気泡が残留す
るのを防止することができる。 （４）さらに請求項４の発明では、第１の凸部は半導体
チップと接触し、第２の凸部は金属電極板と接触するよ
うに形成されているので、半田が確実に半導体チップと
応力緩衝板との間に潜入することができる。 （５）請求項５の発明によれば、半導体チップおよび金
属電極板と応力緩衝板とが直接接触する面積が増加し、
放熱性能の向上を図ることができる。 （６）請求項６の発明によれば、余分な領域への半田の
濡れ拡がりを防止することができ、半導体チップと応力
緩衝板との間および応力緩衝板と金属電極板との間に確
実に半田を充填することができる。 （７）請求項８の発明によれば、応力緩衝板と金属電極
板との間において、半田が中央付近から周辺へと拡がる
のでボイド発生の低減を図ることができる。
【００１０】
【発明の実施の形態】以下、図を参照して本発明の実施
の形態を説明する。 −第１の実施の形態− 図１は、半導体素子１，２を用いて直流を交流に変換す
るインバータの電力変換回路の一部を示す図である。半
導体素子１，２には、例えばMOS FETが用いられる。各
半導体素子１，２は、導電性接合材である半田３により
Ｃｕ（銅）等の良伝導性金属から成るバスバー４，５上
にそれぞれ接合されている。各半導体素子１，２の表裏
両面にはそれぞれ電極が形成されており、半導体素子
１，２の裏面の電極（ドレイン用の電極）は半田３によ
りバスバー４，５と電気的に接続されている。この半田
３は電気的接続だけでなく、半導体素子１，２で発生し
た熱をそれぞれバスバー４，５へと放熱する機能も担っ
ている。
【００１１】半導体素子１，２の表面側（図示上面側）
には、図示していないがソース用の電極とゲート用の電
極とが形成されている。半導体素子１のソース電極は金
属ワイヤ６によりバスバー５に接続され、ゲート電極は
金属ワイヤ７によりゲート端子８に接続されている。ゲ
ート端子８には半導体素子１の駆動用信号が入力され
る。一方、半導体素子２のソース電極は金属ワイヤ９に
よりバスバー１０に接続され、ゲート電極は金属ワイヤ
１１によりゲート端子１２に接続されている。
【００１２】各バスバー４，５，１０は電位が異なるの
で、互いに接触しないような間隔で配置されている。１
３は各バスバー４，５，１０の縁部分を覆うとともに、
各バスバー４，５，１０の間を埋めるように形成された
電気絶縁性の樹脂モールドである。樹脂モールド１３に
より一体化されたモジュールＭは、放熱シート１４を介
してヒートシンク１５に固定される。ヒートシンク１５
内には冷却水等の冷媒が流れる流路１５ａが形成されて
いる。放熱シート１４は、半導体素子１，２からバスバ
ー４，５に伝達された熱をヒートシンク１５に伝達する
とともに、バスバー４，５，１０とヒートシンク１５と
の間の電気的絶縁を確保する役割も担っている。
【００１３】図２はバスバー４上に実装された半導体素
子１の断面図である。半導体素子１とバスバー４のと間
には導電性の緩衝板１６が配設されている。緩衝板１６
のほぼ中央には貫通孔１６ａが形成されており、この孔
１６ａを介してバスバー４および緩衝板１６の隙間と、
緩衝板１６および半導体素子１の隙間とは連通してい
る。すなわち、バスバー４、緩衝板１６および半導体素
子１はそれぞれ同一の半田３により接合されている。緩
衝板１６は、半導体素子１の発熱による温度上昇・降下
に伴う半田３内の応力発生を抑えるために設けられた部
材である。
【００１４】この応力は主に半導体素子１の端部付近
（特に角部）に大きく発生し、半導体素子１の中央付近
は小さい。応力の発生は半田３の弾性係数（ヤング率）
に依存しており、ヤング率が小さいほど応力の発生傾向
が大きくなる。緩衝板１６には、半導体素子１の基板材
料であるＳｉ（シリコン）の線膨張係数に近い線膨張係
数を有する材料が用いられ、例えば、Ｍｏ（モリブデ
ン）やＷ（タングステン）や銅合金等の金属が用いられ
る。ＭｏやＷ等の金属は、線膨張係数がＳｉに近いうえ
に、ヤング率が大きいことから、バスバー４から受ける
応力を半導体素子１側に伝わり難くしている。また、銅
合金の場合には、線膨張係数をＣｕとＳｉの中間程度に
設定することにより応力を分散させている。これらのこ
とにより、半導体素子１自体の割れや接合部半田のクラ
ックによる機能不良の発生を防止している。
【００１５】図３は図２の緩衝板１６を用いた半田付け
の手順を示す図である。まず、図３（ａ）に示すように
シート状の半田３をバスバー４と緩衝板１６との間に配
設する。半田３の量は、接合後にバスバー４と緩衝板１
６との間および緩衝板１６と半導体素子１との間に過不
足無く充填される量とされる。この状態で半田付け炉に
通して加熱し、半田３を溶融させる。通常、この種の実
装に使用される半田付け炉は、窒素（Ｎ２）雰囲気や水
素（Ｈ２）雰囲気で半田付けが行われ、加熱中に発生す
る半田付け面の酸化が防止される。特に、水素雰囲気の
場合には半田付け面の還元作用が行われるので、半田濡
れ性の向上を積極的に図ることができる。
【００１６】半田３の温度が融点に達すると溶融を開始
し、溶融した半田３は緩衝板１６に形成した孔１６ａを
通して緩衝板１６と半導体素子１との接触部分に達す
る。一般的に、半田付け面には金（Ａｕ）やニッケル
（Ｎｉ）等のメッキが施されており、溶融した半田３は
毛管現象および半導体素子１裏面のメッキと緩衝板１６
表面のメッキとの作用による浸透性によって、図３
（ｂ）に示すように半導体素子１と緩衝板１６との隙間
全体に潜入する。その後、図４の平面図に示すように、
半田３は隙間の中央部分から周辺部分へと拡がり、半導
体素子１裏面の端部に達すると表面張力が作用して半田
３の拡がりが停止する（図３（ｃ）参照）。半田３が隙
間全体に拡がったならば、冷却を行い実装が終了する。
【００１７】図５は、従来の半導体実装構造の一例を示
す断面図である。従来の緩衝板２６は貫通孔が形成され
ていない単なる板であったため、半田付けを行う際に
は、緩衝板２６とバスバー４との間および緩衝板２６と
半導体素子１との間にそれぞれ半田３ａ，３ｂを配設し
ていた。そのため、半田３ａ，３ｂを溶融温度の異なる
半田で構成する場合には、前述したように緩衝板２６の
接合の後に半導体素子１の接合を行う必要があるため、
２回の半田付け工程が必要であった。しかし、上述した
第１の実施の形態では、半導体素子１および緩衝板１６
の接合を１種類の半田３により同時に行うので、作業工
程の短縮を図ることができる。
【００１８】また、半田３ａ，３ｂを同一の半田で構成
する場合には半田付けを同時に行えるが、半田溶融時に
緩衝板２６と半導体素子１とがバランスを失いやすく、
各々の半田層の厚さを均一に保つのが難しかった。しか
し、上述した第１の実施の形態では、緩衝板１６とバス
バー４との間に配設された半田３は、溶融すると緩衝板
１６の貫通孔１６ａを通して半導体素子１と緩衝板１６
との隙間に潜入するので、従来のように複数の半田３
ａ，３ｂを配設する必要がない。その結果、実装時の部
品点数の削減および実装工程数の削減を図ることができ
る。
【００１９】さらに、半導体素子１と緩衝板１６との隙
間に潜入した半田３は、図４に示すように半導体素子１
の中央に位置する貫通孔１６ａから周辺部分へと拡が
る。そのため、隙間に存在する残留空気は半田３により
周辺部へと押し出されるように排除されるため、半田層
内に気泡が残留するおそれがなく、電気伝導および熱伝
導に関して良好な半田層を形成することができる。
【００２０】−第２の実施の形態− 図６〜９は半導体素子１の実装構造の第２の実施の形態
を説明する図である。図６は半導体素子１の平面図であ
り、図７は図６のＡ−Ａ断面図である。また、図８は、
断面図７の緩衝板３６のみを示す斜視図である。第１の
実施の形態と同様に、バスバー４と緩衝板３６、緩衝板
３６と半導体素子１はそれぞれ同一の半田３により接合
されている。図８に示すように、緩衝板３６の中央付近
には貫通穴３６ａが形成されており、その周囲には半導
体素子１方向に突出する凸部２０が４つ（図６参照）形
成されている。さらに緩衝板３６の四隅には、凸部２０
とは逆にバスバー４方向に突出する凸部２１が１つずつ
形成されている。
【００２１】そのため、バスバー４上に緩衝板３６およ
び半導体素子１を順に重ねると、バスバー４と緩衝板１
６との間には凸部２１の突出寸法ｄ２だけの隙間が形成
され、緩衝板３６と半導体素子１との間には凸部２０の
突出量ｄ１だけの隙間が形成される。半田３はそれらの
隙間に入り込み、バスバー４，緩衝板３６および半導体
素子１を互いに接合している。なお、凸部２１の間隔は
半導体素子１の一辺の長さとほぼ同一であり、半導体素
子１はその角部が凸部２１と重なるように載置される。
緩衝板３６はプレス加工により容易に製作することがで
きる。例えば、貫通孔３６ａはファインブランキング等
の剪断加工により形成し、凸部２０，２１はエンボス加
工等の張出し加工や絞り加工により形成する。
【００２２】図９は実装の手順を示す図であり、（ａ）
〜（ｃ）の順に作業が進む。図９（ａ）では、バスバー
４上にシート状半田３を載置し、その上に緩衝板３６，
半導体素子１の順に重ねる。２２は半導体素子１に対し
て下方への加重を与えるための重しであるが、これは必
要に応じて用いれば良い。半田３の体積は、接合後に半
導体素子１と緩衝板３６との隙間および緩衝板３６とバ
スバー４との隙間に過不足無く充填される量とされる。
【００２３】図９（ｂ）では、図９（ａ）の状態で半田
付け炉に通して加熱し、半田３を溶融させる。溶融した
半田３は、緩衝板３６の中央部に形成された貫通孔３６
ａから半導体素子１と緩衝板３６との隙間に潜入する。
上述した重し２２はこの半田３の潜入を促進させるため
に設けたものである。第１の実施の形態と同様に、半導
体素子１と緩衝板３６との隙間に潜入した半田３は、隙
間内の空気を押し出すように中央部から周辺部へと拡が
る。図９（ｃ）に示すように半田３が半導体素子１の端
部まで充填されたならば、重し２２を取り去って冷却を
行う。
【００２４】第２の実施の形態では、第１の実施の形態
の効果に加えて、凸部２０，２１を緩衝板３６に形成し
たことにより、半田層の厚さ管理が容易となるととも
に、均一な厚さの半田層を形成することができる。その
結果、半導体素子１の接合部が受ける応力のバラツキが
低減されるとともに、接合部の信頼性を向上させること
ができる。特に、半導体素子１の角部では応力が最も大
きくなりやすいが、図６〜８に示すように、バスバー側
に凸の凸部２１が形成されているため、角部の半田厚さ
は他の部分よりも厚くなっており、他の部分よりも応力
緩和の効果が大きくなっている。
【００２５】図９（ａ）に示した半田３は、緩衝板３６
とほぼ同一面積のシート状半田であったが、図１０に示
す半田３ｃは緩衝板３６よりも小さな面積となるように
形成されている。ただし、半田３と半田３ｃとは同一体
積であり、溶融すると図９（ｃ）のような状態となる。
このように、半田３ｃの緩衝板３６に対向する面の面積
を小さくすると、溶融後の半田３ｃは中央部から周辺部
へと拡がる傾向が増大する。そのため、隙間内の気体の
排除をより効果的に行わせることができ、半田３ｃ内の
気泡の残留をより低下させることができる。この場合、
半田３ｃの対向面積を小さくすればするほど、気泡残留
の低減効果は高くなる。
【００２６】図１１，１２は第２の実施の形態の第１の
変形例を示す図である。図１１は半導体素子１の実装部
の平面図であり、図１２は図１１のＢ−Ｂ断面図であ
る。なお、図１１では、緩衝板４６の形状が分かり易い
ように半導体素子１を仮想線（二点鎖線）で示した。ま
た、図６〜８に示した第２の実施の形態と同様の部分に
は同一符号を付し、以下では異なる部分を中心に説明す
る。第１の変形例では、緩衝板４６の形状が第２の実施
の形態の緩衝板３６と異なり、他の構成は同一である。
【００２７】緩衝板３６では凸部２０はほぼ円形であっ
たが、緩衝板４６ではこの凸部２０に変えて、貫通孔４
６ａまで延在する細長い凸部３０とした。図９（ａ）に
示したように、半田３が溶融する前は、半田３と緩衝板
３６の下面との間には空間が形成されている。半田３が
溶融すると、この空間の気体は半田３によって隙間外へ
押し出されることになる。凸部２０が形成されている中
央付近の気体は貫通孔３６ａから半導体素子１と緩衝板
３６との隙間に逃げるが、このとき、上に凸である凸部
２０の下面には気体が溜まり易いという欠点がある。
【００２８】そこで、第１の変形例では、図１１に示す
ように凸部３０を貫通孔４６ａまで放射状に延在させ
た。溶融した半田３が貫通孔４６ａを介して半導体素子
１と緩衝板４６との隙間に潜入する際には、半田３は中
央の貫通孔４６ａに向かって流れるので、半田３は凸部
３０に沿って流れることになる。その結果、凸部３０の
下面側の気体は、半田３の流れに押されて貫通孔４６ａ
へと押しやられる。よって、凸部３０の下面に気体が滞
留するのを防止することができ、半田層内に気泡が生じ
るのを防止することができる。
【００２９】図１３〜１５は第２の実施の形態の第２の
変形例を示す図である。第２の変形例では緩衝板５６の
みが第２の実施の形態と異なる。図１３は半導体素子１
の実装部分の平面図であり、図１４は図１３のＣ−Ｃ断
面図である。図１５は緩衝板５６の斜視図である。図１
３では、緩衝板５６の形状が分かり易いように半導体素
子１を仮想線（二点鎖線）で示した。図１５に示すよう
に、緩衝板５６は板材をファインブランキング等の剪断
加工した後に、曲げ加工を施したものである。
【００３０】貫通孔５６ａの周囲には、表面側（半導体
素子側）に折り曲げられた屈曲部５６ｂと裏面側（バス
バー側）に折り曲げられた屈曲部５６ｃとが交互に形成
されている。そのため、バスバー４上に緩衝板５６、半
導体素子１の順に重ねると、バスバー４と緩衝板５６と
の間および緩衝板５６と半導体素子１との間に、屈曲部
５６ｂ、５６ｃの段差に相当する隙間が形成される。こ
の段差寸法はほぼ緩衝板５６の板厚に等しいので、緩衝
板５６の板厚によって隙間寸法の管理、すなわち、半田
層の厚さ管理を容易に行うことができる。さらに、各屈
曲部５６ｂの表面全体が半導体素子１の裏面に密着し、
各屈曲部５６ｃの表面全体がバスバー４の表面に密着し
ているので、緩衝板５６を介して半導体素子１の熱がバ
スバー４に直に伝達されて放熱性能の向上を図ることが
できる。
【００３１】−第３の実施の形態− 図１６，１７は、本発明による実装構造の第３の実施の
形態を示す図である。図１６は平面図であり、図１７は
図１６のＤ−Ｄ断面図である。緩衝板４６は図１１，１
２に示したものと同一である。３１，３２は半田３の濡
れ防止壁であり、図１７に示すように半田３のフィレッ
ト（符号Ｆで示す部分）が形成される部分の外周に沿っ
て形成されている。濡れ防止壁３１は、緩衝板４６の半
導体素子側の面に凸部２１を含む領域を囲むように矩形
リング状に形成されている。一方、濡れ防止壁３２は、
バスバー４の表面上に緩衝板４６と同程度かやや大きい
面積の矩形領域を囲むように矩形リング状に形成されて
いる。この濡れ防止壁３１，３２には、例えば、レジス
ト等が用いられ、レジストを緩衝板４６表面およびバス
バー４の表面に矩形リング状に印刷すれば良い。
【００３２】前述したように、半田付け面には金（Ａ
ｕ）やニッケル（Ｎｉ）等のメッキが施される。そし
て、このメッキ範囲を限定することで半田３の濡れ面積
を管理することが可能である。しかし、水素を含んだ還
元雰囲気で半田接合を行った場合、メッキの施されてい
ない銅や銅合金が剥き出しになっている部分に半田３が
拡がる可能性がある。そのような場合であっても、本実
施の形態では濡れ防止壁３１，３２を設けているため、
防止壁３１，３２よりも外側に半田３が拡がることがな
い。
【００３３】上述した実施の形態では、溶融させる前の
半田としてシート状の半田を使用したが、シート状に限
らずペースト状の半田を緩衝板とバスバーとの間に配設
するようにしても良い。また、上述した実施の形態で
は、凸部２０や凸部３０を４箇所設けたが、３箇所以上
であれば半導体素子１を安定的に支持することができ
る。さらに、図１８の（ａ），（ｂ）に示す緩衝板６６
のようにすり鉢状の凸部３３を形成すれば、凸部は一つ
であっても半導体素子１を支持することができる。図１
８において、（ａ）は緩衝板６６の平面図であり、
（ｂ）は断面図である。凸部３３の中央には貫通孔６６
ａが形成されている。また、凸部２１についても凸部２
０や凸部３０と同様に、３箇所以上設ければ緩衝板をバ
スバー上に安定して支持することができる。
【００３４】以上説明した実施の形態と特許請求の範囲
の要素との対応において、凸部２０，３０，３３は第１
の凸部を、凸部２１は第２の凸部を、屈曲部５６ｂは第
１の屈曲部を、屈曲部５６ｃは第２の屈曲部を、濡れ防
止壁３１は第１の壁部を、濡れ防止壁３２は第２の壁部
をそれぞれ構成する。
【図面の簡単な説明】
【図１】本発明による実装構造を説明する図であり、電
力変換回路の一部を示す斜視図である。
【図２】バスバー４上に実装された半導体素子１の断面
図である。
【図３】半田付け手順を説明する図であり、（ａ）〜
（ｃ）の順に工程が進む。
【図４】半導体素子１の実装部の平面図である。
【図５】従来の半導体実装構造の一例を示す断面図であ
る。
【図６】半導体素子実装構造の第２の実施の形態を説明
する図である。
【図７】図６のＡ−Ａ断面図である。
【図８】断面図７に示す緩衝板３６の斜視図である。
【図９】実装の手順を示す図であり、（ａ）〜（ｃ）の
順に工程が進む。
【図１０】半田３ｃを用いた場合の実装構造を示す断面
図である。
【図１１】第２の実施の形態の第１の変形例を示す図で
あり、半導体素子実装部の断面図である。
【図１２】図１１のＢ−Ｂ断面図である。
【図１３】第２の実施の形態の第２の変形例を示す図で
あり、半導体素子実装部の平面図である。
【図１４】図１３のＣ−Ｃ断面図である。
【図１５】緩衝板５６の斜視図である。
【図１６】本発明による実装構造の第３の実施の形態を
示す図であり、半導体素子実装部分の平面図である。
【図１７】図１６のＤ−Ｄ断面図である。
【図１８】緩衝板６６を説明する図であり、（ａ）は平
面図、（ｂ）は断面図である。
【符号の説明】
１，２ 半導体素子 ３ 半田 ４，５，１０ バスバー １６，２６，３６，４６，５６，６６ 緩衝板 １６ａ，３６ａ，４６ａ，５６ａ，６６ａ 貫通孔 ２０，２１，３０，３３ 凸部 ３１，３２ 濡れ防止壁 ５６ｂ，５６ｃ 屈曲部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 金属電極板上に半田接合された導電性の
    応力緩衝板と、前記応力緩衝板上に半田接合された半導
    体チップとを備える半導体実装構造において、 前記応力緩衝板のほぼ中央に貫通孔を形成したことを特
    徴とする半導体実装構造。
  2. 【請求項２】 請求項１に記載の半導体実装構造におい
    て、 前記応力緩衝板の半導体チップ側の面に第１の凸部を形
    成し、前記応力緩衝板の金属電極板側の面に第２の凸部
    を形成したことを特徴とする半導体実装構造。
  3. 【請求項３】 請求項２に記載の半導体実装構造におい
    て、 前記第１の凸部は、前記応力緩衝板を金属電極板側から
    半導体チップ側に押し出して形成したものであり、か
    つ、前記貫通孔より離れた位置から前記貫通孔まで延在
    することを特徴とする半導体実装構造。
  4. 【請求項４】 請求項２または３に記載の半導体実装構
    造において、 前記第１の凸部は前記半導体チップと接触し、前記第２
    の凸部は前記金属電極板と接触するように形成されてい
    ることを特徴とする半導体実装構造。
  5. 【請求項５】 金属電極板上に半田接合された導電性の
    応力緩衝板と、前記応力緩衝板上に半田接合された半導
    体チップとを備える半導体実装構造において、 板状部材のほぼ中央部分を複数の切片に分割して、前記
    複数の切片の一部を半導体チップ側に折り曲げた第１の
    屈曲部と、 前記複数の切片の残りを金属電極板側に折り曲げた第２
    の屈曲部と、 前記複数の切片の折り曲げにより形成された貫通孔とを
    前記応力緩衝板に形成したことを特徴とする半導体実装
    装置。
  6. 【請求項６】 請求項１〜５のいずれかに記載の半導体
    実装構造において、 前記応力緩衝板の半導体チップ側の面に形成され、前記
    応力緩衝板と前記半導体チップとの間の半田が半導体素
    子領域外へ濡れ拡がるのを防止する第１の壁部と、 前記金属電極板の応力緩衝板側の面に形成され、前記金
    属電極板と前記応力緩衝板との間の半田が応力緩衝板領
    域外へ濡れ拡がるのを防止する第２の壁部とを設けたこ
    とを特徴とする半導体実装構造。
  7. 【請求項７】 金属電極板上に応力緩衝板を介して半導
    体チップを半田接合する半導体実装方法において、 ほぼ中央に貫通孔が形成された導電性の応力緩衝板を、
    半田を挟んで金属電極板上に載置する第１の工程と、 前記応力緩衝板上に半導体チップを載置する第２の工程
    と、 前記半田、応力緩衝板および半導体チップが載置された
    金属電極板を加熱して、前記半田を溶融させる第３の工
    程とを有する半導体実装方法。
  8. 【請求項８】 請求項７に記載の半導体実装方法におい
    て、 前記半田の形状を、前記半田の応力緩衝板側の面が前記
    応力緩衝板の中央部分を含む一部の領域と対向するよう
    な形状としたことを特徴とする半導体実装方法。
JP2001325062A 2001-10-23 2001-10-23 半導体実装構造および半導体実装方法 Pending JP2003133337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001325062A JP2003133337A (ja) 2001-10-23 2001-10-23 半導体実装構造および半導体実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001325062A JP2003133337A (ja) 2001-10-23 2001-10-23 半導体実装構造および半導体実装方法

Publications (1)

Publication Number Publication Date
JP2003133337A true JP2003133337A (ja) 2003-05-09

Family

ID=19141692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001325062A Pending JP2003133337A (ja) 2001-10-23 2001-10-23 半導体実装構造および半導体実装方法

Country Status (1)

Country Link
JP (1) JP2003133337A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272554A (ja) * 2008-05-09 2009-11-19 Honda Motor Co Ltd ハンダ付け方法
US7872836B2 (en) 2007-01-09 2011-01-18 Hitachi Global Storage Technologies Netherlands B.V. Disk drive device
JP2014041876A (ja) * 2012-08-21 2014-03-06 Mitsubishi Electric Corp 電力用半導体装置
WO2016031381A1 (ja) * 2014-08-25 2016-03-03 トヨタ自動車株式会社 半導体装置
DE112016007096B4 (de) 2016-07-28 2023-06-29 Mitsubishi Electric Corporation Halbleitervorrichtung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872836B2 (en) 2007-01-09 2011-01-18 Hitachi Global Storage Technologies Netherlands B.V. Disk drive device
JP2009272554A (ja) * 2008-05-09 2009-11-19 Honda Motor Co Ltd ハンダ付け方法
JP4691133B2 (ja) * 2008-05-09 2011-06-01 本田技研工業株式会社 ハンダ付け方法
JP2014041876A (ja) * 2012-08-21 2014-03-06 Mitsubishi Electric Corp 電力用半導体装置
WO2016031381A1 (ja) * 2014-08-25 2016-03-03 トヨタ自動車株式会社 半導体装置
DE112016007096B4 (de) 2016-07-28 2023-06-29 Mitsubishi Electric Corporation Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP4699353B2 (ja) 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法
JP4635564B2 (ja) 半導体装置
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP2007281274A (ja) 半導体装置
JP2007088030A (ja) 半導体装置
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
US11071212B2 (en) Semiconductor device manufacturing method
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP2003133337A (ja) 半導体実装構造および半導体実装方法
JP4305424B2 (ja) 半導体装置及びその製造方法
JP2000082721A (ja) 半導体装置の製造方法
CN111433910A (zh) 半导体装置以及半导体装置的制造方法
JP2000323630A (ja) 半導体装置
JP2002329804A (ja) 半導体装置
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법
WO2021039816A1 (ja) 電気回路基板及びパワーモジュール
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP5418654B2 (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
WO2021220357A1 (ja) 半導体装置
JP2019079935A (ja) 電力用半導体装置
JP7183722B2 (ja) 板はんだおよび半導体装置の製造方法
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP5151837B2 (ja) 半導体装置の製造方法