JP2002329804A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002329804A
JP2002329804A JP2001132283A JP2001132283A JP2002329804A JP 2002329804 A JP2002329804 A JP 2002329804A JP 2001132283 A JP2001132283 A JP 2001132283A JP 2001132283 A JP2001132283 A JP 2001132283A JP 2002329804 A JP2002329804 A JP 2002329804A
Authority
JP
Japan
Prior art keywords
heat
heat sink
electrode
outer peripheral
generating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001132283A
Other languages
English (en)
Inventor
Kuniaki Masamitsu
真光  邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001132283A priority Critical patent/JP2002329804A/ja
Publication of JP2002329804A publication Critical patent/JP2002329804A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 発熱素子と放熱板との接合部にかかるストレ
スを緩和して、熱応力による劣化を極力防止する。 【解決手段】 本発明の半導体装置11は、放熱板13
に発熱素子12を収容する凹部13bを形成し、発熱素
子12に下面電極16を設け、発熱素子12に上面外周
電極19を設け、放熱板13の上と発熱素子12の上面
外周電極19の上とに載置される金属製の環状部材15
を備え、そして、放熱板13の凹部13bと発熱素子1
2の下面電極16とを半田付けすると共に、放熱板13
及び発熱素子12の上面外周電極19と環状部材15と
を半田付けするように構成したものである。この場合、
発熱素子12のほぼ全体を放熱板13と環状部材15に
半田付けする構成となるので、発熱素子12の拘束力が
大幅に強くなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば高耐圧・大
電流用のパワーICに好適する半導体装置に関する。
【0002】
【従来の技術】この種のパワーICの半導体チップ(発
熱素子)は、使用時の発熱が大きいため、チップからの
放熱性を向上させるための構成が必要になる。この構成
の一例として、チップの両面に一対の放熱板を例えば半
田層を介して接合する構成が、従来より、考えられてお
り、この構成によれば、チップの両面から放熱できるの
で、放熱性が向上する。
【0003】ここで、本発明者は、上記した構成の半導
体装置を実際に試作してみた。この試作した半導体装置
は、図7に示すように、一対の例えばCu製のヒートシ
ンク(放熱板)1、2の間に2個の半導体チップ3、4
を挟んで構成されている。この構成の場合、半導体チッ
プ3、4と上側のヒートシンク2との間には、Cu製の
ヒートシンクブロック5、6が設けられている。
【0004】そして、ヒートシンク1と半導体チップ
3、4の間、半導体チップ3、4とヒートシンクブロッ
ク5、6の間、ヒートシンクブロック5、6とヒートシ
ンク2の間は、半田7を介して接合されている。また、
上記一対のヒートシンク1、2の隙間、並びに、半導体
チップ3、4及びヒートシンクブロック5、6の外周部
は、樹脂8によってモールドされている。
【0005】
【発明が解決しようとする課題】上記構成の場合、ヒー
トシンク1、2及びヒートシンクブロック5、6が高熱
伝導性且つ高電気伝導性の部材であることから、高い放
熱性が得られると共に、接続抵抗が低減される。しか
し、半導体チップ3、4とヒートシンク1、2の熱膨脹
係数の差が大きいため、両者の接合部に大きな熱応力、
即ち、ストレスが作用するという問題がある。これに対
して、樹脂8で半導体チップ3、4とヒートシンク1、
2をモールドして一体化することにより、樹脂8で両者
を互いに拘束している。これによって、両者の接合部の
ストレスを緩和している。
【0006】しかし、上記構成の半導体装置において、
樹脂8の密着強度よりも大きい熱応力が発生すると、樹
脂8が剥離してしまう。樹脂8が剥離した部分を、図7
において、符号Aで示す。そして、樹脂8が剥離する
と、前記拘束関係が崩れることから、接合部に大きなス
トレスがかかるようになり、急激に劣化する。この傾向
は、半導体装置に加わる加熱・冷却の温度差が大きいほ
ど顕著である。
【0007】さて、樹脂8の剥離を防止する対策とし
て、熱応力を小さくする対策と、樹脂の密着力を強くす
る対策とが考えられる。そして、熱応力を小さくする対
策としては、ヒートシンクを薄くしてその剛性を下げる
方法と、半導体チップと熱膨脹係数が近い材料のヒート
シンクを使用する方法とがある。
【0008】しかし、パワーICの場合、放熱性や電流
容量を十分確保する必要があるため、ヒートシンクを薄
くできないという事情がある。また、半導体チップと熱
膨脹係数が近い材料としては、MoやWや、これらを含
む合金等があるが、これらの材料は、熱伝導性や電気伝
導性がCuやAlに劣るという問題がある。また、樹脂
の密着力を強くしようとしても、それには限界があり、
また、樹脂と金属の結合の場合、本質的に高い密着強度
を期待できないという事情がある。
【0009】そこで、本発明の目的は、発熱素子と放熱
板との接合部にかかるストレスを緩和することができ、
熱応力による劣化を極力防止することができる半導体装
置を提供することにある。
【0010】
【課題を解決するための手段】請求項1の発明において
は、放熱板に発熱素子を収容する凹部を形成し、発熱素
子の下面に下面電極を設け、発熱素子の上面における外
周部に上面外周電極を設け、そして、放熱板の凹部に発
熱素子を収容した状態で、放熱板の上と発熱素子の上面
外周電極の上とに載置される金属製の環状部材を備え、
更に、放熱板の凹部と発熱素子の下面電極とを半田付け
すると共に、放熱板及び発熱素子の上面外周電極と環状
部材とを半田付けするように構成した。この構成によれ
ば、発熱素子のほぼ全体を上下から放熱板と環状部材に
半田付けする構成であるので、放熱板と環状部材による
発熱素子の拘束力が大幅に強くなる。従って、発熱素子
と放熱板との接合部にかかるストレスを緩和することが
でき、熱応力による劣化を極力防止することができる。
【0011】請求項2の発明によれば、放熱板の凹部と
発熱素子の外周部との間の隙間に、半田を充填するよう
に構成したので、発熱素子をより一層強く拘束すること
ができる。
【0012】請求項3の発明によれば、放熱板の凹部と
発熱素子の外周部との間の隙間に、樹脂を充填するよう
に構成したので、発熱素子をより一層強く拘束すること
ができる。
【0013】請求項4の発明によれば、発熱素子の外周
面部に外周面電極を設けると共に、放熱板の凹部と発熱
素子の外周面電極とを半田付けするように構成したの
で、発熱素子を拘束する力を更に一層強くすることがで
きる。
【0014】請求項5の発明によれば、放熱板に発熱素
子を収容するように形成され深さが発熱素子の厚みより
も大きい凹部を備え、発熱素子の下面に下面電極を設
け、発熱素子の上面における外周部に上面外周電極を設
け、発熱素子の外周面部に外周面電極を設け、そして、
放熱板の凹部と、発熱素子の下面電極、外周面電極及び
上面外周電極とを半田付けするように構成したので、請
求項1の環状部材がなくても、発熱素子の拘束力を十分
強くすることができ、請求項1の発明とほぼ同様な作用
効果を得ることができる。
【0015】
【発明の実施の形態】以下、本発明の第1の実施例につ
いて、図1及び図2を参照しながら説明する。まず、図
1に示すように、本実施例の半導体装置11は、半導体
チップ(発熱素子)12と、下側ヒートシンク(放熱
板)13と、上側ヒートシンク14と、拘束フレーム
(環状部材)15とを備えて構成されている。
【0016】上記半導体チップ12は、例えばIGBT
やサイリスタ等のパワー半導体素子から構成されてい
る。半導体チップ12の形状は、本実施例の場合、図2
に示すように、例えば矩形状の薄板状である。半導体チ
ップ12の下面の全面には、図1に示すように、主電極
(例えばコレクタ電極等)である例えば下面電極16が
設けられている。半導体チップ12の上面における中央
部分には、図1及び図2に示すように、主電極(例えば
エミッタ電極等)である例えば矩形状の上面電極17が
設けられている。
【0017】また、半導体チップ12の上面における上
面電極17の左方部位には、図1及び図2に示すよう
に、制御電極(例えばゲート電極等)である例えば小さ
い矩形状の上面制御電極18が設けられている。更に、
半導体チップ12の上面における外周部には、図1及び
図2に示すように、例えば矩形枠状の上面外周電極19
が設けられている。上記各電極16、17、18、19
は、半田付け可能な電極であり、例えばTi/Ni/A
u等で構成されている。
【0018】また、下側ヒートシンク13、上側ヒート
シンク14及び拘束フレーム15は、例えばCuやAl
等の熱伝導性及び電気伝導性が高い金属で構成されてい
る。そして、下側ヒートシンク13は、図2に示すよう
に、全体として例えば長方形状の板材であり、端子部1
3aが後方へ向けて延びるように突設されている。この
下側ヒートシンク13には、半導体チップ12を収容す
る例えば矩形状の凹部13bが形成されている。この凹
部13bの深さ寸法は、半導体チップ12の厚み寸法と
ほぼ同じである。
【0019】そして、上側ヒートシンク14は、図2に
示すように、全体として例えば長方形状の板材であり、
端子部14aが後方へ向けて延びるように突設されてい
る。この上側ヒートシンク14の下面には、図1に示す
ように、例えば矩形状のブロック部14bが下方に向け
て突設されており、このブロック部14bの下面は、半
導体チップ12の上面電極17に半田付けされている。
また、拘束フレーム15は、図1及び図2に示すよう
に、例えば矩形枠状の部材であり、半導体チップ12の
上面外周電極19と下側ヒートシンク13の上面、即
ち、凹部13bの開口縁部とにまたがって半田付けされ
ている。
【0020】上記構成においては、下側ヒートシンク1
3の凹部13bの中に半導体チップ12を収容した状態
で、半導体チップ12の下面電極16と下側ヒートシン
ク13の凹部13bの内底面との間は、半田20によっ
て接合されている。そして、半導体チップ12の上面外
周電極19と拘束フレーム15の下面との間、並びに、
下側ヒートシンク13の上面と拘束フレーム15の下面
との間が半田20によって接合されている。
【0021】また、図1に示すように、半導体チップ1
2の上面制御電極18と、リードフレーム21とが半田
20によって接合されている。更に、半導体チップ12
の上面電極17と上側ヒートシンク14のブロック部1
4bの下面との間が、半田20によって接合されてい
る。
【0022】これにより、上記構成の半導体装置11に
おいては、半導体チップ12の両面から下側ヒートシン
ク13及び上側ヒートシンク14を介して良好に放熱さ
れる構成となっている。そして、上記構成の場合、半導
体チップ12のほぼ全体(の上下)を下側ヒートシンク
13と拘束フレーム15に半田付けする構成であるの
で、下側ヒートシンク13と拘束フレーム15による半
導体チップ12を拘束する力が大幅に強くなる。また、
この構成では、下側ヒートシンク13及び上側ヒートシ
ンク14は、半導体チップ12の各電極(パッド)1
6、17に電気的にも接続されている。
【0023】更に、図1に示すように、ヒートシンク1
3、14の隙間及び外周部には、樹脂(例えばエポキシ
樹脂)22がモールドされており、上記隙間等は樹脂封
止されている。尚、樹脂22とヒートシンク13、14
との密着力、並びに、樹脂22と半導体チップ12との
密着力を強くするために、上記樹脂22をモールドする
前に、コーティング樹脂である例えばポリアミド樹脂
(図示しない)をヒートシンク13、14及びチップ1
2の表面に塗布するように構成している。
【0024】次に、上記した構成の半導体装置11の製
造方法(即ち、製造工程)について、図2を参照して簡
単に説明する。まず、図2に示すように、下側ヒートシ
ンク13の凹部13b内に、半田箔23を介してチップ
12を収容する。これと共に、下側ヒートシンク13と
チップ12の上に、拘束フレーム15の形状とぼぼ同じ
形状の半田箔(図示しない)を介して拘束フレーム15
を載置する。この後、加熱装置(例えばリフロー装置)
によって上記半田箔23を溶融させてから、硬化させ
る。これにより、下側ヒートシンク13とチップ12と
拘束フレーム15とが互いに半田付けされて接合され
る。
【0025】続いて、図1及び図2に示すように、チッ
プ12の上面制御電極18とリードフレーム21とを半
田付けする。この場合、チップ12の上面制御電極18
の上に半田箔(図示しない)を介してリードフレーム2
1を載せ、加熱装置によって上記半田箔を溶融させてか
ら、硬化させる。これにより、チップ12の上面制御電
極18とリードフレーム21とが接続される。
【0026】次いで、チップ12の上に上側ヒートシン
ク14を半田付けする。この場合、図2に示すように、
チップ12の上面制御電極18の上に半田箔23を介し
て上側ヒートシンク14(のブロック部14b)を載
せ、加熱装置によって上記半田箔23を溶融させてか
ら、硬化させる。このとき、下側ヒートシンク13と上
側ヒートシンク14の間の距離を設定距離とすると共
に、両ヒートシンク13、14が傾斜しないようにする
ために、両ヒートシンク13、14間にスペーサ治具
(図示しない)をセットすることが好ましい。
【0027】この後、ポリアミド樹脂を、ヒートシンク
13、14の表面、並びに、チップ12の上面等に塗布
する工程を実行する。この場合、例えばディッピングに
より塗布しても良いし、ポリアミド樹脂塗布用のディス
ペンサのノズルから滴下(または噴霧)することにより
塗布しても良い。尚、ポリアミド樹脂は必要に応じて塗
布すれば良く、ポリアミド樹脂の塗布を省略しても良
い。
【0028】そして、ポリアミド樹脂を塗布した後は、
図示しない成形型を使用して、ヒートシンク13、14
の隙間及び外周部に樹脂22を充填する工程(モールド
工程)を実行する。これにより、図1に示すように、ヒ
ートシンク13、14の隙間及び外周部等に、樹脂22
が充填封止される。そして、樹脂22が硬化した後、成
形型内から半導体装置11を取り出せば、半導体装置1
1が完成する。尚、上記構成の場合、下側ヒートシンク
13の下面及び上側ヒートシンク14の上面は、それぞ
れ露出するように樹脂モールドされている。
【0029】このような構成の本実施例においては、下
側ヒートシンク13に半導体チップ12を収容する凹部
13bを形成し、半導体チップ12の下面に下面電極1
6を設け、半導体チップ12の上面における外周部に上
面外周電極19を設け、そして、下側ヒートシンク13
の凹部13bに半導体チップ12を収容した状態で、下
側ヒートシンク13の上と半導体チップ12の上面外周
電極19の上とに載置される金属製の拘束フレーム15
を備え、更に、上記凹部13bとチップ12の下面電極
16とを半田付けすると共に、下側ヒートシンク13及
びチップ12の上面外周電極19と拘束フレーム15の
下面とを半田付けするように構成した。
【0030】この構成によれば、チップ12のほぼ全体
を上下から下側ヒートシンク13と拘束フレーム15に
半田付けする構成であるので、下側ヒートシンク13と
拘束フレーム15によるチップ12を拘束する力が大幅
に強くなる。従って、従来構成(図7参照)とは異な
り、チップ12と下側ヒートシンク13との接合部にか
かるストレスを緩和することができ、熱応力による劣化
を極力防止することができる。
【0031】また、上記実施例においては、図1に示す
ように、下側ヒートシンク13の凹部13bと半導体チ
ップ12の外周部との間の隙間に、樹脂22を充填する
ように構成したので、半導体チップ12をより一層強く
拘束することができる。
【0032】尚、下側ヒートシンク13の凹部13bと
半導体チップ12の外周部との間の隙間に、樹脂22に
代えて半田を充填するように構成しても良い。この構成
の場合も、半導体チップ12をより一層強く拘束するこ
とができる。
【0033】図3は、本発明の第2の実施例を示すもの
である。尚、第1の実施例と同一部分には同一符号を付
している。上記第2の実施例では、半導体チップ12の
外周面部に外周面電極24を設けると共に、下側側ヒー
トシンク13の凹部13bと半導体チップ12の外周面
電極24とを半田付けするように構成したので、半導体
チップ12を拘束する力を更に一層強くすることができ
る。
【0034】尚、上述した以外の第2の実施例の構成
は、第1の実施例と同じ構成となっている。従って、第
2の実施例においても、第1の実施例とほぼ同じ作用効
果を得ることができる。特に、第2の実施例では、半導
体チップ12の外周面部に外周面電極24を設けると共
に、下側側ヒートシンク13の凹部13bと半導体チッ
プ12の外周面電極24とを半田付けしたので、半導体
チップ35を拘束する力を更に一層強くすることができ
る。
【0035】図4は、本発明の第3の実施例を示すもの
である。尚、第2の実施例と同一部分には同一符号を付
している。上記第3の実施例では、拘束フレーム15の
上面に、絶縁材製の接着剤25を介してリードフレーム
21を接着するように構成したものである。尚、絶縁材
製のシート(図示しない)を介装させて、拘束フレーム
15の上面にリードフレーム21を接着するように構成
しても良い。
【0036】また、上述した以外の第3の実施例の構成
は、第2の実施例と同じ構成となっている。従って、第
3の実施例においても、第2の実施例とほぼ同じ作用効
果を得ることができる。特に、第3の実施例では、拘束
フレーム15の上面にリードフレーム21を接着するよ
うに構成したので、リードフレーム21を確実に位置決
めすることができる。
【0037】図5は、本発明の第4の実施例を示すもの
である。尚、第2の実施例と同一部分には同一符号を付
している。上記第4の実施例では、下側ヒートシンク1
3の凹部13bの深さ寸法を、半導体チップ12の厚み
寸法よりも大きく構成した。そして、下側ヒートシンク
13の凹部13bと、半導体チップ12の下面電極1
6、外周面電極24及び上面外周電極19とを半田20
を介して接合するように構成したものである。更に、拘
束フレーム15は省略した。この構成の場合、図5に示
すように、半田20が半導体チップ12の上面外周電極
19の上にオーバハング状に接合されている。
【0038】また、上述した以外の第4の実施例の構成
は、第2の実施例と同じ構成となっている。従って、第
4の実施例においても、第2の実施例とほぼ同じ作用効
果を得ることができる。
【0039】尚、上記第4の実施例においては、下側ヒ
ートシンク13の凹部13bの深さ寸法を深く構成した
が、これに代えて、上記凹部13bの深さ寸法を半導体
チップ12の厚み寸法と同程度としても良い。即ち、第
2の実施例において、拘束フレーム15を省略した構
成、つまり、図6に示すような構成としても良い。この
図6に示す第5の実施例においても、上記第4の実施例
とほぼ同じ作用効果を得ることができる。尚、上記第5
の実施例において、半導体チップ12の上面に、上面外
周電極19を設けることをやめて、半田20が半導体チ
ップ12の上面外周部に接合されないように構成しても
良く、この構成の場合も、ほぼ同様な効果を得ることが
できる。
【0040】また、上記各実施例では、ヒートシンク1
3、14と半導体チップ12と拘束フレーム15とを接
合する接合部材として半田箔23を用いたが、これに代
えて、半田ペースト等を用いるように構成しても良い。
更に、上記各実施例においては、ヒートシンク13、1
4間にチップ(放熱素子)12を1個挟むように構成し
たが、これに限られるものではなく、2個以上のチップ
(または2種類以上のチップ)を挟むように構成しても
良い。
【0041】更にまた、上記各実施例においては、ヒー
トシンク13、14と拘束フレーム15を同じ金属で構
成したが、これに限られるものではなく、拘束フレーム
15だけを他の金属で構成しても良い。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す半導体装置の縦断
面図
【図2】半導体装置の分解斜視図
【図3】本発明の第2の実施例を示す図1相当図
【図4】本発明の第3の実施例を示す図1相当図
【図5】本発明の第4の実施例を示す図1相当図
【図6】本発明の第5の実施例を示す図1相当図
【図7】従来構成を示す図1相当図
【符号の説明】
11は半導体装置、12は半導体チップ(発熱素子)、
13は下側ヒートシンク(放熱板)、13bは凹部、1
4は上側ヒートシンク、15は拘束フレーム(環状部
材)、16は下面電極、17は上面電極、18は上面制
御電極、19は上面外周電極、20は半田、21はリー
ドフレーム、22は樹脂、23は半田箔、24は外周面
電極を示す。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 放熱板と、この放熱板の上に載置された
    発熱素子とを備えて成る半導体装置において、 前記放熱板に前記発熱素子を収容するように形成された
    凹部と、 前記発熱素子の下面に設けられた下面電極と、 前記発熱素子の上面における外周部に設けられた上面外
    周電極と、 前記放熱板の凹部に前記発熱素子を収容した状態で、前
    記放熱板の上と前記発熱素子の上面外周電極の上とに載
    置される金属製の環状部材とを備え、 前記放熱板の凹部と前記発熱素子の下面電極とを半田付
    けすると共に、前記放熱板及び前記発熱素子の上面外周
    電極と前記環状部材とを半田付けしたことを特徴とする
    半導体装置。
  2. 【請求項2】 前記放熱板の凹部と前記発熱素子の外周
    部との間の隙間に、半田を充填するように構成したこと
    を特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記放熱板の凹部と前記発熱素子の外周
    部との間の隙間に、樹脂を充填するように構成したこと
    を特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 前記発熱素子の外周面部に設けられた外
    周面電極を備え、 前記放熱板の凹部と前記発熱素子の外周面電極とを半田
    付けしたことを特徴とする請求項1記載の半導体装置。
  5. 【請求項5】 放熱板と、この放熱板の上に載置された
    発熱素子とを備えて成る半導体装置において、 前記放熱板に前記発熱素子を収容するように形成され、
    深さが前記発熱素子の厚みよりも大きい凹部と、 前記発熱素子の下面に設けられた下面電極と、 前記発熱素子の上面における外周部に設けられた上面外
    周電極と、 前記発熱素子の外周面部に設けられた外周面電極とを備
    え、 前記放熱板の凹部と、前記発熱素子の下面電極、外周面
    電極及び上面外周電極とを半田付けしたことを特徴とす
    る半導体装置。
JP2001132283A 2001-04-27 2001-04-27 半導体装置 Pending JP2002329804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001132283A JP2002329804A (ja) 2001-04-27 2001-04-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001132283A JP2002329804A (ja) 2001-04-27 2001-04-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2002329804A true JP2002329804A (ja) 2002-11-15

Family

ID=18980317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001132283A Pending JP2002329804A (ja) 2001-04-27 2001-04-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2002329804A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855652A1 (fr) * 2003-05-26 2004-12-03 Denso Corp Bloc a semi conducteur avec systeme de refroidissement
JP2006128555A (ja) * 2004-11-01 2006-05-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009146950A (ja) * 2007-12-11 2009-07-02 Denso Corp 半導体装置およびその製造方法
JP2009200525A (ja) * 2009-05-29 2009-09-03 Mitsubishi Electric Corp 半導体装置
JP2011029589A (ja) * 2009-06-30 2011-02-10 Denso Corp 半導体装置およびその製造方法
JP2012227532A (ja) * 2009-06-30 2012-11-15 Denso Corp 半導体装置およびその製造方法
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP5175989B1 (ja) * 2012-03-09 2013-04-03 福島双羽電機株式会社 平板形状の半導体装置
JP2017183430A (ja) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855652A1 (fr) * 2003-05-26 2004-12-03 Denso Corp Bloc a semi conducteur avec systeme de refroidissement
JP2006128555A (ja) * 2004-11-01 2006-05-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7642640B2 (en) 2004-11-01 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing process thereof
JP2009146950A (ja) * 2007-12-11 2009-07-02 Denso Corp 半導体装置およびその製造方法
JP2009200525A (ja) * 2009-05-29 2009-09-03 Mitsubishi Electric Corp 半導体装置
JP2011029589A (ja) * 2009-06-30 2011-02-10 Denso Corp 半導体装置およびその製造方法
JP2012227532A (ja) * 2009-06-30 2012-11-15 Denso Corp 半導体装置およびその製造方法
US8405194B2 (en) 2009-06-30 2013-03-26 Denso Corporation Semiconductor device including two heat sinks and method of manufacturing the same
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP5175989B1 (ja) * 2012-03-09 2013-04-03 福島双羽電機株式会社 平板形状の半導体装置
JP2017183430A (ja) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット

Similar Documents

Publication Publication Date Title
JP4479121B2 (ja) 半導体装置の製造方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
JP5061717B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
KR100478883B1 (ko) 반도체장치
US20110033986A1 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
JP2003124406A (ja) 半導体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JPH11176887A (ja) 半導体装置およびその製造方法
EP0712158B1 (en) Resin sealing type semiconductor device with cooling member and method of making the same
JPH11354702A (ja) 直付リ―ド線を備えるicチップパッケ―ジ
JP2008227131A (ja) 半導体装置及びその製造方法
US20090256247A1 (en) Semiconductor device and method including first and second carriers
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP2002329804A (ja) 半導体装置
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP4631205B2 (ja) 半導体装置及びその製造方法
JP4305424B2 (ja) 半導体装置及びその製造方法
JP2003289129A (ja) 半導体装置
JP3619708B2 (ja) パワー半導体モジュール
JP2000082721A (ja) 半導体装置の製造方法
JP2004146577A (ja) 半導体装置およびその製造方法
JP2004296837A (ja) 半導体装置
JP7322467B2 (ja) 半導体装置