JP2004296837A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004296837A JP2004296837A JP2003087937A JP2003087937A JP2004296837A JP 2004296837 A JP2004296837 A JP 2004296837A JP 2003087937 A JP2003087937 A JP 2003087937A JP 2003087937 A JP2003087937 A JP 2003087937A JP 2004296837 A JP2004296837 A JP 2004296837A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- semiconductor
- metal body
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体素子の両面から放熱する両面冷却構造を備えた半導体装置において、半田割れや素子破壊等を防止する。
【解決手段】本発明の半導体装置１１は、半導体素子１２、１３と、この半導体素子１２、１３の裏面側に半田付けされた第１の金属体１４と、前記半導体素子１２、１３の表面側に導電性及び熱伝導性が良いスペーサ用ブロック１６、１７を挟んで半田付けされた第２の金属体１５とを備え、全体を樹脂１８でモールドして成るものにおいて、前記スペーサ用ブロック１６、１７を、線膨張係数が異なる２種類以上の金属材２０、２１、２２を積層して構成したことを特徴とするものである。
【選択図】 図１
【解決手段】本発明の半導体装置１１は、半導体素子１２、１３と、この半導体素子１２、１３の裏面側に半田付けされた第１の金属体１４と、前記半導体素子１２、１３の表面側に導電性及び熱伝導性が良いスペーサ用ブロック１６、１７を挟んで半田付けされた第２の金属体１５とを備え、全体を樹脂１８でモールドして成るものにおいて、前記スペーサ用ブロック１６、１７を、線膨張係数が異なる２種類以上の金属材２０、２１、２２を積層して構成したことを特徴とするものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子と、この半導体素子の両面から放熱するための第１及び第２の金属体とを備え、全体を樹脂でモールドするように構成された半導体装置に関する。
【０００２】
【従来の技術】
例えば高耐圧・大電流用の半導体チップ（半導体素子）は、使用時の発熱が大きいため、チップからの放熱性を向上させるための構成が必要になる。この構成の一例として、チップの両面に一対の放熱板（金属体）を半田付けする構成が、従来より、考えられており、この構成によれば、チップの両面から放熱できるので、放熱性が向上する。
【０００３】
上記構成の半導体装置の一例を、図６に示す。この図６に示すように、半導体装置１は、一対のヒートシンク（金属体）２、３の間に半導体チップ４と電極ブロック５を挟んで構成されている。ヒートシンク２と半導体チップ４の間、半導体チップ４と電極ブロック５の間、電極ブロック５とヒートシンク３の間は、それぞれ半田６により接合されている。そして、このような構成の半導体装置１は、樹脂７でモールドされている。上記ヒートシンク２、３と電極ブロック５は、導電性及び熱伝導性が良い金属、例えばＣｕで形成されている。また、ヒートシンク２の下面とヒートシンク３の上面は、樹脂７のモールド体から露出するように構成されている。
【０００４】
【発明が解決しようとする課題】
上記従来構成においては、半導体チップ４と、ヒートシンク２及び電極ブロック５との熱膨脹係数の差が大きいため、熱サイクルを加えたときに大きな熱応力が作用し、半導体チップ４とヒートシンク２及び電極ブロック５の接合部（半田層）に大きなストレスがかかる。これに対して、従来構成においては、上記半田６として、鉛入り半田を使用しており、この鉛入り半田はある程度やわらかい材質であるので、上記熱応力を緩和することができ、半田割れやチップ破壊等の不具合が発生することがほとんどなかった。
【０００５】
しかし、近年、環境保護の面から、Ｓｎ９０％以上の鉛フリー半田を使用することが強く要望されている。この鉛フリー半田は、上記鉛入り半田に比べて非常に硬い材質であることから、上記熱応力を緩和することができず、半田割れやチップ破壊等の不具合が発生してしまうことがわかってきた。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体素子の両面から放熱する両面冷却構造を備えたものであって、半田割れや素子破壊等を防止することができる半導体装置を提供するにある。
【０００７】
【課題を解決するための手段】
請求項１の発明においては、半導体素子と、この半導体素子の裏面側に半田付けされた第１の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、前記スペーサ用ブロックを、線膨張係数が異なる２種類以上の金属材を積層して構成した。この構成の場合、スペーサ用ブロックによって熱応力を緩和することができることから、半田割れや素子破壊等を防止することができる。
【０００８】
請求項２の発明によれば、前記スペーサ用ブロックの中の前記半導体素子に近い側の金属層の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下としたので、スペーサ用ブロックによって熱応力をより一層緩和することが可能となる。
【０００９】
請求項３の発明によれば、多数の導電性を有する線材を、前記半導体素子と前記第２の金属体とを接続する方向に沿うように並べた状態で、これら線材の間に導電性樹脂を充填して硬化させることにより、前記スペーサ用ブロックを構成するようにしたので、請求項１の発明と同様な作用効果を得ることができる。
【００１０】
この構成の場合、請求項４の発明のように、前記線材の径寸法を１ｍｍ以下に設定したので、スペーサ用ブロックによって熱応力をより一層緩和することができる。
【００１１】
請求項５の発明によれば、半導体素子と、この半導体素子の裏面側に半田付けされた第１の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、前記スペーサ用ブロックを、多孔質のＣ系材料に金属を含浸させることにより構成した。この構成によれば、スペーサ用ブロックによって熱応力をより一層緩和することができる
この構成の場合、請求項６の発明のように、前記スペーサ用ブロックの中の前記Ｃ系材料の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下としたので、スペーサ用ブロックによって熱応力をより一層緩和することができる。
【００１２】
そして、上記各構成においては、請求項７の発明のように、Ｓｎ９０％以上の鉛フリー半田を半田付けに使用することが好ましい構成である。
【００１３】
【発明の実施の形態】
以下、本発明の第１の実施例について、図１ないし図３を参照しながら説明する。まず、図１に示すように、本実施例の半導体装置１１は、半導体チップ（発熱素子）１２、１３と、下側ヒートシンク（第１の金属体）１４と、上側ヒートシンク（第２の金属体）１５と、電極ブロック（スペーサ用ブロック）１６、１７とを備えて構成されている。
【００１４】
一方の半導体チップ１２は、例えばＭＯＳやＩＧＢＴやサイリスタ等のパワー半導体素子から構成されている。また、他方の半導体チップ１３は、例えばフリーホイールダイオード（ＦＷＤ）等の半導体素子から構成されている。半導体チップ１２、１３の形状は、本実施例の場合、例えば矩形状の薄板状であり、その厚み寸法張例えば２００μｍ程度に設定されている。
【００１５】
また、下側ヒートシンク１４及び上側ヒートシンク１５は、導電性及び熱伝導性が良い金属例えばＣｕで構成されている。電極ブロック１６、１７は、導電性及び熱伝導性が良い材料例えば３種類の金属を接合したもの（図２参照）で構成されており、この材料の具体的構成については後述する。そして、電極ブロック１６、１７は、半導体チップ１２、１３よりもそれぞれ１回り小さい程度の大きさの矩形状の板材であり、その厚み寸法は例えば１ｍｍ程度に設定されている。
【００１６】
また、下側ヒートシンク１４は、全体として例えばほぼ長方形状の板材であり、端子部（図示しない）が図１中の紙面に直行する方向へ向けて延びるように突設されている。更に、上側ヒートシンク１５は、全体として例えばほぼ長方形状の板材で構成されており、端子部（図示しない）が図１中の紙面に直行する方向へ向けて延びるように突設されている。上記ヒートシンク１４、１５の厚み寸法は、例えば１．５〜３ｍｍ程度に設定されている。
【００１７】
そして、上記構成の場合、図１に示すように、半導体チップ１２、１３は、下側ヒートシンク１４の上に例えば半田１８を介して接合されている。更に、電極ブロック１６、１７は、半導体チップ１２、１３の上に例えば半田１８を介して接合されている。更にまた、上側ヒートシンク１５は、電極ブロック１６、１７の上に例えば半田１８を介して接合されている。ここで、上記半田１８としては、例えばＳｎ９０％以上の鉛フリー半田が使用されていると共に、その厚み寸法は、例えば１００〜２００μｍ程度となるように構成されている。
【００１８】
さて、上記構成においては、半導体チップ１２、１３の両面からヒートシンク１４、１５（及び電極ブロック１６）を介して放熱される構成となっている。また、下側ヒートシンク１４及び上側ヒートシンク１５は、半導体チップ１２、１３の各主電極（例えばソース電極やドレイン電極等）に半田１８を介して電気的にも接続されている。更に、半導体チップ１２の制御電極（例えばゲートパッド等）と、図示しないリードフレームとの間は、ワイヤーボンディングによって接続されている。
【００１９】
尚、下側ヒートシンク１４の図示しない端子部と、上側ヒートシンク１５の図示しない端子部は、互いの位置がずれるように、即ち、対向しないように構成されている。また、上記構成の場合、下側ヒートシンク１３の上面と上側ヒートシンク１５の下面との間の距離は、例えば１〜２ｍｍ程度になるように構成されている。
【００２０】
そして、図１に示すように、一対のヒートシンク１４、１５の隙間、並びに、半導体チップ１２、１３及び電極ブロック１６、１７の周囲部分には、樹脂（例えばエポキシ樹脂等）１９がモールド（充填封止）されている。この場合、ヒートシンク１４の下面とヒートシンク１５の上面は、樹脂１９のモールド体から露出するように構成されている。尚、樹脂１９とヒートシンク１４、１５との密着力、樹脂１９とチップ１２、１３との密着力、並びに、樹脂１９と電極ブロック１６、１７との密着力を強化するために、例えばポリアミド樹脂をヒートシンク１４、１５やチップ１２、１３やブロック１６、１７等の表面に塗布しておくことが好ましい。
【００２１】
さて、ここで、電極ブロック１６、１７の具体的構造について、図２も参照して説明する。図２に示すように、電極ブロック１６、１７は、線膨張係数が異なる３種類の金属材２０、２１、２２を積層し且つ接合して構成されている。具体的には、半導体チップ１２、１３に最も近い第１の層の金属材２０は、例えばＦｅやＭｏ等で構成されており、その線膨張係数は７〜８ｐｐｍ程度である。即ち、第１の層の金属材２０の線膨張係数は、小さく、半導体チップ１２、１３の線膨張係数に近いものである。
【００２２】
そして、第２の層の金属材２１は、その線膨張係数が１０〜１３ｐｐｍ程度の金属であって、導電性及び熱伝導性が良い金属であれば、どのような金属でも良い。
【００２３】
更に、半導体チップ１２、１３から最も遠い（即ち、上側ヒートシンク１５に最も近い）第３の層の金属材２２は、例えばＣｕで構成されており、その線膨張係数は１７ｐｐｍ程度である。つまり、３つの層の金属材２０、２１、２２は、下から上へ向けて、即ち、半導体チップ１２、１３の近くから遠く向けて、線膨張係数が徐々に大きくなるように構成されている。
【００２４】
また、第１の層の金属材２０の厚み寸法は、半導体チップ１２、１３の厚み寸法と同じか、それ以下となるように構成されている。第２及び第３の金属材２１、２２の厚み寸法は、電極ブロック１６、１７の全体の厚み寸法と、各金属材２１、２２の剛性等を考慮して適宜決められている。そして、上記３つの層の金属材２０、２１、２２は、例えば圧延（または圧着）により接合されて、一体化されている。
【００２５】
このような構成の電極ブロック１６、１７によれば、半導体装置１１に熱サイクルが加わったときに、半導体チップ１２、１３の線膨張係数と、電極ブロック１６、１７の第１の層の金属材２０の線膨張係数との差がほとんどないので、従来構成とは異なり、半導体チップ１２、１３と電極ブロック１６、１７の接合部（半田１８の層）に熱応力やストレス等がかからなくなる。
【００２６】
このため、半田１８としてＳｎ９０％以上の鉛フリー半田（即ち、非常に硬い半田）を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
つまり、本実施例の３層構造の電極ブロック１６、１７によって、熱サイクルが加わったときに生ずる熱応力を緩和することができることから、半田割れや素子破壊等を防止することができるのである。
【００２７】
また、上記実施例の場合、下側ヒートシンク１４と半導体チップ１２、１３との線膨張係数の差が大きいことから、熱サイクルを加えたときに大きな熱応力が作用するおそれがある。これに対しては、半導体チップ１２、１３の厚み寸法を十分薄く（具体的には、２００μｍ）構成したので、下側ヒートシンク１４と半導体チップ１２、１３の接合部（半田１８の層）に大きなストレスがかかることがなくなる。従って、半田１８としてＳｎ９０％以上の鉛フリー半田を使用したとしても、半田割れやチップ破壊等の不具合の発生を防止することができる。
【００２８】
ここで、半導体チップの厚み寸法と、半導体チップに作用する応力の比との関係を図３に示す。この図３に示すように、半導体チップ１２、１３の厚み寸法を十分薄く、例えば２００μｍ以下にすると、応力比が十分に小さくなり、半田割れやチップ破壊等の不具合が発生しなくなることがわかる。
【００２９】
また、上側ヒートシンク１５と電極ブロック１６、１７の第３の層の金属材２２との線膨張係数の差は、ほとんどないことから、上側ヒートシンク１５と電極ブロック１６、１７の接合部（半田１８の層）にストレスがかからなくなる。このため、半田１８としてＳｎ９０％以上の鉛フリー半田を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
【００３０】
尚、上記実施例においては、電極ブロック１６、１７を３種類の線膨張係数が異なる金属材２０、２１、２２により構成したが、これに限られるものではなく、例えば２種類の線膨張係数が異なる金属材または４種類以上の線膨張係数が異なる金属材により構成しても良い。
【００３１】
図４は、本発明の第２の実施例を示す図である。この第２の実施例では、図４（ａ）及び図４（ｂ）に示すように、電極ブロック２３は、導電性を有する多数の線材、例えば４角柱状のＣｕ線材２４を、半導体チップ１２、１３と上側ヒートシンク１５とを接続する方向に沿うように並べた状態で、これらＣｕ線材２４の間に導電性樹脂（導電性接着剤）２５を充填して硬化させることにより形成されたブロック体である。
【００３２】
この場合、上記Ｃｕ線材２４の１辺の寸法（即ち、径寸法）は、例えば１ｍｍ以下に設定されている。また、Ｃｕ線材２４とＣｕ線材２４との間の間隔は、例えば１ｍｍ以上となるように構成されている。そして、このような構成の電極ブロック２３は、かなりやわらかい材質のブロック体となっている。
【００３３】
これにより、半導体装置１１に熱サイクルが加わったときに、半導体チップ１２、１３の線膨張係数と、上側ヒートシンク１５の線膨張係数との差がかなり大きいことから、両者の間に大きな熱応力が作用するおそれがあるが、この熱応力を上記電極ブロック２３によって緩和することができる。
【００３４】
従って、半導体チップ１２、１３と電極ブロック２３の接合部（半田１８の層）、並びに、上側ヒートシンク１５と電極ブロック２３の接合部（半田１８の層）にストレスがかからなくなる。このため、半田１８としてＳｎ９０％以上の鉛フリー半田を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
【００３５】
尚、上記第２の実施例において、Ｃｕ線材２４の代わりに、Ａｌ線材やＡｕ線材等を用いるように構成しても良い。また、線材の形状は、４角柱状に限られるものではなく、円柱状、３角柱状、または、５角以上の多角柱状でも良い。
【００３６】
図５は、本発明の第３の実施例を示す図である。この第３の実施例では、電極ブロック２６は、多孔質のＣ（炭素）系材料２７に金属例えばＣｕ２８を含浸させることにより構成されている。この場合、例えば型内にＣ系材料２７を収容した状態で、溶融させたＣｕを上記型内に流し込んで硬化させることにより、上記電極ブロック２６を形成している。
【００３７】
上記多孔質のＣ系材料２７の厚み寸法は、半導体チップ１２、１３の厚み寸法と同じか、それ以下となるように設定されている。これにより、電極ブロック２６の多孔質のＣ系材料２７部分の線膨張係数は、半導体チップ１２、１３の線膨張係数とほとんど同じになる。従って、上記第３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
【００３８】
尚、上記第３の実施例においては、多孔質のＣ（炭素）系材料２７に、Ｃｕ２８を含浸させたが、これに代えて、ＡｌやＡｕ等の金属を含浸させるように構成しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置の縦断面図
【図２】電極ブロックの拡大縦断面図
【図３】半導体チップの厚さと応力比との関係を示すグラフ
【図４】（ａ）は本発明の第２の実施例を示す電極ブロックの部分拡大縦断面図、（ｂ）は電極ブロックの上面図
【図５】本発明の第３の実施例を示す電極ブロックの部分拡大縦断面図
【図６】従来構成を示す図１相当図
【符号の説明】
１１は半導体装置、１２、１３は半導体チップ（発熱素子）、１４は下側ヒートシンク（第１の金属体）、１５は上側ヒートシンク（第２の金属体）、１６、１７は電極ブロック（スペーサ用ブロック）、１８は半田、１９は樹脂、２０、２１、２２は金属材、２３は電極ブロック、２４はＣｕ線材、２５は導電性樹脂、２６は電極ブロック、２７は多孔質のＣ系材料、２８はＣｕを示す。
【発明の属する技術分野】
本発明は、半導体素子と、この半導体素子の両面から放熱するための第１及び第２の金属体とを備え、全体を樹脂でモールドするように構成された半導体装置に関する。
【０００２】
【従来の技術】
例えば高耐圧・大電流用の半導体チップ（半導体素子）は、使用時の発熱が大きいため、チップからの放熱性を向上させるための構成が必要になる。この構成の一例として、チップの両面に一対の放熱板（金属体）を半田付けする構成が、従来より、考えられており、この構成によれば、チップの両面から放熱できるので、放熱性が向上する。
【０００３】
上記構成の半導体装置の一例を、図６に示す。この図６に示すように、半導体装置１は、一対のヒートシンク（金属体）２、３の間に半導体チップ４と電極ブロック５を挟んで構成されている。ヒートシンク２と半導体チップ４の間、半導体チップ４と電極ブロック５の間、電極ブロック５とヒートシンク３の間は、それぞれ半田６により接合されている。そして、このような構成の半導体装置１は、樹脂７でモールドされている。上記ヒートシンク２、３と電極ブロック５は、導電性及び熱伝導性が良い金属、例えばＣｕで形成されている。また、ヒートシンク２の下面とヒートシンク３の上面は、樹脂７のモールド体から露出するように構成されている。
【０００４】
【発明が解決しようとする課題】
上記従来構成においては、半導体チップ４と、ヒートシンク２及び電極ブロック５との熱膨脹係数の差が大きいため、熱サイクルを加えたときに大きな熱応力が作用し、半導体チップ４とヒートシンク２及び電極ブロック５の接合部（半田層）に大きなストレスがかかる。これに対して、従来構成においては、上記半田６として、鉛入り半田を使用しており、この鉛入り半田はある程度やわらかい材質であるので、上記熱応力を緩和することができ、半田割れやチップ破壊等の不具合が発生することがほとんどなかった。
【０００５】
しかし、近年、環境保護の面から、Ｓｎ９０％以上の鉛フリー半田を使用することが強く要望されている。この鉛フリー半田は、上記鉛入り半田に比べて非常に硬い材質であることから、上記熱応力を緩和することができず、半田割れやチップ破壊等の不具合が発生してしまうことがわかってきた。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体素子の両面から放熱する両面冷却構造を備えたものであって、半田割れや素子破壊等を防止することができる半導体装置を提供するにある。
【０００７】
【課題を解決するための手段】
請求項１の発明においては、半導体素子と、この半導体素子の裏面側に半田付けされた第１の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、前記スペーサ用ブロックを、線膨張係数が異なる２種類以上の金属材を積層して構成した。この構成の場合、スペーサ用ブロックによって熱応力を緩和することができることから、半田割れや素子破壊等を防止することができる。
【０００８】
請求項２の発明によれば、前記スペーサ用ブロックの中の前記半導体素子に近い側の金属層の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下としたので、スペーサ用ブロックによって熱応力をより一層緩和することが可能となる。
【０００９】
請求項３の発明によれば、多数の導電性を有する線材を、前記半導体素子と前記第２の金属体とを接続する方向に沿うように並べた状態で、これら線材の間に導電性樹脂を充填して硬化させることにより、前記スペーサ用ブロックを構成するようにしたので、請求項１の発明と同様な作用効果を得ることができる。
【００１０】
この構成の場合、請求項４の発明のように、前記線材の径寸法を１ｍｍ以下に設定したので、スペーサ用ブロックによって熱応力をより一層緩和することができる。
【００１１】
請求項５の発明によれば、半導体素子と、この半導体素子の裏面側に半田付けされた第１の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、前記スペーサ用ブロックを、多孔質のＣ系材料に金属を含浸させることにより構成した。この構成によれば、スペーサ用ブロックによって熱応力をより一層緩和することができる
この構成の場合、請求項６の発明のように、前記スペーサ用ブロックの中の前記Ｃ系材料の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下としたので、スペーサ用ブロックによって熱応力をより一層緩和することができる。
【００１２】
そして、上記各構成においては、請求項７の発明のように、Ｓｎ９０％以上の鉛フリー半田を半田付けに使用することが好ましい構成である。
【００１３】
【発明の実施の形態】
以下、本発明の第１の実施例について、図１ないし図３を参照しながら説明する。まず、図１に示すように、本実施例の半導体装置１１は、半導体チップ（発熱素子）１２、１３と、下側ヒートシンク（第１の金属体）１４と、上側ヒートシンク（第２の金属体）１５と、電極ブロック（スペーサ用ブロック）１６、１７とを備えて構成されている。
【００１４】
一方の半導体チップ１２は、例えばＭＯＳやＩＧＢＴやサイリスタ等のパワー半導体素子から構成されている。また、他方の半導体チップ１３は、例えばフリーホイールダイオード（ＦＷＤ）等の半導体素子から構成されている。半導体チップ１２、１３の形状は、本実施例の場合、例えば矩形状の薄板状であり、その厚み寸法張例えば２００μｍ程度に設定されている。
【００１５】
また、下側ヒートシンク１４及び上側ヒートシンク１５は、導電性及び熱伝導性が良い金属例えばＣｕで構成されている。電極ブロック１６、１７は、導電性及び熱伝導性が良い材料例えば３種類の金属を接合したもの（図２参照）で構成されており、この材料の具体的構成については後述する。そして、電極ブロック１６、１７は、半導体チップ１２、１３よりもそれぞれ１回り小さい程度の大きさの矩形状の板材であり、その厚み寸法は例えば１ｍｍ程度に設定されている。
【００１６】
また、下側ヒートシンク１４は、全体として例えばほぼ長方形状の板材であり、端子部（図示しない）が図１中の紙面に直行する方向へ向けて延びるように突設されている。更に、上側ヒートシンク１５は、全体として例えばほぼ長方形状の板材で構成されており、端子部（図示しない）が図１中の紙面に直行する方向へ向けて延びるように突設されている。上記ヒートシンク１４、１５の厚み寸法は、例えば１．５〜３ｍｍ程度に設定されている。
【００１７】
そして、上記構成の場合、図１に示すように、半導体チップ１２、１３は、下側ヒートシンク１４の上に例えば半田１８を介して接合されている。更に、電極ブロック１６、１７は、半導体チップ１２、１３の上に例えば半田１８を介して接合されている。更にまた、上側ヒートシンク１５は、電極ブロック１６、１７の上に例えば半田１８を介して接合されている。ここで、上記半田１８としては、例えばＳｎ９０％以上の鉛フリー半田が使用されていると共に、その厚み寸法は、例えば１００〜２００μｍ程度となるように構成されている。
【００１８】
さて、上記構成においては、半導体チップ１２、１３の両面からヒートシンク１４、１５（及び電極ブロック１６）を介して放熱される構成となっている。また、下側ヒートシンク１４及び上側ヒートシンク１５は、半導体チップ１２、１３の各主電極（例えばソース電極やドレイン電極等）に半田１８を介して電気的にも接続されている。更に、半導体チップ１２の制御電極（例えばゲートパッド等）と、図示しないリードフレームとの間は、ワイヤーボンディングによって接続されている。
【００１９】
尚、下側ヒートシンク１４の図示しない端子部と、上側ヒートシンク１５の図示しない端子部は、互いの位置がずれるように、即ち、対向しないように構成されている。また、上記構成の場合、下側ヒートシンク１３の上面と上側ヒートシンク１５の下面との間の距離は、例えば１〜２ｍｍ程度になるように構成されている。
【００２０】
そして、図１に示すように、一対のヒートシンク１４、１５の隙間、並びに、半導体チップ１２、１３及び電極ブロック１６、１７の周囲部分には、樹脂（例えばエポキシ樹脂等）１９がモールド（充填封止）されている。この場合、ヒートシンク１４の下面とヒートシンク１５の上面は、樹脂１９のモールド体から露出するように構成されている。尚、樹脂１９とヒートシンク１４、１５との密着力、樹脂１９とチップ１２、１３との密着力、並びに、樹脂１９と電極ブロック１６、１７との密着力を強化するために、例えばポリアミド樹脂をヒートシンク１４、１５やチップ１２、１３やブロック１６、１７等の表面に塗布しておくことが好ましい。
【００２１】
さて、ここで、電極ブロック１６、１７の具体的構造について、図２も参照して説明する。図２に示すように、電極ブロック１６、１７は、線膨張係数が異なる３種類の金属材２０、２１、２２を積層し且つ接合して構成されている。具体的には、半導体チップ１２、１３に最も近い第１の層の金属材２０は、例えばＦｅやＭｏ等で構成されており、その線膨張係数は７〜８ｐｐｍ程度である。即ち、第１の層の金属材２０の線膨張係数は、小さく、半導体チップ１２、１３の線膨張係数に近いものである。
【００２２】
そして、第２の層の金属材２１は、その線膨張係数が１０〜１３ｐｐｍ程度の金属であって、導電性及び熱伝導性が良い金属であれば、どのような金属でも良い。
【００２３】
更に、半導体チップ１２、１３から最も遠い（即ち、上側ヒートシンク１５に最も近い）第３の層の金属材２２は、例えばＣｕで構成されており、その線膨張係数は１７ｐｐｍ程度である。つまり、３つの層の金属材２０、２１、２２は、下から上へ向けて、即ち、半導体チップ１２、１３の近くから遠く向けて、線膨張係数が徐々に大きくなるように構成されている。
【００２４】
また、第１の層の金属材２０の厚み寸法は、半導体チップ１２、１３の厚み寸法と同じか、それ以下となるように構成されている。第２及び第３の金属材２１、２２の厚み寸法は、電極ブロック１６、１７の全体の厚み寸法と、各金属材２１、２２の剛性等を考慮して適宜決められている。そして、上記３つの層の金属材２０、２１、２２は、例えば圧延（または圧着）により接合されて、一体化されている。
【００２５】
このような構成の電極ブロック１６、１７によれば、半導体装置１１に熱サイクルが加わったときに、半導体チップ１２、１３の線膨張係数と、電極ブロック１６、１７の第１の層の金属材２０の線膨張係数との差がほとんどないので、従来構成とは異なり、半導体チップ１２、１３と電極ブロック１６、１７の接合部（半田１８の層）に熱応力やストレス等がかからなくなる。
【００２６】
このため、半田１８としてＳｎ９０％以上の鉛フリー半田（即ち、非常に硬い半田）を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
つまり、本実施例の３層構造の電極ブロック１６、１７によって、熱サイクルが加わったときに生ずる熱応力を緩和することができることから、半田割れや素子破壊等を防止することができるのである。
【００２７】
また、上記実施例の場合、下側ヒートシンク１４と半導体チップ１２、１３との線膨張係数の差が大きいことから、熱サイクルを加えたときに大きな熱応力が作用するおそれがある。これに対しては、半導体チップ１２、１３の厚み寸法を十分薄く（具体的には、２００μｍ）構成したので、下側ヒートシンク１４と半導体チップ１２、１３の接合部（半田１８の層）に大きなストレスがかかることがなくなる。従って、半田１８としてＳｎ９０％以上の鉛フリー半田を使用したとしても、半田割れやチップ破壊等の不具合の発生を防止することができる。
【００２８】
ここで、半導体チップの厚み寸法と、半導体チップに作用する応力の比との関係を図３に示す。この図３に示すように、半導体チップ１２、１３の厚み寸法を十分薄く、例えば２００μｍ以下にすると、応力比が十分に小さくなり、半田割れやチップ破壊等の不具合が発生しなくなることがわかる。
【００２９】
また、上側ヒートシンク１５と電極ブロック１６、１７の第３の層の金属材２２との線膨張係数の差は、ほとんどないことから、上側ヒートシンク１５と電極ブロック１６、１７の接合部（半田１８の層）にストレスがかからなくなる。このため、半田１８としてＳｎ９０％以上の鉛フリー半田を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
【００３０】
尚、上記実施例においては、電極ブロック１６、１７を３種類の線膨張係数が異なる金属材２０、２１、２２により構成したが、これに限られるものではなく、例えば２種類の線膨張係数が異なる金属材または４種類以上の線膨張係数が異なる金属材により構成しても良い。
【００３１】
図４は、本発明の第２の実施例を示す図である。この第２の実施例では、図４（ａ）及び図４（ｂ）に示すように、電極ブロック２３は、導電性を有する多数の線材、例えば４角柱状のＣｕ線材２４を、半導体チップ１２、１３と上側ヒートシンク１５とを接続する方向に沿うように並べた状態で、これらＣｕ線材２４の間に導電性樹脂（導電性接着剤）２５を充填して硬化させることにより形成されたブロック体である。
【００３２】
この場合、上記Ｃｕ線材２４の１辺の寸法（即ち、径寸法）は、例えば１ｍｍ以下に設定されている。また、Ｃｕ線材２４とＣｕ線材２４との間の間隔は、例えば１ｍｍ以上となるように構成されている。そして、このような構成の電極ブロック２３は、かなりやわらかい材質のブロック体となっている。
【００３３】
これにより、半導体装置１１に熱サイクルが加わったときに、半導体チップ１２、１３の線膨張係数と、上側ヒートシンク１５の線膨張係数との差がかなり大きいことから、両者の間に大きな熱応力が作用するおそれがあるが、この熱応力を上記電極ブロック２３によって緩和することができる。
【００３４】
従って、半導体チップ１２、１３と電極ブロック２３の接合部（半田１８の層）、並びに、上側ヒートシンク１５と電極ブロック２３の接合部（半田１８の層）にストレスがかからなくなる。このため、半田１８としてＳｎ９０％以上の鉛フリー半田を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
【００３５】
尚、上記第２の実施例において、Ｃｕ線材２４の代わりに、Ａｌ線材やＡｕ線材等を用いるように構成しても良い。また、線材の形状は、４角柱状に限られるものではなく、円柱状、３角柱状、または、５角以上の多角柱状でも良い。
【００３６】
図５は、本発明の第３の実施例を示す図である。この第３の実施例では、電極ブロック２６は、多孔質のＣ（炭素）系材料２７に金属例えばＣｕ２８を含浸させることにより構成されている。この場合、例えば型内にＣ系材料２７を収容した状態で、溶融させたＣｕを上記型内に流し込んで硬化させることにより、上記電極ブロック２６を形成している。
【００３７】
上記多孔質のＣ系材料２７の厚み寸法は、半導体チップ１２、１３の厚み寸法と同じか、それ以下となるように設定されている。これにより、電極ブロック２６の多孔質のＣ系材料２７部分の線膨張係数は、半導体チップ１２、１３の線膨張係数とほとんど同じになる。従って、上記第３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
【００３８】
尚、上記第３の実施例においては、多孔質のＣ（炭素）系材料２７に、Ｃｕ２８を含浸させたが、これに代えて、ＡｌやＡｕ等の金属を含浸させるように構成しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置の縦断面図
【図２】電極ブロックの拡大縦断面図
【図３】半導体チップの厚さと応力比との関係を示すグラフ
【図４】（ａ）は本発明の第２の実施例を示す電極ブロックの部分拡大縦断面図、（ｂ）は電極ブロックの上面図
【図５】本発明の第３の実施例を示す電極ブロックの部分拡大縦断面図
【図６】従来構成を示す図１相当図
【符号の説明】
１１は半導体装置、１２、１３は半導体チップ（発熱素子）、１４は下側ヒートシンク（第１の金属体）、１５は上側ヒートシンク（第２の金属体）、１６、１７は電極ブロック（スペーサ用ブロック）、１８は半田、１９は樹脂、２０、２１、２２は金属材、２３は電極ブロック、２４はＣｕ線材、２５は導電性樹脂、２６は電極ブロック、２７は多孔質のＣ系材料、２８はＣｕを示す。
Claims (7)
- 半導体素子と、この半導体素子の裏面側に半田付けされた第１の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、
前記スペーサ用ブロックは、線膨張係数が異なる２種類以上の金属材を積層して構成されていることを特徴とする半導体装置。 - 前記スペーサ用ブロックの中の前記半導体素子に近い側の金属層の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下としたことを特徴とする請求項１記載の半導体装置。
- 半導体素子と、この半導体素子の裏面側に半田付けされた第１の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、
前記スペーサ用ブロックは、導電性を有する多数の線材を、前記半導体素子と前記第２の金属体とを接続する方向に沿うように並べた状態で、これら線材の間に導電性樹脂を充填して硬化させることにより構成されていることを特徴とする半導体装置。 - 前記線材の径寸法を１ｍｍ以下に設定したことを特徴とする請求項３記載の半導体装置。
- 半導体素子と、この半導体素子の裏面側に半田付けされた第１の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、
前記スペーサ用ブロックは、多孔質のＣ系材料に金属を含浸させることにより構成されていることを特徴とする半導体装置。 - 前記スペーサ用ブロックの中の前記Ｃ系材料の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下としたことを特徴とする請求項５記載の半導体装置。
- Ｓｎ９０％以上の鉛フリー半田を半田付けに使用することを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087937A JP4016867B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087937A JP4016867B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296837A true JP2004296837A (ja) | 2004-10-21 |
| JP4016867B2 JP4016867B2 (ja) | 2007-12-05 |
Family
ID=33402197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003087937A Expired - Fee Related JP4016867B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4016867B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088030A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2011003636A (ja) * | 2009-06-17 | 2011-01-06 | Toyota Motor Corp | 半導体装置 |
| JP2013229472A (ja) * | 2012-04-26 | 2013-11-07 | Denso Corp | 半導体装置 |
| JP2015153904A (ja) * | 2014-02-14 | 2015-08-24 | トヨタ自動車株式会社 | 半導体モジュール |
| JP2017191846A (ja) * | 2016-04-13 | 2017-10-19 | 三菱電機株式会社 | 半導体装置 |
| CN107393884A (zh) * | 2017-06-30 | 2017-11-24 | 西安中车永电电气有限公司 | 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构 |
| JP2020064907A (ja) * | 2018-10-15 | 2020-04-23 | 株式会社デンソー | 半導体装置 |
| JP2021072425A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社デンソー | ターミナル、および、その製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390467U (ja) * | 1976-12-24 | 1978-07-24 | ||
| JPS57114241A (en) * | 1981-01-07 | 1982-07-16 | Hitachi Ltd | Semiconductor device |
| JP2000091485A (ja) * | 1998-07-14 | 2000-03-31 | Denso Corp | 半導体装置 |
| JP2001308237A (ja) * | 2000-04-19 | 2001-11-02 | Denso Corp | 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置 |
| JP2001339022A (ja) * | 1999-12-24 | 2001-12-07 | Ngk Insulators Ltd | ヒートシンク材及びその製造方法 |
-
2003
- 2003-03-27 JP JP2003087937A patent/JP4016867B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390467U (ja) * | 1976-12-24 | 1978-07-24 | ||
| JPS57114241A (en) * | 1981-01-07 | 1982-07-16 | Hitachi Ltd | Semiconductor device |
| JP2000091485A (ja) * | 1998-07-14 | 2000-03-31 | Denso Corp | 半導体装置 |
| JP2001339022A (ja) * | 1999-12-24 | 2001-12-07 | Ngk Insulators Ltd | ヒートシンク材及びその製造方法 |
| JP2001308237A (ja) * | 2000-04-19 | 2001-11-02 | Denso Corp | 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088030A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2011003636A (ja) * | 2009-06-17 | 2011-01-06 | Toyota Motor Corp | 半導体装置 |
| JP2013229472A (ja) * | 2012-04-26 | 2013-11-07 | Denso Corp | 半導体装置 |
| JP2015153904A (ja) * | 2014-02-14 | 2015-08-24 | トヨタ自動車株式会社 | 半導体モジュール |
| JP2017191846A (ja) * | 2016-04-13 | 2017-10-19 | 三菱電機株式会社 | 半導体装置 |
| CN107393884B (zh) * | 2017-06-30 | 2024-04-26 | 西安中车永电电气有限公司 | 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构 |
| CN107393884A (zh) * | 2017-06-30 | 2017-11-24 | 西安中车永电电气有限公司 | 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构 |
| JP2020064907A (ja) * | 2018-10-15 | 2020-04-23 | 株式会社デンソー | 半導体装置 |
| JP7139862B2 (ja) | 2018-10-15 | 2022-09-21 | 株式会社デンソー | 半導体装置 |
| US11710709B2 (en) | 2018-10-15 | 2023-07-25 | Denso Corporation | Terminal member made of plurality of metal layers between two heat sinks |
| WO2020079971A1 (ja) * | 2018-10-15 | 2020-04-23 | 株式会社デンソー | 半導体装置 |
| JP2021072425A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社デンソー | ターミナル、および、その製造方法 |
| JP7294068B2 (ja) | 2019-11-01 | 2023-06-20 | 株式会社デンソー | ターミナル、および、その製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4016867B2 (ja) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
| CN109314063B (zh) | 电力用半导体装置 | |
| WO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
| JP4254527B2 (ja) | 半導体装置 | |
| JP2003258166A (ja) | 半導体装置 | |
| JP2006134990A (ja) | 半導体装置 | |
| JP4935765B2 (ja) | 半導体装置の製造方法 | |
| JP6849660B2 (ja) | 半導体装置 | |
| JP2005167075A (ja) | 半導体装置 | |
| JP4967277B2 (ja) | 半導体装置およびその製造方法 | |
| JP4016867B2 (ja) | 半導体装置 | |
| JP2009076592A (ja) | 半導体素子の電極と放熱板との圧着方法 | |
| JP2016163024A (ja) | パワーモジュール | |
| JP5869285B2 (ja) | 半導体装置 | |
| CN111354710B (zh) | 半导体装置及其制造方法 | |
| JP2006190728A (ja) | 電力用半導体装置 | |
| JP4356494B2 (ja) | 半導体装置 | |
| JP2002329804A (ja) | 半導体装置 | |
| JP2019067976A (ja) | 半導体装置 | |
| CN111433910A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2005116875A (ja) | 半導体装置 | |
| JP2007288044A (ja) | 半導体装置 | |
| JP2007027183A (ja) | 半導体装置及びその製造方法 | |
| JP2022143167A (ja) | 半導体装置 | |
| JP5724415B2 (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |