JP2005167075A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005167075A
JP2005167075A JP2003405911A JP2003405911A JP2005167075A JP 2005167075 A JP2005167075 A JP 2005167075A JP 2003405911 A JP2003405911 A JP 2003405911A JP 2003405911 A JP2003405911 A JP 2003405911A JP 2005167075 A JP2005167075 A JP 2005167075A
Authority
JP
Japan
Prior art keywords
main surface
semiconductor element
temperature sensing
semiconductor
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003405911A
Other languages
English (en)
Inventor
Naohiko Hirano
尚彦 平野
Shinji Amano
伸治 天野
Rika Sakakibara
里香 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003405911A priority Critical patent/JP2005167075A/ja
Priority to US11/000,075 priority patent/US20050121701A1/en
Publication of JP2005167075A publication Critical patent/JP2005167075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 主表面に温度センスダイオードを有する縦型パワー素子の表裏の主面に金属体を電気的・熱的に接続してなる樹脂モールドタイプの半導体装置において、半導体素子の主表面側と金属体とを接合する導電性接合部材にクラックが発生しても、温度センスダイオードの動作不良を極力防止する。
【解決手段】 主表面側に複数個のセルブロックを有する半導体チップ１０の両主面には、それぞれ第１〜第３の導電性接合部材５１、５２、５３を介して、第１、第２、第３の金属体２０、３０、４０が接合され、これらが樹脂８０でモールドされてなる半導体装置Ｓ１において、半導体チップ１０の主表面に設けられた温度センスダイオード１１は、半導体チップ１０の主表面の中央部に配置されている。
【選択図】 図１

Description

本発明は、主表面側および主裏面側に主電極を有する半導体素子の主裏面側に第１の金属体、主表面側に第２の金属体および第３の金属体を接合するとともに、半導体素子の主表面側に温度検出用の温度センスダイオードを備え、これらを樹脂でモールドしてなる半導体装置に関する。
図４は、この種の半導体装置の一般的な概略構成を示す図であって（ａ）は各部の平面的な配置を示す図、（ｂ）は、（ａ）に示される半導体装置の概略断面構成を示す図である。
この図４に示されるような半導体装置としては、たとえば、特許文献１に記載されているような半導体装置が提案されている。
図４において、半導体素子１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの縦型パワー素子であり、上面側が素子形成面である主表面、下面側が主裏面である。
ここで、半導体素子１０の主表面には、温度センスダイオード１１が設けられている。この温度センスダイオード１１は、一般的に設けられているもので、半導体製造技術を用いて形成されたポリシリコン等からなるダイオード素子である。
この温度センスダイオード１１は温度によって電圧が変化するので、半導体素子１０の温度を検出するのに用いられている。
この半導体素子１０の主裏面側には、電極と放熱体とを兼ねる第１の金属体２０が、はんだなどの第１の導電性接合部材５１を介して電気的・熱的に接合されている。また、半導体素子１０の主表面側には、第２の金属体４０が、はんだなどの第２の導電性接合部材５２を介して電気的・熱的に接合されている。
さらに、第２の金属体４０における半導体素子１０側の面とは反対側の面には、電極と放熱体とを兼ねる第３の金属体３０が、はんだなどの第３の導電性接合部材５３を介して電気的・熱的に接合されている。
また、半導体素子１０の周囲には、各種の信号端子６０が設けられており、半導体素子１０の主表面と信号端子６０とは、ボンディングワイヤ７０を介して電気的に接続されている。そして、装置のほぼ全体が樹脂８０によりモールドされ封止されている。
ここで、図４（ａ）中の５本の信号端子６０のうち、右側の２本が温度センスダイオード１１用の端子すなわち温度検出用端子であり、残りは半導体素子１０の信号電極と導通する端子や基準端子となるものである。
特開２００３−１１００６４号公報
しかしながら、この種の半導体装置においては、装置の小型化にともなって、半導体素子１０の実装密度が大きくなるなどにより、半導体素子１０の発熱密度も大きくなってくる。
このようなことから、上記図４において、半導体素子１０と第２の金属体４０との間を接合する第２の導電性接合部材５２にてクラックが発生しやすくなる。このクラックは、通常、第２の導電性接合部材５２の外周側から発生する。つまり、半導体素子１０の最外周部分にて、第２の導電性接合部材５２が剥離する。
ここにおいて、従来では、図４に示されるように、半導体素子１０の主表面において、温度センスダイオード１１は、半導体素子１０の外周部に配置されている。
そのため、上記したようなクラックの発生によって、半導体素子１０の最外周部分にて、第２の導電性接合部材５２が剥離すると、温度センスダイオード１１の動作不良を生じさせる。
これは、半導体素子１０の外周部に温度センスダイオード１１が位置するため、発生したクラックの応力が温度センスダイオード１１に集中して印加され、温度センスダイオード１１を破壊することが一つの原因である。
また、半導体素子１０の外周部にて発生するクラックによって第２の導電性接合部材５２が剥離すると、その剥離部分の放熱経路が遮断される。すると、この放熱経路が遮断された部分に温度センスダイオード１１が位置するため、温度センスダイオード１１の部分の温度が上昇し、作動特性不良に至ることも原因の一つである。
そこで、本発明は上記問題に鑑み、主表面側および主裏面側に主電極を有する半導体素子の主裏面側に第１の金属体、主表面側に第２の金属体および第３の金属体を接合するとともに、半導体素子の主表面側に温度検出用の温度センスダイオードを備え、これらを樹脂でモールドしてなる半導体装置において、半導体素子の主表面側と第２の金属体とを接合する導電性接合部材にクラックが発生しても、温度センスダイオードの動作不良を極力防止することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、主表面および主裏面にそれぞれ主電極を有するとともに主表面側に温度検出用の温度センスダイオード（１１）を有する半導体素子（１０）と、半導体素子（１０）の主裏面の主電極に第１の導電性接合部材（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属体（２０）と、半導体素子（１０）の主表面の主電極に第２の導電性接合部材（５２）を介して接合された第２の金属体（４０）と、第２の金属体（４０）における半導体素子（１０）側の面とは反対側の面に第３の導電性接合部材（５３）を介して接合され、電極と放熱体とを兼ねる第３の金属体（３０）と、を備え、装置のほぼ全体が樹脂（８０）でモールドされてなる半導体装置において、温度センスダイオード（１１）は、半導体素子（１０）の主表面の中央部に配置されていることを特徴としている。
それによれば、第２の導電性接合部材（５２）の外周部にクラックが発生しても、温度センスダイオード（１１）は半導体素子（１０）の主表面の中央部に配置されており、そのクラックの発生部以外の部位に位置するため、クラックの影響を受けにくくすることができる。
よって、本発明によれば、半導体素子（１０）の主表面側と第２の金属体（４０）とを接合する第２の導電性接合部材（５２）にクラックが発生しても、温度センスダイオード（１１）の動作不良を極力防止することができる。
ここで、温度センスダイオード（１１）が配置される半導体素子（１０）の主表面の中央部としては、請求項２や請求項３に記載の発明のような範囲や領域として定義することができる。
請求項２に記載の発明では、請求項１に記載の半導体装置において、半導体素子（１０）は矩形板状をなすものであり、温度センスダイオード（１１）は、半導体素子（１０）の主表面の中心点から半導体素子の縦の辺の長さの１／２以内且つ横の辺の長さの１／２以内の範囲に配置されていることを特徴としている。
請求項３に記載の発明では、請求項１に記載の半導体装置において、温度センスダイオード（１１）は、半導体素子の主表面の中心点を基点として当該主表面の全面積の１／４の面積にて囲まれる領域に配置されていることを特徴としている。
また、請求項４に記載の発明のように、請求項２または請求項３に記載の半導体装置において、半導体素子（１０）が、その主表面に複数個のセルブロック（Ｔｒ）が一列に配列されたものであり、これら複数個のセルブロック（Ｔｒ）は偶数個である場合、温度センスダイオード（１１）は、複数個のセルブロック（Ｔｒ）のうちの中央の２個のものの間に配置されているものにできる。
さらに、請求項５に記載の発明のように、請求項２または請求項３に記載の半導体装置において、半導体素子（１０）が、その主表面に複数個のセルブロック（Ｔｒ）が一列に配列されたものであり、これら複数個のセルブロック（Ｔｒ）が奇数個である場合、温度センスダイオード（１１）は、複数個のセルブロック（Ｔｒ）のうちの中央のものの両脇の少なくとも一方に配置されているものにできる。
また、請求項６に記載の発明では、請求項１〜請求項５に記載の半導体装置において、第１の導電性接合部材（５１）、第２の導電性接合部材（５２）および第３の導電性接合部材（５３）は、Ｓｎ系はんだであることを特徴とする。
また、請求項７に記載の発明では、請求項１〜請求項６に記載の半導体装置において、半導体素子（１０）の主表面において、温度センスダイオード（１１）および温度センスダイオード（１１）から引き出されている配線（１１ａ）は、ポリイミドからなる厚さ２μｍ以上の保護膜（１３）により被覆されていることを特徴としている。
それによれば、温度センスダイオード（１１）および温度センスダイオード（１１）から引き出されている配線（１１ａ）の保護および電気的な絶縁を適切に実現することができ、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は本発明の第１実施形態に係る半導体装置Ｓ１の一般的な概略構成を示す図であり、（ａ）は各部の平面的な配置を示す図、（ｂ）は概略断面構成を示す図である。
また、図２（ａ）は、図１中の半導体素子１０をその主表面側から見たときの構成を模式的に示す平面図であり、（ｂ）は、（ａ）中のＡ−Ａ一点鎖線に沿った概略断面図である。
図１および図２に示されるように、本実施形態における半導体装置Ｓ１は、半導体素子としての第１の半導体チップ１０と、第１の金属体としての下側ヒートシンク２０と、第３の金属体としての上側ヒートシンク３０と、第２の金属体としてのヒートシンクブロック４０と、これらの間に介在する各導電性接合部材５１、５２、５３と、第１の半導体チップ１０に設けられた温度センスダイオード１１と、モールド樹脂８０とを備えて構成されている。
ここで、本実施形態では、図１に示されるように、第１の半導体チップ１０と並列に第２の半導体チップ１８が設けられている。
この構成の場合、両半導体チップ１０、１８の下面と下側ヒートシンク２０の上面との間は、第１の導電性接合部材５１によって接合されている。
また、両半導体チップ１０、１８の上面とヒートシンクブロック４０の下面との間は、第２の導電性接合部材５２によって接合されている。
さらに、ヒートシンクブロック４０の上面と上側ヒートシンク３０の下面との間は、第３の導電性接合部材５３によって接合されている。
ここで、これら第１、第２、第３の導電性接合部材５１、５２、５３としては、はんだや導電性接着剤等を採用することができる。本例の半導体装置においては、これら第１、第２、第３の導電性接合部材５１、５２、５３として、Ｓｎ（すず）系はんだを用いている。
これにより、上記した構成においては、第１および第２の半導体チップ１０、１８の上面では、第２の導電性接合部材５２、ヒートシンクブロック４０、第３の導電性接合部材５３および上側ヒートシンク３０を介して放熱が行われ、第１および第２の半導体チップ１０、１８の下面では、第１の導電性接合部材５１から下側ヒートシンク２０を介して放熱が行われる構成となっている。
ここで、半導体素子１０すなわち第１の半導体チップ１０としては、特に限定されるものではないが、本実施形態において半導体素子として用いられている上記第１の半導体チップ１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子から構成することができる。
また、第２の半導体チップ１８は、たとえば、ＦＷＤ（フリーホイールダイオード）等からなるものにできる。
具体的には、上記第１の半導体チップ１０の形状は、たとえば矩形状の薄板状とすることができる。そして、図１（ｂ）において、第１の半導体チップ１０の上面側が素子形成面である主表面、下面側が主裏面である。
また、本実施形態の第１の半導体チップ１０の主表面には、図２に示されるように、複数個のセルブロックＴｒが配列された形となっている。図示例では７個のセルブロックＴｒが配列している。個々のセルブロックＴｒは、たとえば複数個のトランジスタ等の素子の集合体として構成されている。
そして、図示しないが、各セルブロックＴｒの上には、主表面側における主電極が形成されている。また、図示しないが、第１の半導体チップ１０の主裏面側にも主電極が形成されている。
ここで、第１の半導体チップ１０の主電極としては、たとえば主表面側の主電極がエミッタ電極、主裏面側の主電極がコレクタ電極とすることができる。
また、図２に示されるように、第１の半導体チップ１０の主表面には、温度センスダイオード１１が設けられている。
この温度センスダイオード１１は、上述したように、一般的に設けられているもので、半導体製造技術を用いて形成されたポリシリコン等からなるダイオード素子であり、温度によって電圧が変化するので、第１の半導体チップ１０の温度を検出するのに用いられている。
ここで、図２に示されるように、第１の半導体チップ１０の主表面において、温度センスダイオード１１からは２本の配線１１ａが引き出されており、各配線１１ａは、第１の半導体チップ１０の外周部に設けられたパッド１２と導通している。
また、図２に示されるように、温度センスダイオード１１は、第１の半導体チップ１０の主表面の中央部に配置されている。
具体的には、本例のように第１の半導体チップ１０が矩形板状をなすものである場合においては、温度センスダイオード１１は、図２（ａ）中の破線で示す四角形で囲まれた範囲Ｋ１、すなわち、第１の半導体チップ１０の主表面の中心点から第１の半導体チップ１０の縦の辺の長さＨの１／２以内且つ横の辺Ｗの長さの１／２以内の範囲Ｋ１に配置されている。
つまり、図２（ａ）中の破線で示す四角形の範囲Ｋ１は、縦辺の長さがＨ／２、横辺の長さがＷ／２の四角形の領域であり、温度センスダイオード１１は、この領域内に配置されている。
また、上記した第１の半導体チップ１０の各辺の長さと四角形状の範囲Ｋ１の各辺の長さとの関係から、温度センスダイオード１１は、第１の半導体チップ１０の主表面の中心点を基点として当該主表面の全面積の１／４の面積にて囲まれる領域に配置されているとも言える。
なお、第１の半導体チップ１０が矩形板状でない場合であっても、温度センスダイオード１１を第１の半導体チップ１０の主表面の中央部に配置するにあたっては、第１の半導体チップ１０の主表面の中心点を基点として当該主表面の全面積の１／４の面積にて囲まれる領域に配置するようにすればよい。
また、図２に示されるように、本実施形態では、第１の半導体チップ１０は、その主表面に複数個のセルブロックＴｒが一列に配列されたものであるが、本例では、セルブロックＴｒは７個すなわち奇数個である。
この場合、温度センスダイオード１１は、７個のセルブロックＴｒのうちの中央のセルブロックＴｒの両脇の一方に配置されることが好ましい。それによって、温度センスダイオード１１を、第１の半導体チップ１０の主表面の中央部に適切に配置することが実現できる。
なお、図２（ａ）では、温度センスダイオード１１は、７個のセルブロックＴｒのうちの中央のセルブロックＴｒの左側に配置されているが、右側であってもよく、さらには、両側に配置されていてもよい。
また、図２（ｂ）に示されるように、第１の半導体チップ１０の主表面において、温度センスダイオード１１および温度センスダイオード１１から引き出されている配線１１ａは、ポリイミドからなる厚さ２μｍ以上の保護膜１３により被覆されている。
このように、本実施形態においては、第１の半導体チップ１０の主裏面側の主電極は、第１の金属体である下側ヒートシンク２０に対して、第１の導電性接合部材５１を介して電気的に接続され、第１の半導体チップ１０の主表面側の主電極は、第２の導電性接合部材５２を介して第２の金属体であるヒートシンクブロック４０に対して、電気的に接続されている。
さらに、ヒートシンクブロック４０における半導体チップ１０、１８側の面とは反対側の面にて、第３の導電性接合部材５３を介して第３の金属体である上側ヒートシンク３０とヒートシンクブロック４０とが電気的に接続されている。
ここで、下側ヒートシンク２０、上側ヒートシンク３０およびヒートシンクブロック４０は、たとえば、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性の良い金属で構成されている。また、ヒートシンクブロック４０としては、一般的な鉄合金を用いてもよい。
また、下側ヒートシンク２０は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク２０には、端子部２１が突設されているが、この端子部２１は、半導体チップ１０の主裏面側の主電極であるたとえばコレクタ電極の取り出し電極となっている。
また、ヒートシンクブロック４０は、たとえば、半導体チップ１０よりも１回り小さい程度の大きさの矩形状の板材とすることができる。
このヒートシンクブロック４０は、半導体チップ１０、１８と上側ヒートシンク３０との間に介在し、それぞれの半導体チップ１０、１８と上側ヒートシンク３０とを熱的および電気的に接続するとともに、第１の半導体チップ１０から後述するボンディングワイヤ７０を引き出す際の当該ワイヤの高さを確保する等のために、第１の半導体チップ１０と上側ヒートシンク３０との間の高さを確保する役割を有している。
さらに、上側ヒートシンク３０も、たとえば、全体としてほぼ長方形状の板材で構成することができる。また、この上側ヒートシンク３０にも、端子部３１が突設されているが、この端子部３１は、半導体チップ１０の主表面側の主電極であるたとえばエミッタ電極の取り出し電極となっている。
ここで、下側ヒートシンク２０の端子部２１および上側ヒートシンク３０の端子部３１は、それぞれ上述したように、半導体チップ１０の主電極の取り出し電極であり、これら端子部２１、３１は、半導体装置Ｓ１において外部配線部材等との接続を行うために設けられているものである。
このように、下側ヒートシンク２０および上側ヒートシンク３０は、それぞれ、電極と放熱体とを兼ねる第１の金属体および第３の金属体として構成されており、半導体装置Ｓ１において半導体チップ１０、１８からの放熱を行う機能を有するとともに半導体チップ１０の電極としての機能も有する。
また、第１の半導体チップ１０の周囲には、リードフレーム等からなる信号端子６０が設けられている。この信号端子６０は、第１の半導体チップ１０の主表面に設けられている信号電極（たとえばゲート電極）や上記した温度センスダイオード１１などと導通する端子や基準端子となるものである。
たとえば、図１に示されるように、各信号端子６０は、第１の半導体チップ１０の外周部に設けられた各パッド１２とワイヤ７０によって結線され、電気的に接続されている。このワイヤ７０はワイヤボンディング等により形成され、金やアルミ等からなるものである。
ここで、各パッド１２は、温度センスダイオード１１と導通するものや、第１の半導体チップ１０の信号電極と導通するものである。
そして、図１（ａ）中の５本の信号端子６０はそれぞれ各パッド１２とワイヤ７０を介して導通しているが、これら５本の信号端子６０のうち、たとえば、下側の２本が温度センスダイオード１１用の端子すなわち温度検出用端子であり、残りは半導体チップ１０の信号電極と導通する端子や基準端子となっている。
さらに、本実施形態の半導体装置Ｓ１においては、装置Ｓ１のほぼ全体が樹脂８０によりモールドされ封止されている。具体的には、図１に示されるように、一対のヒートシンク２０、３０の隙間、並びに、半導体チップ１０、１８およびヒートシンクブロック４０の周囲部分には、樹脂８０が充填封止されている。
この樹脂８０は、たとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、ヒートシンク２０、３０等を樹脂８０でモールドするにあたっては、上下型からなる成形型（図示しない）を使用し、トランスファーモールド法によって容易に行うことができる。
このように、本実施形態の半導体装置Ｓ１は、基本的には、縦型パワー素子である第１の半導体チップ１０の表裏の主面に金属体２０、３０、４０を導電性接着剤５１〜５３を介して電気的・熱的に接続してなるとともに、第１の半導体チップ１０はその主表面に温度センスダイオード１１を備えたものである樹脂モールドタイプの半導体装置として構成されている。
次に、上記した構成の半導体装置Ｓ１の製造方法について、図１を参照して、簡単に説明する。まず、下側ヒートシンク２０の上面に、両半導体チップ１０、１８とヒートシンクブロック４０をはんだ付けする工程を実行する。
この場合、下側ヒートシンク２０の上面に、たとえばＳｎ系はんだからなるはんだ箔を介して両半導体チップ１０、１８を積層するとともに、これら両半導体チップ１０、１８の上に、同じはんだ箔を介して、それぞれヒートシンクブロック４０を積層する。
この後、加熱装置（リフロー装置）によって、はんだの融点以上に昇温することにより、上記はんだ箔を溶融させてから、硬化させる。
続いて、第１の半導体チップ１０と信号端子６０とをワイヤボンディングする工程を実行する。これにより、ワイヤ７０によって第１の半導体チップ１０と信号端子６０とが結線され電気的に接続される。
次いで、各ヒートシンクブロック４０の上に上側ヒートシンク３０をはんだ付けする工程を実行する。この場合、ヒートシンクブロック４０の上にはんだ箔を介して上側ヒートシンク３０を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。
こうして、溶融した各々のはんだ箔が硬化すれば、硬化したはんだが、第１、第２、第３の導電性接合部材５１、５２、５３として構成されることになる。
そして、これら導電性接合部材５１〜５３を介して、下側ヒートシンク２０、両半導体チップ１０、１８、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。
なお、第１、第２および第３の導電性接合部材５１、５２、５３として導電性接着剤を用いた場合にも、上記工程において、はんだを導電性接着剤に置き換え、導電性接着剤の塗布や硬化を行うことにより、下側ヒートシンク２０、両半導体チップ１０、１８、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。
しかる後、図示しない成形型を使用して、ヒートシンク２０、３０の隙間及び外周部等に樹脂８０を充填する工程を実行する。これにより、図１に示されるように、ヒートシンク２０、３０の隙間及び外周部等に、樹脂８０が充填封止される。
そして、樹脂８０が硬化した後、成形型内から半導体装置Ｓ１を取り出せば、半導体装置Ｓ１が完成する。
なお、半導体装置Ｓ１においては、上記構成の場合、下側ヒートシンク２０の下面および上側ヒートシンク３０の上面が、それぞれ露出するように樹脂モールドされている。これにより、ヒートシンク２０、３０の放熱性が高められている。
ところで、本実施形態によれば、主表面および主裏面にそれぞれ主電極を有するとともに主表面側に温度検出用の温度センスダイオード１１を有する半導体チップ１０と、半導体チップ１０の主裏面の主電極に第１の導電性接合部材５１を介して接合された下側ヒートシンク２０と、半導体チップ１０の主表面の主電極に第２の導電性接合部材５２を介して接合されたヒートシンクブロック４０と、ヒートシンクブロック４０における半導体チップ１０側の面とは反対側の面に第３の導電性接合部材５３を介して接合された上側ヒートシンク３０と、を備え、装置のほぼ全体が樹脂８０でモールドされてなる半導体装置において、温度センスダイオード１１は、半導体チップ１０の主表面の中央部に配置されていることを特徴とする半導体装置Ｓ１が提供される。
それによれば、第２の導電性接合部材５２の外周部にクラックが発生しても、温度センスダイオード１１は第１の半導体チップ１０の主表面の中央部に配置されて、そのクラックの発生部以外の部位に位置することになる。
そのため、上記したようなクラックの影響、すなわち、クラックの応力の温度センスダイオード１１への集中や、第２の導電性接合部材５２の剥離による放熱経路の遮断といった影響を、温度センスダイオード１１が受けにくくすることができる。
よって、本実施形態によれば、第１の半導体チップ１０の主表面側と第２の金属体としてのヒートシンクブロック４０とを接合する第２の導電性接合部材５２にクラックが発生しても、温度センスダイオード１１の動作不良を極力防止することができる。
その結果、第１の半導体チップ１０における的確な最高温度の検出ができるようになるため、安定した温度保護制御が可能となる。
ここで、温度センスダイオード１１が配置される第１の半導体チップ１０の主表面の中央部とは、具体的に、上記図２（ａ）に示したような範囲であることが好ましい。
すなわち、第１の半導体チップ１０が矩形板状をなすものである場合、温度センスダイオード１１は、第１の半導体チップ１０において、その主表面の中心点から縦辺の長さＨの１／２以内且つ横辺の長さＷの１／２以内の範囲に配置することが好ましい。
また、第１の半導体チップ１０の形状に関わらず、温度センスダイオード１１は、第１の半導体チップ１０の主表面の中心点を基点として当該主表面の全面積の１／４の面積にて囲まれる領域Ｋ１に配置されていることが好ましい。
また、図２（ａ）に示したように、第１の半導体チップ１０の主表面に複数個のセルブロックＴｒが一列に配列されており、これら複数個のセルブロックＴｒが奇数個である場合、温度センスダイオード１１は、複数個のセルブロックＴｒのうちの中央のものの両脇の少なくとも一方に配置されていることが好ましい。
また、上記図２（ｂ）に示したように、第１の半導体チップ１０の主表面において、温度センスダイオード１１および温度センスダイオード１１から引き出されている配線１１ａは、ポリイミドからなる厚さ２μｍ以上の保護膜１３により被覆されている。
それによれば、温度センスダイオード１１および温度センスダイオード１１から引き出されている配線１１ａの保護および電気的な絶縁を適切に実現することができるため、好ましい。
（第２実施形態）
図３は、本発明の第２実施形態に係る半導体素子としての第１の半導体チップ１０の主表面側から見たときの平面構成を模式的に示す平面図である。
上記第１実施形態では、上記図２（ａ）に示したように、第１の半導体チップ１０の主表面に複数個のセルブロックＴｒが一列に配列されており、これら複数個のセルブロックＴｒが奇数個であった。
本実施形態では、図３に示されるように、第１の半導体チップ１０は、その主表面に複数個のセルブロックＴｒが一列に配列されたものであるが、上記第１実施形態との相違点として、これら複数個のセルブロックＴｒは偶数個である。図３では、８個のセルブロックＴｒが配列している。
この場合、図３に示されるように、温度センスダイオード１１は、複数個のセルブロックＴｒのうちの中央の２個のセルブロックＴｒの間に配置されている。それにより、温度センスダイオード１１を、第１の半導体チップ１０の主表面の中央部に適切に配置することが実現できる。
そして、この相違点以外のところについては、本実施形態においても、上記第１実施形態と同様の作用効果を奏する半導体装置が提供されることはもちろんである。
（他の実施形態）
なお、半導体素子としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子に限定されるものではなく、主表面側および主裏面側に主電極を有するものであればよい。
要するに、本発明は、主表面側および主裏面側に主電極を有するとともに主表面側に温度検出用の温度センスダイオードを有する半導体素子の主裏面側に第１の金属体、主表面側に第２の金属体および第３の金属体を接合し、これらを樹脂でモールドしてなる半導体装置において、温度センスダイオードを半導体素子の主表面の中央部に配置したことを要部とするものである。そして、その他の細部については適宜設計変更が可能である。
本発明の第１実施形態に係る半導体装置の一般的な概略構成を示す図であり、（ａ）は各部の平面的な配置を示す図、（ｂ）は概略断面構成を示す図である。 （ａ）は、図１中の半導体素子をその主表面側から見たときの構成を模式的に示す平面図であり、（ｂ）は（ａ）中のＡ−Ａ線に沿った概略断面図である。 本発明の第２実施形態に係る半導体素子をその主表面側から見たときの平面構成を模式的に示す平面図である。 従来の半導体装置の一般的な概略構成を示す図であり、（ａ）は各部の平面的な配置を示す図、（ｂ）は（ａ）に示される半導体装置の概略断面構成を示す図である。
符号の説明
１０…半導体素子としての半導体チップ、１１…温度センスダイオード、
１１ａ…温度センスダイオードから引き出されている配線、１３…保護膜、
２０…第１の金属体としての下側ヒートシンク、
３０…第２の金属体としての上側ヒートシンク、
４０…第３の金属体としてのヒートシンクブロック、５１…第１の導電性接着剤、
５２…第２の導電性接着剤、５３…第３の導電性接着剤、８０…樹脂、
Ｔｒ…セルブロック。

Claims (7)

  1. 主表面および主裏面にそれぞれ主電極を有するとともに前記主表面側に温度検出用の温度センスダイオード（１１）を有する半導体素子（１０）と、
    前記半導体素子（１０）の主裏面の主電極に第１の導電性接合部材（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属体（２０）と、
    前記半導体素子（１０）の主表面の主電極に第２の導電性接合部材（５２）を介して接合された第２の金属体（４０）と、
    前記第２の金属体（４０）における前記半導体素子（１０）側の面とは反対側の面に第３の導電性接合部材（５３）を介して接合され、電極と放熱体とを兼ねる第３の金属体（３０）と、を備え、
    装置のほぼ全体が樹脂（８０）でモールドされてなる半導体装置において、
    前記温度センスダイオード（１１）は、前記半導体素子（１０）の主表面の中央部に配置されていることを特徴とする半導体装置。
  2. 前記半導体素子（１０）は矩形板状をなすものであり、
    前記温度センスダイオード（１１）は、前記半導体素子（１０）の主表面の中心点から前記半導体素子の縦の辺の長さの１／２以内且つ横の辺の長さの１／２以内の範囲に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記温度センスダイオード（１１）は、前記半導体素子の主表面の中心点を基点として当該主表面の全面積の１／４の面積にて囲まれる領域に配置されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体素子（１０）は、その主表面に複数個のセルブロック（Ｔｒ）が一列に配列されたものであり、
    これら複数個のセルブロック（Ｔｒ）は偶数個であり、
    前記温度センスダイオード（１１）は、複数個のセルブロック（Ｔｒ）のうちの中央の２個のものの間に配置されていることを特徴とする請求項２または３に記載の半導体装置。
  5. 前記半導体素子（１０）は、その主表面に複数個のセルブロック（Ｔｒ）が一列に配列されたものであり、
    これら複数個のセルブロック（Ｔｒ）は奇数個であり、
    前記温度センスダイオード（１１）は、複数個のセルブロック（Ｔｒ）のうちの中央のものの両脇の少なくとも一方に配置されていることを特徴とする請求項２または３に記載の半導体装置。
  6. 前記第１の導電性接合部材（５１）、前記第２の導電性接合部材（５２）および前記第３の導電性接合部材（５３）は、Ｓｎ系はんだであることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記半導体素子（１０）の主表面において、前記温度センスダイオード（１１）および前記温度センスダイオード（１１）から引き出されている配線（１１ａ）は、ポリイミドからなる厚さ２μｍ以上の保護膜（１３）により被覆されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
JP2003405911A 2003-12-04 2003-12-04 半導体装置 Pending JP2005167075A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003405911A JP2005167075A (ja) 2003-12-04 2003-12-04 半導体装置
US11/000,075 US20050121701A1 (en) 2003-12-04 2004-12-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003405911A JP2005167075A (ja) 2003-12-04 2003-12-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2005167075A true JP2005167075A (ja) 2005-06-23

Family

ID=34631718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003405911A Pending JP2005167075A (ja) 2003-12-04 2003-12-04 半導体装置

Country Status (2)

Country Link
US (1) US20050121701A1 (ja)
JP (1) JP2005167075A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP2011243626A (ja) * 2010-05-14 2011-12-01 Mitsubishi Electric Corp 半導体モジュールとその製造方法
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
US8138600B2 (en) 2006-07-12 2012-03-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253167A1 (en) * 2004-07-26 2007-11-01 Chiang Kuo C Transparent substrate heat dissipater
US7335534B2 (en) * 2005-01-10 2008-02-26 Hvvi, Semiconductors, Inc. Semiconductor component and method of manufacture
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
DE102010038933A1 (de) * 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
CN102074530A (zh) * 2010-01-29 2011-05-25 江苏长电科技股份有限公司 基岛埋入芯片正装锁定孔散热块外接散热帽或板封装结构
CN102074521A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片倒装散热块外接散热器封装结构
CN102074528A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片正装锁孔散热块凸柱外接散热器封装结构
CN102074529A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片正装锁定孔散热块外接散热器封装结构
JP6094392B2 (ja) * 2013-06-11 2017-03-15 株式会社デンソー 半導体装置
TWI593067B (zh) * 2014-02-26 2017-07-21 林朋科技股份有限公司 半導體封裝結構
CN106920781A (zh) * 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
US9620440B1 (en) * 2016-02-25 2017-04-11 Texas Instruments Incorporated Power module packaging with dual side cooling

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
US5543632A (en) * 1991-10-24 1996-08-06 International Business Machines Corporation Temperature monitoring pilot transistor
US5461252A (en) * 1992-10-06 1995-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device comprising an over-temperature detection element for detecting excessive temperature of amplifiers
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
DE10225602A1 (de) * 2002-06-07 2004-01-08 Heraeus Sensor-Nite Gmbh Halbleiterbauelement mit integrierter Schaltung, Kühlkörper und Temperatursensor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
US8138600B2 (en) 2006-07-12 2012-03-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP2011243626A (ja) * 2010-05-14 2011-12-01 Mitsubishi Electric Corp 半導体モジュールとその製造方法
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US20050121701A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP4302607B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP4254527B2 (ja) 半導体装置
JP2005167075A (ja) 半導体装置
US9947613B2 (en) Power semiconductor device and method for manufacturing the same
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP5071719B2 (ja) 電力用半導体装置
JP6149932B2 (ja) 半導体装置
JP2010034350A (ja) 半導体装置
JP2013021371A (ja) 半導体装置及び半導体装置の製造方法
JP6150866B2 (ja) 電力半導体装置
JP4356494B2 (ja) 半導体装置
JP5341339B2 (ja) 回路装置
JP2006190728A (ja) 電力用半導体装置
JP4339660B2 (ja) 半導体装置
JP2009206406A (ja) パワー半導体装置
JP2005116963A (ja) 半導体装置
JP4055700B2 (ja) 半導体装置
JP2004296837A (ja) 半導体装置
JP4258391B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP4258411B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306