JP2011243626A - 半導体モジュールとその製造方法 - Google Patents

Abstract

【課題】樹脂モールドされた半導体モジュールの小型化、低インダクタンス化は、回路を構成する半導体素子や電子部品を搭載する導電性板のパターンの構成具合が支配的であり、このパターン形成をコスト上昇を伴わない構成の半導体モジュールを提供する。
【解決手段】片端が半導体素子に接続された端部が外部につながる第１の主電極２ａおよび第３の主電極２ｃと、この第１、第３の主電極２ａ、２ｃに片端が接続された端が外部につながる第２の主電極２ｂとが設けられるとともに樹脂モールドされており、第３の主電極２ｃが第１の主電極２ａの上部にクリアランスＣを介して重なるように配置されており、樹脂モールド９の外に突出する第１、第３の主電極２ａ、２ｃの他端部が横に並ぶように配置されるとともに、第１の主電極２ａの上面と第３の主電極２ｃの下面とが樹脂モールド９のパーティングライン９ａと同一面となるよう設けられている。
【選択図】図３

Description

この発明は、半導体モジュールとその製造方法に関するものであり、特に、大電流用のパワー半導体素子と電子部品とを一体化した半導体モジュールとその半導体モジュールの製造方法に係るものである。

従来の樹脂封止型回路装置として、複数の回路素子を支持する導電性支持板と、前記回路素子と導電性支持板とを電気的に接続する接続用導体板と、この接続用導体板の突起と前記回路素子とを接続する内部リード細線と、これらを被覆する樹脂封止体を有した技術が示されている（例えば、特許文献１）。

特許２６０１２２８号公報

大電流用のパワー半導体モジュールについてもその用途が拡大するにつれ、小型化および低価格化の強い要請がある。
このような要請に対して、上記特許文献１に示された技術で対応しようとすると、次のような問題点がある。
１．装置の小型化は一般に知られているように、デザインルールの微細化、つまりパターン幅の微細化で対応可能である。ここで前記特許文献１の導電性支持板と回路素子とを接続する接続用導体板は、１枚のリードフレーム板の打ち抜き加工によって製作される。その打ち抜き加工の精度はリードフレームの板厚に依存し、前記支持板や導体板の最小幅や、打ち抜く溝の幅の最小値がリードフレームの板厚とほぼ同程度しかとりえないという加工上の限界であるという事実があり、板厚以下の支持板や導体板の寸法幅とすると、通電路の断面積が所望の値よりも小さくなるという不具合が発生し、パターン微細化にも上限ある。そこで小型化の要請に対して打ち抜く加工に代替して、例えば化学的、物理的エッチング加工等の採用が考えられるが、生産性上、コスト上、現時点においては到底実現可能な加工法ではない。従って前記特許文献１に示された技術でもって、パワー半導体モジュールの小型化を図ることは困難である。
２．小型化を図るにはパワー半導体モジュールの低耐電圧化が必須である。これは、例えば耐電圧を倍にすると、必要素子面積が約倍必要となるためである。それには回路のインダクタンスの低減化によるサージ電圧の低減化、つまり通電路である支持板や導体板の幅の縮小化による不必要な高耐電圧化の回避が必要だが、特許文献１の技術では前述した理由により対応可能なものではない。

この発明は上記のような課題を解決するためになされたものであって、従前の打ち抜き加工によるパターンを有してもコスト向上を抑制し、小型で、低インダクタンス化してサージ電圧を低減したパワー半導体モジュールとその製造方法を提供するのを目的とする。

第１の発明に係る半導体モジュールは片端部が半導体素子に接続されるとともに、他端部が外部につながる第１および第３の主電極と、この第１、第３の主電極に接続され、外部につながる第２の主電極とが設けられているとともに、半導体素子、第１〜第３の主電極は樹脂モールドされており、第３の主電極は第１の主電極の上部で重なる方向で所定のクリアランスを介して配置されるとともに、樹脂モールドの外に突出する第１および第３の主電極の他端部が、横に並ぶように配置されるとともに、他端部における第１の主電極の上面と第３の主電極の下面とが、樹脂モールドのパーティングラインと同一面となるよう設けられているものである。

第２の発明に係る半導体モジュールは次のステップを有して製造されるものである。
ステップ１．導電性薄板を打ち抜きによって、第１、第２の主電極と制御電極ならびに支持部がパターニングされた第１のフレーム、および第３の主電極ならびに支持部がパターニングされた第２のフレームを形成するステップ。
ステップ２．第１のフレームの第１、第２の主電極上に半導体素子を含む所要の電子部品を搭載し、この電子部品と第１、第２の主電極および制御電極とをワイヤボンディングするステップ。
ステップ３．第１のフレームの第１の主電極の上部で第２のフレームの第３の主電極を重なる方向で、所定のクリアランスを介して設置するとともに接続部で接続して一体化、および電子部品と第３の主電極とをワイヤボンディングするステップ。
ステップ４．第１、第２のフレームを樹脂モールドするための上型、下型を準備するステップであって、下型には第１のフレームのパターンに対応して収納可能な溝が設けられているとともに、下型の端部において、第１のフレームのパターンにおける外部につながる他端部と同じ幅寸法で、かつ第１のフレームのパターン厚さと同じ寸法の深さを有する溝が設けられており、上型にも、第２のフレームのパターンに対応して収納可能な溝が設けられているとともに、上型の端部において、第２のフレームのパターンにおける外部につながる他端部と同じ幅寸法で、かつ第２のフレームのパターンの厚さと同じ寸法の深さを有する溝が設けられており、これら樹脂モールド用の型のうち、下型を成型装置にセットするステップ。
ステップ５．下型に一体化された第１、第２のフレームを設置後、下型の端部と上型の端部とが一致するよう装着後、樹脂をモールドするステップ。
ステップ６．モールド後、パワー半導体製品として不要な第１、第２のフレームの接続部および支持部を除去し、半導体モジュール製品として仕上げるステップ。

第１の発明は、従前より採用している導電性板の打ち抜き加工によるパターンを有するのにもかかわらず、前記のような新規な構成を採用しているので、半導体モジュールのインダクタンスを低下させ、それに伴うサージ電圧の抑制化も可能となり、結果として小型化された半導体モジュールを提供することが可能となる。また、前記第１、第２の主電極の他端部の構成を採用しているので、製造時における金型の損傷が低減され、金型が長寿命化するという効果がある。

第２の発明に係る製造方法を採用した半導体モジュールは、第１、第２のフレームを金型に設置時や樹脂モールド時に発生する応力を緩和することができ、内部回路の断線等が防止可能となり、安定した品質を提供できるという効果がある。

実施の形態１による第１〜第３の主電極他を示す第１、第２のフレームの平面図である。 実施の形態１による第１のフレームに第２のフレームを重ねた状態を示す平面図である。 実施の形態１によるパワー半導体モジュールの樹脂モールドを示す図である。 実施の形態１による第１のフレームと第２のフレームの接続を示す図である。 実施の形態１による樹脂モールドのパーティングラインを示す図である。 実施の形態２による第１のフレームと第２のフレームの接続を示す図である。 実施の形態２による第１のフレームと第２のフレームの接続を示す図である。 実施の形態２による第１のフレームと第２のフレームの接続を示す図である。 実施の形態２による第１のフレームと第２のフレームの接続を示す図である。

実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、実施の形態１による例えば、３相インバータシステムにおける１相分のブリッジ回路部分としてのパワー半導体モジュールの第１、第２の主電極２ａ、２ｂ他の製造過程における配置を示す平面図である。説明を製造工程を追って行う。
図１（ａ）において、例えば０．５ｍｍ〜１ｍｍ厚さの導電性薄板である銅板を打ち抜き加工によって第１の主電極２ａ、ダイ搭載領域８を有する第２の主電極２ｂ、複数の制御電極４及びこれらを後工程の樹脂モールド後まで仮に支持するための支持部５等のパターンを有する第１のフレーム１ａを形成する。
図１（ｂ）においても同様に、打ち抜き加工により第３の主電極２ｃのパターンを有する第２のフレーム１ｂを形成する。次工程において、図１（ａ）に示すように第１の主電極２ａおよびダイ搭載領域８には電子部品であるパワー半導体素子３がそれぞれ搭載され、また第２の主電極２ｂ上には、例えばコンデンサ等の電子部品７が接続され、さらに所要の電気回路を形成するようアルミワイヤ６で配線される。またさらに、パワー半導体モジュール３としては、ゲート動作用他の配線が必要であり、複数の制御電極４や電子部品７との間も、例えばアルミワイヤ６で接続（ワイヤボンディング）される。
なお、図１（ａ）、図１（ｂ）に示す第１〜第３の主電極２ａ、２ｂ、２ｃおよび制御電極４の後工程で示す樹脂モールド９から突出した部分は外部電極となる。また、図１（ａ）に示す第１の主電極２ａには外部につながる他端部２ａ−１が、図１（ｂ）に示す第３の主電極２ｃには外部につながる他端部２ｃ−１を有する。

次の工程において、図２に前述した第１のフレーム１ａの上部に重なる方向でフレーム１ｂとを所定のクリアランスＣを設けた状態で、重ねて位置決め固定を行うとともに、アルミワイヤ６でダイ搭載領域８のパワー半導体モジュール３と第３の主電極２ｃとが接続される。さらには後述する図４の接続部１１にて第１のフレーム１ａ、第２のフレーム１ｂははんだ付けにより一体化される。上記クリアランスＣを図４に示している。
次に、図３に示すように一体化された第１のフレーム１ａ、第２のフレーム１ｂとを金型に装着し、例えばエポキシ系樹脂を用いてモールドし樹脂モールド９を形成する。
図３（ａ）は、樹脂モールド９の封止領域を示す平面図であり、図３（ｂ）はパワー半導体モジュール２０として完成した状態における概略斜視図であり、図１で示した制御電極４は垂直方向に折り曲げられた状態を示している。この場合、パワー半導体モジュール２０の外部電極をなす第１の主電極２ａ、第２の主電極２ｂ、第３の主電極２ｃおよび制御電極４やそれらにつながる電子部品７等を残し、例えば支持部５や後述する接続部１１を含むパワー半導体製品として不要な部分の第１のフレーム１ａ、第２のフレーム１ｂは切断除去されている。

このようにこの実施の形態１によるパワー半導体モジュール２０は、第１の主電極２ａ（Ｐ）上に第３の主電極２ｃ（Ｎ）を所定のクリアランスＣを設けて重ねて配置し、立体的な配線を行っている構成を採用しているので、これら第１の主電極２ａ（Ｐ）と第３の主電極２ｃ（Ｎ）間のインダクタンスが低減されるとともに、立体的な配線であるので、パワー半導体モジュール２０の小型化が可能となる。さらに第１のフレーム１ａ、第２のフレーム１ｂを従前の加工法である打ち抜きにより加工しているので、コスト高の要因とはならないという効果がある。

次に、図２で示した第１のフレーム１ａと第２のフレーム１ｂの一体化方法について詳述する。図４は、第１のフレーム１ａと第２のフレーム１ｂとを重なる方向で所定のクリアランスＣを設けて重ねて配置した状態を示す側面図であり、前述した図２の第１の主電極２ａ、ダイ搭載領域８を含む第３の主電極２ｃの部分のみを示す。
図４において、第３の主電極２ｃにはストレスリリーフ部１０が設けられており、前記第１の主電極２ａと第３の主電極２ｃとは図３で示した樹脂モールド９の封止部領域外の接続部１１ではんだ接合されるとともにアルミワイヤ６で接続されており、その結果第１のフレーム１ａと第２のフレーム１ｂとは一体化される。ストレスリリーフ部１０を設ける理由は、樹脂を封止時に、モールド金型内に前記一体化された第１、第２のフレーム１ａ、１ｂを設置したとき、約１８０℃に加熱されるときの熱応力を緩和し、第１のフレーム１ａと第２のフレーム１ｂに反りが発生するのを防止するためや、さらには後述するモールド用の金型を用いて樹脂を封止する際、第１のフレーム１ａ、第２のフレーム１ｂの寸法精度が十分に得られてないような状態が発生していたとしても、モールド用の金型を閉じたときに、不必要に第１のフレーム１ａ、第２のフレーム１ｂを押し上げ、押し下げるような力をストレスリリーフ部１０で吸収することができ、アルミワイヤ６やその接続部などの断線発生を防止できる。

図４では、第３の主電極２ｃにストレスリリーフ部１０を設ける例を示したがこれに限らず第１の主電極２ａに設けてもよい。このようにストレスリリーフ部１０を設ける構成を採用すると、第１のフレーム１ａと第２のフレーム１ｂとは必ずしも同じ材質や厚さである必要はない。異材質の場合は、線膨張係数の差により、反りが発生しやすくなるがストレスリリーフ部１０により反りを最小限化可能となる。従って、例えば制御電極４が設けられる第１のフレーム１ａのフレーム厚さを薄くすると、プレス加工時の制約である抜き幅を小さくできるため、複数の制御電極４間をよりコンパクトにすることができて第１のフレーム１ａの面積を少なくすることも可能である。

図５に、図３（ｂ）で示した概略斜視図の第１の主電極２ａ（Ｐ）、第３の主電極２ｃ（Ｎ）の方向から見たモールド時のモールド用の金型の上、下別れ面が転写されたパーティングライン９ａと、第１の主電極２ａ（Ｐ）、第３の主電極２ｃ（Ｎ）の位置関係を示す。図示省略した金型の下型には、図１（ａ）に示したパターンに対応して第１のフレーム１ａが収納可能な溝が形成され、また外部電極に相当する個所の下型端部には第１の主電極２ａの幅、例えば８ｍｍと厚さ、例えば０．７ｍｍに対応した溝が、金型の上型との合わせ面（モールド時のパーティングライン９ａを形成する面）に設けられている。同様に金型の上型には、図１（ｂ）で示したパターンに対応して第２のフレーム１ｂを収納可能な溝が形成され、また外部電極に相当する個所の上型端部には、第３の主電極２ｃの幅と厚さに対応した溝が設けられている。前記下型の溝内に第１の主電極２ａを、上型の溝内に第３の主電極２ｃを挿入してモールド用の金型が閉じられる。この状態では、第１の主電極２ａは下型の溝の底面と上型の平面、第３の主電極２ｃは上型の溝の上面と下型の平面とで挟み込まれている。
つまり第１の主電極２ａの厚さ方向と、上面は下型の上面であって、上型の下面すなわちパーティングラインを形成する面と一致し、第３の主電極２ｃの厚さ方向の下面は上型の下面であって、下型の上面すなわち前記第１の主電極２ａの厚さ方向の上面と一致するようにモールド用の金型に閉じられている。

以上のように、モールド用の金型内に第１のフレーム１ａ、第２のフレーム１ｂが配置された時の金型の上、下合わせ面の隙間の発生が少なくなるので、樹脂封止によって前記合わせ面に発生する不要な樹脂バリの発生を抑制できる。そして金型合わせ面に残存する樹脂バリは除去する必要があるが、バリの発生を抑制しているので除去作業に伴う金型の損傷の程度を最小限化可能としている。

実施の形態２．
次に実施の形態２を図６に基づいて説明する。
実施の形態１の図４で示した接続部１１は、第１のフレーム１ａと第２のフレーム１ｂとをはんだを介した例を示したが、この実施の形態２では、図６に示すように第１のフレーム１ａと第２のフレーム１ｂとの接続部１１における第２のフレーム１ｂに、貫通孔１２を設けて、前記第１のフレーム１ａと第２のフレーム１ｂとが、広い接触面１１ｂを介して重ね合わされてはんだ付けされる。このような構成を採用することで第１のフレーム１ａと第２のフレーム１ｂの重ね合わせの位置決めが確実となりかつ、広い面１１ｂではんだ付けされるので、その後のハンドリングでもフレーム１ａ、１ｂ間の相対位置が固定化され、かつモールド用の金型を閉じた時の不要な内部応力の発生を防止できる。

また、図７に示すように第１のフレーム１ａと第２のフレーム１ｂとをリベット１５で締結した構成であってもよい。
さらには図８に示すように、第１のフレーム１ａの長手方向端部を折り返して第２のフレーム１ｂをかしめる構成としてもよい。この構成を採用することではんだやリベット等の副資材を用いることなく一体化が可能となり工程が簡素化され、さらに接続部１１の接触抵抗が低減されるという効果がある。
また図９に示すように、バーリング加工を行い、第１のフレーム１ａと第２のフレーム１ｂとを一体化してもよい。このようなバーリング加工による一体化加工は、第１のフレーム１ａと第２のフレーム１ｂとの位置合わせが正確に行えるとともに、はんだやリベット等の副資材を用いる必要がなく、かつ工程が簡素化されるという効果がある。

以上説明した実施の形態１、２では、半導体素子３をパワー半導体の例を示したが、必ずしもパワー半導体に限るものではない。また半導体素子を２個搭載した例を示したが、２個以上の場合であってもよい。

１ａ 第１のフレーム、１ｂ 第２のフレーム、２ａ 第１の主電極、
２ｂ 第２の主電極、２ｃ 第３の主電極、３ 半導体素子、６ アルミワイヤ、
７ 電子部品、９ 樹脂モールド、１１ 接続部、１２ パーティングライン、
２０ 半導体モジュール、Ｃ クリアランス。

Claims (2)

1. 半導体モジュールであって、この半導体モジュールには片端部が半導体素子に接続されるとともに、他端部が外部につながる第１および第３の主電極と、この第１、第３の主電極に接続され、外部につながる第２の主電極とが設けられているとともに、前記半導体素子、第１〜第３の主電極は樹脂モールドされており、前記第３の主電極は前記第１の主電極の上部で重なる方向で所定のクリアランスを介して配置されるとともに、前記樹脂モールドの外に突出する前記第１および第３の主電極の前記他端部が、横に並ぶように配置されるとともに、前記他端部における第１の主電極の上面と前記第３の主電極の下面とが、前記樹脂モールドのパーティングラインと同一面となるよう設けられていることを特徴とする半導体モジュール。
2. 前記請求項１に記載の半導体モジュールが次のステップによって製造されていることを特徴とする半導体モジュールの製造方法。
   ステップ１．導電性薄板を打ち抜きによって、第１、第２の主電極と制御電極ならびに支持部がパターニングされた第１のフレーム、および第３の主電極ならびに支持部がパターニングされた第２のフレームを形成するステップ。
   ステップ２．前記第１のフレームの第１、第２の主電極上に半導体素子を含む所要の電子部品を搭載し、この電子部品と前記第１、第２の主電極および制御電極とをワイヤボンディングするステップ。
   ステップ３．前記第１のフレームの第１の主電極の上部で前記第２のフレームの第３の主電極を重なる方向で、所定のクリアランスを介して設置するとともに接続部で接続して一体化、および電子部品と第３の主電極とをワイヤボンディングするステップ。
   ステップ４．前記第１、第２のフレームを樹脂モールドするための上型、下型を準備するステップであって、前記下型には前記第１のフレームのパターンに対応して収納可能な溝が設けられているとともに、前記下型の端部において、前記第１のフレームのパターンにおける外部につながる他端部と同じ幅寸法で、かつ前記第１のフレームのパターン厚さと同じ寸法の深さを有する溝が設けられており、前記上型にも、前記第２のフレームのパターンに対応して収納可能な溝が設けられているとともに、前記上型の端部において、前記第２のフレームのパターンにおける外部につながる他端部と同じ幅寸法で、かつ前記第２のフレームのパターンの厚さと同じ寸法の深さを有する溝が設けられており、これら樹脂モールド用の型のうち、前記下型を成型装置にセットするステップ。
   ステップ５．前記下型に前記一体化された第１、第２のフレームを設置後、前記下型の端部と前記上型の端部とが一致するよう装着後、樹脂をモールドするステップ。
   ステップ６．モールド後、パワー半導体製品として不要な前記第１、第２のフレームの前記接続部および支持部を除去し、半導体モジュール製品として仕上げるステップ。

Images