JP5369798B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5369798B2
JP5369798B2 JP2009066420A JP2009066420A JP5369798B2 JP 5369798 B2 JP5369798 B2 JP 5369798B2 JP 2009066420 A JP2009066420 A JP 2009066420A JP 2009066420 A JP2009066420 A JP 2009066420A JP 5369798 B2 JP5369798 B2 JP 5369798B2
Authority
JP
Japan
Prior art keywords
connection conductor
fixed
resin
main surface
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009066420A
Other languages
English (en)
Other versions
JP2010219419A (ja
Inventor
恵一 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009066420A priority Critical patent/JP5369798B2/ja
Publication of JP2010219419A publication Critical patent/JP2010219419A/ja
Application granted granted Critical
Publication of JP5369798B2 publication Critical patent/JP5369798B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

この発明は、ＩＧＢＴなどの半導体チップを内部に備えたパワー半導体モジュールなどの半導体装置およびその製造方法に関する。
インバータ装置，無停電電源装置，工作機械，産業用ロボットおよび車載用電力変換装置などでは、その本体装置とは独立してパッケージ化されたパワー半導体モジュールなどの半導体装置が用いられている。このパワー半導体モジュールは、電力変換回路を構成する絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下「ＩＧＢＴ」と表記する）などの各種のパワー半導体素子が実装された半導体チップを内蔵し、本体装置を制御する所定の制御回路基板に実装される（例えば、特許文献１参照）。
このようなパワー半導体モジュールは、一般に、半導体チップを絶縁回路基板にはんだ付けによって固着し、制御回路基板に接続される外部導出端子とその半導体チップとを金属ワイヤを用いてワイヤボンディングし、これを樹脂ケースにモールドすることによりパッケージングされる。また、樹脂ケースの外部導出端子の実装部とは反対側に設けられた放熱面が放熱フィン等に当接することにより、パワー半導体素子での発生熱を外部に放熱できるようになっている。
しかしながら、上述したパワー半導体モジュールにおいては、外部導出端子と半導体チップとを接続する金属ワイヤの断面積が比較的小さいため、その金属ワイヤ１本あたりの電流容量に限界があった。この場合、太い金属ワイヤを用いることも考えられるが、超音波接合あるいは溶接によるワイヤボンディングが難しくなる。
また、このパワー半導体モジュールの製造工程においては、絶縁回路基板に半導体チップをはんだ付け後、さらにワイヤボンディングを行うため、二工程を要する。また、ワイヤボンディングは金属ワイヤ１本ごとに行われるが、通常、パワー半導体モジュールの製造においては２００本〜５００本の金属ワイヤが用いられるため、処理工程に長時間を要するといった問題があった。
これらの問題を解決するために、効率よく製造できるパワー半導体モジュールおよびその製造方法が、例えば特許文献２に開示されている。
図７および図８は、従来のパワー半導体モジュールの構成図であり、図７は要部断面図、図８は要部平面図である。
このパワー半導体モジュールは、セラミックス４(絶縁基板)とこのセラミックス４の裏側に形成された裏面銅箔３とセラミックス４の表側に形成された回路パターン５からなる絶縁回路基板と、裏面銅箔３とはんだ２で接合する銅ベース１と、回路パターン５とはんだ６で接合、固着する半導体チップ７,８とからなる。
また、図示しないはんだで半導体チップ７，８に接合するΩ形状の接続導体である第１接続導体９ａと、第１接続導体９ａ上にはんだ接合１５で固着するリードフレームで形成された第２接続導体３０と、第２接続導体３０とはんだ接合１５で固着する外部導出端子１１ａ、１１ｂ、１１ｃ、１１ｄと、外部導出端子１１ａ等がインサートされ絶縁回路基板を収納する端子ケース１０とからなる。
さらに、端子ケース１０内の第１接続導体９ａと第２接続導体３０を被覆するエポキシ樹脂３１（熱硬化性樹脂）と、エポキシ樹脂３１上に配置される半導体チップ７を制御する制御基板１９とで構成される。
尚、図８の符号で２１は制御信号用の制御ピン、２２は外部配線取り付け用のネジ穴、２３は銅ベース１を冷却体に取り付けるために必要な取り付け用貫通孔である。
このリードフレーム（接続導体）を用いる組み立て方法は、本体装置の小型、軽量化のために、特に車載用電力変換装置に用いられるパワー半導体モジュールに採用されている。
また、特許文献３には、金属板、シート状の伝熱層、そこに一部以上を埋め込んだリードフレームからなる熱伝導基板と、プリント配線板をリード線と接続してなるモジュールにおいて、前記リードフレームの一部を、伝熱層から引き剥がし、リードフィンとすることで、熱伝導基板の放熱性を高めることができると共に、他のプリント配線板と組み合わせた場合での煙突効果も併用しながら回路モジュールの冷却効果を向上させることが開示されている。
特開２００２−５０７２２号公報（図１，図２等） 特開２００６−９３２５５号公報 特開２００８−１９２７８７号公報
しかし、図７および図８の従来のパワー半導体モジュールでは、リードフレーム（第２接続導体３０）を被覆するようにエポキシ樹脂３１が充填されており、リードフレームによる放熱効率は良くない。また、特許文献３では、リードフレームを外気で冷却することについては記載されているが、しきり板のある蓋をリードフレーム上に被せ、このしきり板で仕切られたリードフレームに外気を効率よく当ててリードフレームを効率的に冷却することについては記載されていない。
この発明の目的は、前記の課題を解決して、リードフレームを効率的に冷却することで、リードフレームを細線化し、半導体チップの小型化により占有面積の縮小化を図ることができる半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１記載の発明によれば、複数の半導体チップが固着した絶縁回路基板と、該絶縁回路基板を収納し、複数の外部導出端子がインサート成形された端子ケースと、前記絶縁回路基板および前記半導体チップとそれぞれ固着した複数の第１接続導体と、前記絶縁回路基板に固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面および前記半導体チップに固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面にそれぞれはんだ接合もしくはレーザ接合で固着した複数の第２接続導体と、前記半導体チップを被覆し、第１接続導体の上部を露出して充填された樹脂と、該樹脂の一の面と離間して前記端子ケースに固定され、樹脂の一の面と端子ケースの側壁で画定される空間を区画するしきり部が形成された樹脂からなる蓋と、を具備し、前記第２接続導体はそれぞれ前記空間内にフィンを有しており、前記しきり部が前記第２接続導体の間を隔てるように配置され、前記端子ケースの対向する側壁に、前記空間に外気を導入する開口部が形成されている構成とする。
特許請求の範囲の請求項２記載の発明によれば、請求項１記載の発明において、前記半導体チップを制御する制御基板が前記蓋に隣接して配置されているとよい。
特許請求の範囲の請求項３記載の発明によれば、請求項１記載の発明において、前記第１接続導体、第２接続導体と外部導出端子がリードフレームであるとよい。
特許請求の範囲の請求項４記載の発明によれば、請求項１記載の発明において、前記樹脂がエポキシ樹脂であるとよい。
特許請求の範囲の請求項５記載の発明によれば、請求項１記載の発明において、前記しきり部で第２接続導体の間を電気的に絶縁しているとよい。
特許請求の範囲の請求項６記載の発明によれば、絶縁基板と、その一の主面に形成された銅箔およびその他の主面に形成された回路パターンとを有する絶縁回路基板を用意し、前記銅箔に銅ベースを固着し、前記回路パターンに半導体チップを固着し、さらに、前記半導体チップおよび前記回路パターンに複数の第１接続導体をそれぞれ固着する工程１と、複数の外部導出端子がインサート成形されるとともに、その側壁に開口部が形成された端子ケースを用意し、該端子ケースに前記銅ベースを固着し、前記半導体チップを被覆するとともに前記第１接続導体の上部を露出させるように樹脂を充填する工程２と、一の主面にフィンを有する複数の第２接続導体を用意し、前記回路パターンに固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面および前記半導体チップに固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面にそれぞれはんだ接合もしくはレーザ接合で前記第２接続導体を固着する工程３と、樹脂の一の面と端子ケースの側壁で画定される空間を区画するしきり部が形成された樹脂からなる蓋を用意し、前記しきり部が前記第２接続導体の間を隔て、前記開口部から前記フィンの周囲に外気が導入されるよう、前記蓋を前記第２接続導体の上に被せて固定する工程４と、を含む製造方法とする。
特許請求の範囲の請求項７記載の発明によれば、請求項６記載の発明において、さらに、制御基板を前記蓋の上に配置し、前記樹脂ケースに固定するとよい。
特許請求の範囲の請求項８記載の発明によれば、請求項６記載の発明において、前記開口部が前記端子ケースの対向する側壁に形成されているとよい。
この発明によれば、端子ケースに充填した樹脂の上に接続端子を露出させ、その上に空間を設け、その空間に外気を導入し流すので、接続端子を、露出させない場合に比べて、効率的に冷却することができ、結果としてその断面積を小さくすることができる。
また、しきり部を設けた蓋で上部を覆うことで、半導体装置内の外気の流れがよくなり、接続端子に形成されたフィンとの接触機会も増加して冷却効率を高めることができる。
また同時に、しきり部を接続端子間に挿入、配置することで、端子間に充填される樹脂が無い場合でも、その互いの電気的絶縁性を高めることができる。
また、前記したように、銅ベース経由に加え、接続端子側からも効果的に放熱できるため、半導体チップを小型化することができる。さらに、半導体装置の小型化も図ることができる。
この発明の第１実施例の半導体装置の要部断面図である。 この発明の第１実施例の半導体装置の要部平面図とその側面図である。 この発明の第１実施例の半導体装置の第２接続導体のフィン部の配置図である。 この発明の第１実施例の半導体装置のしきり板が付いた蓋の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙで切断した要部断面図である。 この発明の第１実施例の半導体装置のしきり板と第２接続導体の配置を示す要部平面図である。 この発明の第２実施例の半導体装置の要部断面図である。 従来のパワー半導体モジュールの要部断面図である。 従来のパワー半導体モジュールの要部平面図である。
実施の形態を以下の実施例で説明する。以下の説明で、従来構造と同一部位には同一の符号を付した。
図１〜図５は、この発明の第１実施例の半導体装置の構成図であり、図１は要部断面図、図２は要部平面図とその側面図、図３は第２接続導体のフィン部の配置図、図４はしきり板が付いた蓋の構成図、図５はしきり板と第２接続導体の配置を示す要部平面図である。図４（ａ）は要部平面図、図４（ｂ）は図４（ａ）のＹ−Ｙで切断した要部断面図である。ここでは半導体装置としてパワー半導体モジュールを例として挙げた。
図１において、このパワー半導体モジュールは、セラミックス４(絶縁基板)と、このセラミックス４の一の主面である裏側に形成された裏面銅箔３およびセラミックス４の他の主面である表側に形成された回路パターン５とからなる絶縁回路基板と、この裏面銅箔３にはんだ２で接合された銅ベース１とを備える。
また、絶縁回路基板に固着された複数の半導体チップ７，８と、半導体チップ７，８の組ごとに接合された第１接続導体９ａと、回路パターン５および第２接続導体１３ｂ、１３ｃに固着された第３接続導体９ｂとを備える。半導体チップ７，８は夫々ＩＧＢＴとＦＷＤ（Free Wheeling Diode）である。これらの半導体チップ７，８は夫々の裏面がはんだ６により回路パターン５と接合、固着されている。第１接続導体９ａは、Ω形状の接続導体であるリードフレームであり、図示しないはんだによりその脚部が夫々半導体チップ７、８の表（おもて）面側のエミッタ電極、アノード電極に接合されている。第３接続導体９ｂは、Ｕ字状の接続導体であるリードフレームであり、図示しないはんだによりその両端が夫々回路パターン５および第２接続導体１３ｂ、１３ｃに接合されている。
また、これらの第１接続導体９ａおよび第３接続導体９ｂ上に夫々はんだ接合１５により固着された第２接続導体１３ａ、１３ｂ、１３ｃと、はんだ接合１５により第２接続導体１３ａ等と固着された外部導出端子１１ａ、１１ｂ、１１ｃ、１１ｄと、外部導出端子１１ａ等がインサート成形されるとともに絶縁回路基板を収納する端子ケース１０とを備える。一組の半導体チップ７および半導体チップ８は逆並列接続しており、この組を２つ直列接続して一相分の上下アームを構成している。第２接続導体１３ａ等は、板状のリードフレームを加工した部材であり、一の主面にフィンが形成されている。そして第２接続導体１３ａ等は、その他の主面が第１接続導体９ａ等と固着し、そのフィンが一の主面側の上方に突出するよう配置されている。端子ケース１０は、平面視した際の形状が略Ｏ字形状であり、その対向する側壁にモジュール内外へ開口し、外気の導入口と放出口になる溝部２０を有する（図２参照）。
また、端子ケース１０内に充填されたエポキシ樹脂１２（熱硬化性樹脂）と、エポキシ樹脂１２の表面と空間１８を空けながら離間して、第２接続導体１３ａ等の上部を覆う蓋１６とを備える。エポキシ樹脂１２は、半導体チップ７，８を被覆し、第１接続導体９ａおよび第３接続導体９ｂの一部と第２接続導体１３ａ等が露出するように充填される。蓋１６は、エポキシ樹脂１２の表面と端子ケース１０の側壁で画定される空間１８を区画するとともに、第２接続導体１３ａ、１３ｃと第２接続導体１３ｂとの間を隔てるしきり板１７を有している。端子ケース１０に形成された溝部２０は、その組ごとに区画された空間１８に連通するよう夫々配置されている。溝部２０を介して外部から取り込まれた外気は第１接続導体９ａ、第３接続導体９ｂと第２接続導体１３の周囲にしきり板１７により誘導され、送り込まれる。蓋１６としきり板１７は電気的に絶縁性のある材料、例えば樹脂で形成されるとよい。
さらに、本実施例のパワー半導体モジュールは、蓋１６上に配置され、半導体チップ７を制御する制御基板１９を備える。
尚、第１接続導体９ａ、第３接続導体９ｂはジャンパー端子ともいう。またＵ字状接続導体である第３接続導体９ｂは、図１に示すようにバネ作用を発揮するようＵ字を横にした状態で配置され、第２接続導体１３ｂ、１３ｃと密着し良好にはんだ接合されている。
また、図２において、符号の２１は制御信号用の制御ピン、２２は外部配線取り付け用のネジ穴、２３は銅ベース１を介してモジュールを冷却体に取り付けるために必要な取り付け用貫通孔である。制御基板１９は制御ピン２１に接続され、蓋１６に隣接して固定されている。
つぎに、第１実施例の半導体装置の製造方法を工程順に説明する。
（工程１）
まず、セラミックス４(絶縁基板)、このセラミックス４の裏側に形成された裏面銅箔３およびセラミックス４の表側に形成された回路パターン５を有する絶縁回路基板と、銅ベース１と、２組の半導体チップ（ＩＧＢＴ）７、半導体チップ（ＦＷＤ）８と、Ω形状の第１接続導体９ａおよびＵ字状の第３接続導体９ｂとを用意する。そして、絶縁回路基板と銅ベース１を対向するよう配置し、裏面銅箔３に銅ベース１をはんだ２により接合、固着する。また、半導体チップ７、８を、その裏面が絶縁回路基板と対向するよう配置し、回路パターン５に半導体チップ７、８をはんだ６で固着する。さらに、半導体チップ７表（おもて）面のエミッタ電極および半導体チップ８表（おもて）面のアノード電極（ともに図示せず）の夫々に第１接続導体９ａの脚部をはんだ６で固着し、同時に、第３接続導体９ｂの脚部を回路パターン５にはんだにより接合、固着する。
なお、エミッタ電極等と第１接続導体９ａを、はんだに代えて、レーザ溶接、超音波接合または銀ペーストなどで接合する場合には、回路パターン５に半導体チップ７，８をはんだ６で固着した後に行う。
（工程２）
つぎに、複数の外部導出端子１１ａ、１１ｂ、１１ｃ、１１ｄがインサート成形されるとともに、その側壁に溝部２０を備える略Ｏ字形状の端子ケース１０を用意し、その底部に銅ベース１の外周を図示しないシリコーン系接着剤にて加熱接着し、固着する。この後、第１接続導体９ａおよび第３接続導体９ｂの上部が夫々露出するようにエポキシ樹脂１２を充填し、硬化する。
（工程３）
つぎに、フィン１４を有する複数の第２接続導体１３ａ，１３ｂ、１３ｃを用意する。エポキシ樹脂１２から露出する２つの第１接続導体９ａの上部に、第２接続導体１３ａ、１３ｂのフィン１４を有さない面の一方の端を夫々はんだ接合１５により固着する。このとき第２接続導体１３ｂを第３接続導体９ｂを介して回路パターン５にはんだ接合１５により固着し、同様に第２接続導体１３ｃも回路パターン５に固着する。さらに、第２接続導体１３ａ，１３ｂ、１３ｃの夫々の他方の端を外部導出端子１１ａ、１１ｂ、１１ｃにはんだ接合１５により固着する。
（工程４）
その後、図４で示すしきり板１７を備える蓋１６を用意し、この蓋１６を、エポキシ樹脂１２の表面上および第２接続導体１３ａ等のフィン１４の周囲に空間１８ができるよう、かつ、端子ケース１０の溝部２０から導入される外気２４（図３）をしきり板１７が遮らないように被せ、端子ケース１０の上部に固定する。このときしきり板１７の下部がエポキシ樹脂１２に接するように蓋１６を配置する。このようにして第２接続導体１３ａ等は、しきり板１７と端子ケース１０で囲まれた空間１８に露出し、さらにしきり板１７によって隔てられる。続いて、制御基板１９を蓋１６の上に配置し、端子ケース１０から突出する制御ピン２１と接続する。
以上の工程１〜４を含む製造方法により本実施例のモジュールが製造される。
図３に示すように、このモジュールは溝部２０を介して外気２４を取り入れ、また放出する。外気２４は自動車の走行中に取り入れられたり、ファンによる送風により取り入れられる。溝部２０から入った外気２４はフィン１４の間を通過するときに、フィン１４を通して第２接続導体１３ａ等から熱を奪う。そして、第２接続導体１３ａ等に固着された第１接続導体９ａ、第３接続導体９ｂと、さらに第１接続導体９ａ等に固着された半導体チップ７，８を冷却する。
また、第２接続導体１３ａ等が備えるフィン１４は板状であり、外気２４の流れを遮らないよう、しきり板１７と略平行に配置されるので、その冷却効果は大きい。
さらに、第１、第２、第３接続導体９ａ、１３ａ、９ｂ等を効率的に冷却できるので、これらの接続導体自体の断面積を小さくし、細線化できる。また、効率的に接続導体から放熱されるので半導体チップ７，８の面積を小さくできる。その結果、半導体装置を小型化できる。
なお、、半導体チップのサイズが小さくなり、隣接する接続導体間の間隔が狭くなると、接続導体間の絶縁性が低下することがある。このような場合には、例えば、図５の点線で示す追加のしきり板２５を蓋１６に形成し、その接続導体間に配置するとよい。しきり板２５の位置、形状は、外気２４の流れをできるだけ滑らかにするようなものとする。図５は、三角形のしきり板２５を配置した場合であり、外気２４に垂直なしきり板を配置する場合に比べて、点線２４ａで示すように外気２４の流れは滑らかになる。
図６は、この発明の第２実施例の半導体装置の要部断面図である。第１実施例との違いは、はんだ接合１５に代えレーザー接合２６により、第２接続導体１３ａ、１３ｂ、１３ｃを、第１接続導体９ａ、第３接続導体９ｂおよび外部導出端子１１ａ、１１ｂ、１１ｃに夫々固着する点である。この場合も第１実施例と同様の効果がある。
また、レーザ接合２６は、エポキシ樹脂１２を充填した後、樹脂１２から露出した第１接続導体９ａおよび第３接続導体９ｂの上部と、第２接続導体１３ａ、外部導出端子１１ａ等を対象に行なう。エポキシ樹脂１２で半導体チップ７，８や回路パターン５は覆われているので、レーザを照射した際の溶接スパッタによる半導体チップ７，８面の損傷や回路パターン５の短絡は発生しない。
１ 銅ベース
２、６ はんだ
３ 裏面銅箔
４ セラミックス
５ 回路パターン
７ 半導体チップ（ＩＧＢＴ）
８ 半導体チップ（ＦＷＤ）
９ａ 第１接続導体
９ｂ 第３接続導体
１０ 端子ケース
１１ａ〜１１ｄ 外部導出端子
１２ エポキシ樹脂
１３ａ、１３ｂ、１３ｃ 第２接続導体
１４ フィン
１５ はんだ接合
１６ 蓋
１７、２５ しきり板
１８ 空間
１９ 制御基板
２０ 溝部
２１ 制御ピン
２２ ネジ穴
２３ 取り付け用貫通孔
２４ 外気
２４ａ 点線
２６ レーザ接合

Claims (8)

  1. 複数の半導体チップが固着した絶縁回路基板と、該絶縁回路基板を収納し、複数の外部導出端子がインサート成形された端子ケースと、前記絶縁回路基板および前記半導体チップとそれぞれ固着した複数の第１接続導体と、前記絶縁回路基板に固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面および前記半導体チップに固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面にそれぞれはんだ接合もしくはレーザ接合で固着した複数の第２接続導体と、前記半導体チップを被覆し、第１接続導体の上部を露出して充填された樹脂と、該樹脂の一の面と離間して前記端子ケースに固定され、樹脂の一の面と端子ケースの側壁で画定される空間を区画するしきり部が形成された樹脂からなる蓋と、を具備し、
    前記第２接続導体はそれぞれ前記空間内にフィンを有しており、前記しきり部が前記第２接続導体の間を隔てるように配置され、前記端子ケースの対向する側壁に、前記空間に外気を導入する開口部が形成されていることを特徴とする半導体装置。
  2. 前記半導体チップを制御する制御基板が前記蓋に隣接して配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１接続導体、第２接続導体と外部導出端子がリードフレームであることを特徴とする請求項１に記載の半導体装置。
  4. 前記樹脂がエポキシ樹脂であることを特徴とする請求項１に記載の半導体装置。
  5. 前記しきり部で第２接続導体の間を電気的に絶縁していることを特徴とする請求項１に記載の半導体装置。
  6. 絶縁基板と、その一の主面に形成された銅箔およびその他の主面に形成された回路パターンとを有する絶縁回路基板を用意し、前記銅箔に銅ベースを固着し、前記回路パターンに半導体チップを固着し、さらに、前記半導体チップおよび前記回路パターンに複数の第１接続導体をそれぞれ固着する工程１と、
    複数の外部導出端子がインサート成形されるとともに、その側壁に開口部が形成された端子ケースを用意し、該端子ケースに前記銅ベースを固着し、前記半導体チップを被覆するとともに前記第１接続導体の上部を露出させるように樹脂を充填する工程２と、
    一の主面にフィンを有する複数の第２接続導体を用意し、前記回路パターンに固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面および前記半導体チップに固着した前記第１接続導体の一の主面と前記外部導出端子の一の主面にそれぞれはんだ接合もしくはレーザ接合で前記第２接続導体を固着する工程３と、
    樹脂の一の面と端子ケースの側壁で画定される空間を区画するしきり部が形成された樹脂からなる蓋を用意し、前記しきり部が前記第２接続導体の間を隔て、前記開口部から前記フィンの周囲に外気が導入されるよう、前記蓋を前記第２接続導体の上に被せて固定する工程４と、を含むことを特徴とする半導体装置の製造方法。
  7. さらに、制御基板を前記蓋の上に配置し、前記樹脂ケースに固定することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記開口部が前記端子ケースの対向する側壁に形成されていることを特徴とする請求項６に記載の半導体装置の製造方法。
JP2009066420A 2009-03-18 2009-03-18 半導体装置およびその製造方法 Expired - Fee Related JP5369798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009066420A JP5369798B2 (ja) 2009-03-18 2009-03-18 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009066420A JP5369798B2 (ja) 2009-03-18 2009-03-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010219419A JP2010219419A (ja) 2010-09-30
JP5369798B2 true JP5369798B2 (ja) 2013-12-18

Family

ID=42977908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009066420A Expired - Fee Related JP5369798B2 (ja) 2009-03-18 2009-03-18 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5369798B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164962B2 (ja) * 2009-11-26 2013-03-21 三菱電機株式会社 電力変換装置
JP5887716B2 (ja) * 2011-05-23 2016-03-16 アイシン精機株式会社 半導体装置の製造方法
JP5709739B2 (ja) * 2011-12-29 2015-04-30 三菱電機株式会社 パワー半導体装置
WO2014050389A1 (ja) * 2012-09-27 2014-04-03 富士電機株式会社 パワー半導体モジュール
JP6230238B2 (ja) 2013-02-06 2017-11-15 三菱電機株式会社 半導体装置及びその製造方法
JP5997627B2 (ja) * 2013-02-12 2016-09-28 カルソニックカンセイ株式会社 導通部材とはんだシートの仮止め方法
JP6012533B2 (ja) * 2013-04-05 2016-10-25 三菱電機株式会社 電力用半導体装置
JP6421055B2 (ja) * 2015-03-05 2018-11-07 日立オートモティブシステムズ株式会社 電力変換装置
JP6485705B2 (ja) * 2015-12-18 2019-03-20 株式会社デンソー 電力変換装置および回転電機
DE102017217406A1 (de) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und Verfahren zu dessen Herstellung
JP6848802B2 (ja) 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
CN112153836B (zh) * 2020-09-04 2021-07-13 珠海创芯科技有限公司 一种usbcan分析仪用3d阻燃绝缘端盖

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111071U (ja) * 1983-12-28 1985-07-27 明治ナシヨナル工業株式会社 電気回路装置
JPS63274188A (ja) * 1987-05-06 1988-11-11 Sharp Corp 光結合素子
JPH0831547B2 (ja) * 1990-05-22 1996-03-27 三菱電機株式会社 混成集積回路装置
JPH1095334A (ja) * 1996-09-25 1998-04-14 Toshiba Transport Eng Kk 車両用半導体制御装置
JP3507682B2 (ja) * 1998-01-09 2004-03-15 株式会社東芝 半導体モジュール
JP2000068426A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置
JP3521785B2 (ja) * 1999-02-05 2004-04-19 株式会社日立製作所 樹脂封止した半導体装置
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2010219419A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5369798B2 (ja) 半導体装置およびその製造方法
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
JP3547333B2 (ja) 電力変換装置
EP3107120B1 (en) Power semiconductor module
JP4438489B2 (ja) 半導体装置
JP5936679B2 (ja) 半導体装置
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US9468087B1 (en) Power module with improved cooling and method for making
JP5212417B2 (ja) パワー半導体モジュール
JP2000091499A (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2006253516A (ja) パワー半導体装置
JP2012004543A (ja) 半導体ユニットおよびそれを用いた半導体装置
US11232994B2 (en) Power semiconductor device having a distance regulation portion and power conversion apparatus including the same
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JP2004022844A (ja) パワーモジュール
JP5477157B2 (ja) 半導体装置
JPH11307721A (ja) パワーモジュール装置およびその製造方法
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP4810898B2 (ja) 半導体装置
KR20160069902A (ko) 전력 모듈 패키지 및 그 제조 방법
JP2004048084A (ja) 半導体パワーモジュール
JPH11220074A (ja) 半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5369798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees