DE102017217406A1 - Bauelement und Verfahren zu dessen Herstellung - Google Patents

Bauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102017217406A1
DE102017217406A1 DE102017217406.4A DE102017217406A DE102017217406A1 DE 102017217406 A1 DE102017217406 A1 DE 102017217406A1 DE 102017217406 A DE102017217406 A DE 102017217406A DE 102017217406 A1 DE102017217406 A1 DE 102017217406A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier substrate
cooling structure
component
partial surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017217406.4A
Other languages
English (en)
Inventor
Bernd Eckardt
Maximilian Hofmann
Thomas Menrath
Thomas Schriefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV, Friedrich Alexander Univeritaet Erlangen Nuernberg FAU filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102017217406.4A priority Critical patent/DE102017217406A1/de
Priority to PCT/EP2018/075933 priority patent/WO2019063533A1/de
Publication of DE102017217406A1 publication Critical patent/DE102017217406A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Bauelement (1) mit zumindest einem Trägersubstrat (2), mit einer ersten Seite (21) und einer gegenüberliegenden zweiten Seite (22) und mit zumindest einem ersten Halbleiterchip (3) mit einer ersten Seite (31) und einer gegenüberliegenden zweiten Seite (32), wobei die erste Seite (31) des Halbleiterchips (3) auf der zweiten Seite (22) des Trägersubstrates (2) angeordnet ist und mit zumindest einem elektrischen Verbinder (4), welcher an einem Kontakt des Halbleiterchips (3) befestigt ist, wobei auf zumindest einer Teilfläche des elektrischen Verbinders (4) und/oder auf zumindest einer Teilfläche der zweiten Seite (32) des Halbleiterchips (3) und/oder auf zumindest einer Teilfläche des Trägersubstrates (2) zumindest eine Kühlstruktur (5) angeordnet ist, welche durch ein additives Fertigungsverfahren erzeugt wurde. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Bauelementes.

Description

  • Die Erfindung betrifft ein Bauelement mit zumindest einem Trägersubstrat mit einer ersten Seite und einer gegenüberliegenden zweiten Seite und mit zumindest einem ersten Halbleiterchip mit einer ersten Seite und einer gegenüberliegenden zweiten Seite, wobei die erste Seite des Halbleiterchips auf der zweiten Seite des Trägersubstrates angeordnet ist. Darüber hinaus weist das Bauelement zumindest einen elektrischen Verbinder auf, welcher an einem Kontakt des Halbleiterchips befestigt ist. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Bauelementes. Bauelemente dieser Art können beispielsweise in der Leistungselektronik verwendet werden. Dementsprechend kann der zumindest eine Halbleiterchip einen Feldeffekt- oder Bipolartransistor oder einen IGBT enthalten. Darüber hinaus kann der zumindest eine Halbleiterchip Freilaufdioden oder andere Beschaltungselemente enthalten.
  • Aus der Praxis ist bekannt, Leistungshalbleiter wie beispielsweise Transistoren in großer Zahl auf einem Halbleiterwafer herzustellen und nachfolgend zu vereinzeln. Die so erhaltenen Halbleiterchips werden gewöhnlich auf metallisierten Keramiksubstraten durch Löten oder Sintern befestigt. Das Keramiksubstrat kann schließlich mit Anschlusskontakten versehen und in ein Gehäuse eingebaut werden. Beim Aufbau einer elektronischen Schaltung mit diesem Bauelement kann das Gehäuse an einem Kühlkörper befestigt werden, um auf diese Weise die im Betrieb im Halbleiterchip entstehende Verlustleistung als Wärme abzuführen.
  • Diese bekannten Bauelemente weisen jedoch den Nachteil auf, dass die im Halbleiterchip entstehende Wärme zunächst an das Trägersubstrat abgegeben werden muss. Auch zwischen Trägersubstrat und Kühlkörper entstehen weitere Wärmeübergangswiderstände. Die Oberseite des Halbleitersubstrates wird innerhalb des Gehäuses nicht nennenswert entwärmt. Hierdurch kann die entstehende Verlustleistung nur unzulänglich abgeführt werden, was die mit dem Bauelement schaltbare elektrische Leistung begrenzt.
  • Ausgehend vom Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, ein Bauelement und ein Verfahren zu dessen Herstellung anzugeben, welches eine effizientere Entwärmung des Halbleiterchips ermöglicht.
  • Die Aufgabe wird erfindungsgemäß durch eine Vorrichtung gemäß Anspruch 1 und ein Verfahren nach Anspruch 9 gelöst. Vorteilhafte Weiterbildungen der Erfindung finden sich in den Unteransprüchen.
  • Erfindungsgemäß wird ein Bauelement mit zumindest einem Trägersubstrat vorgeschlagen. Das Trägersubstrat ist in der Regel flächig ausgebildet mit einer ersten Seite und einer gegenüberliegenden zweiten Seite. Das Trägersubstrat kann in einigen Ausführungsformen der Erfindung ein Metall, eine Legierung, eine Keramik, Diamant oder einen Kunststoff enthalten. Das Trägersubstrat kann aus einer Mehrzahl von Einzelschichten zusammengesetzt sein, welche ihrerseits wieder unterschiedliche Materialien enthalten oder daraus bestehen. Eine Keramik oder ein Kunststoff können mit leitfähigen Partikeln gefüllt sein, um auf diese Weise vorgebbare elektrische oder thermische Eigenschaften zu realisieren, insbesondere um eine vorgebbare Wärmeleitfähigkeit bzw. einen gewünschten Wärmeübergangswiderstand des Trägersubstrates zu erzielen.
  • Das Trägersubstrat kann in einigen Ausführungsformen der Erfindung eine Dicke zwischen etwa 0,1 mm und etwa 1 mm aufweisen. In anderen Ausführungsformen der Erfindung kann das Trägersubstrat eine Dicke zwischen etwa 0,2 mm und etwa 0,6 mm aufweisen.
  • Auf dem Trägersubstrat ist zumindest ein Halbleiterchip angeordnet. Auch der Halbleiterchip ist flächig ausgebildet und weist eine erste Seite und eine gegenüberliegende zweite Seite auf. Der Halbleiterchip kann in einigen Ausführungsformen der Erfindung aus SiC, GaN, GaAs oder einem Elementhalbleiter wie Silizium oder Germanium bestehen. Auch der Halbleiterchip kann aus einer Mehrzahl von Einzelschichten zusammengesetzt sein und beispielsweise Teilflächen aufweisen, welche mit einer Metallisierung versehen sind. Darüber hinaus kann der Halbleiterchip eine laterale Strukturierung aufweisen, d.h. das Volumen des Halbleiterchips ist in unterschiedliche Teilbereiche mit unterschiedlicher Dotierung und/oder chemischer Zusammensetzung unterteilt, um auf diese Weise an sich bekannte elektronische Bauelemente zu realisieren. In einigen Ausführungsformen der Erfindung können diese Bauelemente Leistungshalbleiter wie Bipolar- oder Feldeffekttransistoren enthalten oder daraus bestehen. Darüber hinaus können auf dem Halbleitersubstrat Schutzelemente integriert sein, beispielsweise Freilaufdioden.
  • Die erste Seite des Halbleiterchips ist auf der zweiten Seite des Trägersubstrates angeordnet. Hierzu kann beispielsweise eine Lötverbindung oder eine Sinterverbindung oder eine Klebeverbindung verwendet werden. Optional kann zwischen dem Trägersubstrat und dem Halbleiterchip eine elektrische Isolationsschicht oder auch zumindest eine elektrische Leiterbahn zur elektrischen Kontaktierung des Halbleiterchips angeordnet sein. Die Erfindung fordert nicht, dass das Trägersubstrat und der Halbleiterchip unmittelbar miteinander verbunden sind.
  • Das Trägersubstrat mit dem darauf angeordneten Halbleiterchip kann in an sich bekannter Weise in ein Gehäuse eingesetzt werden, welches die mechanische Befestigung des Bauelementes auf einer Leiterplatte und die elektrische Kontaktierung des Halbleiterchips ermöglicht.
  • Hierzu weist das Bauelement weiterhin zumindest einen elektrischen Verbinder auf, beispielsweise einen Bonddraht oder eine strukturierte Metallschicht, welche elektrische Kontaktflächen des Halbleiterchips mit den Anschlusskontakten des Gehäuses und/oder Anschlusskontakten auf dem Trägersubstrat und/oder Anschlusskontakten auf weiteren Halbleiterchips verbindet. Die elektrischen Verbinder können hierzu ebenfalls ein Metall oder eine Legierung enthalten. In einigen Ausführungsformen kann diese Legierung Gold und/oder Silber und/oder Kupfer enthalten oder daraus bestehen.
  • Erfindungsgemäß wird nun vorgeschlagen, dass auf zumindest einer Teilfläche des elektrischen Verbinders und/oder zumindest einer Teilfläche der zweiten Seite des Halbleiterchips und/oder auf zumindest einer Teilfläche der ersten Seite des Trägersubstrats zumindest eine Kühlstruktur angeordnet ist, welche durch additives Fertigungsverfahren erzeugt wurde. Hierdurch steht nicht nur die dem Trägersubstrat zugewandte erste Seite des Halbleiterchips zur Entwärmung zur Verfügung. Vielmehr wird über die erfindungsgemäße Kühlstruktur auch über die dem Trägersubstrat abgewandte zweite Seite des Halbleiterchips Wärme abgeführt, so dass der Halbleiterchip bei gleichen Betriebsparametern eine niedrigere Temperatur aufweist oder aber bei gleicher Temperatur eine höhere elektrische Last schalten kann. Im Falle von Logikschaltungen oder Mikroprozessoren kann die Schaltfrequenz erhöht sein, wodurch ebenfalls eine höhere thermische Last entsteht, welche durch die erfindungsgemäßen Kühlstrukturen abgeführt werden kann. Die Entwärmung des Halbleiterchips über dessen zweite Seite kann somit in einigen Ausführungsformen dazu führen, dass die Leistungsfähigkeit des Bauelementes erhöht wird.
  • Die erfindungsgemäße Kühlstruktur wird in einem generativen bzw. additiven Herstellungsverfahren erzeugt. Für die Zwecke der vorliegenden Beschreibung wird unter einem solchen Herstellungsverfahren ein Verfahren verstanden, bei welchem in einer Mehrzahl von Verfahrensschritten jeweils eine Materialmenge zu dem im vorherigen Verfahrensschritt entstandenen Halbzeug hinzugefügt wird. Beispielsweise kann die Herstellung in einigen Ausführungsformen der Erfindung durch ein Pulverbettverfahren erfolgen. Ein Pulverbettverfahren kann ausgewählt sein aus selektivem Laserschmelzen, selektivem Lasersintern oder Elektronenstrahlschmelzen. In anderen Ausführungsformen der Erfindung kann ein Freiraumverfahren verwendet werden, beispielsweise Electron-Beam-Welding, Kaltgasspritzen oder Auftragschweißen. In einigen Ausführungsformen der Erfindung können die erfindungsgemäßen Kühlstrukturen auch durch 3D-Siebdruck erzeugt werden oder einen solchen Verfahrensschritt enthalten. Durch das generative Fertigungsverfahren vermeidet die erfindungsgemäße Kühlstruktur zusätzliche Wärmeübergangswiderstände zwischen dem Trägersubstrat und der Kühlstruktur bzw. zwischen dem Halbleiterchip und der Kühlstruktur. Durch die unmittelbare, stoffschlüssige Verbindung der Kühlstruktur mit der Wärmequelle ergibt sich ein im Vergleich zum Stand der Technik erhöhter Wärmeabfluss, so dass eine höhere thermische Leistung vom Halbleiterchip abgeführt werden kann. Darüber hinaus erlaubt das vorgeschlagene additive Fertigungsverfahren auch das Erzeugen sehr kleiner oder sehr komplexer Kühlstrukturen, so dass Teilflächen des Halbleiterchips und/oder des Trägersubstrates zur Entwärmung verwendet werden können, welche bislang nicht nutzbar waren.
  • In einigen Ausführungsformen der Erfindung kann die Kühlstruktur eine Grundplatte mit darauf angeordneten Rippen aufweisen. Die Grundplatte dient dabei der gleichmäßigen Verteilung der Wärme auf die einzelnen, darauf angeordneten Rippen. Die Rippen selbst können in etwa senkrecht auf der Grundplatte angeordnet sein und dienen der Oberflächenvergrößerung, so dass die Wärme mit hoher Effizienz an ein umgebendes Fluid abgegeben werden kann. In einigen Ausführungsformen der Erfindung können die Rippen selbst nochmals unterteilt sein, so dass sich das optische Erscheinungsbild einzelner Stifte oder Finger ergibt, welche auf der Grundplatte angeordnet sind. Die Grundplatte kann stoffschlüssig unmittelbar auf der zu entwärmenden Oberfläche erzeugt werden, so dass Wärmeübergangswiderstände minimiert sind. Auch die Rippen bzw. Finger können stoffschlüssig auf der Grundplatte angeordnet sein und auf diese Weise geringe Wärmeübergangswiderstände aufweisen.
  • In einigen Ausführungsformen der Erfindung kann die Kühlstruktur durch Aufschmelzen eines Pulvers erzeugt werden, welches ein Metall oder eine Legierung enthält oder daraus besteht. Das Aufschmelzen des Pulvers kann in einigen Ausführungsformen der Erfindung durch Laserstrahlung und/oder durch einen Elektronenstrahl erfolgen. Hierdurch können die erfindungsgemäßen Kühlstrukturen Schicht für Schicht aus einem Pulverbett erzeugt werden. Hierzu wird das Pulver an vorgebbaren Stellen durch Laserstrahlung aufgeschmolzen und nachfolgend eine weitere Schicht des Pulvers aufgetragen, welche wiederum an vorgebbaren Stellen durch Punkt-zu-Punkt-Belichten aufgeschmolzen wird.
  • In einigen Ausführungsformen der Erfindung kann das Pulver Aluminium und/oder Kupfer und/oder Keramik und/oder Titan und/oder Silber enthalten oder daraus bestehen. diese Materialien weisen einerseits einen hinreichend niedrigen Schmelzpunkt auf, so dass die Fertigung der Kühlstruktur in einfacher Weise möglich ist. Darüber hinaus zeigen diese Materialien eine gute Wärmeleitfähigkeit, welche für eine effektive Entwärmung des Halbleiterchips sorgt.
  • In einigen Ausführungsformen der Erfindung kann auf zumindest einer Teilfläche der zweiten Seite des Halbleiterchips eine Metallisierung aufgebracht sein, auf welcher die Kühlstruktur stoffschlüssig befestigt ist. Eine solche Metallisierung kann mit an sich bekannten Verfahren der Halbleiterfertigung erzeugt werden. Hierzu kann beispielsweise die Oberfläche des Halbleiterchips durch Sputtern und/oder Aufdampfen und/oder galvanisch mit einer vollflächigen Metallschicht versehen werden, welche nachfolgend durch Strukturieren mit einer Lackmaske und nachfolgendes Ätzen in einigen Teilflächen wieder entfernt wird. Solche Metallisierungen sind bekannt, um Anschlusskontakte und/oder elektrische Leiterbahnen auf Halbleiterbauelementen zu erzeugen. Erfindungsgemäß wird vorgeschlagen, solche Metallisierungen auch an Teilflächen anzubringen, welche aufgrund elektrischer Leistungsspitzen eine erhöhte Temperatur aufweisen, sogenannte Hotspots. Aufgrund ihres Herstellungsverfahrens sind solche Metallisierungen stoffschlüssig an den Halbleiterchip angebunden, so dass sich ein geringer Wärmeübergangswiderstand zwischen dem Halbleitermaterial und der Metallisierung ausbildet. Auf die Metallisierung kann schließlich durch additive Fertigung eine Kühlstruktur ebenfalls stoffschlüssig aufgebracht werden.
  • Darüber hinaus ist es selbstverständlich möglich, Metallisierungen, welche ohnehin als Anschlusskontakt und/oder elektrische Leiterbahn auf dem Halbleiterchip benötigen werden, zusätzlich mit einer Kühlstruktur zu versehen und auf diese Weise zusätzlich zur Entwärmung zu nutzen. Die Fertigung mittels eines additiven Fertigungsverfahrens erlaubt es dabei, statt einer großen, vollflächigen Kühlstruktur auf der zweiten Seite des Halbleiterchips in einfacher Weise eine Vielzahl einzelner, kleinerer Kühlstrukturen zu erzeugen. Diese können so weit voneinander beabstandet sein, dass elektrische Kurzschlüsse zwischen benachbarten Leiterbahnen verhindert werden.
  • In einigen Ausführungsformen der Erfindung kann auf der ersten Seite des Trägersubstrates zumindest ein zweiter Halbleiterchip angeordnet sein. Auf diese Weise kann das Trägersubstrat beidseitig mit Halbleiterchips versehen werden. Hierdurch kann die Packungsdichte elektrischer Bauelemente und damit der Platzbedarf der hiermit aufgebauten Schaltungen reduziert werden. Durch die erfindungsgemäßen Kühlstrukturen, welche eine Entwärmung über die dem Trägersubstrat abgewandte Seite der Halbleiterchips ermöglichen, können solche Bauelemente trotz erhöhter Packungsdichte zuverlässig entwärmt werden.
  • In einigen Ausführungsformen der Erfindung kann die Kühlstruktur stoffschlüssig mit zumindest einem elektrischen Verbinder verbunden sein. Dies ermöglicht es, Wärme über den Anschlusskontakt des Halbleiterchips in den elektrischen Verbinder abzuführen und von dort über eine Kühlstruktur an die Umgebung abzugeben. Da die elektrischen Verbinder in der Regel einen größeren Abstand zum Halbleiterchip aufweisen, kann auf den elektrischen Verbindern eine größere Fläche zur Verfügung stehen, welche größere Kühlstrukturen erlaubt, welche wiederum einen größere Wärmemenge an die Umgebung abführen können.
  • Nachfolgend soll die Erfindung anhand von Figuren ohne Beschränkung des allgemeinen Erfindungsgedankens näher erläutert werden. Dabei zeigt
    • 1 eine erste Ausführungsform eines erfindungsgemäßen Bauelementes.
    • 2 zeigt eine zweite Ausführungsform des erfindungsgemäßen Bauelementes.
    • 3 zeigt eine dritte Ausführungsform des erfindungsgemäßen Bauelementes.
    • 4 zeigt eine vierte Ausführungsform des erfindungsgemäßen Bauelementes.
    • 5 zeigt eine fünfte Ausführungsform des erfindungsgemäßen Bauelementes.
    • 6 zeigt eine sechste Ausführungsform des erfindungsgemäßen Bauelementes.
  • Anhand von 1 wird eine erste Ausführungsform eines erfindungsgemäßen Bauelementes näher erläutert. Das Bauelement 1 weist ein Trägersubstrat 2 auf. Das Trägersubstrat 2 kann in einigen Ausführungsformen der Erfindung aus einem Metall, einer Legierung, einer Keramik oder Diamant bestehen bzw. diese Materialien enthalten. Eine Keramik kann beispielsweise ein Oxid, ein Nitrid oder ein Oxynitrid enthalten. In einigen Ausführungsformen der Erfindung kann AlO2, SiO2, Si3N4 und/oder SiOxNy verwendet werden.
  • Das Trägersubstrat 2 weist eine erste Seite 21 und eine gegenüberliegende zweite Seite 22 auf. Das Trägersubstrat 2 dient einerseits der mechanischen Befestigung der darauf angeordneten Halbleiterchips 3. Darüber hinaus kann das Trägersubstrat 2 Anschlusskontakte aufweisen, welche mit zugeordneten Anschlusskontakten auf dem Halbleiterchip 3 durch elektrische Verbinder 4 verbunden werden. Diese können mit einen Bond 6 verbunden bzw. kontaktiert sein.
  • Die erste Seite 21 des Trägersubstrates 2 ist mit einer optionalen Metallisierung 43 versehen. Die Metallisierung 43 kann beispielsweise durch Sputtern, Aufdampfen, in einem Dickschichtprozess oder durch außenstromloses oder galvanisches Abscheiden erzeugt werden. Die Metallisierung 43 auf der ersten Seite 21 kann beispielsweise zur elektrischen Kontaktierung oder Stromführung dienen oder lediglich zur mechanischen Befestigung des Trägersubstrates 2 auf der zweiten Seite 82 einer optionalen Grundplatte 8. Hierzu kann zwischen der Metallisierung 43 der ersten Seite 21 des Trägersubstrates 2 und der zweiten Seite 82 der Grundplatte 8 eine Löt- oder Sinter- oder Klebeverbindung ausgeführt sein. Eine solche Lötverbindung stellt eine stoffschlüssige Verbindung dar, welche eine mechanisch robuste Verbindung zwischen dem Trägersubstrat 2 und der Grundplatte 8 darstellt und niedrige Wärmeübergangswiderstände ermöglicht.
  • Im dargestellten ersten Ausführungsbeispiel ist auf der zweiten Seite 22 des Trägersubstrates 2 ein erster Halbleiterchip 3 angeordnet. Der Halbleiterchip 3 weist ebenfalls eine erste Seite 31 und eine gegenüberliegende zweite Seite 32 auf. Zwischen der ersten Seite 31 des Halbleiterchips 3 und der zweiten Seite 22 des Trägersubstrates 2 kann ebenfalls eine Lötverbindung 33 ausgeführt sein. In anderen Ausführungsformen kann auch eine Klebeverbindung oder eine Sinterverbindung verwendet werden.
  • Auch die zweite Seite 32 des Halbleiterchips 3 weist eine Metallisierung 43 auf, welche beispielsweise elektrische Anschlusskontakte und/oder elektrische Leiterbahnen bilden kann. Hierzu ist die Metallisierung 43 nach ihrer Abscheidung durch an sich bekannte, lithographische Verfahren strukturiert worden.
  • In einigen Ausführungsformen kann darüber hinaus ein weiterer, in den Figuren nicht dargestellter Halbleiterchip vorhanden sein, welcher auf der zweiten Seite 32 des ersten Halbleiterchips 3 angeordnet ist. Dies kann beispielsweise durch eine Löt- oder Sinterverbindung erfolgen oder auch durch andere, an sich bekannte Verfahren wie beispielsweise Flip-Chip-Bonden.
  • Es ist darauf hinzuweisen, dass der weitere Halbleiterchip nicht in jeder Ausführungsform der Erfindung vorhanden sein muss. Die Erfindung lehrt nicht die Verwendung eines speziellen Bauelementes als Lösungsprinzip.
  • Der Halbleiterchip 3 kann in einigen Ausführungsformen der Erfindung ein Leistungshalbleiter sein, d.h. durch laterales Strukturieren und Dotieren werden auf den Halbleiterchip 3 Bauelemente wie beispielsweise Bipolar- oder Feldeffekttransistoren, Dioden und/oder IGBTs erzeugt, welche zum Schalten größerer Lasten geeignet sind. Beispielsweise können solche Leistungshalbleiter in der Energietechnik und/oder zur Ansteuerung elektrischer Maschinen verwendet werden. In anderen Ausführungsformen der Erfindung kann der Halbleiterchip 3 auch zumindest einen Logikchip enthalten, beispielsweise einen Mikroprozessor oder einen Mikrocontroller oder ein FPGA, welche ebenfalls im Betrieb aufgrund elektrischer Verlustleistung Wärme erzeugen, welche abgeführt werden muss.
  • In 1 ist weiter ein elektrischer Verbinder 4 erkennbar, welcher eine Metallisierung 43, welche als elektrischer Anschlusskontakt ausgebildet ist, auf dem Trägersubstrat 2 mit einem zugeordneten elektrischen Verbinder mit dem Halbleiterchip 3 verbindet. Der elektrische Verbinder 4 kann beispielsweise durch Löten, Schweißen oder Bonden mit den Anschlusskontakten bzw. der Metallisierung 43 verbunden werden.
  • Erfindungsgemäß wird nun vorgeschlagen, auf zumindest einer Teilfläche des elektrischen Verbinders 4 eine Kühlstruktur 5 zu erzeugen. Die Kühlstruktur 5 enthält eine Mehrzahl von Rippen bzw. Fingern 52. Hierdurch wird die zum Wärmeaustausch mit dem umgebenden Fluid zur Verfügung stehende Oberfläche vergrößert, so dass der Halbleiterchip 3 zuverlässiger entwärmt werden kann.
  • Die Kühlstruktur 5 kann unmittelbar unter den Kontaktstellen des Verbinders 4 mit der Metallisierung 43 bzw. den Anschlusskontakten angeordnet sein. In einigen Ausführungsformen der Erfindung kann die Kühlstruktur 5 zusätzlich in einigen Längsabschnitten des elektrischen Verbinders 4 angeordnet sein. Die Kühlstruktur 5 wird im dargestellten Ausführungsbeispiel durch ein additives Fertigungsverfahren aus einem Pulverbett erzeugt. Durch die erfindungsgemäße Kühlstruktur steht auch die dem Trägersubstrat 2 abgewandte zweite Seite 32 der Halbleiterchips 3 zur Wärmeabgabe zur Verfügung. Durch die verbesserte Kühlung können höhere Verlustleistungen abgeführt werden, so dass der Halbleiterchip aufgrund niedrigerer Temperaturen eine längere Lebensdauer erreicht oder bei gleicher Lebensdauer höhere Leistungen umgesetzt werden können.
  • Anhand von 2 wird eine zweite Ausführungsform des erfindungsgemäßen Bauelementes erläutert. Gleiche Bestandteile der Erfindung sind mit gleichen Bezugszeichen versehen, so dass sich die nachfolgende Beschreibung auf die wesentlichen Unterschiede beschränkt.
  • Wie in 2 ersichtlich ist, weist auch die zweite Ausführungsform ein Trägersubstrat 2 auf. Das Trägersubstrat ist beidseitig mit Halbleiterchips versehen. So weist die zweite Seite 22 des Trägersubstrates 2 einen ersten Halbleiterchip 3 auf, welcher mit seiner ersten Seite 31 mittels einer Lötverbindung 33 auf dem Trägersubstrat 2 verbunden ist. Auf der gegenüberliegenden ersten Seite 21 des Trägersubstrats 2 befindet sich ein zweiter Halbleiterchip 35, welcher ebenfalls mit einer Lötverbindung 33 mit dem Trägersubstrat 2 verbunden ist. Bekannte Bauelemente würden bei einem solchen Aufbau unter mangelnder Entwärmung leiden, da die Verlustleistung eines Halbleiterchips zusätzlich zur Erwärmung des gegenüberliegenden zweiten Halbleiterchips 35 führen würde. Aufgrund der erfindungsgemäßen Kühlstrukturen 5 können jedoch beide Halbleiterchips 3 und 35 entwärmt werden, so dass die zweite Ausführungsform gemäß 2 eine höhere Packungsdichte ermöglicht als bisher bekannte Bauelemente.
  • Anhand von 3 wird eine dritte Ausführungsform der Erfindung erläutert. Die dritte Ausführungsform weist einen ähnlichen strukturellen Aufbau auf wie die anhand von 1 erläuterte erste Ausführungsform. Wie jedoch aus 3 ersichtlich ist, sind die Kühlstrukturen 5 nicht auf dem elektrischen Verbinder 4 angeordnet, sondern unmittelbar auf dem Halbleiterchip 3. Hierzu kann die zweite Seite des Halbleiterchips 3 Teilflächen aufweisen, welche mit einer Metallisierung versehen sind. Auf dieser Metallisierung kann zumindest eine Kühlstruktur 5 durch ein generatives Fertigungsverfahren unmittelbar erzeugt werden. Hierdurch werden hohe Wärmeübergangswiderstände vermieden.
  • Weiterhin zeigt 3 Kühlstrukturen 55, welche auf der Metallisierung 431 angeordnet sind, welche über die Lötstelle 33 die Verbindung zwischen dem Trägersubstrat 2 und dem Halbleiterchip 3 vermittelt. Hierdurch kann Wärme von der dem Trägersubstrat 2 zugewandten Seite des Halbleiterchips 3 zuverlässig abgeführt werden.
  • 4 zeigt eine vierte Ausführungsform der vorliegenden Erfindung. Auch die vierte Ausführungsform verbindet ein Trägersubstrat 2. Auf der ersten Seite 21 ist durch ein generatives Herstellungsverfahren eine Kühlstruktur 5 erzeugt worden. Die Kühlstruktur 5 ist auf einer Metallisierung 42 stoffschlüssig angeordnet. Die Metallisierung 42 wurde auf dem Trägersubstrat 2 vorher beispielsweise durch galvanisches oder außenstromloses Abscheiden, durch einen Dickschichtprozess, einen DCB/DAB-Prozess oder durch Vakuumdeposition abgeschieden.
  • Aus 4 ist weiterhin ersichtlich, dass die Kühlstruktur 5 eine Grundplatte 51 aufweist, auf welcher eine Mehrzahl von Rippen 52 angeordnet ist. Auch zwischen Grundplatte 51 und den Rippen 52 befindet sich eine stoffschlüssige Verbindung, so dass die Kühlstruktur 5 mit geringen Wärmeübergangswiderständen an das Trägersubstrat 2 angeordnet ist.
  • Die gegenüberliegende zweite Seite 22 des Trägersubstrats ist mit einer Metallisierung 42 versehen, auf welcher zumindest ein Halbleiterchip 3 angeordnet ist.
  • Anhand von 5 wird eine fünfte Ausführungsform der Erfindung erläutert. Die fünfte Ausführungsform unterscheidet sich von vorher beschriebenen vierten Ausführungsform dadurch, dass das Trägersubstrat 2 aus einem elektrisch und thermisch leitfähigen Material hergestellt ist. Somit kann die in 4 dargestellte Metallisierung eines keramischen Trägersubstrates entfallen. Die Kühlstruktur 5 kann durch additive Herstellverfahren unmittelbar auf der ersten Seite 21 des metallischen Trägersubstrates 2 erzeugt werden.
  • Auch die Lötverbindung 33 zur Befestigung zumindest eines Halbleiterchips 3 kann unmittelbar auf dem metallischen Trägersubstrat ausgeführt werden, so dass auch auf der zweiten Seite 22 zusätzliche Metallisierungen entfallen können.
  • 6 zeigt schließlich eine sechste Ausführungsform der vorliegenden Erfindung. Auch die sechste Ausführungsform verwendet wiederum ein Trägersubstrat 2 aus einem Kunststoff oder einer Keramik, welches zumindest teilweise mit einer Metallisierung 42 versehen worden ist. Auf der ersten Seite 21 befindet sich ein zweiter Halbleiterchip 35. Auf der zweiten Seite 22 des Trägersubstrates 2 befindet sich ein erster Halbleiterchip 3. Die Halbleiterchips können beispielsweise einen Mikrocontroller oder einen Mikroprozessor enthalten. Die beiden Halbleiterchips 3 und 35 sind in lateraler Richtung gegeneinander versetzt angeordnet, so dass jeweils gegenüberliegend eine Kühlstruktur 5 angeordnet werden kann.
  • Die Kühlstruktur 5 befindet sich auf einer Metallisierung 42, welche sich jeweils bis unterhalb der jeweiligen Halbleiterbauelemente 3 bzw. 35 erstreckt. Somit kann Wärme von der Rückseite des ersten Halbleiterbauelementes 3 durch das Trägersubstrat 2 hindurch zur gegenüberliegenden Kühlstruktur 55 abgeführt werden. Darüber hinaus kann die Wärme jedoch auch entlang der Metallisierung 42 zur Kühlstruktur 5 abgeführt werden. Für den zweiten Halbleiterchip 35 gilt dieser Sachverhalt mutatis mutandis. Der erfindungsgemäße Aufbau eines Bauelementes 1 gemäß der sechsten Ausführungsform der Erfindung ermöglicht somit hohe Packungsdichte und gleichwohl eine zuverlässige Entwärmung.
  • Selbstverständlich ist die Erfindung nicht auf die dargestellten Ausführungsformen beschränkt. Die vorstehende Beschreibung ist daher nicht als beschränkend, sondern als erläuternd anzusehen. Die nachfolgenden Ansprüche sind so zu verstehen, dass ein genanntes Merkmal in zumindest einer Ausführungsform der Erfindung vorhanden ist. Dies schließt die Anwesenheit weiterer Merkmale nicht aus. Sofern die Ansprüche und die vorstehende Beschreibung „erste“ und „zweite“ Ausführungsformen definieren, so dient diese Bezeichnung der Unterscheidung zweier gleichartiger Ausführungsformen, ohne eine Rangfolge festzulegen.

Claims (14)

  1. Bauelement (1) mit zumindest einem Trägersubstrat (2), mit einer ersten Seite (21) und einer gegenüberliegenden zweiten Seite (22) und mit zumindest einem ersten Halbleiterchip (3) mit einer ersten Seite (31) und einer gegenüberliegenden zweiten Seite (32), wobei die erste Seite (31) des Halbleiterchips (3) auf der zweiten Seite (22) des Trägersubstrates (2) angeordnet ist und mit zumindest einem elektrischen Verbinder (4), welcher an einem Kontakt des Halbleiterchips (3) befestigt ist, dadurch gekennzeichnet, dass auf zumindest einer Teilfläche des elektrischen Verbinders (4) und/oder auf zumindest einer Teilfläche der zweiten Seite (32) des Halbleiterchips (3) und/oder auf zumindest einer Teilfläche des Trägersubstrates (2) zumindest eine Kühlstruktur (5) angeordnet ist, welche durch ein additives Fertigungsverfahren erzeugt wurde.
  2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Kühlstruktur (5) eine Grundplatte (51) mit darauf angeordneten Rippen (52) aufweist.
  3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kühlstruktur (5) durch Aufschmelzen eines Pulvers erzeugt wurde, welches ein Metall oder eine Legierung enthält oder daraus besteht.
  4. Bauelement nach Anspruch 3, dadurch gekennzeichnet, dass das Pulver Aluminium und/oder Kupfer und/oder Keramik und/oder Titan und/oder Silber enthält oder daraus besteht.
  5. Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass auf zumindest einer Teilfläche der zweiten Seite (32) des Halbleiterchips (3) eine Metallisierung aufgebracht ist, auf welcher die Kühlstruktur (5) stoffschlüssig befestigt ist.
  6. Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass auf der ersten Seite (21) des Trägersubstrates (2) zumindest ein zweiter Halbleiterchip (35) angeordnet ist.
  7. Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kühlstruktur (5) stoffschlüssig mit dem elektrischen Verbinder (4) verbunden ist und/oder dass die Kühlstruktur (5) stoffschlüssig mit der ersten Seite (21) des Trägersubstrates (2) verbunden ist.
  8. Bauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Trägersubstrat (2) zumindest ein Metall und/oder zumindest eine Legierung und/oder zumindest eine Keramik und/oder Diamant und/oder einen Kunststoff enthält oder daraus besteht.
  9. Verfahren zur Herstellung eines Bauelementes (1) mit folgenden Schritten: Bereitstellen von zumindest einem Trägersubstrat (2), mit einer ersten Seite (21) und einer gegenüberliegenden zweiten Seite (22) Bereitstellen von zumindest einem ersten Halbleiterchip (3) mit einer ersten Seite (31) und einer gegenüberliegenden zweiten Seite (32) Fügen der ersten Seite (31) des Halbleiterchips (3) auf der zweiten Seite (22) des Trägersubstrates (2) Herstellen von zumindest einem elektrischen Verbinder (4), welcher an einem Kontakt (35) des Halbleiterchips (3) befestigt ist, Herstellen einer Kühlstruktur (5) durch ein additives Herstellungsverfahren auf zumindest einer Teilfläche des elektrischen Verbinders (4) und/oder auf zumindest einer Teilfläche der zweiten Seite (32) des Halbleiterchips (3) und/oder auf zumindest einer Teilfläche der ersten Seite (21) des Trägersubstrates (2).
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Kühlstruktur (5) durch Aufschmelzen eines Pulvers erzeugt wird, welches ein Metall oder eine Legierung enthält oder daraus besteht.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Aufschmelzen des Pulvers durch Punkt-zu-Punkt Belichten mit einem Laserstrahl erfolgt.
  12. Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass das Pulver Aluminium und/oder Kupfer und/oder Keramik und/oder Titan und/oder Silber enthält oder daraus besteht.
  13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Kühlstruktur (5) eine Grundplatte (51) mit darauf angeordneten Rippen (52) aufweist und der schichtweise Aufbau entlang der Längserstreckung der Rippen (52) erfolgt.
  14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass zumindest einer Teilfläche der zweiten Seite (32) des Halbleiterchips (3) und/oder auf der ersten Seite des Trägersubstrates (2) eine Metallisierung aufgebracht ist, auf welcher die Kühlstruktur (5) stoffschlüssig befestigt ist.
DE102017217406.4A 2017-09-29 2017-09-29 Bauelement und Verfahren zu dessen Herstellung Withdrawn DE102017217406A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017217406.4A DE102017217406A1 (de) 2017-09-29 2017-09-29 Bauelement und Verfahren zu dessen Herstellung
PCT/EP2018/075933 WO2019063533A1 (de) 2017-09-29 2018-09-25 Bauelement und verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017217406.4A DE102017217406A1 (de) 2017-09-29 2017-09-29 Bauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102017217406A1 true DE102017217406A1 (de) 2019-04-04

Family

ID=63683906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017217406.4A Withdrawn DE102017217406A1 (de) 2017-09-29 2017-09-29 Bauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
DE (1) DE102017217406A1 (de)
WO (1) WO2019063533A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021214136A1 (de) 2021-12-10 2023-06-15 Vitesco Technologies GmbH Flüssigkeitsgekühltes elektronisches Bauelement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3852132A1 (de) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Generative fertigung einer vorder- oder rückseitenverbindung eines halbleiterchips

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
DE102014110845A1 (de) * 2013-08-05 2015-02-05 Infineon Technologies Ag Mehrchipbauelement mit einem Substrat
DE102014105727A1 (de) * 2013-04-30 2015-06-03 Infineon Technologies Ag Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
DE102014203309A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
DE102015102884A1 (de) * 2014-02-28 2015-09-03 Infineon Technologies Ag Verfahren zum Packen eines Halbleiterchips unter Verwendung eines 3D-Druckprozesses sowie Halbleiterpaket mit abgewinkelten Oberflächen
DE102015108131A1 (de) * 2015-05-22 2016-11-24 GEFERTEC GmbH Verfahren und Vorrichtung zur additiven Fertigung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507682B2 (ja) * 1998-01-09 2004-03-15 株式会社東芝 半導体モジュール
JP5369798B2 (ja) * 2009-03-18 2013-12-18 富士電機株式会社 半導体装置およびその製造方法
JP5182274B2 (ja) * 2009-11-17 2013-04-17 三菱電機株式会社 パワー半導体装置
DE102010029650A1 (de) * 2010-06-02 2011-12-08 Rwth Aachen Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102015215570A1 (de) * 2015-08-14 2017-02-16 Siemens Aktiengesellschaft Kühlkörper für eine elektronische Komponente und Verfahren zu deren Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
DE102014105727A1 (de) * 2013-04-30 2015-06-03 Infineon Technologies Ag Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
DE102014110845A1 (de) * 2013-08-05 2015-02-05 Infineon Technologies Ag Mehrchipbauelement mit einem Substrat
DE102014203309A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
DE102015102884A1 (de) * 2014-02-28 2015-09-03 Infineon Technologies Ag Verfahren zum Packen eines Halbleiterchips unter Verwendung eines 3D-Druckprozesses sowie Halbleiterpaket mit abgewinkelten Oberflächen
DE102015108131A1 (de) * 2015-05-22 2016-11-24 GEFERTEC GmbH Verfahren und Vorrichtung zur additiven Fertigung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021214136A1 (de) 2021-12-10 2023-06-15 Vitesco Technologies GmbH Flüssigkeitsgekühltes elektronisches Bauelement

Also Published As

Publication number Publication date
WO2019063533A1 (de) 2019-04-04

Similar Documents

Publication Publication Date Title
DE112014001487B4 (de) Halbleitermodul
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102012200329A1 (de) Halbleiteranordnung mit einem Heatspreader
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
DE102012200863A1 (de) Halbleitervorrichtung mit Grundplatte
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102016125348A1 (de) Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats
DE102012211952B4 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE212021000109U1 (de) Halbleiterbauteil
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
EP4141923A1 (de) Leistungshalbleiterbauteil und verfahren zur herstellung eines leistungshalbleiterbauteils
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE102017217406A1 (de) Bauelement und Verfahren zu dessen Herstellung
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE102020122125A1 (de) Halbleitermodul
WO2017140550A1 (de) Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102013204889A1 (de) Leistungsmodul mit mindestens einem Leistungsbauelement
EP2054947B1 (de) Optoelektronisches bauelement
AT515440B1 (de) Elektrische Bauteilanordnung
DE102018204921A1 (de) Halbleitervorrichtung
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023420000

Ipc: H01L0023360000

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee