DE102014110845A1 - Mehrchipbauelement mit einem Substrat - Google Patents
Mehrchipbauelement mit einem Substrat Download PDFInfo
- Publication number
- DE102014110845A1 DE102014110845A1 DE102014110845.0A DE102014110845A DE102014110845A1 DE 102014110845 A1 DE102014110845 A1 DE 102014110845A1 DE 102014110845 A DE102014110845 A DE 102014110845A DE 102014110845 A1 DE102014110845 A1 DE 102014110845A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- electrically conductive
- conductive material
- substrate
- electrically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 136
- 239000004020 conductor Substances 0.000 claims abstract description 86
- 239000000463 material Substances 0.000 claims description 34
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- 239000004033 plastic Substances 0.000 claims description 4
- 229920003023 plastic Polymers 0.000 claims description 4
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910000505 Al2TiO5 Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 claims description 2
- AABBHSMFGKYLKE-SNAWJCMRSA-N propan-2-yl (e)-but-2-enoate Chemical compound C\C=C\C(=O)OC(C)C AABBHSMFGKYLKE-SNAWJCMRSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- QUQFTIVBFKLPCL-UHFFFAOYSA-L copper;2-amino-3-[(2-amino-2-carboxylatoethyl)disulfanyl]propanoate Chemical compound [Cu+2].[O-]C(=O)C(N)CSSCC(N)C([O-])=O QUQFTIVBFKLPCL-UHFFFAOYSA-L 0.000 claims 1
- 238000000034 method Methods 0.000 description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910001092 metal group alloy Inorganic materials 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04034—Bonding areas specifically adapted for strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08153—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/08155—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
- H01L2224/08168—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/3716—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10271—Silicon-germanium [SiGe]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1431—Logic devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Abstract
Ein Bauelement enthält ein Substrat, das einen elektrisch isolierenden Kern enthält, ein erstes elektrisch leitendes Material, das über einer ersten Hauptoberfläche des Substrats angeordnet ist, und ein zweites elektrisch leitendes Material, das über einer zweiten Hauptoberfläche des Substrats gegenüber der ersten Hauptoberfläche angeordnet ist. Das Bauelement enthält weiterhin eine elektrisch leitende Verbindung, die sich von der ersten Hauptoberfläche zur zweiten Hauptoberfläche erstreckt und das erste elektrisch leitende Material und das zweite elektrisch leitende Material elektrisch koppelt, einen ersten Halbleiterchip, der über der ersten Hauptoberfläche angeordnet und elektrisch an das erste elektrisch leitende Material gekoppelt ist, und einen zweiten Halbleiterchip, der über der zweiten Hauptoberfläche angeordnet und elektrisch an das zweite elektrisch leitende Material gekoppelt ist.
Description
- TECHNISCHES GEBIET
- Die Offenbarung betrifft Mehrchipbauelemente mit einem Substrat und Verfahren zum Herstellen solcher Mehrchipbauelemente.
- HINTERGRUND
- Elektronikbauelemente können mehrere Halbleiterchips und ein Substrat, auf dem die Halbleiterchips montiert werden können, enthalten. Mehrchipbauelemente und Verfahren zum Herstellen von Mehrchipbauelementen müssen ständig verbessert werden. Es kann wünschenswert sein, die Leistung und Qualität der Mehrchipbauelemente zu verbessern. Insbesondere kann es wünschenswert sein, die Integrationsdichte zu erhöhen und das Wärmemanagement der Mehrchipbauelemente zu verbessern.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Aspekten zu vermitteln, und sind in diese Beschreibung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Aspekten. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten lassen sich ohne Weiteres verstehen, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
-
1 zeigt schematisch eine Querschnittsansicht eines Bauelements100 gemäß der Offenbarung. -
2 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements200 gemäß der Offenbarung. -
3 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements300 gemäß der Offenbarung. -
4A bis4D zeigen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen eines weiteren Bauelements400 gemäß der Offenbarung. -
5A bis5G zeigen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen eines weiteren Bauelements500 gemäß der Offenbarung. -
6 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements600 gemäß der Offenbarung. -
7 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements700 gemäß der Offenbarung. -
8 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements800 gemäß der Offenbarung. -
9 zeigt eine schematische Darstellung einer Halbbrückenschaltung900 . - AUSFÜHRLICHE BESCHREIBUNG
- In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die spezifische Aspekte veranschaulichen, in denen die Offenbarung praktiziert werden kann. In dieser Hinsicht kann unter Bezugnahme auf die Orientierung der beschriebenen Figuren Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, usw. verwendet werden. Da Komponenten von beschriebenen Bauelementen in einer Reihe verschiedener Orientierungen positioniert sein können, kann die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet werden und ist auf keinerlei Weise beschränkend. Andere Aspekte können genutzt und strukturelle oder logische Änderungen vorgenommen werden, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Umfang der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
- Die Ausdrücke „gekoppelt” und/oder „elektrisch gekoppelt”, wie sie in dieser Beschreibung verwendet werden, sollen nicht bedeuten, dass die Elemente direkt aneinander gekoppelt sein müssen. Dazwischenliegende Elemente können zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen vorgesehen sein.
- Es werden hier Bauelemente und Verfahren zum Herstellen der Bauelemente beschrieben. In Verbindung mit einem beschriebenen Bauelement gemachte Anmerkungen können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn beispielsweise eine spezifische Komponente eines Bauelements beschrieben wird, kann ein entsprechendes Verfahren zum Herstellen des Bauelements eine Handlung des Bereitstellens der Komponente auf geeignete Weise beinhalten, selbst wenn diese Handlung nicht explizit beschrieben oder in den Figuren dargestellt ist. Eine sequentielle Reihenfolge von Handlungen eines beschriebenen Verfahrens kann vertauscht werden, falls technisch möglich. Mindestens zwei Handlungen eines Verfahrens können zur gleichen Zeit mindestens teilweise ausgeführt werden. Im Allgemeinen können die Merkmale der verschiedenen hierin beschriebenen beispielhaften Aspekte miteinander kombiniert werden, sofern nicht spezifisch etwas anders angegeben ist.
- Bauelemente gemäß der Offenbarung können einen oder mehrere Halbleiterchips enthalten. Die Halbleiterchips können von verschiedenen Arten sein und können durch verschiedene Technologien hergestellt werden. Beispielsweise können die Halbleiterchips integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die integrierten Schaltungen können als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen, integrierte passive Elemente, mikroelektromechanische Systeme, usw. ausgelegt sein. Die Halbleiterchips können aus einem beliebigen entsprechenden Halbleitermaterial hergestellt werden, beispielsweise mindestens einem von Si, SiC, SiGe, GaAs, GaN, usw. Weiterhin können die Halbleiterchips anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, beispielsweise mindestens eines von Isolatoren, Kunststoffen, Metallen, usw. Die Halbleiterchips können gekapselt oder ungekapselt sein.
- Insbesondere können einer oder mehrere der Halbleiterchips einen Leistungshalbleiter enthalten. Leistungshalbleiterchips können eine vertikale Struktur aufweisen, d. h., die Halbleiterchips können derart hergestellt werden, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Elektroden auf seinen beiden Hauptflächen aufweisen, d. h. auf seiner Oberseite und Unterseite. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur besitzen und können Lastelektroden auf beiden Hauptflächen aufweisen. Beispielsweise können die vertikalen Leistungshalbleiterchips als Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Super-Junction-Bauelemente, Leistungsbipolartransistoren, usw. konfiguriert sein. Die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFETs können sich auf einer Fläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Fläche angeordnet sein kann. Außerdem können die hierin beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen der Leistungshalbleiterchips enthalten.
- Die Halbleiterchips können Kontaktpads (oder Kontaktanschlüsse) enthalten, die das Herstellen eines elektrischen Kontakts mit dem in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten können. Für den Fall eines Leistungshalbleiterchips kann ein Kontaktpad einer Gate-Elektrode, einer Source-Elektrode oder einer Drain-Elektrode entsprechen. Die Kontaktpads können eine oder mehrere Metall- und/oder Metalllegierungsschichten enthalten, die auf das Halbleitermaterial aufgebracht sein können. Die Metallschichten können mit beliebiger gewünschter geometrischer Gestalt und beliebiger gewünschter Materialzusammensetzung hergestellt werden.
- Bauelemente gemäß der Offenbarung können ein Substrat enthalten. Das Substrat kann konfiguriert sein, elektrische Zwischenverbindungen zwischen Elektronikkomponenten und/oder Halbleiterchips, die über dem Substrat angeordnet sind, bereitzustellen, so dass eine Elektronikschaltung ausgebildet werden kann. In dieser Hinsicht kann das Substrat wie eine Leiterplatte (PCB) wirken. Die Materialien des Substrats können so gewählt werden, dass ein Kühlen von über dem Substrat angeordneten Elektronikkomponenten unterstützt wird. Das Substrat kann konfiguriert sein, starke Ströme zu führen und eine Hochspannungsisolation bereitzustellen, beispielsweise bis zu mehreren tausend Volt. Das Substrat kann weiterhin konfiguriert sein, bei Temperaturen bis zu 150°C zu arbeiten, insbesondere bis zu 200°C oder noch höher. Da das Substrat insbesondere in Leistungselektroniken eingesetzt werden kann, kann es auch als „Leistungselektroniksubstrat” bezeichnet werden.
- Das Substrat kann einen elektrisch isolierenden Kern enthalten, der mindestens ein Keramikmaterial und/oder ein Kunststoffmaterial enthalten kann. Beispielsweise kann der elektrisch isolierende Kern mindestens eines von Aluminiumoxid, Aluminiumnitrid, Berylliumoxid, usw. enthalten. Das Substrat kann eine oder mehrere Hauptoberflächen aufweisen, wobei jede Hauptoberfläche derart ausgebildet sein kann, dass ein oder mehrere Halbleiterchips darauf angeordnet sein können. Insbesondere kann das Substrat eine erste Hauptoberfläche und eine gegenüber der ersten Hauptoberfläche angeordnete zweite Hauptoberfläche enthalten. Die erste Hauptoberfläche und die zweite Hauptoberfläche können im Wesentlichen parallel zueinander verlaufen. Der elektrisch isolierende Kern kann eine Dicke zwischen etwa 50 μm (Mikrometer) und etwa 1,6 Millimeter aufweisen.
- Bauelemente gemäß der Offenbarung können ein erstes elektrisch leitendes Material enthalten, das über (oder auf) einer ersten Hauptoberfläche des Substrats angeordnet sein kann. Außerdem können die Bauelemente ein zweites elektrisch leitendes Material enthalten, das über (oder auf) einer zweiten Hauptoberfläche des Substrats gegenüber der ersten Hauptoberfläche angeordnet sein kann. Der Ausdruck „Substrat”, wie er hierin verwendet wird, kann sich auf den elektrisch isolierenden Kern beziehen, kann sich aber auch auf den elektrisch isolierenden Kern, der das über dem Kern angeordnete elektrisch leitende Material enthält, beziehen. Das elektrisch leitende Material kann mindestens eines von einem Metall und einer Metalllegierung enthalten, beispielsweise Kupfer und/oder eine Kupferlegierung. Das elektrisch leitende Material kann geformt oder strukturiert sein, um elektrische Zwischenverbindungen zwischen über dem Substrat angeordneten Elektronikkomponenten bereitzustellen. In dieser Hinsicht kann das elektrisch leitende Material elektrisch leitende Linien, Schichten, Oberflächen, Zonen, usw. enthalten. Beispielsweise kann das elektrisch leitende Material eine Dicke zwischen etwa 0,1 Millimeter und etwa 0,5 Millimeter aufweisen.
- Bei einem Beispiel kann das Substrat einem Direct Copper Bond(DCB)-Substrat oder einem Direct Bond Copper(DBC)-Substrat entsprechen (oder dies enthalten). Ein DCB-Substrat kann einen Keramikkern und eine über (oder auf) einer oder beiden Hauptoberflächen des Keramikkerns angeordnete Lage oder Schicht aus Kupfer enthalten. Das Keramikmaterial kann mindestens eines von Aluminiumoxid (Al2O3), das eine Wärmeleitfähigkeit von etwa 24 W/mK bis etwa 28 W/mK aufweisen kann, Aluminiumnitrid (AlN), das eine Wärmeleitfähigkeit über etwa 150 W/mK aufweisen kann, Berylliumoxid (BeO), usw. enthalten. Im Vergleich zu reinem Kupfer kann das Substrat einen Wärmeausdehnungskoeffizienten aufweisen, der ähnlich oder gleich dem von Silizium ist.
- Beispielsweise kann das Kupfer unter Einsatz eines Hochtemperaturoxidationsprozesses an das Keramikmaterial gebondet werden. Hier können das Kupfer und der Keramikkern in einer Stickstoffatmosphäre, die etwa 30 ppm Sauerstoff enthält, auf eine gesteuerte Temperatur erhitzt werden. Unter diesen Bedingungen kann ein Kupfer-Sauerstoff-Eutektikum entstehen, das sowohl an Kupfer als auch Oxide bonden kann, das als ein Substratkern verwendet werden kann. Die über dem Keramikkern angeordneten Kupferschichten können vor dem Brennen vorgeformt oder unter Verwendung einer Leiterplattentechnologie chemisch geätzt werden, um eine elektrische Schaltung zu bilden. Eine verwandte Technik kann eine Keimschicht, Fotoabbildung und zusätzliche Kupferplattierung verwenden, um zu gestatten, dass elektrische Leitungen und Durch-Vias eine vorderere Hauptoberfläche und eine hintere Hauptoberfläche des Substrats verbinden.
- Bei einem weiteren Beispiel kann das Substrat einem Active Metal Brazed(AMB)-Substrat entsprechen (oder dieses enthalten). Bei der AMB-Technologie können Metallschichten an Keramikplatten angebracht werden. Insbesondere kann eine Metallfolie unter Verwendung einer Lötpaste bei hohen Temperaturen von etwa 800°C bis etwa 1000°C an einen Keramikkern gelötet werden.
- Bei noch einem weiteren Beispiel kann das Substrat einem Insulated Metal Substrate (IMS) entsprechen (oder dieses enthalten). Ein IMS kann eine Metallbasisplatte enthalten, die von einer dünnen Schicht aus einem Dielektrikum und einer Lage aus Kupfer bedeckt ist. Beispielsweise kann die Metallbasisplatte aus mindestens einem von Aluminium und Kupfer hergestellt sein oder dieses enthalten, während das Dielektrikum eine Epoxid basierte Schicht sein kann. Die Kupferschicht kann eine Dicke von etwa 35 μm (Mikrometer) bis etwa 200 μm (Mikrometer) oder noch höher aufweisen. Das Dielektrikum kann beispielsweise auf FR-4 basieren und kann eine Dicke von etwa 100 μm (Mikrometer) aufweisen.
- Bauelemente gemäß der Offenbarung können mindestens eine elektrisch leitende Verbindung enthalten, die sich von einer ersten Hauptoberfläche des Substrats zu einer zweiten Hauptoberfläche des Substrats erstrecken kann. Insbesondere kann die elektrisch leitende Verbindung konfiguriert sein, ein erstes elektrisch leitendes Material, das über der ersten Hauptoberfläche angeordnet ist, und ein zweites elektrisch leitendes Material, das über der zweiten Hauptoberfläche angeordnet ist, elektrisch zu verbinden. Auf diese Weise kann eine elektrische Verbindung zwischen einem ersten Halbleiterchip in Kontakt mit dem ersten elektrisch leitenden Material und einem zweiten Halbleiterchip in Kontakt mit dem zweiten elektrisch leitenden Material bereitgestellt werden.
- Eine Öffnung in dem die elektrisch leitende Verbindung enthaltenden Substrat kann durch eine beliebige geeignete Technik hergestellt werden, beispielsweise durch Verwendung mindestens eines von Bohren, Laserbohren, Ätzen, Nassätzen, Plasmaätzen, usw. Der Umriss oder der Rand der Öffnung kann von willkürlicher Gestalt sein, beispielsweise kreisförmig, rechteckig, quadratisch, polygonal, usw. Die Öffnung kann eine Breite von etwa 50 μm (Mikrometer) bis etwa 2,6 Millimeter aufweisen. Ein elektrisch leitendes Material kann in der Öffnung angeordnet werden, um die elektrisch leitende Verbindung bereitzustellen. Beispielsweise kann das elektrisch leitende Material mindestens eines von einem Metall und einer Metalllegierung enthalten. Jede geeignete Technologie kann zum Herstellen der elektrisch leitenden Verbindung verwendet werden, beispielsweise eine Durchgangslochtechnologie oder eine Via-Technologie.
- Bauelemente gemäß der Offenbarung können ein Kapselungsmaterial enthalten, das eine oder mehrere Komponenten des Bauelements bedecken kann. Beispielsweise kann das Kapselungsmaterial das Substrat mindestens teilweise kapseln. Das Kapselungsmaterial kann elektrisch isolieren und kann einen Kapselungskörper bilden. Das Kapselungsmaterial kann ein wärmehärtendes, ein thermoplastisches oder Hybridmaterial, eine Formmasse, ein Laminat (Prepreg), ein Silikongel, usw., beinhalten. Verschiedene Techniken können verwendet werden, um die Komponenten mit dem Kapselungsmaterial zu kapseln, beispielsweise mindestens eine von Formpressen, Spritzgießen, Pulversintern, Liquid Molding, Laminierung, usw.
- Bauelemente gemäß der Offenbarung können ein oder mehrere elektrisch leitende Elemente enthalten. Bei einem Beispiel kann ein elektrisch leitendes Element eine elektrische Verbindung zu einem Halbleiterchip des Bauelements bereitstellen. Beispielsweise kann das elektrisch leitende Element mit einem gekapselten Halbleiterchip verbunden sein und aus dem Kapselungsmaterial hervorragen. Somit kann es möglich sein, den gekapselten Halbleiterchip von der Außenseite des Kapselungsmaterials über das elektrisch leitende Element elektrisch zu kontaktieren. Bei einem weiteren Beispiel kann ein elektrisch leitendes Element eine elektrische Verbindung zwischen Komponenten des Bauelements bereitstellen, beispielsweise zwischen zwei Halbleiterchips. Ein Kontakt zwischen dem elektrisch leitenden Element und z. B. einem Kontaktpad eines Halbleiterchips kann durch eine beliebige angemessene Technik hergestellt werden. Bei einem Beispiel kann das elektrisch leitende Element beispielsweise durch Einsatz eines Diffusionslötprozesses an eine andere Komponente gelötet werden.
- Bei einem Beispiel kann das elektrisch leitende Element einen oder mehrere Clips (oder Kontaktclips) enthalten. Die Gestalt eines Clips ist nicht notwendigerweise auf eine spezifische Größe oder eine spezifische geometrische Gestalt beschränkt. Der Clip kann durch mindestens eines von Stanzen, Prägen, Pressen, Schneiden, Sägen, Fräsen, und irgendeine andere angemessene Technik hergestellt werden. Beispielsweise kann er aus Metallen und/oder Metalllegierungen hergestellt werden, insbesondere mindestens eines von Kupfer, Kupferlegierungen, Nickel, Eisen-Nickel, Aluminium, Aluminiumlegierungen, Stahl, rostfreiem Stahl, usw. Bei einem weiteren Beispiel kann das elektrisch leitende Element einen oder mehrere Drähte (oder Bonddrähte oder Bondingdrähte) enthalten. Der Draht kann ein Metall oder eine Metalllegierung enthalten, insbesondere Gold, Aluminium, Kupfer, oder eine oder mehrere ihrer Legierungen. Außerdem kann der Draht eine Beschichtung enthalten oder nicht enthalten. Der Draht kann eine Dicke von etwa 15 μm (Mikrometer) bis etwa 1000 μm (Mikrometer) aufweisen und insbesondere eine Dicke von etwa 50 μm (Mikrometer) bis etwa 500 μm (Mikrometer) aufweisen.
- Die
1 bis3 veranschaulichen Bauelemente100 bis300 gemäß der Offenbarung. Detailliertere Mehrchipbauelemente ähnlich den Bauelementen100 bis300 und Verfahren zum Herstellen solcher Bauelemente werden unten beschrieben. Merkmale der beschriebenen Bauelemente und Verfahren können miteinander kombiniert werden, sofern nicht spezifisch etwas anderes angegeben ist. -
1 zeigt schematisch eine Querschnittsansicht eines Bauelements100 gemäß der Offenbarung. Das Bauelement100 kann ein Substrat10 enthalten, das einen elektrisch isolierenden Kern11 enthält. Das Bauelement100 kann weiterhin ein erstes elektrisch leitendes Material12 enthalten, das über einer ersten Hauptoberfläche13 des Substrats10 angeordnet ist. Das Bauelement100 kann weiterhin ein zweites elektrisch leitendes Material14 enthalten, das über einer zweiten Hauptoberfläche15 des Substrats10 gegenüber der ersten Hauptoberfläche13 angeordnet ist. Das Bauelement100 kann weiterhin eine elektrisch leitende Verbindung16 enthalten, die sich von der ersten Hauptoberfläche13 zur zweiten Hauptoberfläche15 erstreckt. Die elektrisch leitende Verbindung16 kann das erste elektrisch leitende Material12 und das zweite elektrisch leitende Material14 elektrisch koppeln. Das Bauelement100 kann weiterhin einen ersten Halbleiterchip17 enthalten, der über der ersten Hauptoberfläche13 angeordnet und elektrisch an das erste elektrisch leitende Material12 gekoppelt ist. Das Bauelement100 kann weiterhin einen zweiten Halbleiterchip18 enthalten, der über der zweiten Hauptoberfläche15 angeordnet und elektrisch an das zweite elektrisch leitende Material14 gekoppelt ist. -
2 zeigt schematisch eine Querschnittsansicht eines Bauelements200 gemäß der Offenbarung. Das Bauelement200 kann ein Substrat10 enthalten, das einen elektrisch isolierenden Kern11 enthält. Das Bauelement200 kann weiterhin ein erstes elektrisch leitendes Material12 enthalten, das über einer ersten Hauptoberfläche13 des Substrats10 angeordnet ist. Das Bauelement200 kann weiterhin ein zweites elektrisch leitendes Material14 enthalten, das über einer zweiten Hauptoberfläche15 des Substrats10 angeordnet ist. Das Bauelement200 kann weiterhin einen ersten Halbleiterchip17 enthalten, der über der ersten Hauptoberfläche13 angeordnet ist, und einen zweiten Halbleiterchip18 , der über der zweiten Hauptoberfläche15 angeordnet ist. -
3 zeigt schematisch eine Querschnittsansicht eines Bauelements300 gemäß der Offenbarung. Das Bauelement300 kann ein DCB-Substrat19 enthalten. Das Bauelement300 kann weiterhin einen ersten Halbleiterchip17 enthalten, der über einer ersten Hauptoberfläche13 des DCB-Substrats19 angeordnet ist, und einen zweiten Halbleiterchip18 , der über einer zweiten Hauptoberfläche15 des DCB-Substrats19 angeordnet ist. Das Bauelement300 kann weiterhin ein Kapselungsmaterial20 enthalten, welches das DCB-Substrat19 mindestens teilweise kapseln kann. Der Einfachheit halber ist das Kapselungsmaterial20 durch eine einfache rechteckige Linie angegeben, welche die Komponenten des Bauelements300 einschließt. Das Bauelement300 kann ein oder mehrere nichtgezeigte elektrische Kontaktelemente enthalten, die eine Möglichkeit zum elektrischen Kontaktieren gekapselter Komponenten von außerhalb des Kapselungsmaterials20 bereitstellen können. - Die
4A bis4D zeigen schematisch ein Verfahren zum Herstellen eines Bauelements gemäß der Offenbarung. Ein Querschnitt durch ein durch das Verfahren erhaltenes Bauelement400 ist in4D dargestellt. Beispielsweise kann das Bauelement400 ähnlich dem Bauelement100 von1 sein. In4A kann ein Substrat10 , das einen elektrisch isolierenden Kern11 enthält, bereitgestellt werden. Das Substrat10 kann eine erste Hauptoberfläche13 und eine zweite Hauptoberfläche15 gegenüber der ersten Hauptoberfläche13 aufweisen. In4B kann eine elektrisch leitende Verbindung16 bereitgestellt werden, wobei sich die elektrisch leitende Verbindung16 von der ersten Hauptoberfläche13 zur zweiten Hauptoberfläche15 erstrecken kann. In4C kann ein erstes elektrisch leitendes Material12 über der ersten Hauptoberfläche13 angeordnet sein, und ein zweites elektrisch leitendes Material14 kann über der zweiten Hauptoberfläche15 angeordnet sein. Die elektrisch leitende Verbindung16 kann das erste elektrisch leitende Material12 und das zweite elektrisch leitende Material14 elektrisch koppeln. In4D kann ein erster Halbleiterchip17 über der ersten Hauptoberfläche13 angeordnet sein, wobei der erste Halbleiterchip17 elektrisch an das erste elektrisch leitende Material12 gekoppelt sein kann. Außerdem kann ein zweiter Halbleiterchip18 über der zweiten Hauptoberfläche15 angeordnet sein, wobei der zweite Halbleiterchip18 elektrisch an das zweite elektrisch leitende Material14 gekoppelt sein kann. - Die
5A bis5G zeigen schematisch ein Verfahren zum Herstellen eines Bauelements gemäß der Offenbarung. Ein Querschnitt durch ein durch das Verfahren erhaltenes beispielhaft hergestelltes Bauelement500 ist in5G gezeigt. Einzelheiten von gemäß dem beschriebenen Verfahren hergestellten Bauelementen können gleichermaßen auf ein beliebiges anderes Bauelement gemäß der Offenbarung angewendet werden. Außerdem kann das in5A bis5G gezeigte Verfahren als eine Implementierung des in4A bis4D dargestellten Verfahrens angesehen werden. Einzelheiten des Herstellungsverfahrens, die unten beschrieben werden, können deshalb gleichermaßen auf das Verfahren der4A bis4D angewendet werden. - In
5A kann ein Substrat10 , das einen elektrisch isolierenden Kern11 enthält, bereitgestellt werden. Der elektrisch isolierende Kern11 kann mindestens eines eines Keramikmaterials und eines Kunststoffmaterials enthalten. Insbesondere kann der elektrisch isolierende Kern11 mindestens eines von Aluminiumoxid, Aluminiumnitrid, Berylliumoxid, Aluminiumtitanat, Siliziumnitrid, Zirkoniumoxid, Siliziumcarbid, Titanoxid, usw. enthalten. Der elektrisch isolierende Kern11 kann eine erste Hauptoberfläche13 und eine gegenüber der ersten Hauptoberfläche13 angeordnete zweite Hauptoberfläche15 enthalten. Der elektrisch isolierende Kern11 kann eine Dicke t1 von etwa 50 μm (Mikrometer) bis etwa 1,6 Millimeter aufweisen. - In
5B kann eine Öffnung21 im elektrisch isolierenden Kern11 bereitgestellt werden. Die Öffnung21 kann sich von der ersten Hauptoberfläche13 durch den elektrisch isolierenden Kern11 zur zweiten Hauptoberfläche15 erstrecken. Beispielsweise kann die Öffnung21 durch mindestens eine der folgenden Techniken hergestellt werden: Bohren, Laserbohren, Ätzen, Nassätzen, Plasmaätzen, usw. Der Umriss oder Rand der Öffnung21 auf der ersten Hauptoberfläche13 und auf der zweiten Hauptoberfläche15 kann von willkürlicher Gestalt sein, beispielsweise kreisförmig, rechteckig, quadratisch, polygonal, usw. Die Öffnung21 kann eine erste Breite w1 auf der ersten Hauptoberfläche13 und eine zweite Breite w2 auf der zweiten Hauptoberfläche15 aufweisen. Jede der ersten Breite w1 und der zweiten Breite w2 kann in einem Bereich von etwa 50 μm (Mikrometer) bis etwa 2,6 Millimeter liegen. Der Ausdruck „Breite” kann sich auf eine maximale seitliche Erstreckung der Öffnung21 auf der jeweiligen Hauptoberfläche beziehen. Eine elektrisch leitende Verbindung16 kann in der Öffnung21 platziert werden. Beispielsweise kann die elektrisch leitende Verbindung16 mindestens eines eines Metalls und einer Metalllegierung beinhalten. - In
5C kann ein erstes elektrisch leitendes Material12 über (oder auf) der ersten Hauptoberfläche13 angeordnet werden. Beispielsweise kann das erste elektrisch leitende Material12 mindestens eines eines Metalls und einer Metalllegierung oder irgendein anderes geeignetes, elektrisch leitendes Material beinhalten. Insbesondere kann das erste elektrisch leitende Material12 mindestens eines von Kupfer und einer Kupferlegierung enthalten. Das erste elektrisch leitende Material12 kann strukturiert sein und kann einen ersten Abschnitt12A und einen zweiten Abschnitt12B enthalten. Das erste elektrisch leitende Material12 kann jedoch auch andere Abschnitte (nicht dargestellt) enthalten, deren Gestalten und Anordnungen insbesondere von der Anzahl und Arten der Elektronikkomponenten abhängen können, die später über der ersten Oberfläche13 angeordnet werden können. Beispielsweise kann der erste Abschnitt12A und der zweite Abschnitt12B als Schichten mit Dicken t2 und t3 abgeschieden werden. Jede Dicke t2 und t3 kann in einem Bereich von etwa 0,1 Millimeter bis etwa 0,5 Millimeter liegen. Bei einem Beispiel können die Dicken t2 und t3 gleich sein, doch können sie bei einem anderen Beispiel auch voneinander differieren. Der zweite Abschnitt12B kann elektrisch an die elektrisch leitende Verbindung16 gekoppelt sein. - Ein zweites elektrisch leitendes Material
14 kann über (oder auf) der zweiten Hauptoberfläche15 angeordnet werden. In Verbindung mit dem ersten elektrisch leitenden Material12 gemachte Kommentare können auch für das zweite elektrisch leitende Material14 gelten. Das zweite elektrisch leitende Material14 kann einen ersten Abschnitt14A und einen zweiten Abschnitt14B enthalten. Beispielsweise können der erste Abschnitt14A und der zweite Abschnitt14B als Schichten mit Dicken t4 bzw. t5 abgeschieden werden, wobei jede Dicke t4 und t5 in einem Bereich von etwa 0,1 Millimeter bis etwa 0,5 Millimeter liegen kann. Die Dicken t4 und t5 können bei einem Beispiel gleich sein, können bei einem anderen Beispiel jedoch auch voneinander differieren. Der zweite Abschnitt14B kann elektrisch mit der elektrisch leitenden Verbindung16 verbunden sein. Somit kann die elektrisch leitende Verbindung16 eine elektrische Verbindung zwischen dem zweiten Abschnitt12B des ersten elektrisch leitenden Materials12 und dem zweiten Abschnitt14B des zweiten elektrisch leitenden Materials14 bereitstellen. - Der Ausdruck „Substrat” kann sich auf den elektrisch isolierenden Kern
11 beziehen, kann sich aber auch auf den elektrisch isolierenden Kern11 , der das erste elektrisch leitende Material12 und das zweite elektrisch leitende Material14 enthält, beziehen. Beispielsweise kann das Substrat10 von5C einem DCB-Substrat entsprechen, wobei der elektrisch isolierende Kern11 aus mindestens einem von Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Berylliumoxid (BeO), usw. bestehen oder diese enthalten kann. Jedes des ersten elektrisch leitenden Materials12 und des zweiten elektrisch leitenden Materials14 kann aus Kupfer bestehen oder dieses enthalten. - In
5D kann ein erster Halbleiterchip17 über (oder auf) dem zweiten Abschnitt12B des ersten elektrisch leitenden Materials12 angeordnet werden. Bei dem Beispiel von5D kann der erste Halbleiterchip17 einem Leistungshalbleiterchip, beispielsweise einem IGBT-Chip, entsprechen oder diesen enthalten. Der erste Halbleiterchip17 kann eine erste Hauptoberfläche22 enthalten, die dem zweiten Abschnitt12B zugewandt ist, und eine gegenüberliegende zweite Hauptoberfläche23 , die vom zweiten Abschnitt12B abgewandt ist. Ein erster elektrischer Kontakt24 kann über (oder auf) der ersten Hauptoberfläche22 angeordnet werden. Insbesondere kann der erste elektrische Kontakt24 eine Drain-Elektrode des ersten Halbleiterchips17 enthalten. Die Drain-Elektrode24 kann einen Hauptteil der ersten Hauptoberfläche22 bedecken, und insbesondere kann die Drain-Elektrode24 die erste Hauptoberfläche22 vollständig bedecken. Der Flächeninhalt der Hauptoberflächen22 und23 des ersten Halbleiterchips17 kann größer sein als 100 mm2. Beispielsweise können die Hauptoberflächen22 und23 des ersten Halbleiterchips17 von rechteckiger oder quadratischer Gestalt sein, wobei jede Seite des Rechtecks oder des Quadrats eine Länge zwischen etwa 10 Millimeter und etwa 13 Millimeter aufweisen kann. - Die Drain-Elektrode
24 kann elektrisch an den zweiten Abschnitt12B des ersten elektrisch leitenden Materials12 gekoppelt sein. Bei einem Beispiel kann die Drain-Elektrode24 in direktem physikalischem Kontakt mit dem zweiten Abschnitt12B stehen. Bei einem weiteren Beispiel kann ein zusätzliches elektrisch leitendes Material zwischen der Drain-Elektrode24 und dem zweiten Abschnitt12B angeordnet sein. Beispielsweise kann eine Verbindung zwischen der Drain-Elektrode24 und dem zweiten Abschnitt12B des ersten elektrisch leitenden Materials12 durch Einsatz mindestens eines eines Sinterprozesses, eines Diffusionslötprozesses, eines Bondprozesses, usw. bereitgestellt werden. - Ein zweiter elektrischer Kontakt
25 und ein dritter elektrischer Kontakt26 können über (oder auf) der zweiten Hauptoberfläche23 des ersten Halbleiterchips17 angeordnet werden. Der zweite elektrische Kontakt25 kann einer Gate-Elektrode des ersten Halbleiterchips17 entsprechen oder diese beinhalten, und der dritte elektrische Kontakt26 kann einer Source-Elektrode des ersten Halbleiterchips17 entsprechen oder diese beinhalten. Insbesondere können die Gate-Elektrode25 und die Source-Elektrode26 elektrisch voneinander isoliert sein. - Eine erste optionale Diode
27 kann über (oder auf) dem zweiten Abschnitt12B des ersten elektrisch leitenden Materials12 angeordnet sein. Insbesondere kann die erste Diode27 eine Freilaufdiode sein, die elektrisch parallel zum ersten Halbleiterchip17 geschaltet sein kann. Die erste Diode27 kann einen nichtgezeigten ersten elektrischen Kontakt enthalten, der über (oder auf) einer ersten Hauptoberfläche der ersten Diode27 , dem zweiten Abschnitt12B zugewandt, angeordnet sein kann, und einen zweiten (nicht gezeigten) elektrischen Kontakt, der über (oder auf) einer zweiten Hauptoberfläche der ersten Diode27 , von dem zweiten Abschnitt12B abgewandt, angeordnet sein kann, enthalten. Der erste elektrische Kontakt der ersten Diode27 kann elektrisch mit dem zweiten Abschnitt12B des ersten elektrisch leitenden Materials12 verbunden sein. - In
5E kann ein erstes elektrisch leitendes Element28 bereitgestellt werden. Bei dem Beispiel von5E kann das erste elektrisch leitende Element28 einem Clip28 entsprechen oder diesen enthalten. Der Clip28 kann elektrisch an die Source-Elektrode26 und den ersten elektrischen Kontakt der ersten Diode27 gekoppelt sein. Beispielsweise können entsprechende elektrische Verbindungen durch Einsatz mindestens eines eines Sinterprozesses, eines Diffusionslötprozesses, eines Bondprozesses, usw. bereitgestellt werden. Somit kann es möglich sein, die Source-Elektrode26 über den Clip28 elektrisch zu kontaktieren. Weiterhin kann ein zweites elektrisch leitendes Element29 bereitgestellt werden. Bei dem Beispiel von5E kann das zweite elektrisch leitende Element29 einem Draht29 entsprechen oder diesen beinhalten. Der Draht29 kann eine elektrische Verbindung zwischen der Gate-Elektrode25 und dem ersten Abschnitt12A des ersten elektrisch leitenden Materials12 bereitstellen. - In
5F kann ein zweiter Halbleiterchip18 über (oder auf) dem ersten Abschnitt14A und dem zweiten Abschnitt14B des zweiten elektrisch leitenden Materials14 angeordnet werden. Bei dem Beispiel von5F kann der zweite Halbleiterchip18 einem Leistungshalbleiterchip, beispielsweise einem IGBT-Chip, entsprechen oder diesen beinhalten. Insbesondere kann der zweite Halbleiterchip18 dem ersten Halbleiterchip17 ähnlich sein. Der zweite Halbleiterchip18 kann eine erste Hauptoberfläche30 , dem zweiten elektrisch leitenden Material14 zugewandt, und eine gegenüberliegende zweite Hauptoberfläche31 , vom zweiten elektrisch leitenden Material14 abgewandt, aufweisen. Ein erster elektrischer Kontakt32 kann über (oder auf) der zweiten Hauptoberfläche31 angeordnet werden. Insbesondere kann der erste elektrische Kontakt32 eine Drain-Elektrode des zweiten Halbleiterchips18 beinhalten. - Ein zweiter elektrischer Kontakt
33 und ein dritter elektrischer Kontakt34 können über (oder auf) der ersten Hauptoberfläche30 des zweiten Halbleiterchips18 angeordnet werden. Der zweite elektrische Kontakt33 kann einer Gate-Elektrode des zweiten Halbleiterchips18 entsprechen oder diese beinhalten, und der dritte elektrische Kontakt34 kann einer Source-Elektrode des zweiten Halbleiterchips18 entsprechen oder diese beinhalten. Insbesondere können die Gate-Elektrode33 und die Source-Elektrode34 elektrisch voneinander isoliert sein. Die Gate-Elektrode33 kann elektrisch an den ersten Abschnitt14A des zweiten elektrisch leitenden Materials14 gekoppelt sein, während die Source-Elektrode34 elektrisch an den zweiten Abschnitt14B des zweiten elektrisch leitenden Materials14 gekoppelt sein kann. Somit kann die Source-Elektrode34 des zweiten Halbleiterchips18 über den zweiten Abschnitt14B des zweiten elektrisch leitenden Materials14 , die elektrisch leitende Verbindung16 und den zweiten Abschnitt12B des ersten elektrisch leitenden Materials12 elektrisch mit der Drain-Elektrode24 des ersten Halbleiterchips17 verbunden sein. Die elektrischen Verbindungen zwischen den Elektroden33 ,34 und dem zweiten elektrisch leitenden Material14 können den zuvor beschriebenen elektrischen Verbindungen ähnlich sein. - Eine zweite optionale Diode
35 kann über (oder auf) dem zweiten Abschnitt14B des zweiten elektrisch leitenden Materials14 angeordnet sein. Insbesondere kann die zweite Diode35 eine Freilaufdiode sein, die elektrisch parallel zum zweiten Halbleiterchip18 geschaltet sein kann. Die zweite Diode35 kann einen (nicht gezeigten) ersten elektrischen Kontakt enthalten, der über (oder auf) einer ersten Hauptoberfläche der ersten Diode35 , dem zweiten elektrisch leitenden Material14 zugewandt, und einen (nicht gezeigten) zweiten elektrischen Kontakt, der über (oder auf) einer zweiten Hauptoberfläche der zweiten Diode35 gegenüber der ersten Hauptoberfläche angeordnet sein kann, enthalten. Der erste elektrische Kontakt der zweiten Diode35 kann elektrisch mit dem zweiten Abschnitt14B des zweiten elektrisch leitenden Materials14 verbunden sein. - In
5G kann ein drittes elektrisch leitendes Element36 bereitgestellt werden. Bei dem Beispiel von5G kann das dritte elektrisch leitende Element36 einem Clip36 entsprechen oder diesen beinhalten. Der Clip36 kann elektrisch an die Drain-Elektrode32 des zweiten Halbleiterchips18 und den zweiten elektrischen Kontakt der zweiten Diode35 gekoppelt sein. Beispielsweise können assoziierte elektrische Verbindungen durch den Einsatz mindestens eines eines Sinterprozesses, eines Diffusionslötprozesses, eines Bondprozesses, usw. bereitgestellt werden. Somit kann es möglich sein, die Drain-Elektrode32 des zweiten Halbleiterchips18 über den Clip36 elektrisch zu kontaktieren. - Das beschriebene Verfahren kann weiterhin Handlungen beinhalten, die hier nicht explizit dargestellt sind. Bei einer optionalen Handlung können weitere Elektronikkomponenten über der ersten Hauptoberfläche
13 und/oder der zweiten Hauptoberfläche15 angeordnet werden. Bei einer weiteren optionalen Handlung können eine oder mehrere Komponenten des Bauelements500 von einem nichtgezeigten Kapselungsmaterial gekapselt werden. In diesem Fall können verschiedene elektrische Kontaktelemente derart bereitgestellt werden, dass elektrische Kontakte oder Elektroden der Komponenten von außerhalb des Kapselungsmaterials kontaktiert werden können. Die Clips28 und36 können mindestens teilweise von dem Kapselungsmaterial unbedeckt bleiben, so dass die Source-Elektrode26 des ersten Halbleiterchips17 und die Drain-Elektrode32 des zweiten Halbleiterchips18 elektrisch von außerhalb des Kapselungsmaterials kontaktiert werden können. Das Bauelement500 kann ein (nicht gezeigtes) elektrisches Kontaktelement enthalten, das durch das Kapselungsmaterial mindestens teilweise unbedeckt ist und eine elektrische Kopplung zur Gate-Elektrode25 des ersten Halbleiterchips17 von außerhalb des Kapselungsmaterial bereitstellt. Zudem kann das Bauelement500 ein weiteres (nicht gezeigtes) elektrisches Kontaktelement enthalten, das von dem Kapselungsmaterial mindestens teilweise unbedeckt ist und eine elektrische Kopplung zur Gate-Elektrode33 des zweiten Halbleiterchips18 von außerhalb des Kapselungsmaterials bereitstellt. Außerdem kann das Bauelement500 ein (nicht gezeigtes) weiteres elektrisches Kontaktelement enthalten, das von dem Kapselungsmaterial mindestens teilweise unbedeckt ist und eine elektrische Kopplung zur Drain-Elektrode24 des ersten Halbleiterchips17 und zur Source-Elektrode34 des zweiten Halbleiterchips18 von außerhalb des Kapselungsmaterials bereitstellt. Bei einem Beispiel kann mindestens einer der Clips28 ,36 und der beschriebenen elektrischen Kontaktelemente so ausgebildet werden, dass das Bauelement500 über mindestens einen der Clips28 ,36 und der elektrischen Kontaktelemente auf einer PCB montiert und elektrisch mit dieser verbunden werden kann. - Bei dem Beispiel von
5G sind die Halbleiterchips17 ,18 und die Dioden27 ,35 auf verschiedenen Hauptoberflächen13 ,15 des Substrats10 angeordnet. Eine Grundfläche des ersten Halbleiterchips17 kann eine Grundfläche des zweiten Halbleiterchips18 überlappen, wenn in einer Richtung senkrecht zum Substrat10 betrachtet. Es kann möglich sein, ein Bauelement mit elektronischen Eigenschaften ähnlich dem Bauelement500 herzustellen, wobei aber die Halbleiterchips17 ,18 und die Dioden27 ,35 möglicherweise nur auf einer Hauptoberfläche des Substrats10 angeordnet sind. Im Vergleich zu diesem alternativen Bauelement können aufgrund der möglichen Überlappung der Grundflächen der Halbleiterchips17 und18 die Hauptoberflächen13 ,15 des Bauelements500 einen reduzierten Flächeninhalt aufweisen. Im Vergleich zum alternativen Bauelement kann der Flächeninhalt der Hauptoberflächen13 ,15 um einen Faktor von z. B. etwa zwei reduziert sein. Im Vergleich zum Anordnen der Halbleiterchips17 ,18 und der Dioden27 ,35 auf nur einer Hauptoberfläche des Substrats10 kann das Anordnen der Halbleiterchips17 ,18 , und der Dioden27 ,35 auf beiden Seiten des Substrats10 die Integrationsdichte des Bauelements500 erhöhen. Selbst wenn Elektronikkomponenten auf beiden Seiten des Substrats10 angeordnet werden können, können die Elektronikkomponenten derart auf dem Substrat10 angeordnet werden, dass es möglicherweise immer noch möglich ist, das Bauelement500 von beiden Seiten zu kühlen. - Das Mehrchipbauelement
500 kann konfiguriert sein, um als Halbbrückenschaltung zu arbeiten. Eine beispielhafte schematische Darstellung einer Halbbrückenschaltung900 wird in Verbindung mit9 beschrieben. Insbesondere kann eine Halbbrückenschaltung einen High-Side Schalter und einen Low-Side Schalter enthalten. Wenn das Mehrchipbauelement500 von5G als eine Halbbrückenschaltung verwendet wird, kann der erste Halbleiterchip17 den Low-Side Schalter beinhalten, und der zweite Halbleiterchip18 kann den High-Side Schalter beinhalten. - Bauelemente gemäß der Offenbarung sind nicht darauf beschränkt, lediglich als eine Halbbrückenschaltung zu arbeiten. Stattdessen können andere Elektronikschaltungen realisiert werden, indem Bauelemente gemäß der Offenbarung eingesetzt werden. Hier können, ähnlich wie bei zuvor beschriebenen Bauelementen, Elektronikkomponenten wieder auf beiden Seiten des Substrats angeordnet werden. Die weiteren Bauelemente gemäß der Offenbarung können eine Kombination aus Halbleiterchips, aktiven Elektronikkomponenten, passiven Elektronikkomponenten, usw. beinhalten, je nach der Elektronikschaltung, die ausgebildet werden soll. Beispielsweise kann ein weiteres Bauelement gemäß der Offenbarung konfiguriert sein, als eine andere Brückenschaltung zu arbeiten, beispielsweise eine Vollbrückenschaltung.
-
6 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements600 gemäß der Offenbarung. Das Bauelement600 kann ähnlich dem Bauelement500 sein, so dass in Verbindung mit den5A bis5G gemachte Kommentare auch für6 gelten können. Ähnlich5G können ein erster Halbleiterchip17 und eine erste Diode27 über (oder auf) einer ersten Hauptoberfläche13 des Substrats10 angeordnet werden, während ein zweiter Halbleiterchip18 und eine zweite Diode35 über (oder auf) einer zweiten Hauptoberfläche15 des Substrats10 angeordnet werden können. Im Gegensatz zu5G kann eine Grundfläche des ersten Halbleiterchips17 außerhalb einer Grundfläche des zweiten Halbleiterchips18 angeordnet sein, bei Betrachtung in einer Richtung senkrecht zum Substrat10 . Bei dem Beispiel von6 schneiden sich die Grundflächen der Halbleiterchips17 und18 nicht. Weiterhin können die Clips26 und36 durch Drähte ersetzt worden sein. Das Bauelement600 kann ein oder mehrere elektrische Kontaktelemente enthalten, die einen elektrischen Kontakt zu den Elektroden der Halbleiterchips17 und18 bereitstellen. Mögliche elektrische Kontaktelemente wurden zuvor in Verbindung mit dem Bauelement500 beschrieben. - Das Bauelement
600 kann einen dritten Abschnitt12C des ersten elektrisch leitenden Materials12 und einen dritten Abschnitt14C des zweiten elektrisch leitenden Materials14 enthalten. Die Abschnitte12C und14C können besonders so konfiguriert sein, dass sie eine Wärmeableitung in einer Richtung weg von mindestens einem des ersten Halbleiterchips17 und des zweiten Halbleiterchips18 unterstützen. Beispielsweise kann Wärme am ersten Halbleiterchip17 und am zweiten Halbleiterchip18 während eines Betriebs des Bauelements600 auftreten. -
7 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements700 gemäß der Offenbarung. Insbesondere kann das Bauelement700 Komponenten ähnlich dem Bauelement600 enthalten. Im Vergleich zu6 kann das Bauelement700 einen dritten Halbleiterchip37 und eine dritte Diode38 enthalten, die elektrisch parallel geschaltet sein können und die z. B. beim zweiten Halbleiterchip18 angeordnet sein können. Insbesondere können der dritte Halbleiterchip37 und die dritte Diode38 dem ersten Halbleiterchip17 und der ersten Diode27 in5G ähnlich sein. Das heißt, der dritte Halbleiterchip37 kann zum Beispiel einen Low-Side Schalter einer Halbbrückenschaltung enthalten. In dieser Hinsicht kann der dritte Halbleiterchip37 elektrisch an einen (nicht gezeigten) weiteren Halbleiterchip gekoppelt sein, der einen High-Side Schalter enthalten kann, so dass das Bauelement700 zwei Halbbrückenschaltungen enthalten kann. -
8 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements800 gemäß der Offenbarung. Insbesondere kann das Bauelement800 dem Bauelement700 ähnlich sein. Im Vergleich zu7 kann das Bauelement800 ein Kapselungsmaterial20 enthalten, das verschiedene Komponenten des Bauelements800 bedecken kann. Einige Komponenten des Bauelements800 können durch das Kapselungsmaterial20 unbedeckt bleiben. Bei dem Beispiel von8 kann der dritte Abschnitt14C des zweiten elektrisch leitenden Materials14 durch das Kapselungsmaterial20 unbedeckt bleiben. Der unbedeckte Teil kann konfiguriert sein, die Wärmeableitung in einer Richtung weg von mindestens einem des ersten Halbleiterchips17 , des zweiten Halbleiterchips18 und des dritten Halbleiterchips37 zu unterstützen. Das Bauelement800 kann ein oder mehrere (nicht gezeigte) elektrische Kontaktelemente enthalten, die einen elektrischen Kontakt zu gekapselten Komponenten von außerhalb des Kapselungsmaterials20 bereitstellen können. Mögliche elektrische Kontaktelemente wurden in Verbindung mit dem Bauelement500 diskutiert. -
9 zeigt eine schematische Darstellung einer Halbbrückenschaltung900 . Ein Bauelement gemäß der Offenbarung kann konfiguriert sein, als eine derartige Halbbrückenschaltung zu arbeiten. Die Halbbrückenschaltung900 kann zwischen Knoten N1 und N2 angeordnet sein. Die Halbbrückenschaltung900 kann in Reihe geschaltete Schalter S1 und S2 enthalten. Die Leistungshalbleiterchips17 und18 , wie zum Beispiel in5G des Bauelements500 gezeigt, können als die Schalter S1 und S2 implementiert werden. Konstante elektrische Potentiale können an die Knoten N1 und N2 angelegt werden. Beispielsweise kann ein hohes Potential wie etwa 10, 50, 100, 200, 500 oder 1000 V oder irgendein anderes Potential an den Knoten N1 angelegt werden, und ein niedriges elektrisches Potential, beispielsweise 0 V, kann an den Knoten N2 angelegt werden. Somit kann der erste Halbleiterchip17 konfiguriert sein, als der Low-Side Schalter zu arbeiten, wohingegen der zweite Halbleiterchip18 konfiguriert sein kann, als der High-Side Schalter zu arbeiten. Die Schalter S1 und S2 können bei Frequenzen im Bereich von 1 kHz bis 100 MHz geschaltet werden, doch können die Schaltfrequenzen auch außerhalb dieses Bereichs liegen. Dies bedeutet, dass ein Variieren des elektrischen Potentials während eines Betriebs der Halbbrücke an einem zwischen den Schaltern S1 und S2 angeordneten Knoten N3 angelegt werden kann. Das Potential des Knotens N3 kann im Bereich zwischen dem niedrigen und dem hohen elektrischen Potential variieren. - Die Halbbrückenschaltung kann beispielsweise in Elektronikschaltungen zum Umwandeln von Gleichspannungen implementiert werden, sogenannten DC-DC-Wandlern. DC-DC-Wandler können verwendet werden, um eine von einer Batterie oder einem Akkumulator gelieferte Eingangsgleichspannung in eine Ausgangsgleichspannung umzuwandeln, die an die Anforderung von stromabwärts geschalteten Elektronikschaltungen angepasst sind. DC-DC-Wandler können als Abwärtsregler verkörpert werden, bei denen die Ausgangsspannung unter der Eingangsspannung liegt, oder als Aufwärtsregler, bei denen die Ausgangsspannung über der Eingangsspannung liegt. Frequenzen von mehreren Megahertz oder darüber können an DC-DC-Wandler angelegt werden. Weiterhin können Ströme von bis zu 50 A oder noch höher durch die DC-DC-Wandler fließen.
- Wenngleich möglicherweise ein bestimmtes Merkmal oder ein bestimmter Aspekt der Offenbarung bezüglich nur einer von mehreren Implementierungen offenbart worden ist, kann dieses Merkmal oder dieser Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für irgendeine gegebene oder bestimmte Anwendung gewünscht und vorteilhaft sein kann. Weiterhin sind in dem Ausmaß, dass die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfasst” inklusiv. Außerdem wird der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale verstanden. Es versteht sich auch, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zu Zwecken der Vereinfachung und zum Erleichtern des Verständnisses dargestellt werden und dass tatsächliche Dimensionen von den hierin dargestellten substantiell abweichen können.
- Wenngleich hier spezifische Beispiele dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Aspekte substituiert werden kann, ohne vom Umfang der Offenbarung abzuweichen. Diese Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Aspekte abdecken. Deshalb soll diese Offenbarung nur durch die Ansprüche und ihre Äquivalente beschränkt sein.
Claims (20)
- Bauelement, umfassend: ein Substrat, das einen elektrisch isolierenden Kern umfasst; ein erstes elektrisch leitendes Material, das über einer ersten Hauptoberfläche des Substrats angeordnet ist; ein zweites elektrisch leitendes Material, das über einer zweiten Hauptoberfläche des Substrats gegenüber der ersten Hauptoberfläche angeordnet ist; eine elektrisch leitende Verbindung, die sich von der ersten Hauptoberfläche zur zweiten Hauptoberfläche erstreckt und das erste elektrisch leitende Material und das zweite elektrisch leitende Material elektrisch koppelt; einen ersten Halbleiterchip, der über der ersten Hauptoberfläche angeordnet und elektrisch an das erste elektrisch leitende Material gekoppelt ist; und einen zweiten Halbleiterchip, der über der zweiten Hauptoberfläche angeordnet und elektrisch an das zweite elektrisch leitende Material gekoppelt ist.
- Bauelement nach Anspruch 1, wobei mindestens einer des ersten Halbleiterchips und des zweiten Halbleiterchips einen Leistungshalbleiter umfasst.
- Bauelement nach Anspruch 1 oder 2, wobei der elektrisch isolierende Kern mindestens eines von einem Keramikmaterial und einem Kunststoffmaterial umfasst.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei der elektrisch isolierende Kern mindestens eines von Aluminiumoxid, Aluminiumnitrid, Aluminiumtitanat, Siliziumnitrid, Zirkoniumoxid, Siliziumcarbid, Titanoxid, und Berylliumoxid umfasst, und wobei mindestens eines des ersten elektrisch leitenden Materials und des zweiten elektrisch leitenden Materials Kupfer umfasst.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei das Substrat ein DCB-Substrat umfasst.
- Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: ein Kapselungsmaterial, welches das Substrat mindestens teilweise kapselt.
- Bauelement nach Anspruch 6, wobei mindestens ein Teil des ersten elektrisch leitenden Materials und des zweiten elektrisch leitenden Materials vom Kapselungsmaterial freiliegend bleibt, wobei der freiliegende Teil dazu ausgelegt ist, die Wärmeableitung in einer Richtung weg von mindestens einem des ersten Halbleiterchips und des zweiten Halbleiterchips zu unterstützen.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip einen Drain-Kontakt, der elektrisch an das erste elektrisch leitende Material gekoppelt ist, umfasst und der zweite Halbleiterchip einen Source-Kontakt, der elektrisch an das zweite elektrisch leitende Material gekoppelt ist, umfasst.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei der ersten Halbleiterchip einen ersten Leistungstransistor umfasst, der zweite Halbleiterchip einen zweiten Leistungstransistor umfasst und das Bauelement weiterhin umfasst: mindestens eine einer ersten Diode, die elektrisch parallel zum ersten Leistungstransistor geschaltet ist, und einer zweiten Diode, die elektrisch parallel zum zweiten Leistungstransistor geschaltet ist.
- Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: eine Halbbrückenschaltung, die einen Low-Side Schalter und einen High-Side Schalter umfasst, wobei der erste Halbleiterchip den Low-Side Schalter umfasst und der zweite Halbleiterchip den High-Side Schalter umfasst.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei eine Grundfläche des ersten Halbleiterchips eine Grundfläche des zweiten Halbleiterchips überlappt, wenn in einer Richtung senkrecht zum Substrat betrachtet.
- Bauelement nach einem der Ansprüche 1 bis 10, wobei eine Grundfläche des ersten Halbleiterchips außerhalb einer Grundfläche des zweiten Halbleiterchips angeordnet ist, wenn in einer Richtung senkrecht zum Substrat betrachtet.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei der elektrisch isolierende Kern eine Dicke zwischen 50 Mikrometer und 1,6 Millimeter aufweist.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei sich die elektrisch leitende Verbindung durch eine Öffnung des elektrisch isolierenden Kerns erstreckt, wobei die Öffnung eine Breite zwischen 50 Mikrometer und 2,6 Millimeter aufweist.
- Bauelement nach einem der vorhergehenden Ansprüche, wobei jedes des ersten elektrisch leitenden Materials und des zweiten elektrisch leitenden Materials eine jeweilige Dicke zwischen 0,1 Millimeter und 0,5 Millimeter aufweist.
- Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: mindestens einen weiteren Halbleiterchip, über der ersten Hauptoberfläche bei dem ersten Halbleiterchip oder über der zweiten Hauptoberfläche bei dem zweiten Halbleiterchip angeordnet.
- Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: ein elektrisch leitendes Element, das ausgelegt ist zum Bereitstellen einer elektrischen Kopplung zum ersten Halbleiterchip oder zum zweiten Halbleiterchip.
- Bauelement nach Anspruch 17, wobei das elektrisch leitende Element mindestens einen eines Bonddrahts und eines Clips umfasst.
- Bauelement, umfassend: ein Substrat, das einen elektrisch isolierenden Kern, ein erstes elektrisch leitendes Material, das über einer ersten Hauptoberfläche des Substrats angeordnet ist, und ein zweites elektrisch leitendes Material, das über einer zweiten Hauptoberfläche des Substrats angeordnet ist, umfasst; einen ersten Halbleiterchip, der über der ersten Hauptoberfläche angeordnet ist; und einen zweiten Halbleiterchip, der über der zweiten Hauptoberfläche angeordnet ist.
- Bauelement, umfassend: ein DCB-Substrat; einen ersten Halbleiterchip, der über einer ersten Hauptoberfläche des DCB-Substrats angeordnet ist; einen zweiten Halbleiterchip, der über einer zweiten Hauptoberfläche des DCB-Substrats angeordnet ist; und ein Kapselungsmaterial, welches das DCB-Substrat mindestens teilweise kapselt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/959,712 US9385107B2 (en) | 2013-08-05 | 2013-08-05 | Multichip device including a substrate |
US13/959,712 | 2013-08-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102014110845A1 true DE102014110845A1 (de) | 2015-02-05 |
Family
ID=52342099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014110845.0A Withdrawn DE102014110845A1 (de) | 2013-08-05 | 2014-07-31 | Mehrchipbauelement mit einem Substrat |
Country Status (3)
Country | Link |
---|---|
US (1) | US9385107B2 (de) |
CN (1) | CN104392985A (de) |
DE (1) | DE102014110845A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019063533A1 (de) | 2017-09-29 | 2019-04-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bauelement und verfahren zu dessen herstellung |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9502401B2 (en) * | 2013-08-16 | 2016-11-22 | Infineon Technologies Austria Ag | Integrated circuit with first and second switching devices, half bridge circuit and method of manufacturing |
US9659837B2 (en) * | 2015-01-30 | 2017-05-23 | Semiconductor Components Industries, Llc | Direct bonded copper semiconductor packages and related methods |
DE102015208150A1 (de) * | 2015-05-04 | 2016-11-10 | Robert Bosch Gmbh | Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung und elektronische Schaltungsvorrichtung |
CN105578762B (zh) * | 2016-02-25 | 2019-02-12 | Oppo广东移动通信有限公司 | 一种软硬结合板和移动终端 |
JP6860334B2 (ja) * | 2016-12-06 | 2021-04-14 | 株式会社東芝 | 半導体装置 |
EP3644348A1 (de) * | 2018-10-23 | 2020-04-29 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung eines substrats |
FR3115651B1 (fr) * | 2020-10-26 | 2024-01-26 | Commissariat A L’Energie Atomique Et Aux Energies Alternatives | Ensemble de modules de puissance à semi-conducteurs |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090231810A1 (en) * | 2008-03-11 | 2009-09-17 | Zhenxian Liang | Direct dipping cooled power module and packaging |
US20110108971A1 (en) * | 2009-11-10 | 2011-05-12 | Infineon Technologies Ag | Laminate electronic device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007018914B4 (de) * | 2007-04-19 | 2019-01-17 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben |
US8987777B2 (en) * | 2011-07-11 | 2015-03-24 | International Rectifier Corporation | Stacked half-bridge power module |
US9048338B2 (en) * | 2011-11-04 | 2015-06-02 | Infineon Technologies Ag | Device including two power semiconductor chips and manufacturing thereof |
-
2013
- 2013-08-05 US US13/959,712 patent/US9385107B2/en active Active
-
2014
- 2014-07-31 DE DE102014110845.0A patent/DE102014110845A1/de not_active Withdrawn
- 2014-08-04 CN CN201410380144.4A patent/CN104392985A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090231810A1 (en) * | 2008-03-11 | 2009-09-17 | Zhenxian Liang | Direct dipping cooled power module and packaging |
US20110108971A1 (en) * | 2009-11-10 | 2011-05-12 | Infineon Technologies Ag | Laminate electronic device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019063533A1 (de) | 2017-09-29 | 2019-04-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bauelement und verfahren zu dessen herstellung |
DE102017217406A1 (de) * | 2017-09-29 | 2019-04-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bauelement und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
CN104392985A (zh) | 2015-03-04 |
US9385107B2 (en) | 2016-07-05 |
US20150035170A1 (en) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3008753B1 (de) | Leistungsmodul | |
EP3942603B1 (de) | Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises | |
DE102014110845A1 (de) | Mehrchipbauelement mit einem Substrat | |
DE102012200329B4 (de) | Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102013207804B4 (de) | Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen | |
DE102014103773B4 (de) | Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung | |
DE102018123857A1 (de) | Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
DE102015210587B4 (de) | Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls | |
DE102012214901A1 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102016000264B4 (de) | Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben | |
DE102014105462B4 (de) | Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen | |
DE102014116382A1 (de) | Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern | |
DE102014111786A1 (de) | Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte | |
DE102018104509A1 (de) | Halbleitervorrichtung | |
DE102012200863A1 (de) | Halbleitervorrichtung mit Grundplatte | |
DE102014112411A1 (de) | Eingekapselte Halbleitervorrichtung | |
DE102014114520A1 (de) | Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung | |
DE102014109771A1 (de) | Mehrchipvorrichtung | |
DE102020109347A1 (de) | Packungsstruktur für stromversorgungsgerät | |
DE102014117523A1 (de) | Elektronische Vorrichtung | |
DE102015104996A1 (de) | Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung | |
DE102015101146A1 (de) | Halbleitervorrichtung mit mehreren Kontaktclips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE |
|
R120 | Application withdrawn or ip right abandoned |