DE102014110845A1 - Mehrchipbauelement mit einem Substrat - Google Patents

Mehrchipbauelement mit einem Substrat Download PDF

Info

Publication number
DE102014110845A1
DE102014110845A1 DE102014110845.0A DE102014110845A DE102014110845A1 DE 102014110845 A1 DE102014110845 A1 DE 102014110845A1 DE 102014110845 A DE102014110845 A DE 102014110845A DE 102014110845 A1 DE102014110845 A1 DE 102014110845A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
electrically conductive
conductive material
substrate
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014110845.0A
Other languages
English (en)
Inventor
Khalil Hosseini
Joachim Mahler
Ivan Nikitin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014110845A1 publication Critical patent/DE102014110845A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034Bonding areas specifically adapted for strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08153Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/08155Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/08168Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40101Connecting bonding areas at the same height, e.g. horizontal bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/456Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10271Silicon-germanium [SiGe]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13062Junction field-effect transistor [JFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1431Logic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1434Memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

Ein Bauelement enthält ein Substrat, das einen elektrisch isolierenden Kern enthält, ein erstes elektrisch leitendes Material, das über einer ersten Hauptoberfläche des Substrats angeordnet ist, und ein zweites elektrisch leitendes Material, das über einer zweiten Hauptoberfläche des Substrats gegenüber der ersten Hauptoberfläche angeordnet ist. Das Bauelement enthält weiterhin eine elektrisch leitende Verbindung, die sich von der ersten Hauptoberfläche zur zweiten Hauptoberfläche erstreckt und das erste elektrisch leitende Material und das zweite elektrisch leitende Material elektrisch koppelt, einen ersten Halbleiterchip, der über der ersten Hauptoberfläche angeordnet und elektrisch an das erste elektrisch leitende Material gekoppelt ist, und einen zweiten Halbleiterchip, der über der zweiten Hauptoberfläche angeordnet und elektrisch an das zweite elektrisch leitende Material gekoppelt ist.

Description

  • TECHNISCHES GEBIET
  • Die Offenbarung betrifft Mehrchipbauelemente mit einem Substrat und Verfahren zum Herstellen solcher Mehrchipbauelemente.
  • HINTERGRUND
  • Elektronikbauelemente können mehrere Halbleiterchips und ein Substrat, auf dem die Halbleiterchips montiert werden können, enthalten. Mehrchipbauelemente und Verfahren zum Herstellen von Mehrchipbauelementen müssen ständig verbessert werden. Es kann wünschenswert sein, die Leistung und Qualität der Mehrchipbauelemente zu verbessern. Insbesondere kann es wünschenswert sein, die Integrationsdichte zu erhöhen und das Wärmemanagement der Mehrchipbauelemente zu verbessern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Aspekten zu vermitteln, und sind in diese Beschreibung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Aspekten. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten lassen sich ohne Weiteres verstehen, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
  • 1 zeigt schematisch eine Querschnittsansicht eines Bauelements 100 gemäß der Offenbarung.
  • 2 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 200 gemäß der Offenbarung.
  • 3 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 300 gemäß der Offenbarung.
  • 4A bis 4D zeigen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen eines weiteren Bauelements 400 gemäß der Offenbarung.
  • 5A bis 5G zeigen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen eines weiteren Bauelements 500 gemäß der Offenbarung.
  • 6 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 600 gemäß der Offenbarung.
  • 7 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 700 gemäß der Offenbarung.
  • 8 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 800 gemäß der Offenbarung.
  • 9 zeigt eine schematische Darstellung einer Halbbrückenschaltung 900.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die spezifische Aspekte veranschaulichen, in denen die Offenbarung praktiziert werden kann. In dieser Hinsicht kann unter Bezugnahme auf die Orientierung der beschriebenen Figuren Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, usw. verwendet werden. Da Komponenten von beschriebenen Bauelementen in einer Reihe verschiedener Orientierungen positioniert sein können, kann die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet werden und ist auf keinerlei Weise beschränkend. Andere Aspekte können genutzt und strukturelle oder logische Änderungen vorgenommen werden, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Umfang der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
  • Die Ausdrücke „gekoppelt” und/oder „elektrisch gekoppelt”, wie sie in dieser Beschreibung verwendet werden, sollen nicht bedeuten, dass die Elemente direkt aneinander gekoppelt sein müssen. Dazwischenliegende Elemente können zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen vorgesehen sein.
  • Es werden hier Bauelemente und Verfahren zum Herstellen der Bauelemente beschrieben. In Verbindung mit einem beschriebenen Bauelement gemachte Anmerkungen können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn beispielsweise eine spezifische Komponente eines Bauelements beschrieben wird, kann ein entsprechendes Verfahren zum Herstellen des Bauelements eine Handlung des Bereitstellens der Komponente auf geeignete Weise beinhalten, selbst wenn diese Handlung nicht explizit beschrieben oder in den Figuren dargestellt ist. Eine sequentielle Reihenfolge von Handlungen eines beschriebenen Verfahrens kann vertauscht werden, falls technisch möglich. Mindestens zwei Handlungen eines Verfahrens können zur gleichen Zeit mindestens teilweise ausgeführt werden. Im Allgemeinen können die Merkmale der verschiedenen hierin beschriebenen beispielhaften Aspekte miteinander kombiniert werden, sofern nicht spezifisch etwas anders angegeben ist.
  • Bauelemente gemäß der Offenbarung können einen oder mehrere Halbleiterchips enthalten. Die Halbleiterchips können von verschiedenen Arten sein und können durch verschiedene Technologien hergestellt werden. Beispielsweise können die Halbleiterchips integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die integrierten Schaltungen können als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen, integrierte passive Elemente, mikroelektromechanische Systeme, usw. ausgelegt sein. Die Halbleiterchips können aus einem beliebigen entsprechenden Halbleitermaterial hergestellt werden, beispielsweise mindestens einem von Si, SiC, SiGe, GaAs, GaN, usw. Weiterhin können die Halbleiterchips anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, beispielsweise mindestens eines von Isolatoren, Kunststoffen, Metallen, usw. Die Halbleiterchips können gekapselt oder ungekapselt sein.
  • Insbesondere können einer oder mehrere der Halbleiterchips einen Leistungshalbleiter enthalten. Leistungshalbleiterchips können eine vertikale Struktur aufweisen, d. h., die Halbleiterchips können derart hergestellt werden, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Elektroden auf seinen beiden Hauptflächen aufweisen, d. h. auf seiner Oberseite und Unterseite. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur besitzen und können Lastelektroden auf beiden Hauptflächen aufweisen. Beispielsweise können die vertikalen Leistungshalbleiterchips als Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Super-Junction-Bauelemente, Leistungsbipolartransistoren, usw. konfiguriert sein. Die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFETs können sich auf einer Fläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Fläche angeordnet sein kann. Außerdem können die hierin beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen der Leistungshalbleiterchips enthalten.
  • Die Halbleiterchips können Kontaktpads (oder Kontaktanschlüsse) enthalten, die das Herstellen eines elektrischen Kontakts mit dem in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten können. Für den Fall eines Leistungshalbleiterchips kann ein Kontaktpad einer Gate-Elektrode, einer Source-Elektrode oder einer Drain-Elektrode entsprechen. Die Kontaktpads können eine oder mehrere Metall- und/oder Metalllegierungsschichten enthalten, die auf das Halbleitermaterial aufgebracht sein können. Die Metallschichten können mit beliebiger gewünschter geometrischer Gestalt und beliebiger gewünschter Materialzusammensetzung hergestellt werden.
  • Bauelemente gemäß der Offenbarung können ein Substrat enthalten. Das Substrat kann konfiguriert sein, elektrische Zwischenverbindungen zwischen Elektronikkomponenten und/oder Halbleiterchips, die über dem Substrat angeordnet sind, bereitzustellen, so dass eine Elektronikschaltung ausgebildet werden kann. In dieser Hinsicht kann das Substrat wie eine Leiterplatte (PCB) wirken. Die Materialien des Substrats können so gewählt werden, dass ein Kühlen von über dem Substrat angeordneten Elektronikkomponenten unterstützt wird. Das Substrat kann konfiguriert sein, starke Ströme zu führen und eine Hochspannungsisolation bereitzustellen, beispielsweise bis zu mehreren tausend Volt. Das Substrat kann weiterhin konfiguriert sein, bei Temperaturen bis zu 150°C zu arbeiten, insbesondere bis zu 200°C oder noch höher. Da das Substrat insbesondere in Leistungselektroniken eingesetzt werden kann, kann es auch als „Leistungselektroniksubstrat” bezeichnet werden.
  • Das Substrat kann einen elektrisch isolierenden Kern enthalten, der mindestens ein Keramikmaterial und/oder ein Kunststoffmaterial enthalten kann. Beispielsweise kann der elektrisch isolierende Kern mindestens eines von Aluminiumoxid, Aluminiumnitrid, Berylliumoxid, usw. enthalten. Das Substrat kann eine oder mehrere Hauptoberflächen aufweisen, wobei jede Hauptoberfläche derart ausgebildet sein kann, dass ein oder mehrere Halbleiterchips darauf angeordnet sein können. Insbesondere kann das Substrat eine erste Hauptoberfläche und eine gegenüber der ersten Hauptoberfläche angeordnete zweite Hauptoberfläche enthalten. Die erste Hauptoberfläche und die zweite Hauptoberfläche können im Wesentlichen parallel zueinander verlaufen. Der elektrisch isolierende Kern kann eine Dicke zwischen etwa 50 μm (Mikrometer) und etwa 1,6 Millimeter aufweisen.
  • Bauelemente gemäß der Offenbarung können ein erstes elektrisch leitendes Material enthalten, das über (oder auf) einer ersten Hauptoberfläche des Substrats angeordnet sein kann. Außerdem können die Bauelemente ein zweites elektrisch leitendes Material enthalten, das über (oder auf) einer zweiten Hauptoberfläche des Substrats gegenüber der ersten Hauptoberfläche angeordnet sein kann. Der Ausdruck „Substrat”, wie er hierin verwendet wird, kann sich auf den elektrisch isolierenden Kern beziehen, kann sich aber auch auf den elektrisch isolierenden Kern, der das über dem Kern angeordnete elektrisch leitende Material enthält, beziehen. Das elektrisch leitende Material kann mindestens eines von einem Metall und einer Metalllegierung enthalten, beispielsweise Kupfer und/oder eine Kupferlegierung. Das elektrisch leitende Material kann geformt oder strukturiert sein, um elektrische Zwischenverbindungen zwischen über dem Substrat angeordneten Elektronikkomponenten bereitzustellen. In dieser Hinsicht kann das elektrisch leitende Material elektrisch leitende Linien, Schichten, Oberflächen, Zonen, usw. enthalten. Beispielsweise kann das elektrisch leitende Material eine Dicke zwischen etwa 0,1 Millimeter und etwa 0,5 Millimeter aufweisen.
  • Bei einem Beispiel kann das Substrat einem Direct Copper Bond(DCB)-Substrat oder einem Direct Bond Copper(DBC)-Substrat entsprechen (oder dies enthalten). Ein DCB-Substrat kann einen Keramikkern und eine über (oder auf) einer oder beiden Hauptoberflächen des Keramikkerns angeordnete Lage oder Schicht aus Kupfer enthalten. Das Keramikmaterial kann mindestens eines von Aluminiumoxid (Al2O3), das eine Wärmeleitfähigkeit von etwa 24 W/mK bis etwa 28 W/mK aufweisen kann, Aluminiumnitrid (AlN), das eine Wärmeleitfähigkeit über etwa 150 W/mK aufweisen kann, Berylliumoxid (BeO), usw. enthalten. Im Vergleich zu reinem Kupfer kann das Substrat einen Wärmeausdehnungskoeffizienten aufweisen, der ähnlich oder gleich dem von Silizium ist.
  • Beispielsweise kann das Kupfer unter Einsatz eines Hochtemperaturoxidationsprozesses an das Keramikmaterial gebondet werden. Hier können das Kupfer und der Keramikkern in einer Stickstoffatmosphäre, die etwa 30 ppm Sauerstoff enthält, auf eine gesteuerte Temperatur erhitzt werden. Unter diesen Bedingungen kann ein Kupfer-Sauerstoff-Eutektikum entstehen, das sowohl an Kupfer als auch Oxide bonden kann, das als ein Substratkern verwendet werden kann. Die über dem Keramikkern angeordneten Kupferschichten können vor dem Brennen vorgeformt oder unter Verwendung einer Leiterplattentechnologie chemisch geätzt werden, um eine elektrische Schaltung zu bilden. Eine verwandte Technik kann eine Keimschicht, Fotoabbildung und zusätzliche Kupferplattierung verwenden, um zu gestatten, dass elektrische Leitungen und Durch-Vias eine vorderere Hauptoberfläche und eine hintere Hauptoberfläche des Substrats verbinden.
  • Bei einem weiteren Beispiel kann das Substrat einem Active Metal Brazed(AMB)-Substrat entsprechen (oder dieses enthalten). Bei der AMB-Technologie können Metallschichten an Keramikplatten angebracht werden. Insbesondere kann eine Metallfolie unter Verwendung einer Lötpaste bei hohen Temperaturen von etwa 800°C bis etwa 1000°C an einen Keramikkern gelötet werden.
  • Bei noch einem weiteren Beispiel kann das Substrat einem Insulated Metal Substrate (IMS) entsprechen (oder dieses enthalten). Ein IMS kann eine Metallbasisplatte enthalten, die von einer dünnen Schicht aus einem Dielektrikum und einer Lage aus Kupfer bedeckt ist. Beispielsweise kann die Metallbasisplatte aus mindestens einem von Aluminium und Kupfer hergestellt sein oder dieses enthalten, während das Dielektrikum eine Epoxid basierte Schicht sein kann. Die Kupferschicht kann eine Dicke von etwa 35 μm (Mikrometer) bis etwa 200 μm (Mikrometer) oder noch höher aufweisen. Das Dielektrikum kann beispielsweise auf FR-4 basieren und kann eine Dicke von etwa 100 μm (Mikrometer) aufweisen.
  • Bauelemente gemäß der Offenbarung können mindestens eine elektrisch leitende Verbindung enthalten, die sich von einer ersten Hauptoberfläche des Substrats zu einer zweiten Hauptoberfläche des Substrats erstrecken kann. Insbesondere kann die elektrisch leitende Verbindung konfiguriert sein, ein erstes elektrisch leitendes Material, das über der ersten Hauptoberfläche angeordnet ist, und ein zweites elektrisch leitendes Material, das über der zweiten Hauptoberfläche angeordnet ist, elektrisch zu verbinden. Auf diese Weise kann eine elektrische Verbindung zwischen einem ersten Halbleiterchip in Kontakt mit dem ersten elektrisch leitenden Material und einem zweiten Halbleiterchip in Kontakt mit dem zweiten elektrisch leitenden Material bereitgestellt werden.
  • Eine Öffnung in dem die elektrisch leitende Verbindung enthaltenden Substrat kann durch eine beliebige geeignete Technik hergestellt werden, beispielsweise durch Verwendung mindestens eines von Bohren, Laserbohren, Ätzen, Nassätzen, Plasmaätzen, usw. Der Umriss oder der Rand der Öffnung kann von willkürlicher Gestalt sein, beispielsweise kreisförmig, rechteckig, quadratisch, polygonal, usw. Die Öffnung kann eine Breite von etwa 50 μm (Mikrometer) bis etwa 2,6 Millimeter aufweisen. Ein elektrisch leitendes Material kann in der Öffnung angeordnet werden, um die elektrisch leitende Verbindung bereitzustellen. Beispielsweise kann das elektrisch leitende Material mindestens eines von einem Metall und einer Metalllegierung enthalten. Jede geeignete Technologie kann zum Herstellen der elektrisch leitenden Verbindung verwendet werden, beispielsweise eine Durchgangslochtechnologie oder eine Via-Technologie.
  • Bauelemente gemäß der Offenbarung können ein Kapselungsmaterial enthalten, das eine oder mehrere Komponenten des Bauelements bedecken kann. Beispielsweise kann das Kapselungsmaterial das Substrat mindestens teilweise kapseln. Das Kapselungsmaterial kann elektrisch isolieren und kann einen Kapselungskörper bilden. Das Kapselungsmaterial kann ein wärmehärtendes, ein thermoplastisches oder Hybridmaterial, eine Formmasse, ein Laminat (Prepreg), ein Silikongel, usw., beinhalten. Verschiedene Techniken können verwendet werden, um die Komponenten mit dem Kapselungsmaterial zu kapseln, beispielsweise mindestens eine von Formpressen, Spritzgießen, Pulversintern, Liquid Molding, Laminierung, usw.
  • Bauelemente gemäß der Offenbarung können ein oder mehrere elektrisch leitende Elemente enthalten. Bei einem Beispiel kann ein elektrisch leitendes Element eine elektrische Verbindung zu einem Halbleiterchip des Bauelements bereitstellen. Beispielsweise kann das elektrisch leitende Element mit einem gekapselten Halbleiterchip verbunden sein und aus dem Kapselungsmaterial hervorragen. Somit kann es möglich sein, den gekapselten Halbleiterchip von der Außenseite des Kapselungsmaterials über das elektrisch leitende Element elektrisch zu kontaktieren. Bei einem weiteren Beispiel kann ein elektrisch leitendes Element eine elektrische Verbindung zwischen Komponenten des Bauelements bereitstellen, beispielsweise zwischen zwei Halbleiterchips. Ein Kontakt zwischen dem elektrisch leitenden Element und z. B. einem Kontaktpad eines Halbleiterchips kann durch eine beliebige angemessene Technik hergestellt werden. Bei einem Beispiel kann das elektrisch leitende Element beispielsweise durch Einsatz eines Diffusionslötprozesses an eine andere Komponente gelötet werden.
  • Bei einem Beispiel kann das elektrisch leitende Element einen oder mehrere Clips (oder Kontaktclips) enthalten. Die Gestalt eines Clips ist nicht notwendigerweise auf eine spezifische Größe oder eine spezifische geometrische Gestalt beschränkt. Der Clip kann durch mindestens eines von Stanzen, Prägen, Pressen, Schneiden, Sägen, Fräsen, und irgendeine andere angemessene Technik hergestellt werden. Beispielsweise kann er aus Metallen und/oder Metalllegierungen hergestellt werden, insbesondere mindestens eines von Kupfer, Kupferlegierungen, Nickel, Eisen-Nickel, Aluminium, Aluminiumlegierungen, Stahl, rostfreiem Stahl, usw. Bei einem weiteren Beispiel kann das elektrisch leitende Element einen oder mehrere Drähte (oder Bonddrähte oder Bondingdrähte) enthalten. Der Draht kann ein Metall oder eine Metalllegierung enthalten, insbesondere Gold, Aluminium, Kupfer, oder eine oder mehrere ihrer Legierungen. Außerdem kann der Draht eine Beschichtung enthalten oder nicht enthalten. Der Draht kann eine Dicke von etwa 15 μm (Mikrometer) bis etwa 1000 μm (Mikrometer) aufweisen und insbesondere eine Dicke von etwa 50 μm (Mikrometer) bis etwa 500 μm (Mikrometer) aufweisen.
  • Die 1 bis 3 veranschaulichen Bauelemente 100 bis 300 gemäß der Offenbarung. Detailliertere Mehrchipbauelemente ähnlich den Bauelementen 100 bis 300 und Verfahren zum Herstellen solcher Bauelemente werden unten beschrieben. Merkmale der beschriebenen Bauelemente und Verfahren können miteinander kombiniert werden, sofern nicht spezifisch etwas anderes angegeben ist.
  • 1 zeigt schematisch eine Querschnittsansicht eines Bauelements 100 gemäß der Offenbarung. Das Bauelement 100 kann ein Substrat 10 enthalten, das einen elektrisch isolierenden Kern 11 enthält. Das Bauelement 100 kann weiterhin ein erstes elektrisch leitendes Material 12 enthalten, das über einer ersten Hauptoberfläche 13 des Substrats 10 angeordnet ist. Das Bauelement 100 kann weiterhin ein zweites elektrisch leitendes Material 14 enthalten, das über einer zweiten Hauptoberfläche 15 des Substrats 10 gegenüber der ersten Hauptoberfläche 13 angeordnet ist. Das Bauelement 100 kann weiterhin eine elektrisch leitende Verbindung 16 enthalten, die sich von der ersten Hauptoberfläche 13 zur zweiten Hauptoberfläche 15 erstreckt. Die elektrisch leitende Verbindung 16 kann das erste elektrisch leitende Material 12 und das zweite elektrisch leitende Material 14 elektrisch koppeln. Das Bauelement 100 kann weiterhin einen ersten Halbleiterchip 17 enthalten, der über der ersten Hauptoberfläche 13 angeordnet und elektrisch an das erste elektrisch leitende Material 12 gekoppelt ist. Das Bauelement 100 kann weiterhin einen zweiten Halbleiterchip 18 enthalten, der über der zweiten Hauptoberfläche 15 angeordnet und elektrisch an das zweite elektrisch leitende Material 14 gekoppelt ist.
  • 2 zeigt schematisch eine Querschnittsansicht eines Bauelements 200 gemäß der Offenbarung. Das Bauelement 200 kann ein Substrat 10 enthalten, das einen elektrisch isolierenden Kern 11 enthält. Das Bauelement 200 kann weiterhin ein erstes elektrisch leitendes Material 12 enthalten, das über einer ersten Hauptoberfläche 13 des Substrats 10 angeordnet ist. Das Bauelement 200 kann weiterhin ein zweites elektrisch leitendes Material 14 enthalten, das über einer zweiten Hauptoberfläche 15 des Substrats 10 angeordnet ist. Das Bauelement 200 kann weiterhin einen ersten Halbleiterchip 17 enthalten, der über der ersten Hauptoberfläche 13 angeordnet ist, und einen zweiten Halbleiterchip 18, der über der zweiten Hauptoberfläche 15 angeordnet ist.
  • 3 zeigt schematisch eine Querschnittsansicht eines Bauelements 300 gemäß der Offenbarung. Das Bauelement 300 kann ein DCB-Substrat 19 enthalten. Das Bauelement 300 kann weiterhin einen ersten Halbleiterchip 17 enthalten, der über einer ersten Hauptoberfläche 13 des DCB-Substrats 19 angeordnet ist, und einen zweiten Halbleiterchip 18, der über einer zweiten Hauptoberfläche 15 des DCB-Substrats 19 angeordnet ist. Das Bauelement 300 kann weiterhin ein Kapselungsmaterial 20 enthalten, welches das DCB-Substrat 19 mindestens teilweise kapseln kann. Der Einfachheit halber ist das Kapselungsmaterial 20 durch eine einfache rechteckige Linie angegeben, welche die Komponenten des Bauelements 300 einschließt. Das Bauelement 300 kann ein oder mehrere nichtgezeigte elektrische Kontaktelemente enthalten, die eine Möglichkeit zum elektrischen Kontaktieren gekapselter Komponenten von außerhalb des Kapselungsmaterials 20 bereitstellen können.
  • Die 4A bis 4D zeigen schematisch ein Verfahren zum Herstellen eines Bauelements gemäß der Offenbarung. Ein Querschnitt durch ein durch das Verfahren erhaltenes Bauelement 400 ist in 4D dargestellt. Beispielsweise kann das Bauelement 400 ähnlich dem Bauelement 100 von 1 sein. In 4A kann ein Substrat 10, das einen elektrisch isolierenden Kern 11 enthält, bereitgestellt werden. Das Substrat 10 kann eine erste Hauptoberfläche 13 und eine zweite Hauptoberfläche 15 gegenüber der ersten Hauptoberfläche 13 aufweisen. In 4B kann eine elektrisch leitende Verbindung 16 bereitgestellt werden, wobei sich die elektrisch leitende Verbindung 16 von der ersten Hauptoberfläche 13 zur zweiten Hauptoberfläche 15 erstrecken kann. In 4C kann ein erstes elektrisch leitendes Material 12 über der ersten Hauptoberfläche 13 angeordnet sein, und ein zweites elektrisch leitendes Material 14 kann über der zweiten Hauptoberfläche 15 angeordnet sein. Die elektrisch leitende Verbindung 16 kann das erste elektrisch leitende Material 12 und das zweite elektrisch leitende Material 14 elektrisch koppeln. In 4D kann ein erster Halbleiterchip 17 über der ersten Hauptoberfläche 13 angeordnet sein, wobei der erste Halbleiterchip 17 elektrisch an das erste elektrisch leitende Material 12 gekoppelt sein kann. Außerdem kann ein zweiter Halbleiterchip 18 über der zweiten Hauptoberfläche 15 angeordnet sein, wobei der zweite Halbleiterchip 18 elektrisch an das zweite elektrisch leitende Material 14 gekoppelt sein kann.
  • Die 5A bis 5G zeigen schematisch ein Verfahren zum Herstellen eines Bauelements gemäß der Offenbarung. Ein Querschnitt durch ein durch das Verfahren erhaltenes beispielhaft hergestelltes Bauelement 500 ist in 5G gezeigt. Einzelheiten von gemäß dem beschriebenen Verfahren hergestellten Bauelementen können gleichermaßen auf ein beliebiges anderes Bauelement gemäß der Offenbarung angewendet werden. Außerdem kann das in 5A bis 5G gezeigte Verfahren als eine Implementierung des in 4A bis 4D dargestellten Verfahrens angesehen werden. Einzelheiten des Herstellungsverfahrens, die unten beschrieben werden, können deshalb gleichermaßen auf das Verfahren der 4A bis 4D angewendet werden.
  • In 5A kann ein Substrat 10, das einen elektrisch isolierenden Kern 11 enthält, bereitgestellt werden. Der elektrisch isolierende Kern 11 kann mindestens eines eines Keramikmaterials und eines Kunststoffmaterials enthalten. Insbesondere kann der elektrisch isolierende Kern 11 mindestens eines von Aluminiumoxid, Aluminiumnitrid, Berylliumoxid, Aluminiumtitanat, Siliziumnitrid, Zirkoniumoxid, Siliziumcarbid, Titanoxid, usw. enthalten. Der elektrisch isolierende Kern 11 kann eine erste Hauptoberfläche 13 und eine gegenüber der ersten Hauptoberfläche 13 angeordnete zweite Hauptoberfläche 15 enthalten. Der elektrisch isolierende Kern 11 kann eine Dicke t1 von etwa 50 μm (Mikrometer) bis etwa 1,6 Millimeter aufweisen.
  • In 5B kann eine Öffnung 21 im elektrisch isolierenden Kern 11 bereitgestellt werden. Die Öffnung 21 kann sich von der ersten Hauptoberfläche 13 durch den elektrisch isolierenden Kern 11 zur zweiten Hauptoberfläche 15 erstrecken. Beispielsweise kann die Öffnung 21 durch mindestens eine der folgenden Techniken hergestellt werden: Bohren, Laserbohren, Ätzen, Nassätzen, Plasmaätzen, usw. Der Umriss oder Rand der Öffnung 21 auf der ersten Hauptoberfläche 13 und auf der zweiten Hauptoberfläche 15 kann von willkürlicher Gestalt sein, beispielsweise kreisförmig, rechteckig, quadratisch, polygonal, usw. Die Öffnung 21 kann eine erste Breite w1 auf der ersten Hauptoberfläche 13 und eine zweite Breite w2 auf der zweiten Hauptoberfläche 15 aufweisen. Jede der ersten Breite w1 und der zweiten Breite w2 kann in einem Bereich von etwa 50 μm (Mikrometer) bis etwa 2,6 Millimeter liegen. Der Ausdruck „Breite” kann sich auf eine maximale seitliche Erstreckung der Öffnung 21 auf der jeweiligen Hauptoberfläche beziehen. Eine elektrisch leitende Verbindung 16 kann in der Öffnung 21 platziert werden. Beispielsweise kann die elektrisch leitende Verbindung 16 mindestens eines eines Metalls und einer Metalllegierung beinhalten.
  • In 5C kann ein erstes elektrisch leitendes Material 12 über (oder auf) der ersten Hauptoberfläche 13 angeordnet werden. Beispielsweise kann das erste elektrisch leitende Material 12 mindestens eines eines Metalls und einer Metalllegierung oder irgendein anderes geeignetes, elektrisch leitendes Material beinhalten. Insbesondere kann das erste elektrisch leitende Material 12 mindestens eines von Kupfer und einer Kupferlegierung enthalten. Das erste elektrisch leitende Material 12 kann strukturiert sein und kann einen ersten Abschnitt 12A und einen zweiten Abschnitt 12B enthalten. Das erste elektrisch leitende Material 12 kann jedoch auch andere Abschnitte (nicht dargestellt) enthalten, deren Gestalten und Anordnungen insbesondere von der Anzahl und Arten der Elektronikkomponenten abhängen können, die später über der ersten Oberfläche 13 angeordnet werden können. Beispielsweise kann der erste Abschnitt 12A und der zweite Abschnitt 12B als Schichten mit Dicken t2 und t3 abgeschieden werden. Jede Dicke t2 und t3 kann in einem Bereich von etwa 0,1 Millimeter bis etwa 0,5 Millimeter liegen. Bei einem Beispiel können die Dicken t2 und t3 gleich sein, doch können sie bei einem anderen Beispiel auch voneinander differieren. Der zweite Abschnitt 12B kann elektrisch an die elektrisch leitende Verbindung 16 gekoppelt sein.
  • Ein zweites elektrisch leitendes Material 14 kann über (oder auf) der zweiten Hauptoberfläche 15 angeordnet werden. In Verbindung mit dem ersten elektrisch leitenden Material 12 gemachte Kommentare können auch für das zweite elektrisch leitende Material 14 gelten. Das zweite elektrisch leitende Material 14 kann einen ersten Abschnitt 14A und einen zweiten Abschnitt 14B enthalten. Beispielsweise können der erste Abschnitt 14A und der zweite Abschnitt 14B als Schichten mit Dicken t4 bzw. t5 abgeschieden werden, wobei jede Dicke t4 und t5 in einem Bereich von etwa 0,1 Millimeter bis etwa 0,5 Millimeter liegen kann. Die Dicken t4 und t5 können bei einem Beispiel gleich sein, können bei einem anderen Beispiel jedoch auch voneinander differieren. Der zweite Abschnitt 14B kann elektrisch mit der elektrisch leitenden Verbindung 16 verbunden sein. Somit kann die elektrisch leitende Verbindung 16 eine elektrische Verbindung zwischen dem zweiten Abschnitt 12B des ersten elektrisch leitenden Materials 12 und dem zweiten Abschnitt 14B des zweiten elektrisch leitenden Materials 14 bereitstellen.
  • Der Ausdruck „Substrat” kann sich auf den elektrisch isolierenden Kern 11 beziehen, kann sich aber auch auf den elektrisch isolierenden Kern 11, der das erste elektrisch leitende Material 12 und das zweite elektrisch leitende Material 14 enthält, beziehen. Beispielsweise kann das Substrat 10 von 5C einem DCB-Substrat entsprechen, wobei der elektrisch isolierende Kern 11 aus mindestens einem von Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Berylliumoxid (BeO), usw. bestehen oder diese enthalten kann. Jedes des ersten elektrisch leitenden Materials 12 und des zweiten elektrisch leitenden Materials 14 kann aus Kupfer bestehen oder dieses enthalten.
  • In 5D kann ein erster Halbleiterchip 17 über (oder auf) dem zweiten Abschnitt 12B des ersten elektrisch leitenden Materials 12 angeordnet werden. Bei dem Beispiel von 5D kann der erste Halbleiterchip 17 einem Leistungshalbleiterchip, beispielsweise einem IGBT-Chip, entsprechen oder diesen enthalten. Der erste Halbleiterchip 17 kann eine erste Hauptoberfläche 22 enthalten, die dem zweiten Abschnitt 12B zugewandt ist, und eine gegenüberliegende zweite Hauptoberfläche 23, die vom zweiten Abschnitt 12B abgewandt ist. Ein erster elektrischer Kontakt 24 kann über (oder auf) der ersten Hauptoberfläche 22 angeordnet werden. Insbesondere kann der erste elektrische Kontakt 24 eine Drain-Elektrode des ersten Halbleiterchips 17 enthalten. Die Drain-Elektrode 24 kann einen Hauptteil der ersten Hauptoberfläche 22 bedecken, und insbesondere kann die Drain-Elektrode 24 die erste Hauptoberfläche 22 vollständig bedecken. Der Flächeninhalt der Hauptoberflächen 22 und 23 des ersten Halbleiterchips 17 kann größer sein als 100 mm2. Beispielsweise können die Hauptoberflächen 22 und 23 des ersten Halbleiterchips 17 von rechteckiger oder quadratischer Gestalt sein, wobei jede Seite des Rechtecks oder des Quadrats eine Länge zwischen etwa 10 Millimeter und etwa 13 Millimeter aufweisen kann.
  • Die Drain-Elektrode 24 kann elektrisch an den zweiten Abschnitt 12B des ersten elektrisch leitenden Materials 12 gekoppelt sein. Bei einem Beispiel kann die Drain-Elektrode 24 in direktem physikalischem Kontakt mit dem zweiten Abschnitt 12B stehen. Bei einem weiteren Beispiel kann ein zusätzliches elektrisch leitendes Material zwischen der Drain-Elektrode 24 und dem zweiten Abschnitt 12B angeordnet sein. Beispielsweise kann eine Verbindung zwischen der Drain-Elektrode 24 und dem zweiten Abschnitt 12B des ersten elektrisch leitenden Materials 12 durch Einsatz mindestens eines eines Sinterprozesses, eines Diffusionslötprozesses, eines Bondprozesses, usw. bereitgestellt werden.
  • Ein zweiter elektrischer Kontakt 25 und ein dritter elektrischer Kontakt 26 können über (oder auf) der zweiten Hauptoberfläche 23 des ersten Halbleiterchips 17 angeordnet werden. Der zweite elektrische Kontakt 25 kann einer Gate-Elektrode des ersten Halbleiterchips 17 entsprechen oder diese beinhalten, und der dritte elektrische Kontakt 26 kann einer Source-Elektrode des ersten Halbleiterchips 17 entsprechen oder diese beinhalten. Insbesondere können die Gate-Elektrode 25 und die Source-Elektrode 26 elektrisch voneinander isoliert sein.
  • Eine erste optionale Diode 27 kann über (oder auf) dem zweiten Abschnitt 12B des ersten elektrisch leitenden Materials 12 angeordnet sein. Insbesondere kann die erste Diode 27 eine Freilaufdiode sein, die elektrisch parallel zum ersten Halbleiterchip 17 geschaltet sein kann. Die erste Diode 27 kann einen nichtgezeigten ersten elektrischen Kontakt enthalten, der über (oder auf) einer ersten Hauptoberfläche der ersten Diode 27, dem zweiten Abschnitt 12B zugewandt, angeordnet sein kann, und einen zweiten (nicht gezeigten) elektrischen Kontakt, der über (oder auf) einer zweiten Hauptoberfläche der ersten Diode 27, von dem zweiten Abschnitt 12B abgewandt, angeordnet sein kann, enthalten. Der erste elektrische Kontakt der ersten Diode 27 kann elektrisch mit dem zweiten Abschnitt 12B des ersten elektrisch leitenden Materials 12 verbunden sein.
  • In 5E kann ein erstes elektrisch leitendes Element 28 bereitgestellt werden. Bei dem Beispiel von 5E kann das erste elektrisch leitende Element 28 einem Clip 28 entsprechen oder diesen enthalten. Der Clip 28 kann elektrisch an die Source-Elektrode 26 und den ersten elektrischen Kontakt der ersten Diode 27 gekoppelt sein. Beispielsweise können entsprechende elektrische Verbindungen durch Einsatz mindestens eines eines Sinterprozesses, eines Diffusionslötprozesses, eines Bondprozesses, usw. bereitgestellt werden. Somit kann es möglich sein, die Source-Elektrode 26 über den Clip 28 elektrisch zu kontaktieren. Weiterhin kann ein zweites elektrisch leitendes Element 29 bereitgestellt werden. Bei dem Beispiel von 5E kann das zweite elektrisch leitende Element 29 einem Draht 29 entsprechen oder diesen beinhalten. Der Draht 29 kann eine elektrische Verbindung zwischen der Gate-Elektrode 25 und dem ersten Abschnitt 12A des ersten elektrisch leitenden Materials 12 bereitstellen.
  • In 5F kann ein zweiter Halbleiterchip 18 über (oder auf) dem ersten Abschnitt 14A und dem zweiten Abschnitt 14B des zweiten elektrisch leitenden Materials 14 angeordnet werden. Bei dem Beispiel von 5F kann der zweite Halbleiterchip 18 einem Leistungshalbleiterchip, beispielsweise einem IGBT-Chip, entsprechen oder diesen beinhalten. Insbesondere kann der zweite Halbleiterchip 18 dem ersten Halbleiterchip 17 ähnlich sein. Der zweite Halbleiterchip 18 kann eine erste Hauptoberfläche 30, dem zweiten elektrisch leitenden Material 14 zugewandt, und eine gegenüberliegende zweite Hauptoberfläche 31, vom zweiten elektrisch leitenden Material 14 abgewandt, aufweisen. Ein erster elektrischer Kontakt 32 kann über (oder auf) der zweiten Hauptoberfläche 31 angeordnet werden. Insbesondere kann der erste elektrische Kontakt 32 eine Drain-Elektrode des zweiten Halbleiterchips 18 beinhalten.
  • Ein zweiter elektrischer Kontakt 33 und ein dritter elektrischer Kontakt 34 können über (oder auf) der ersten Hauptoberfläche 30 des zweiten Halbleiterchips 18 angeordnet werden. Der zweite elektrische Kontakt 33 kann einer Gate-Elektrode des zweiten Halbleiterchips 18 entsprechen oder diese beinhalten, und der dritte elektrische Kontakt 34 kann einer Source-Elektrode des zweiten Halbleiterchips 18 entsprechen oder diese beinhalten. Insbesondere können die Gate-Elektrode 33 und die Source-Elektrode 34 elektrisch voneinander isoliert sein. Die Gate-Elektrode 33 kann elektrisch an den ersten Abschnitt 14A des zweiten elektrisch leitenden Materials 14 gekoppelt sein, während die Source-Elektrode 34 elektrisch an den zweiten Abschnitt 14B des zweiten elektrisch leitenden Materials 14 gekoppelt sein kann. Somit kann die Source-Elektrode 34 des zweiten Halbleiterchips 18 über den zweiten Abschnitt 14B des zweiten elektrisch leitenden Materials 14, die elektrisch leitende Verbindung 16 und den zweiten Abschnitt 12B des ersten elektrisch leitenden Materials 12 elektrisch mit der Drain-Elektrode 24 des ersten Halbleiterchips 17 verbunden sein. Die elektrischen Verbindungen zwischen den Elektroden 33, 34 und dem zweiten elektrisch leitenden Material 14 können den zuvor beschriebenen elektrischen Verbindungen ähnlich sein.
  • Eine zweite optionale Diode 35 kann über (oder auf) dem zweiten Abschnitt 14B des zweiten elektrisch leitenden Materials 14 angeordnet sein. Insbesondere kann die zweite Diode 35 eine Freilaufdiode sein, die elektrisch parallel zum zweiten Halbleiterchip 18 geschaltet sein kann. Die zweite Diode 35 kann einen (nicht gezeigten) ersten elektrischen Kontakt enthalten, der über (oder auf) einer ersten Hauptoberfläche der ersten Diode 35, dem zweiten elektrisch leitenden Material 14 zugewandt, und einen (nicht gezeigten) zweiten elektrischen Kontakt, der über (oder auf) einer zweiten Hauptoberfläche der zweiten Diode 35 gegenüber der ersten Hauptoberfläche angeordnet sein kann, enthalten. Der erste elektrische Kontakt der zweiten Diode 35 kann elektrisch mit dem zweiten Abschnitt 14B des zweiten elektrisch leitenden Materials 14 verbunden sein.
  • In 5G kann ein drittes elektrisch leitendes Element 36 bereitgestellt werden. Bei dem Beispiel von 5G kann das dritte elektrisch leitende Element 36 einem Clip 36 entsprechen oder diesen beinhalten. Der Clip 36 kann elektrisch an die Drain-Elektrode 32 des zweiten Halbleiterchips 18 und den zweiten elektrischen Kontakt der zweiten Diode 35 gekoppelt sein. Beispielsweise können assoziierte elektrische Verbindungen durch den Einsatz mindestens eines eines Sinterprozesses, eines Diffusionslötprozesses, eines Bondprozesses, usw. bereitgestellt werden. Somit kann es möglich sein, die Drain-Elektrode 32 des zweiten Halbleiterchips 18 über den Clip 36 elektrisch zu kontaktieren.
  • Das beschriebene Verfahren kann weiterhin Handlungen beinhalten, die hier nicht explizit dargestellt sind. Bei einer optionalen Handlung können weitere Elektronikkomponenten über der ersten Hauptoberfläche 13 und/oder der zweiten Hauptoberfläche 15 angeordnet werden. Bei einer weiteren optionalen Handlung können eine oder mehrere Komponenten des Bauelements 500 von einem nichtgezeigten Kapselungsmaterial gekapselt werden. In diesem Fall können verschiedene elektrische Kontaktelemente derart bereitgestellt werden, dass elektrische Kontakte oder Elektroden der Komponenten von außerhalb des Kapselungsmaterials kontaktiert werden können. Die Clips 28 und 36 können mindestens teilweise von dem Kapselungsmaterial unbedeckt bleiben, so dass die Source-Elektrode 26 des ersten Halbleiterchips 17 und die Drain-Elektrode 32 des zweiten Halbleiterchips 18 elektrisch von außerhalb des Kapselungsmaterials kontaktiert werden können. Das Bauelement 500 kann ein (nicht gezeigtes) elektrisches Kontaktelement enthalten, das durch das Kapselungsmaterial mindestens teilweise unbedeckt ist und eine elektrische Kopplung zur Gate-Elektrode 25 des ersten Halbleiterchips 17 von außerhalb des Kapselungsmaterial bereitstellt. Zudem kann das Bauelement 500 ein weiteres (nicht gezeigtes) elektrisches Kontaktelement enthalten, das von dem Kapselungsmaterial mindestens teilweise unbedeckt ist und eine elektrische Kopplung zur Gate-Elektrode 33 des zweiten Halbleiterchips 18 von außerhalb des Kapselungsmaterials bereitstellt. Außerdem kann das Bauelement 500 ein (nicht gezeigtes) weiteres elektrisches Kontaktelement enthalten, das von dem Kapselungsmaterial mindestens teilweise unbedeckt ist und eine elektrische Kopplung zur Drain-Elektrode 24 des ersten Halbleiterchips 17 und zur Source-Elektrode 34 des zweiten Halbleiterchips 18 von außerhalb des Kapselungsmaterials bereitstellt. Bei einem Beispiel kann mindestens einer der Clips 28, 36 und der beschriebenen elektrischen Kontaktelemente so ausgebildet werden, dass das Bauelement 500 über mindestens einen der Clips 28, 36 und der elektrischen Kontaktelemente auf einer PCB montiert und elektrisch mit dieser verbunden werden kann.
  • Bei dem Beispiel von 5G sind die Halbleiterchips 17, 18 und die Dioden 27, 35 auf verschiedenen Hauptoberflächen 13, 15 des Substrats 10 angeordnet. Eine Grundfläche des ersten Halbleiterchips 17 kann eine Grundfläche des zweiten Halbleiterchips 18 überlappen, wenn in einer Richtung senkrecht zum Substrat 10 betrachtet. Es kann möglich sein, ein Bauelement mit elektronischen Eigenschaften ähnlich dem Bauelement 500 herzustellen, wobei aber die Halbleiterchips 17, 18 und die Dioden 27, 35 möglicherweise nur auf einer Hauptoberfläche des Substrats 10 angeordnet sind. Im Vergleich zu diesem alternativen Bauelement können aufgrund der möglichen Überlappung der Grundflächen der Halbleiterchips 17 und 18 die Hauptoberflächen 13, 15 des Bauelements 500 einen reduzierten Flächeninhalt aufweisen. Im Vergleich zum alternativen Bauelement kann der Flächeninhalt der Hauptoberflächen 13, 15 um einen Faktor von z. B. etwa zwei reduziert sein. Im Vergleich zum Anordnen der Halbleiterchips 17, 18 und der Dioden 27, 35 auf nur einer Hauptoberfläche des Substrats 10 kann das Anordnen der Halbleiterchips 17, 18, und der Dioden 27, 35 auf beiden Seiten des Substrats 10 die Integrationsdichte des Bauelements 500 erhöhen. Selbst wenn Elektronikkomponenten auf beiden Seiten des Substrats 10 angeordnet werden können, können die Elektronikkomponenten derart auf dem Substrat 10 angeordnet werden, dass es möglicherweise immer noch möglich ist, das Bauelement 500 von beiden Seiten zu kühlen.
  • Das Mehrchipbauelement 500 kann konfiguriert sein, um als Halbbrückenschaltung zu arbeiten. Eine beispielhafte schematische Darstellung einer Halbbrückenschaltung 900 wird in Verbindung mit 9 beschrieben. Insbesondere kann eine Halbbrückenschaltung einen High-Side Schalter und einen Low-Side Schalter enthalten. Wenn das Mehrchipbauelement 500 von 5G als eine Halbbrückenschaltung verwendet wird, kann der erste Halbleiterchip 17 den Low-Side Schalter beinhalten, und der zweite Halbleiterchip 18 kann den High-Side Schalter beinhalten.
  • Bauelemente gemäß der Offenbarung sind nicht darauf beschränkt, lediglich als eine Halbbrückenschaltung zu arbeiten. Stattdessen können andere Elektronikschaltungen realisiert werden, indem Bauelemente gemäß der Offenbarung eingesetzt werden. Hier können, ähnlich wie bei zuvor beschriebenen Bauelementen, Elektronikkomponenten wieder auf beiden Seiten des Substrats angeordnet werden. Die weiteren Bauelemente gemäß der Offenbarung können eine Kombination aus Halbleiterchips, aktiven Elektronikkomponenten, passiven Elektronikkomponenten, usw. beinhalten, je nach der Elektronikschaltung, die ausgebildet werden soll. Beispielsweise kann ein weiteres Bauelement gemäß der Offenbarung konfiguriert sein, als eine andere Brückenschaltung zu arbeiten, beispielsweise eine Vollbrückenschaltung.
  • 6 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 600 gemäß der Offenbarung. Das Bauelement 600 kann ähnlich dem Bauelement 500 sein, so dass in Verbindung mit den 5A bis 5G gemachte Kommentare auch für 6 gelten können. Ähnlich 5G können ein erster Halbleiterchip 17 und eine erste Diode 27 über (oder auf) einer ersten Hauptoberfläche 13 des Substrats 10 angeordnet werden, während ein zweiter Halbleiterchip 18 und eine zweite Diode 35 über (oder auf) einer zweiten Hauptoberfläche 15 des Substrats 10 angeordnet werden können. Im Gegensatz zu 5G kann eine Grundfläche des ersten Halbleiterchips 17 außerhalb einer Grundfläche des zweiten Halbleiterchips 18 angeordnet sein, bei Betrachtung in einer Richtung senkrecht zum Substrat 10. Bei dem Beispiel von 6 schneiden sich die Grundflächen der Halbleiterchips 17 und 18 nicht. Weiterhin können die Clips 26 und 36 durch Drähte ersetzt worden sein. Das Bauelement 600 kann ein oder mehrere elektrische Kontaktelemente enthalten, die einen elektrischen Kontakt zu den Elektroden der Halbleiterchips 17 und 18 bereitstellen. Mögliche elektrische Kontaktelemente wurden zuvor in Verbindung mit dem Bauelement 500 beschrieben.
  • Das Bauelement 600 kann einen dritten Abschnitt 12C des ersten elektrisch leitenden Materials 12 und einen dritten Abschnitt 14C des zweiten elektrisch leitenden Materials 14 enthalten. Die Abschnitte 12C und 14C können besonders so konfiguriert sein, dass sie eine Wärmeableitung in einer Richtung weg von mindestens einem des ersten Halbleiterchips 17 und des zweiten Halbleiterchips 18 unterstützen. Beispielsweise kann Wärme am ersten Halbleiterchip 17 und am zweiten Halbleiterchip 18 während eines Betriebs des Bauelements 600 auftreten.
  • 7 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 700 gemäß der Offenbarung. Insbesondere kann das Bauelement 700 Komponenten ähnlich dem Bauelement 600 enthalten. Im Vergleich zu 6 kann das Bauelement 700 einen dritten Halbleiterchip 37 und eine dritte Diode 38 enthalten, die elektrisch parallel geschaltet sein können und die z. B. beim zweiten Halbleiterchip 18 angeordnet sein können. Insbesondere können der dritte Halbleiterchip 37 und die dritte Diode 38 dem ersten Halbleiterchip 17 und der ersten Diode 27 in 5G ähnlich sein. Das heißt, der dritte Halbleiterchip 37 kann zum Beispiel einen Low-Side Schalter einer Halbbrückenschaltung enthalten. In dieser Hinsicht kann der dritte Halbleiterchip 37 elektrisch an einen (nicht gezeigten) weiteren Halbleiterchip gekoppelt sein, der einen High-Side Schalter enthalten kann, so dass das Bauelement 700 zwei Halbbrückenschaltungen enthalten kann.
  • 8 zeigt schematisch eine Querschnittsansicht eines weiteren Bauelements 800 gemäß der Offenbarung. Insbesondere kann das Bauelement 800 dem Bauelement 700 ähnlich sein. Im Vergleich zu 7 kann das Bauelement 800 ein Kapselungsmaterial 20 enthalten, das verschiedene Komponenten des Bauelements 800 bedecken kann. Einige Komponenten des Bauelements 800 können durch das Kapselungsmaterial 20 unbedeckt bleiben. Bei dem Beispiel von 8 kann der dritte Abschnitt 14C des zweiten elektrisch leitenden Materials 14 durch das Kapselungsmaterial 20 unbedeckt bleiben. Der unbedeckte Teil kann konfiguriert sein, die Wärmeableitung in einer Richtung weg von mindestens einem des ersten Halbleiterchips 17, des zweiten Halbleiterchips 18 und des dritten Halbleiterchips 37 zu unterstützen. Das Bauelement 800 kann ein oder mehrere (nicht gezeigte) elektrische Kontaktelemente enthalten, die einen elektrischen Kontakt zu gekapselten Komponenten von außerhalb des Kapselungsmaterials 20 bereitstellen können. Mögliche elektrische Kontaktelemente wurden in Verbindung mit dem Bauelement 500 diskutiert.
  • 9 zeigt eine schematische Darstellung einer Halbbrückenschaltung 900. Ein Bauelement gemäß der Offenbarung kann konfiguriert sein, als eine derartige Halbbrückenschaltung zu arbeiten. Die Halbbrückenschaltung 900 kann zwischen Knoten N1 und N2 angeordnet sein. Die Halbbrückenschaltung 900 kann in Reihe geschaltete Schalter S1 und S2 enthalten. Die Leistungshalbleiterchips 17 und 18, wie zum Beispiel in 5G des Bauelements 500 gezeigt, können als die Schalter S1 und S2 implementiert werden. Konstante elektrische Potentiale können an die Knoten N1 und N2 angelegt werden. Beispielsweise kann ein hohes Potential wie etwa 10, 50, 100, 200, 500 oder 1000 V oder irgendein anderes Potential an den Knoten N1 angelegt werden, und ein niedriges elektrisches Potential, beispielsweise 0 V, kann an den Knoten N2 angelegt werden. Somit kann der erste Halbleiterchip 17 konfiguriert sein, als der Low-Side Schalter zu arbeiten, wohingegen der zweite Halbleiterchip 18 konfiguriert sein kann, als der High-Side Schalter zu arbeiten. Die Schalter S1 und S2 können bei Frequenzen im Bereich von 1 kHz bis 100 MHz geschaltet werden, doch können die Schaltfrequenzen auch außerhalb dieses Bereichs liegen. Dies bedeutet, dass ein Variieren des elektrischen Potentials während eines Betriebs der Halbbrücke an einem zwischen den Schaltern S1 und S2 angeordneten Knoten N3 angelegt werden kann. Das Potential des Knotens N3 kann im Bereich zwischen dem niedrigen und dem hohen elektrischen Potential variieren.
  • Die Halbbrückenschaltung kann beispielsweise in Elektronikschaltungen zum Umwandeln von Gleichspannungen implementiert werden, sogenannten DC-DC-Wandlern. DC-DC-Wandler können verwendet werden, um eine von einer Batterie oder einem Akkumulator gelieferte Eingangsgleichspannung in eine Ausgangsgleichspannung umzuwandeln, die an die Anforderung von stromabwärts geschalteten Elektronikschaltungen angepasst sind. DC-DC-Wandler können als Abwärtsregler verkörpert werden, bei denen die Ausgangsspannung unter der Eingangsspannung liegt, oder als Aufwärtsregler, bei denen die Ausgangsspannung über der Eingangsspannung liegt. Frequenzen von mehreren Megahertz oder darüber können an DC-DC-Wandler angelegt werden. Weiterhin können Ströme von bis zu 50 A oder noch höher durch die DC-DC-Wandler fließen.
  • Wenngleich möglicherweise ein bestimmtes Merkmal oder ein bestimmter Aspekt der Offenbarung bezüglich nur einer von mehreren Implementierungen offenbart worden ist, kann dieses Merkmal oder dieser Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für irgendeine gegebene oder bestimmte Anwendung gewünscht und vorteilhaft sein kann. Weiterhin sind in dem Ausmaß, dass die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfasst” inklusiv. Außerdem wird der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale verstanden. Es versteht sich auch, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zu Zwecken der Vereinfachung und zum Erleichtern des Verständnisses dargestellt werden und dass tatsächliche Dimensionen von den hierin dargestellten substantiell abweichen können.
  • Wenngleich hier spezifische Beispiele dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Aspekte substituiert werden kann, ohne vom Umfang der Offenbarung abzuweichen. Diese Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Aspekte abdecken. Deshalb soll diese Offenbarung nur durch die Ansprüche und ihre Äquivalente beschränkt sein.

Claims (20)

  1. Bauelement, umfassend: ein Substrat, das einen elektrisch isolierenden Kern umfasst; ein erstes elektrisch leitendes Material, das über einer ersten Hauptoberfläche des Substrats angeordnet ist; ein zweites elektrisch leitendes Material, das über einer zweiten Hauptoberfläche des Substrats gegenüber der ersten Hauptoberfläche angeordnet ist; eine elektrisch leitende Verbindung, die sich von der ersten Hauptoberfläche zur zweiten Hauptoberfläche erstreckt und das erste elektrisch leitende Material und das zweite elektrisch leitende Material elektrisch koppelt; einen ersten Halbleiterchip, der über der ersten Hauptoberfläche angeordnet und elektrisch an das erste elektrisch leitende Material gekoppelt ist; und einen zweiten Halbleiterchip, der über der zweiten Hauptoberfläche angeordnet und elektrisch an das zweite elektrisch leitende Material gekoppelt ist.
  2. Bauelement nach Anspruch 1, wobei mindestens einer des ersten Halbleiterchips und des zweiten Halbleiterchips einen Leistungshalbleiter umfasst.
  3. Bauelement nach Anspruch 1 oder 2, wobei der elektrisch isolierende Kern mindestens eines von einem Keramikmaterial und einem Kunststoffmaterial umfasst.
  4. Bauelement nach einem der vorhergehenden Ansprüche, wobei der elektrisch isolierende Kern mindestens eines von Aluminiumoxid, Aluminiumnitrid, Aluminiumtitanat, Siliziumnitrid, Zirkoniumoxid, Siliziumcarbid, Titanoxid, und Berylliumoxid umfasst, und wobei mindestens eines des ersten elektrisch leitenden Materials und des zweiten elektrisch leitenden Materials Kupfer umfasst.
  5. Bauelement nach einem der vorhergehenden Ansprüche, wobei das Substrat ein DCB-Substrat umfasst.
  6. Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: ein Kapselungsmaterial, welches das Substrat mindestens teilweise kapselt.
  7. Bauelement nach Anspruch 6, wobei mindestens ein Teil des ersten elektrisch leitenden Materials und des zweiten elektrisch leitenden Materials vom Kapselungsmaterial freiliegend bleibt, wobei der freiliegende Teil dazu ausgelegt ist, die Wärmeableitung in einer Richtung weg von mindestens einem des ersten Halbleiterchips und des zweiten Halbleiterchips zu unterstützen.
  8. Bauelement nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip einen Drain-Kontakt, der elektrisch an das erste elektrisch leitende Material gekoppelt ist, umfasst und der zweite Halbleiterchip einen Source-Kontakt, der elektrisch an das zweite elektrisch leitende Material gekoppelt ist, umfasst.
  9. Bauelement nach einem der vorhergehenden Ansprüche, wobei der ersten Halbleiterchip einen ersten Leistungstransistor umfasst, der zweite Halbleiterchip einen zweiten Leistungstransistor umfasst und das Bauelement weiterhin umfasst: mindestens eine einer ersten Diode, die elektrisch parallel zum ersten Leistungstransistor geschaltet ist, und einer zweiten Diode, die elektrisch parallel zum zweiten Leistungstransistor geschaltet ist.
  10. Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: eine Halbbrückenschaltung, die einen Low-Side Schalter und einen High-Side Schalter umfasst, wobei der erste Halbleiterchip den Low-Side Schalter umfasst und der zweite Halbleiterchip den High-Side Schalter umfasst.
  11. Bauelement nach einem der vorhergehenden Ansprüche, wobei eine Grundfläche des ersten Halbleiterchips eine Grundfläche des zweiten Halbleiterchips überlappt, wenn in einer Richtung senkrecht zum Substrat betrachtet.
  12. Bauelement nach einem der Ansprüche 1 bis 10, wobei eine Grundfläche des ersten Halbleiterchips außerhalb einer Grundfläche des zweiten Halbleiterchips angeordnet ist, wenn in einer Richtung senkrecht zum Substrat betrachtet.
  13. Bauelement nach einem der vorhergehenden Ansprüche, wobei der elektrisch isolierende Kern eine Dicke zwischen 50 Mikrometer und 1,6 Millimeter aufweist.
  14. Bauelement nach einem der vorhergehenden Ansprüche, wobei sich die elektrisch leitende Verbindung durch eine Öffnung des elektrisch isolierenden Kerns erstreckt, wobei die Öffnung eine Breite zwischen 50 Mikrometer und 2,6 Millimeter aufweist.
  15. Bauelement nach einem der vorhergehenden Ansprüche, wobei jedes des ersten elektrisch leitenden Materials und des zweiten elektrisch leitenden Materials eine jeweilige Dicke zwischen 0,1 Millimeter und 0,5 Millimeter aufweist.
  16. Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: mindestens einen weiteren Halbleiterchip, über der ersten Hauptoberfläche bei dem ersten Halbleiterchip oder über der zweiten Hauptoberfläche bei dem zweiten Halbleiterchip angeordnet.
  17. Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: ein elektrisch leitendes Element, das ausgelegt ist zum Bereitstellen einer elektrischen Kopplung zum ersten Halbleiterchip oder zum zweiten Halbleiterchip.
  18. Bauelement nach Anspruch 17, wobei das elektrisch leitende Element mindestens einen eines Bonddrahts und eines Clips umfasst.
  19. Bauelement, umfassend: ein Substrat, das einen elektrisch isolierenden Kern, ein erstes elektrisch leitendes Material, das über einer ersten Hauptoberfläche des Substrats angeordnet ist, und ein zweites elektrisch leitendes Material, das über einer zweiten Hauptoberfläche des Substrats angeordnet ist, umfasst; einen ersten Halbleiterchip, der über der ersten Hauptoberfläche angeordnet ist; und einen zweiten Halbleiterchip, der über der zweiten Hauptoberfläche angeordnet ist.
  20. Bauelement, umfassend: ein DCB-Substrat; einen ersten Halbleiterchip, der über einer ersten Hauptoberfläche des DCB-Substrats angeordnet ist; einen zweiten Halbleiterchip, der über einer zweiten Hauptoberfläche des DCB-Substrats angeordnet ist; und ein Kapselungsmaterial, welches das DCB-Substrat mindestens teilweise kapselt.
DE102014110845.0A 2013-08-05 2014-07-31 Mehrchipbauelement mit einem Substrat Withdrawn DE102014110845A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/959,712 US9385107B2 (en) 2013-08-05 2013-08-05 Multichip device including a substrate
US13/959,712 2013-08-05

Publications (1)

Publication Number Publication Date
DE102014110845A1 true DE102014110845A1 (de) 2015-02-05

Family

ID=52342099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014110845.0A Withdrawn DE102014110845A1 (de) 2013-08-05 2014-07-31 Mehrchipbauelement mit einem Substrat

Country Status (3)

Country Link
US (1) US9385107B2 (de)
CN (1) CN104392985A (de)
DE (1) DE102014110845A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019063533A1 (de) 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502401B2 (en) * 2013-08-16 2016-11-22 Infineon Technologies Austria Ag Integrated circuit with first and second switching devices, half bridge circuit and method of manufacturing
US9659837B2 (en) * 2015-01-30 2017-05-23 Semiconductor Components Industries, Llc Direct bonded copper semiconductor packages and related methods
DE102015208150A1 (de) * 2015-05-04 2016-11-10 Robert Bosch Gmbh Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung und elektronische Schaltungsvorrichtung
CN105578762B (zh) * 2016-02-25 2019-02-12 Oppo广东移动通信有限公司 一种软硬结合板和移动终端
JP6860334B2 (ja) * 2016-12-06 2021-04-14 株式会社東芝 半導体装置
EP3644348A1 (de) * 2018-10-23 2020-04-29 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung eines substrats
FR3115651B1 (fr) * 2020-10-26 2024-01-26 Commissariat A L’Energie Atomique Et Aux Energies Alternatives Ensemble de modules de puissance à semi-conducteurs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231810A1 (en) * 2008-03-11 2009-09-17 Zhenxian Liang Direct dipping cooled power module and packaging
US20110108971A1 (en) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminate electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
US8987777B2 (en) * 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231810A1 (en) * 2008-03-11 2009-09-17 Zhenxian Liang Direct dipping cooled power module and packaging
US20110108971A1 (en) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminate electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019063533A1 (de) 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung
DE102017217406A1 (de) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
CN104392985A (zh) 2015-03-04
US9385107B2 (en) 2016-07-05
US20150035170A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
EP3008753B1 (de) Leistungsmodul
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102012214901A1 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102014105462B4 (de) Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen
DE102014116382A1 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern
DE102014111786A1 (de) Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte
DE102018104509A1 (de) Halbleitervorrichtung
DE102012200863A1 (de) Halbleitervorrichtung mit Grundplatte
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102014114520A1 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102014109771A1 (de) Mehrchipvorrichtung
DE102020109347A1 (de) Packungsstruktur für stromversorgungsgerät
DE102014117523A1 (de) Elektronische Vorrichtung
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102015101146A1 (de) Halbleitervorrichtung mit mehreren Kontaktclips

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R120 Application withdrawn or ip right abandoned