DE102014114520A1 - Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung - Google Patents

Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102014114520A1
DE102014114520A1 DE102014114520.8A DE102014114520A DE102014114520A1 DE 102014114520 A1 DE102014114520 A1 DE 102014114520A1 DE 102014114520 A DE102014114520 A DE 102014114520A DE 102014114520 A1 DE102014114520 A1 DE 102014114520A1
Authority
DE
Germany
Prior art keywords
carrier
insulating layer
electronic module
semiconductor chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014114520.8A
Other languages
English (en)
Other versions
DE102014114520B4 (de
Inventor
Jürgen Högerl
Edward Fuergut
Martin Gruber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102014114520.8A priority Critical patent/DE102014114520B4/de
Priority to US14/876,624 priority patent/US10418313B2/en
Publication of DE102014114520A1 publication Critical patent/DE102014114520A1/de
Application granted granted Critical
Publication of DE102014114520B4 publication Critical patent/DE102014114520B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials

Abstract

Das elektronische Modul umfasst eine erste Isolationsschicht, mindestens einen Träger mit einer ersten Hauptoberfläche, einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche, und Seitenoberflächen, welche die erste und die zweite Hauptoberfläche miteinander verbinden, mindestens einen Halbleiterchip, welcher auf der zweiten Hauptoberfläche des Trägers angeordnet ist, wobei der Halbleiterchip Kontaktelemente aufweist, und eine zweite Isolationsschicht, welche auf dem Träger und dem Halbleiterchip angeordnet ist.

Description

  • ERFINDUNGSGEBIET
  • Die in dieser Anmeldung beschriebenen Ausführungsformen betreffen allgemein elektronische Module und insbesondere Halbleiter-Leistungschipmodule wie etwa jene, die in Leistungswandlerschaltungen eingesetzt werden, und ein Verfahren zum Herstellen eines elektronischen Moduls.
  • ALLGEMEINER STAND DER TECHNIK
  • In vielen Elektroniksystemen ist es nötig, Wandler wie DC/DC-Wandler, AC/DC-Wandler oder DC/AC-Wandler einzusetzen, um die Ströme, Spannungen und/oder Frequenzen zu generieren, die von einer Elektronikschaltung wie etwa einer Motoransteuerschaltung verwendet werden sollen. Die Wandlerschaltungen, wie zuvor erwähnt, umfassen in der Regel eine oder mehrere Halbbrückenschaltungen, wobei jede durch zwei Halbleiterleistungsschalter bereitgestellt wird wie etwa zum Beispiel Leistungs-MOSFET-Bauelemente, und weitere Komponenten wie etwa Dioden, die parallel zu den Transistorbauelementen geschaltet sind, und passive Komponenten wie etwa eine Induktanz und eine Kapazität. Das Schalten der Leistungs-MOSFET-Bauelemente kann durch einen Halbleitersteuerchip gesteuert werden. Die mehreren Komponenten der Wandlerschaltung können prinzipiell als individuelle Komponenten vorgesehen werden, die auf einer Leiterplatte montiert sind. Alternativ können ein Teil oder alle der Komponenten in einem einzelnen Gehäuse untergebracht werden, um ein Mehrchipmodul auszubilden, was einen Vorteil insoweit haben kann, dass die Montage der ganzen Wandlerschaltung auf der Platine vereinfacht wird und der auf der Platine erforderliche Raum reduziert werden kann. Es verbleibt jedoch ein wichtiges Problem hinsichtlich des Ausbildens der Zwischenverbindungen zwischen den Transistoren, den Dioden und den passiven Komponenten. Insbesondere gibt es eine spezifische Anforderung, Halbleiterchipmodule mit kurzen Zwischenverbindungen bereitzustellen, die von geringen parasitären Induktanzen begleitet werden, und um zudem ein Halbleiterleistungsmodul bereitzustellen, das verbesserte Wärmeableiteigenschaften aufweist oder diesen genügt.
  • KURZE DARSTELLUNG DER AUSFÜHRUNGSFORMEN
  • Gemäß einer Ausführungsform eines elektronischen Moduls umfasst das elektronische Modul eine erste Isolationsschicht, mindestens einen Träger mit einer ersten Hauptoberfläche, einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche, und Seitenoberflächen, welche die erste und die zweite Hauptoberfläche miteinander verbinden, wobei die erste Hauptoberfläche und die Seitenoberflächen von der ersten Isolationsschicht bedeckt sind, mindestens einen Halbleiterchip, welcher auf der zweiten Hauptoberfläche des Trägers angeordnet ist, wobei der Halbleiterchip Kontaktelemente aufweist, eine zweite Isolationsschicht, welche auf der ersten Isolationsschicht, dem Träger und dem Halbleiterchip angeordnet ist.
  • Gemäß einer weiteren Ausführungsform eines elektronischen Moduls umfasst das elektronische Modul einen Träger, welcher eine erste Hauptoberfläche und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche und die erste Hauptoberfläche und die zweite Hauptoberfläche verbindende Seitenoberflächen aufweist, einen ersten Halbleiterchip, welcher auf dem Träger angeordnet ist, ein zweiter Halbleiterchip, welcher auf dem Träger angeordnet ist, eine erste Isolationsschicht, welche den Träger einbettet, und eine zweite Isolationsschicht, welche auf dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet ist.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Moduls umfasst das Verfahren: Bereitstellen mindestens eines Trägers, welcher eine erste Hauptoberfläche, eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche, und Seitenoberflächen, welche die erste und die zweite Hauptoberfläche miteinander verbinden, aufweisen;
    Verbinden des mindestens einen Trägers mit einer ersten Isolationsschicht;
    Aufbringen mindestens eines Halbleiterchips auf den mindestens einen Träger, wobei der Halbleiterchip Kontaktelemente aufweist; und
    Verbinden der ersten Isolationsschicht, des mindestens einen Trägers und des mindestens einen Halbleiterchips mit einer zweiten Isolationsschicht.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Anmeldung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen ergeben sich ohne Weiteres, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls gemäß einem Beispiel.
  • 2 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls mit einer zusätzlichen Rückseitenmetallisierung im Vergleich mit dem Modul nach 1 gemäß einem Beispiel.
  • 3 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls, bei welchem die erste Isolationsschicht durch eine thermisch leitende Isolationsschicht gegeben ist, auf welcher der Träger aufgebracht ist.
  • 4A–H zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger in ein erstes Moldmaterial eingebettet werden und dann nach Aufbringen der Chips ein zweites Moldmaterial aufgebracht wird.
  • 5A–E zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger durch ein Moldmaterial miteinander verbunden werden und dann nach Aufbringen der Chips mindestens eine thermisch leitende Isolationsschicht aufgebracht wird.
  • 6A–C zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger auf eine thermisch leitende Isolationsschicht aufgebracht werden und dann nach Aufbringen der Chips entweder eine weitere thermisch leitende Isolationsschicht oder ein Moldmaterial aufgebracht wird.
  • 7A, B zeigen eine schematische Schaltungsdarstellung einer Halbleiterwandlerschaltung, die vier Transistoren und vier Dioden umfasst (A) und ein eine solche Halbleiterwandlerschaltung enthaltendes elektronisches Modul.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei mit gleichen Referenzzahlen allgemein durchweg auf gleiche Elemente Bezug genommen wird. In der folgenden Beschreibung sind zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Ausführungsformen bereitzustellen. Für den Fachmann kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad der spezifischen Details praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um das Beschreiben eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Es sei weiterhin angemerkt, dass die Zeichnungen nicht maßstabsgetreu oder nicht notwendigerweise maßstabsgetreu sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Aspekte gezeigt sind, wie die Erfindung praktiziert werden kann. In dieser Hinsicht kann unter Bezugnahme auf die Orientierung der beschriebenen Figuren eine Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“ usw. verwendet werden. Da Komponenten von beschriebenen Bauelementen in einer Reihe verschiedener Orientierungen positioniert sein können, kann die Richtungsterminologie zu Zwecken der Darstellung verwendet werden und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Aspekte genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Während ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann zudem dieses Merkmal oder dieser Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für irgendeine gegebene oder bestimmte Anwendung gewünscht oder vorteilhaft sein mag. Weiterhin werden im Ausmaß, dass die Ausdrücke „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ zu verstehen. Die Ausdrücke „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet werden. Es ist zu verstehen, dass diese Ausdrücke verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander zusammenarbeiten oder interagieren, ungeachtet dessen, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Die Ausführungsformen eines elektronischen Moduls und eines Verfahrens zum Herstellen eines elektronischen Moduls können verschiedene Arten von Transistorbauelementen verwenden. Die Ausführungsformen können Transistorbauelemente verwenden, die in Halbleiter-Dies oder Halbleiterchips verkörpert sind, wobei die Halbleiter-Dies oder Halbleiterchips in einer Form eines Blocks aus halbleitendem Material bereitgestellt werden können, wie es aus einem Halbleiter-Wafer hergestellt und vom Halbleiter-Wafer abgesägt wird, oder in einer anderen Form, bei der weitere Prozessschritte ausgeführt worden sind, wie beispielsweise Aufbringen einer Kapselungsschicht auf den Halbleiter-Die oder den Halbleiterchip. Die Ausführungsformen können auch horizontale oder vertikale Transistorbauelemente verwenden, wobei jene Strukturen in einer Form bereitgestellt werden können, in der alle Kontaktelemente des Transistorbauelements auf einer der Hauptflächen des Halbleiter-Die (horizontale Transistorstrukturen) bereitgestellt werden, oder in einer Form, bei der mindestens ein elektrisches Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Die angeordnet ist und mindestens ein anderes elektrisches Kontaktelement auf einer zweiten Hauptfläche gegenüber der Hauptfläche des Halbleiter-Die angeordnet ist (vertikale Transistorstrukturen) wie beispielsweise MOS-Transistorstrukturen oder IGBT-Strukturen (Insulated Gate Bipolar Transistor).
  • Jedenfalls können die Halbleiter-Dies oder Halbleiterchips Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen umfassen, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiter-Dies dienen. Die Kontaktelemente können eine beliebige gewünschte Gestalt oder Form aufweisen. Sie können beispielsweise die Gestalt von Kontaktflecken aufweisen, d.h. flachen Kontaktschichten auf einer äußeren Oberfläche des Halbleiter-Die. Die Kontaktelemente oder Kontaktpads können aus einem beliebigen elektrisch leitenden Material bestehen, zum Beispiel aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial. Die Kontaktelemente können auch als Schichtstapel aus einem oder mehreren der oben erwähnten Materialien oder als NiMoP-Schichtstapel ausgebildet werden. Alle genannten Materialien können entweder galvanisch oder stromlos abgeschieden werden.
  • Die Ausführungsformen eines elektronischen Moduls können eine erste Isolationsschicht und eine zweite Isolationsschicht umfassen. Das in der ersten und zweiten Isolationsschicht eingesetzte Material kann ein beliebiges elektrisch isolierendes Material sein wie beispielsweise irgendeine Art von Formmaterial, irgendeine Art von Harzmaterial oder irgendeine Art von Epoxidmaterial. Das Material kann auch ein Polymermaterial, ein Benzoxazin-Material, ein Cyanat-Material, ein Polyimidmaterial, ein Thermoplastmaterial, ein Silikonmaterial, ein Keramikmaterial und ein Glasmaterial sein. Das Material kann auch ein beliebiges der oben erwähnten Materialien umfassen und weiterhin darin eingebettete Füllmaterialien enthalten, wie beispielsweise wärmeleitende Inkremente, insbesondere in der ersten Isolationsschicht. Diese Füllinkremente können beispielsweise aus Al2O3, AlN, SiO, MgO, BeO, SiC, TiO2, Diamant, BN, SiN bzw. Si3N4 bestehen. Weiterhin können die Füllinkremente die Gestalt von Fasern oder Nanoröhren aufweisen. Weiterhin kann eine oder beide der ersten und zweiten Isolationsschichten auch durch eine thermisch leitende Isolationsschicht gegeben sein. Eine derartige thermisch leitende Isolationsschicht kann beispielsweise durch ein Cu-kaschiertes Laminat, also durch ein Schichtsystem aus einer Isolationsschicht wie einer Bornitridschicht (Dicke beispielsweise 20–300 µm) gegeben sein, welche auf einer Kupferschicht (Dicke beispielsweise 10–300 µm) aufgebracht ist. Die thermisch leitende Isolationsschicht kann auch durch eine homogene Schicht eines (einzigen) Materials gegeben sein. Die thermisch leitende Isolationsschicht kann etwa auch ein TIM-(Thermal Interface Material)Material enthalten oder daraus bestehen und insbesondere in Form einer TIM-Folie gegeben sein.
  • In den Ansprüchen und in der folgenden Beschreibung werden verschiedene Ausführungsformen eines Verfahrens zur Herstellung eines elektronischen Moduls als eine bestimmte Abfolge von Prozessen oder Maßnahmen beschrieben. Es ist anzumerken, dass die Ausführungsformen nicht auf die konkret beschriebene Abfolge beschränkt werden dürfen. Bestimmte oder alle der verschiedenen Prozesse oder Maßnahmen können auch gleichzeitig oder in jeder sonstigen nutzbringenden und zweckmäßigen Abfolge ausgeführt werden.
  • 1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls gemäß einem Beispiel. Das elektronische Modul 10 gemäß 1 umfasst eine erste Isolationsschicht in Form einer ersten Einkapselungsschicht 11,
    mindestens einen Die-Pad 12, welcher fortan als Träger 12 bezeichnet wird, mit einer ersten Hauptoberfläche 12A, einer der ersten Hauptoberfläche 12A gegenüberliegenden zweiten Hauptoberfläche 12B, und Seitenoberflächen 12C, welche die erste und die zweite Hauptoberfläche 12A und 12B miteinander verbinden, wobei die erste Hauptoberfläche 12A und die Seitenoberflächen 12C von der ersten Einkapselungsschicht 11 bedeckt sind. Das elektronische Modul 10 umfasst ferner einen ersten Halbleiterchip 13, welcher auf der zweiten Hauptoberfläche 12B des Trägers 12 angeordnet ist, und einen zweiten Halbleiterchip 14, welcher ebenfalls auf der zweiten Hauptoberfläche 12B des Trägers 12 angeordnet ist. Der erste und der zweite Halbleiterchip 13 und 14 weisen jeweils Kontaktelemente auf (nicht dargestellt). Das elektronische Modul 10 weist ferner eine zweite Isolationsschicht in Form einer zweiten Einkapselungsschicht 15 auf, welche auf der ersten Einkapselungsschicht 11, dem Träger 12 und dem ersten und zweiten Halbleiterchip 13 und 14 angeordnet ist.
  • Das elektronische Modul 10 gemäß 1 weist zwei Halbleiterchips 13 und 14 auf. Es ist ebenso möglich, dass das elektronische Modul genau einen Halbleiterchip aufweist. Es ist ebenso möglich, dass das elektronische Modul mehr als zwei Halbleiterchips aufweist. Die Halbleiterchips können beispielsweise Transistorchips oder Diodenchips sein. Ein Ausführungsbeispiel eines elektronischen Moduls mit acht Halbleiterchips, nämlich vier Transistorchips und vier Diodenchips, wird weiter unten gezeigt und erläutert werden.
  • Das elektronische Modul 10 gemäss dem Ausführungsbeispiel der 1 weist genau einen Träger 12 auf. Es ist jedoch ebenso möglich, dass das elektronische Modul mehr als einen Träger aufweist. Ausführungsbeispiele hierfür werden weiter unten gezeigt. Auf jedem Träger können genau ein Halbleiterchip oder mehr als ein Halbleiterchip angeordnet sein. Die Träger können gleiche oder unterschiedliche Grössen und/oder Dicken haben und gleiche oder unterschiedliche Anzahl der auf ihnen angebrachten Halbleiterchips haben. Es können auch unterschiedliche Arten von Halbleiterchips auf einem Träger angeordnet sein. Insbesondere können auf einem Träger Transistorchips und Diodenchips angeordnet sein.
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls 10 der 1 weisen ein oder mehrere der Halbleiterchips eine Dicke in einem Bereich von 5 μm bis 1000 μm, insbesondere von 30 μm bis 300 μm, insbesondere von 50 μm bis 100 μm, auf.
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls 10 der 1 umfassen die Halbleiterchips 13 und 14 jeweils einen oder mehrere eines Leistungstransistors, eines Vertikaltransistors, eines MOS-Transistors und eines IGBT (insulated gate bipolar transistor). Die Halbleiterchips 13 und 14 können auf Si, GaN, SiC oder irgendeinem anderen Halbleitermaterial basieren.
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls der 1 umfassen die ersten und zweiten Einkapselungsschichten 11 und 15 jeweils eines oder mehrere eines Polymermaterials, eines Formmassen- oder Moldmaterials, eines Harzmaterials, eines Epoxidharzmaterials, eines Acrylatmaterials, eines Benzoxazin-Materials, eines Cyanat-Materials, eines Polyimidmaterials und eines silikonbasierten Materials. Es können auch eine oder beide der Einkapselungsschichten 11 und 15 durch eine thermisch leitende Isolationsschicht gegeben sein, um insbesondere das thermische Ankoppeln an einen Kühlkörper in optimaler Weise zu ermöglichen. Eine derartige thermisch leitende Isolationsschicht kann beispielsweise durch ein Schichtsystem aus einer Bornitridschicht (Dicke beispielsweise 100–200 µm) gegeben sein, welche auf einer Kupferschicht (Dicke beispielsweise 100 µm) aufgebracht ist. Die thermisch leitende Isolationsschicht kann auch durch eine homogene Schicht eines Materials gegeben sein. Die thermisch leitende Isolationsschicht kann ein TIM-(Thermal Interface Material)Material gebildet sein. Das TIM-Material kann insbesondere ein Material aus der Gruppe Silikonöl, Silikonpaste und Silikonfett enthalten. Das TIM-Material kann ferner ein phase-change-Material, ein thermal-grease-Material oder eine Wärmeleitpaste enthalten. Ferner kann das TIM-Material in der Form eines Laminats, also insbesondere als TIM-Folie gegeben sein. Weiter unten werden spezifische Ausführungsbeispiele hierfür gezeigt.
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls 10 der 1 umfasst das elektronische Modul 10 eine oder mehrere Halbbrückenschaltungen, wobei in jeder Halbbrückenschaltung zwei Halbleiter-Transistorchips in Reihe geschaltet sind. Insbesondere kann das Halbleitermodul 10 vier Halbleiterchips umfassen, wobei zwei jeweilige Halbleiter-Transistorchips in Reihe geschaltet sind, um zwei Halbbrückenschaltungen zu bilden.
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls 10 der 1 ist jeder einzelne der Halbleiter-Transistorchips parallel zu einem der Halbleiter-Diodenchips geschaltet. Insbesondere kann das elektronische Modul 10 vier Halbleiter-Transistorchips und vier Halbleiter-Diodenchips umfassen, wobei jeder von ihnen parallel zu einem der Halbleiter-Transistorchips geschaltet ist.
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls 10 der 1 sind die auf dem elektronischen Modul 10 angeordneten Halbleiterchips derart geschaltet, dass sie eine AC/AC-Wandlerschaltung, eine AC/DC-Wandlerschaltung, eine DC/AC-Wandlerschaltung, einen Frequenzwandler oder eine DC/DC-Wandlerschaltung bilden.
  • Gemäss einem Ausführungsbeispiel des elektronischen Moduls 10 der 1 weist die zweite Einkapselungsschicht 15 eine Dicke oberhalb der Halbleiterchips in einem Bereich von 25 µm bis 1000 µm auf.
  • Gemäss einem Ausführungsbeispiel des elektronischen Moduls 10 der 1 weist die zweite Einkapselungsschicht 15 elektrische Durchgangsverbindungen 16 zu den Kontaktelementen der Halbleiterchips 13 und 14 auf. Die elektrischen Durchgangsverbindungen 16 können jeweils Durchgangslöcher aufweisen, welche sich von einer Hauptoberfläche der zweiten Einkapselungsschicht 15 bis zu den Kontaktelementen oder bis zum Träger 12 erstrecken, wobei in die Durchgangslöcher eineSchicht 17.1 eines elektrisch leitfähigen Materials eingebracht ist. Die Schicht 17.1 kann durch ein galvanisch abgeschiedenes Material oder ein stromlos abgeschiedenes Material gebildet sein. Die Schicht 17.1 kann derart in die Durchgangslöcher eingebracht sein, dass die Durchgangslöcher mit dem Material nicht vollständig gefüllt sind, sondern dass statt dessen das Material beispielsweise nur die Wände der Durchgangslöcher mit einer Dicke bedeckt, die kleiner ist als die Hälfte des Durchmessers der Durchgangslöcher. Die Durchgangslöcher können einen Durchmesser in einem Bereich von 50 µm bis 500 µm aufweisen. Die Schichten 17.1 der Durchgangslöcher sind mit horizontalen Schichten 17.2 auf der Oberfläche der zweiten Einkapselungsschicht 16 verbunden, wobei die Schichten 17.1 und die Schichten 17.2 während eines einzigen galvanischen Abscheideprozesses abgeschieden worden sein können, so dass sie eine zusammenhängende, homogene Kontaktschicht 17 bilden. Der Abscheideprozess wird weiter unten in Verbindung mit der 4G noch näher erläutert.
  • Gemäss einem Ausführungsbeispiel eines elektronischen Moduls 10 der 1 ist eine Isolationsschicht 18, welche beispielsweise eine Lötstoppschicht sein kann auf die strukturierte Kontaktschicht 17, auf die nicht von der Kontaktschicht 17 bedeckte Oberfläche der zweiten Einkapselungsschicht 16 und in die teilweise gefüllten Durchgangslöcher auf- bzw. eingebracht. In die Isolationsschicht 18 sind Öffnungen 18.1 eingebracht, um eine elektrische Kontaktierung von aussen zu ermöglichen.
  • Gemäss einem Ausführungsbeispiel eines elektronischen Moduls 10 der 1 weist der Träger 12 einen elektrisch leitfähigen, insbesondere metallischen, ferner insbesondere Cu oder eine Cu-Legierung aufweisenden oder eine zusammengesetzte oder Composite-Struktur wie eine Mo/Cu-, eine AlSiC-, eine Cu-Diamant-, oder eine Cu/Carbon-Struktur aufweisenden, Träger auf oder besteht aus einem solchen. Der Träger 12 kann auch aus mehreren Schichten oder Lagen aufgebaut sein, wobei hier insbesondere metallische Schichtsysteme aus Cu/Mo oder Cu/Mo/Cu zu nennen sind.
  • Gemäss einem Ausführungsbeispiel eines elektronischen Moduls 10 der 1 weist der Träger 12 eine Dicke in einem Bereich von 0.1 mm bis 5.0 mm auf.
  • Gemäss einem Ausführungsbeispiel eines elektronischen Moduls 10 der 1 weist die erste Einkapselungsschicht 11 eine von der zweiten Einkapselungsschicht 15 abgewandte Hauptoberfläche auf, wobei eine Dicke von der Hauptoberfläche der Einkapselungsschicht bis zu der ersten Hauptoberfläche des Trägers in einem Bereich von 10 µm bis 1000 µm liegt.
  • Gemäss einem Ausführungsbeispiel eines elektronischen Moduls 10 der 1 weist die erste Einkapselungsschicht 11 Füllmaterialien auf. Die Füllmaterialien können dafür ausgelegt sein, die thermische Leitfähigkeit der ersten Einkapselungsschicht zu erhöhen. Diese Füllstoffe können die Form von Partikeln aufweisen, welche beispielsweise aus Al2O3, SiO, MgO, BeO, SiC, TiO2, Diamant, SiN bzw. Si3N4, BN, TiO, oder SiO2 bestehen können. Weiterhin können die Füllinkremente die Gestalt von Fasern oder Nanoröhren aufweisen.
  • Gemäss einem Ausführungsbeispiel eines elektronischen Moduls 10 der 1 weist die erste Einkapselungsschicht 11 eine thermische Leitfähigkeit größer als 3 W/mK auf, welche insbesondere durch Einsatz der zuvor genannten Füllstoffe erreicht wird. Die erste Einkapselungsschicht 11 soll eine möglichst hohe thermische Leitfähigkeit ohne Beeinträchtigung ihrer elektrischen Isolationsfestigkeit aufweisen, damit sie die von den Halbleiterchips erzeugte und von dem (Cu-)Träger abgeführte Wärme möglichst optimal weiterleiten kann und die Träger voneinander ausreichend elektrisch isoliert.
  • Gemäss einem Ausführungsbeispiel eines elektronischen Moduls 10 der 1 weisen die erste und die zweite Einkapselungsschicht 11 und 15 unterschiedliche Materialien auf. Dabei können die Wirtsmaterialien und/oder die Füllstoffe unterschiedlich sein. Beispielsweise kann das Wirtsmaterial gleich sein, also etwa durch ein Epoxidharz gegeben sein, aber die Füllstoffe können unterschiedlich sein. Wie auch immer, können diese unterschiedlichen Materialien vorteilhaft entsprechend den von den ersten und zweiten Einkapselungsschichten zu erfüllenden Aufgaben gewählt werden. Während die erste Einkapselungsschicht 11 wie oben dargelegt eine möglichst hohe thermische Leitfähigkeit aufweisen soll, so soll die zweite Einkapselungsschicht 15 möglichst gut laserablatierbar sein und/oder gute Haftungseigenschaften auf den (Cu-)Träger aufweisen. Die thermischen Leitfähigkeitseigenschaften der zweiten Einkapselungsschicht 15 sind hingegen nicht von vorrangiger Bedeutung, so dass diese auch keine besonderen, die thermische Leitfähigkeit steigernden Füllmaterialien enthalten muss. Die zweite Einkapselungsschicht 15 kann somit auch erheblich kostengünstiger hergestellt werden als die erste Einkapselungsschicht 11.
  • 2 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls gemäß einem Beispiel. Das elektronische Modul 20 gemäß 2 entspricht in seinen wesentlichen Merkmalen dem elektronischen Modul 10 der 1. Im Unterschied zu dem elektronischen Modul 10 der 1 ist auf derjenigen Hauptoberfläche der ersten Einkapselungsschicht 11, welche der zweiten Einkapselungsschicht 15 abgewandt ist, eine metallische Schicht 25 aufgebracht. Diese metallische Schicht kann beispielsweise Cu oder eine Cu-Legierung aufweisen. Sie kann dazu dienen, die Ankontaktierung zu einem Kühlkörper zu erleichtern. Ihre Abscheidung kann gleichzeitig mit der Abscheidung der metallischen Schicht in den Durchgangslöchern der zweiten Einkapselungsschicht 15 erfolgen.
  • 3 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls gemäß einem Beispiel. Das elektronische Modul 30 gemäß 3 entspricht teilweise dem elektronischen Modul 10 der 1. Im Unterschied zu dem elektronischen Modul 10 der 1 ist die erste Isolationsschicht hier mit dem Bezugszeichen 35 bezeichnet und durch eine thermisch leitende Isolationsschicht wie oben beschrieben gegeben, auf welcher der Träger 12 aufgebracht ist. Bezüglich der Materialien der thermisch leitenden Isolationsschicht gelten dieselben Ausführungen wie weiter oben zum Modul der 1. In der 3 ist die thermisch leitende Isolationsschicht 35 als sowohl in lateraler wie in vertikaler Richtung als homogene Schicht dargestellt. Es ist jedoch ebenso möglich, dass die thermisch leitende Isolationsschicht in lateraler Richtung inhomogen ausgebildet ist, nämlich insofern als sie nur in einem unterhalb des Trägers 12 befindlichen Bereich als thermisch leitende Isolationsschicht ausgebildet ist, lateral außerhalb davon jedoch andere Eigenschaften aufweist. Die zweite Isolationsschicht 15 kann wie im Modul der 1 durch eine Mold- bzw. Epoxidschicht oder ebenfalls durch eine thermisch leitenden Isolationsschicht gegeben sein. An den Seitenflächen 12C ist der Träger 12 von einem Moldmaterial 36 umgeben. Ein mögliches Herstellungsverfahren wird weiter unten in 5A–D beschrieben. Es ist auch denkbar, dass der Träger 12 an den Seitenflächen 12C von der zweiten Einkapselungsschicht 15 umgeben ist, wobei ein mögliches Herstellungsverfahren weiter unten in 6A–C beschrieben ist.
  • 4A–I zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module durch Aufbringen zweier Moldmaterialien.
  • Gemäss 4A wird ein Trägersystem bereitgestellt, welches beispielsweise einen Hilfsträger 300 und eine darauf aufgebrachte Thermo-Release-Folie 301 aufweist. Anstelle einer Thermo-Release-Folie kann auch eine durch UV-Bestrahlung oder eine durch chemische Behandlung lösbare Folie verwendet werden. Auf dieser wird dann eine Mehrzahl von Die-Pads 302, im folgenden Träger 302 bezeichnet, aufgebracht. Der Hilfsträger 300 kann die Form eines Wafers aufweisen oder alternativ auch eine quadratische oder rechteckige Form. Es sind beispielhaft drei Träger 302 dargestellt, die beispielsweise zu einem herzustellenden elektronischen Modul gehören sollen. Entsprechende Anordnungen dreier Träger werden dann in Form einer regelmässigen Anordnung auf dem Hilfsträger 300 bzw. der Thermo-Release-Folie 301 befestigt. Auf diese Weise werden durch parallele Prozessierung eine Mehrzahl identischer elektronischer Module hergestellt.
  • Gemäss 4B erfolgt dann ein erster Mold-Prozess, bei welchem die erste Einkapselungsschicht 303 hergestellt wird, welche der ersten Einkapselungsschicht 11 der in den 1 und 2 gezeigten elektronischen Module 10 und 20 entspricht. Der Mold-Prozess wird dementsprechend solchermassen, beispielsweise durch Compression Molding, durchgeführt, dass die Einkapselungsschicht 303 die Träger 302 auf einer ersten von zwei gegenüberliegenden Hauptoberflächen und den Seitenoberflächen bedeckt und die Dicke der Einkapselungsschicht 303 über der ersten Hauptoberfläche der Träger 302 in einem Bereich von 10 µm bis 1000 µm liegt.
  • Gemäss 4C wird dann nach dem Aushärten der ersten Einkapselungsschicht 303 der Hilfsträger 300 mit der Thermo-Release-Folie 301 durch Hitzeeinwirkung entfernt, so dass ein einkapsuliertes Trägersystem in Form der ausgehärteten ersten Einkapselungsschicht 303 mit den eingebetteten Trägern 302 zurückbleibt. In der Darstellung des einkapsulierten Trägersystems der 4C ist dessen Unterseite nach oben gekehrt, so dass die frei liegenden Oberflächen der Träger 302 an der oberen Oberfläche liegen.
  • Gemäss 4D werden dann Halbleiterchips 304 und 305 auf die Träger 302 aufgebracht. Die Halbleiterchips 304 und 305 weisen Kontaktpads (nicht dargestellt) an ihrer oberen Oberfläche und gegebenenfalls auch an ihrer unteren Oberfläche auf. Die Halbleiterchips 304 und 305 können aktive und passive Halbleiterbauelemente enthalten. Im dargestellten Beispiel werden Halbleiterchips 304 und 305 unterschiedlichen Typs verwendet, bei welchen es sich beispielsweise um Transistorchips 304, insbesondere IBG-Transistoren, und Diodenchips 305 handeln kann. Die Halbleiterchips 304 und 305 können durch verschiedene Verfahren auf die Träger 302 aufgebracht werden, darunter Sintern, Kleben, Löten, insbesondere Diffusionslöten oder das ADS-Verfahren (Advanced Diffusion Soldering). Es kann auch vorgesehen sein, dass die Halbleiterchips 304 und 305 in einem früheren Stadium auf die Träger 302 aufgebracht werden, so dass beispielsweise bereits im ersten Schritt der 4A die mit Halbleiterchips 304 und 305 bestückten Träger 302 auf das Trägersystem aufgebracht werden.
  • Gemäss 4E wird eine zweite Einkapselungsschicht 306 auf die erste Einkapselungsschicht 303, die Träger 302 und die Halbleiterchips 304 und 305 aufgebracht. Die zweite Einkapselungsschicht 306 entspricht der zweiten Einkapselungsschicht 15 der in den 1 und 2 gezeigten elektronischen Module 10 und 20.
  • Gemäss 4F werden in die zweite Einkapselungsschicht 306 Durchgangslöcher 306.1 durch Laserbohren eingebracht. Die Durchgangslöcher 306.1 erstrecken sich entweder bis zu den Kontaktelementen der Halbleiterchips 304 und 305 oder bis zu den Trägern 302.
  • Gemäss 4G wird in die Durchgangslöcher 306.1 eine leitfähige Schicht 307.1 eingebracht und gleichzeitig wird eine leitfähige Schicht 307.2 auf der Oberfläche der zweiten Einkapselungsschicht 306 aufgebracht, wobei in beiden Fällen Cu oder eine Cu-Legierung als Metall gewählt werden kann. Die Abscheidung kann beispielsweise mittels eines subtraktiven Abscheideverfahrens durchgeführt werden, bei welchem erst ganzflächig sowohl auf der Oberfläche der zweiten Einkapselungsschicht 306 als auch gleichzeitig in den Durchgangslöchern 306.1 eine Metallschicht abgeschieden wird und diese Metallschicht anschliessend photolithographisch strukturiert wird, so dass sie nur im Bereich der Durchgangslöcher und der gewünschten Kontaktflächen stehen bleibt. Es kann jedoch ebenso ein additives Abscheideverfahren zum Einsatz kommen, bei welchem, etwa durch Einsatz von Masken, von vorn herein nur in den gewünschten Bereichen eine Abscheidung durchgeführt wird.
  • Die Abscheidung der metallischen Schicht kann durch verschiedene Verfahren erfolgen, beispielsweise durch einen galvanischen Abscheideprozess, durch einen stromlosen Abscheideprozess oder durch einen Sputterprozess. Im Falle galvanischer Abscheidung muss zuerst eine elektrisch leitfähige Keimschicht auf die Oberfläche der zweiten Einkapselungsschicht 306 und in die Durchgangslöcher 306.1 abgeschieden werden. Diese Keimschicht kann vorteilhafter Weise so gewählt werden, dass sie eine zusätzliche Funktion als Haftvermittler zwischen der zweiten Einkapselungsschicht 306 und der metallischen Schicht erfüllt, wofür sich am besten ein leitfähiger organischer Haftvermittler eignet, welcher aus einem organischen Material mit metallischen Partikeln aufgebaut ist. Die Keimschicht kann eine Dicke in einem Bereich von 1 nm bis 10 nm aufweisen. Es kann sich auch als vorteilhaft erweisen, die Oberfläche der zweiten Einkapselungsschicht 306 vor dem Aufbringen der Keimschicht aufzurauhen, da insbesondere bei Vorhandensein von Füllpartikeln wie SiO2-Partikeln in der zweiten Einkapselungsschicht 306 die Haftung der Cu-Metallschicht verbessert werden kann.
  • Gemäss 4H wird im Anschluss an die Herstellung der elektrischen Kontaktflächen 307.2 eine Isolationsschicht 308 wie eine Lötstoppschicht auf die elektrischen Kontaktflächen 307.2 und auf die zwischen ihnen liegende Oberfläche der zweiten Einkapselungsschicht 306 aufgebracht. Diese Isolationsschicht 308 wird anschliessend strukturiert, um die elektrischen Kontaktflächen 307.2 an bestimmten ausgewählten Stellen 308.1 nach aussen freizulegen, um eine elektrische Kontaktierung von aussen zu ermöglichen. Die freigelegten Kontaktflächen können dann noch entweder passiviert werden, beispielsweise mit NiAu, OSP o. dgl., und/oder mit Lotdepots oder Kontaktelementen wie Hülsen oder Pins versehen werden.
  • Anschliessend kann dann die erhaltene Struktur in einzelne elektronische Module vereinzelt werden.
  • 5A–D zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module unter Verwendung mindestens einer thermisch leitenden Isolationsschicht.
  • Gemäss 5A wird ein Hilfsträger 500 bereitgestellt, auf welchem dann eine Mehrzahl von Die-Pads 502, im folgenden wieder als Träger 502 bezeichnet, aufgebracht werden. Der Hilfsträger 500 kann die Form eines Wafers aufweisen oder alternativ auch eine quadratische oder rechteckige Form.
  • Gemäss 5B wird auf die in 5A gezeigte Struktur eine Moldmasse 503, beispielsweise durch Transfermolden, aufgebracht und die Träger 502 solchermassen darin eingebettet, dass sich die Moldmasse 503 nur zwischen den Trägern 502 befindet. Es kann die Moldmasse 503 auch durch Compression Molding aufgebracht werden, wobei in diesem Fall nach dem Aushärten die oberhalb der Trägers 502 befindliche Moldmasse entfernt werden muss.
  • Gemäss 5C wird der Hilfsträger 500 nach Aushärten der Moldmasse 503 entfernt, so dass man beidseitig freiliegende Träger 502 erhält. Die Struktur wird nun durch die zwischen den Trägern 502 befindliche ausgehärtete Moldmasse 503 zusammengehalten.
  • Gemäss 5D werden dann Halbleiterchips 504 und 505 auf die Träger 502 aufgebracht, wie es bereits weiter oben in bezug auf 4D beschrieben wurde, wobei auch hier die Halbleiterchips 504 und 505 auch bereits in einem früheren Stadium auf die Träger 502 aufgebracht werden können.
  • Gemäss 5E werden dann beidseits der Struktur thermisch leitende Isolationsschichten 506 und 507 auf die Struktur aufgebracht. Alternativ kann auch nach dem Schritt der 5B im Fall von Compression Molding die Moldmasse 503 oberhalb der Träger 502 nicht entfernt werden und im Schritt der 5E nur eine thermisch leitende Isolationsschicht auf die untere Oberfläche der Struktur aufgebracht werden.
  • Anschliessend können die Schritte wie in 4F–H beschrieben durchgeführt werden.
  • 6A–C zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger auf eine thermisch leitende Isolationsschicht aufgebracht werden.
  • Gemäss 6A wird eine erste thermisch leitende Isolationsschicht 601 bereitgestellt, auf welchem dann eine Mehrzahl von Trägern 602 aufgebracht werden.
  • Gemäss 6B werden dann Halbleiterchips 604 und 605 auf die Träger 602 aufgebracht, wie es bereits weiter oben in bezug auf 4D beschrieben wurde.
  • Gemäss 6C wird dann eine zweite thermisch leitende Isolationsschicht 606 auf die obere Oberfläche der Struktur, also auf die erste thermisch leitende Isolationsschicht 601, die Träger 602 und die Chips 604 und 605 aufgebracht.
  • Anschliessend können die Schritte wie in 4F–H beschrieben durchgeführt werden.
  • Bezugnehmend auf 7A, B sind ein Schaltbild einer Halbleiterwandlerschaltung (A) und ein eine solche Halbleiterwandlerschaltung enthaltendes elektronisches Modul (B) schematisch dargestellt.
  • Das in 7A gezeigte Schaltungsdesign stellt einen sogenannten Vierquadrantensteller dar. Ein Vierquadrantensteller besteht aus einer H-Brückenschaltung aus vier Halbleiterschaltern, im vorliegenden Fall Transistoren, welche eine Gleichspannung in eine Wechselspannung variabler Frequenz und variabler Pulsbreite umwandeln kann und welche beispielsweise zum Antreiben eines Elektromotors verwendet werden kann. Die H-Brückenschaltung besteht aus zweimal zwei in Reihe geschalteten Transistoren mit jeweils einer Freilaufdiode in Sperrpolung. In der Mitte zwischen den beiden Hälften, also zwischen den mit U und V bezeichneten Anschlüssen liegt der zu steuernde Gleichstrommotor.
  • Im einzelnen umfasst die Schaltung vier Transistoren G1–G4, von denen jeder parallel zu einer von vier Dioden D1–D4 geschaltet ist. Die Schaltung ist in zwei Halbbrückenschaltungen unterteilt. Insbesondere wird eine erste Halbbrückenschaltung durch eine Reihenschaltung aus den Transistoren G1 und G2 gebildet, die einen ersten Strom U an einen Knoten zwischen den Transistoren G1 und G2 liefern, und eine zweite Halbbrückenschaltung wird durch eine Reihenschaltung der Transistoren G3 und G4 gebildet, die einen zweiten Strom V an einen Knoten zwischen den Transistoren G3 und G4 liefern. Die Drain-Kontakte der Transistoren G1 und G3 der beiden Halbbrückenschaltungen sind mit einem gemeinsamen Potential P verbunden. Die Source-Kontakte der jeweiligen anderen Transistoren G2 und G4 der beiden Halbbrückenschaltungen sind mit einem gemeinsamen Potential P verbunden.
  • Das in 7B gezeigte elektronische Modul 400 zeigt, wie die Schaltung nach 7A aufgebaut wird. Es werden für jedes Modul drei Träger (Kupferblöcke) 402.1, 402.2 und 402.3 eingesetzt, die in der in 3A–C gezeigten Weise in eine erste Isolationsschicht eingebettet werden. Auf diese drei Träger 402.1, 402.2 und 402.3 werden wie in 3D gezeigt Transistorchips 404.1, 404.2, 404.3 und 404.4 und Diodenchips 405.1, 405.2, 405.3 und 405.4 aufgebracht. Die Transistorchips sind als IGB-Transistoren aufgebaut, weisen also auf einer ersten Hauptfläche Gate- und Source-Kontakte und auf einer zweiten Hauptfläche einen Drain-Kontakt auf. Die Transistorchips 404.1 und 404.3 entsprechen den Transistoren G1 und G3 im Schaltbild der 3 und sind auf dem gemeinsamen Träger 402.1 aufgebracht, welcher auf dem Potential des gemeinsamen Drain-Kontakts der Transistorchips 404.1 und 404.3 liegt. Dasselbe gilt für die den Transistoren G1 und G3 jeweils parallel geschalteten Dioden D1 und D3, welche den Diodenchips 405.1 und 405.3 in 4B entsprechen. Die Transistorchips 404.2 und 404.4 wiederum entsprechen den Transistoren G2 und G4 im Schaltbild der 3 und sind auf den zwei voneinander elektrisch isolierten Trägern 402.2 und 402.3 aufgebracht, da ihre Drain-Kontakte, wie im Schaltbild der 3 ersichtlich, auf verschiedenen elektrischen Potentialen liegen. Die Source-Kontakte der Transistoren G2 und G4 liegen jedoch auf dem gleichen elektrischen Potential. Demzufolge wird oberhalb der Transistorchips 404.2 und 404.4 eine zusammenhängende Kontaktfläche abgeschieden, mit der beide Source-Anschlüsse dieser Transistoren verbunden werden. Die Kontaktfläche entspricht einer der Kontaktflächen 307.2 deren Herstellung in Verbindung mit 3G beschrieben wurde. Die Source-Anschlüsse der Transistoren G1 und G3 sind jedoch nicht auf gleichem elektrischen Potential, so dass oberhalb der entsprechenden Transistorchips 404.1 und 404.3 zwei voneinander elektrisch isolierte Kontaktflächen abgeschieden werden, wobei mit jedem dieser Kontaktflächen ein Source-Anschluss eines der Transistorchips 404.1 und 404.3 verbunden wird.
  • Bei dem Herstellungsverfahren der 4A–I kann eine Mehrzahl elektronischer Module, wie es in 7B gezeigt ist, gleichzeitig hergestellt werden. Die zu den einzelnen Modulen gehörigen Träger werden zu diesem Zweck, wie in 4A gezeigt, matrixartig neben- und untereinander auf einem waferartigen Hilfsträger 300 mittels der Thermo-Release-Folie 301 angeordnet und wie beschrieben weiter verarbeitet.
  • Wenngleich die Erfindung bezüglich einer oder mehreren Implementierungen dargestellt und beschrieben worden ist, können an den dargestellten Beispielen Abänderungen und/oder Modifikationen vorgenommen werden, ohne von dem Gedanken und Schutzbereich der beigefügten Ansprüche abzuweichen. In besonderem Hinblick auf die verschiedenen Funktionen, die von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Bauelementen, Schaltungen, Systemen usw.) ausgeführt werden, sollen die verwendeten Ausdrücke (einschließlich einer Bezugnahme auf ein „Mittel“), die zum Beschreiben solcher Komponenten verwendet werden, sofern nicht etwas anderes angegeben ist, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (die z.B. funktional äquivalent ist), obwohl nicht strukturell zu der offenbarten Struktur äquivalent, die die Funktion in den hierin dargestellten beispielhaften Implementierungen der Erfindung ausführt.

Claims (22)

  1. Elektronisches Modul, mit einer ersten Isolationsschicht; mindestens einem elektrisch leitfähigen Träger mit einer ersten Hauptoberfläche, einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche, und Seitenoberflächen, welche die erste und die zweite Hauptoberfläche miteinander verbinden,; mindestens einem Halbleiterchip, welcher auf der zweiten Hauptoberfläche des Trägers angeordnet ist, wobei der Halbleiterchip Kontaktelemente aufweist; einer zweiten Isolationsschicht, welche auf dem mindestens einen Träger und dem mindestens einen Halbleiterchip angeordnet ist.
  2. Elektronisches Modul nach Anspruch 1, bei welchem der Träger einen metallischen, ferner insbesondere Cu oder ein Cu-Composite-Material oder ein anderes Composite-Material aufweisenden, Träger aufweist.
  3. Elektronisches Modul nach einem der vorhergehenden Ansprüche, wobei die erste Isolationsschicht eine von der zweiten Isolationsschicht abgewandte Hauptoberfläche aufweist, wobei eine Dicke von der Hauptoberfläche der Isolationsschicht bis zu der ersten Hauptoberfläche des Trägers in einem Bereich von 10 µm bis 1000 µm liegt.
  4. Elektronisches Modul nach einem der vorherigen Ansprüche, bei welchem die erste Isolationsschicht durch eine thermisch leitende Isolationsschicht gebildet ist, welche insbesondere durch ein Cu-kaschiertes Laminat gebildet ist.
  5. Elektronisches Modul nach einem der vorhergehenden Ansprüche, bei welchem die erste Isolationsschicht Füllmaterialien aufweist, welche die thermische Leitfähigkeit der ersten Isolationsschicht erhöhen.
  6. Elektronisches Modul nach einem der vorhergehenden Ansprüche, bei welchem die erste und die zweite Isolationsschicht unterschiedliche Materialien aufweisen.
  7. Elektronisches Modul nach einem der vorhergehenden Ansprüche, bei welchem die zweite Isolationsschicht elektrische Durchgangsverbindungen zu den Kontaktelementen und/oder zu dem Träger aufweist.
  8. Elektronisches Modul nach Anspruch 7, bei welchem die Durchgangsverbindungen Durchgangslöcher aufweisen, welche mindestens teilweise mit einem galvanisch abgeschiedenen Material gefüllt sind.
  9. Elektronisches Modul nach Anspruch 7, bei welchem die Durchgangsverbindungen Durchgangslöcher aufweisen, welche mindestens teilweise mit einem stromlos abgeschiedenen Material gefüllt sind.
  10. Elektronisches Modul, mit einem Träger, welcher eine erste Hauptoberfläche und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche und die erste Hauptoberfläche und die zweite Hauptoberfläche verbindende Seitenoberflächen aufweist; einem ersten Halbleiterchip, welcher auf dem Träger angeordnet ist; einem zweiten Halbleiterchip, welcher auf dem Träger angeordnet ist; einer ersten Isolationsschicht, auf welcher der Träger aufgebracht ist; und einer zweiten Isolationsschicht, welche auf dem Träger, dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet ist.
  11. Elektronisches Modul nach Anspruch 10, bei welchem die zweite Isolationsschicht elektrische Durchgangsverbindungen zu dem ersten Halbleiterchip und dem zweiten Halbleiterchip aufweist.
  12. Elektronisches Modul nach Anspruch 10 oder 11, bei welchem die erste Isolationsschicht eine der zweiten Isolationsschicht abgewandte Hauptoberfläche aufweist, auf welche eine metallische Schicht aufgebracht ist.
  13. Elektronisches Modul nach Anspruch 12, bei welchem die metallische Schicht galvanisch abgeschieden ist.
  14. Elektronisches Modul nach einem der Ansprüche 10 bis 13, bei welchem die erste Isolationsschicht durch eine thermisch leitende Isolationsschicht gebildet ist, welche insbesondere durch ein Cu-kaschiertes Laminat gebildet ist.
  15. Verfahren zur Herstellung eines elektronischen Moduls, aufweisend – Bereitstellen mindestens eines Trägers, welcher eine erste Hauptoberfläche, eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche, und Seitenoberflächen, welche die erste und die zweite Hauptoberfläche miteinander verbinden, aufweisen; – Verbinden des mindestens einen Trägers mit einer ersten Isolationsschicht; – Aufbringen mindestens eines Halbleiterchips auf den mindestens einen Träger, wobei der Halbleiterchip Kontaktelemente aufweist; und – Verbinden der ersten Isolationsschicht, des mindestens einen Trägers und des mindestens einen Halbleiterchips mit einer zweiten Isolationsschicht.
  16. Verfahren nach Anspruch 15, bei welchem das Verbinden des mindestens einen Trägers mit der ersten Isolationsschicht dadurch erfolgt, dass der mindestens eine Träger in die erste Isolationsschicht eingebettet wird, so dass die erste Hauptoberfläche und die Seitenoberflächen des Trägers von der ersten Isolationsschicht bedeckt sind.
  17. Verfahren nach Anspruch 16, bei welchem der mindestens eine Träger auf ein Trägersystem aufgebracht wird und anschliessend durch Kompressionsmolden die erste Isolationsschicht auf den mindestens einen Träger aufgebracht wird.
  18. Verfahren nach Anspruch 15, bei welchem der mindestens eine Träger auf einen Hilfsträger aufgebracht wird und anschliessend durch Transfermolden ausschließlich die Seitenflächen des mindestens einen Trägers enkapsuliert werden
  19. Verfahren nach Anspruch 15, bei welchem die erste Isolationsschicht in Form einer thermisch leitenden Isolationsschicht bereitgestellt wird, welche insbesondere durch ein Cu-kaschiertes Laminat gebildet wird.
  20. Verfahren nach Anspruch 19, bei welchem die thermisch leitende Isolationsschicht vor dem Aufbringen des mindestens einen Trägers auf einen Hilfsträger aufgebracht wird, welcher zu einem späteren Zeitpunkt wieder entfernt wird.
  21. Verfahren nach einem der Ansprüche 15 bis 20, ferner aufweisend Ausbilden von elektrischen Durchgangsverbindungen in der zweiten Isolationsschicht, welche sich bis zu den Kontaktelementen und/oder bis zu dem Träger erstrecken.
  22. Verfahren nach Anspruch 20, bei welchem die elektrischen Durchgangsverbindungen dadurch ausgebildet werden, dass Durchgangslöcher in der zweiten Isolationsschicht durch Laserbohren geformt werden und anschliessend in die Durchgangslöcher ein Metall eingebracht wird.
DE102014114520.8A 2014-10-07 2014-10-07 Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung Active DE102014114520B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014114520.8A DE102014114520B4 (de) 2014-10-07 2014-10-07 Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
US14/876,624 US10418313B2 (en) 2014-10-07 2015-10-06 Electronic module comprising a plurality of encapsulation layers and a method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014114520.8A DE102014114520B4 (de) 2014-10-07 2014-10-07 Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102014114520A1 true DE102014114520A1 (de) 2016-04-07
DE102014114520B4 DE102014114520B4 (de) 2020-03-05

Family

ID=55530996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014114520.8A Active DE102014114520B4 (de) 2014-10-07 2014-10-07 Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US10418313B2 (de)
DE (1) DE102014114520B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019100896A1 (de) * 2019-01-15 2020-07-16 Infineon Technologies Ag Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung
DE102022207542A1 (de) 2022-07-25 2024-01-25 Zf Friedrichshafen Ag Leistungshalbleitermodul
DE102022207899A1 (de) 2022-08-01 2024-02-01 Zf Friedrichshafen Ag Leistungshalbleitermodul

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
DE102017101185B4 (de) 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
US11908840B2 (en) 2019-08-02 2024-02-20 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11469163B2 (en) 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11735554B2 (en) * 2020-08-14 2023-08-22 Sj Semiconductor (Jiangyin) Corporation Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020897A1 (en) * 2000-06-01 2002-02-21 Yoshihisa Yamashita Thermally conductive substrate, thermally conductive substrate manufacturing method and power module
WO2011055984A2 (en) * 2009-11-04 2011-05-12 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
DE102010038154A1 (de) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102014102910A1 (de) * 2013-03-05 2014-09-11 Infineon Technologies Austria Ag Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201420A (ja) * 2005-12-27 2007-08-09 Sharp Corp 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
US8258526B2 (en) * 2008-07-03 2012-09-04 Samsung Led Co., Ltd. Light emitting diode package including a lead frame with a cavity
CN102205731B (zh) 2010-03-29 2013-10-30 株式会社东芝 图像消除装置及图像消除装置的控制方法
US9093416B2 (en) * 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
US9059155B2 (en) * 2013-03-14 2015-06-16 Infineon Technologies Austria Ag Chip package and method for manufacturing the same
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
US9449908B2 (en) * 2014-07-30 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020897A1 (en) * 2000-06-01 2002-02-21 Yoshihisa Yamashita Thermally conductive substrate, thermally conductive substrate manufacturing method and power module
WO2011055984A2 (en) * 2009-11-04 2011-05-12 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
DE102010038154A1 (de) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102014102910A1 (de) * 2013-03-05 2014-09-11 Infineon Technologies Austria Ag Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019100896A1 (de) * 2019-01-15 2020-07-16 Infineon Technologies Ag Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung
DE102022207542A1 (de) 2022-07-25 2024-01-25 Zf Friedrichshafen Ag Leistungshalbleitermodul
DE102022207899A1 (de) 2022-08-01 2024-02-01 Zf Friedrichshafen Ag Leistungshalbleitermodul

Also Published As

Publication number Publication date
US20160099207A1 (en) 2016-04-07
US10418313B2 (en) 2019-09-17
DE102014114520B4 (de) 2020-03-05

Similar Documents

Publication Publication Date Title
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
EP3008753B1 (de) Leistungsmodul
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102017213873B4 (de) Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102017105330A1 (de) Die-Einbettung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102014117523B4 (de) Elektronische Vorrichtung
DE102015101440A1 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102014118080A1 (de) Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE112018001769B4 (de) Leistungsmodul und Herstellungsverfahren des Leistungsmoduls
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102015101146A1 (de) Halbleitervorrichtung mit mehreren Kontaktclips
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative