DE102017101185B4 - Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul - Google Patents

Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul Download PDF

Info

Publication number
DE102017101185B4
DE102017101185B4 DE102017101185.4A DE102017101185A DE102017101185B4 DE 102017101185 B4 DE102017101185 B4 DE 102017101185B4 DE 102017101185 A DE102017101185 A DE 102017101185A DE 102017101185 B4 DE102017101185 B4 DE 102017101185B4
Authority
DE
Germany
Prior art keywords
semiconductor
carrier
driver chip
transistor
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017101185.4A
Other languages
English (en)
Other versions
DE102017101185A1 (de
Inventor
Jürgen Högerl
Holger Torwesten
Andre Arens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017101185.4A priority Critical patent/DE102017101185B4/de
Priority to US15/877,749 priority patent/US10964642B2/en
Priority to CN201810063124.2A priority patent/CN108346651B/zh
Publication of DE102017101185A1 publication Critical patent/DE102017101185A1/de
Application granted granted Critical
Publication of DE102017101185B4 publication Critical patent/DE102017101185B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14251—Frequency converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

Halbleitermodul, umfassend:einen Träger;mindestens einen über dem Träger angeordneten Halbleitertransistor;mindestens eine über dem Träger angeordnete Halbleiterdiode;mindestens einen über dem Träger angeordneten Halbleitertreiberchip;wobei der Halbleitertransistor, die Halbleiterdiode und der Halbleitertreiberchip lateral nebeneinander auf dem Träger angeordnet sind;mehrere externe Verbinder; undeine Kapselungsschicht, die den Träger, den Halbleitertransistor, die Halbleiterdiode und den Halbleitertreiberchip bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen von elektrischen Verbindungen zwischen dem mindestens einen Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistor und zwischen dem mindestens einen Halbleitertransistor und der mindestens einen Halbleiterdiode umfasst.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Offenbarung betrifft ein Halbleitermodul, ein integriertes Leistungsmodul und ein Verfahren zum Herstellen eines Halbleitermoduls.
  • ALLGEMEINER STAND DER TECHNIK
  • Bei vielen Elektroniksystemen ist es notwendig, Spannungs- oder Stromwandler wie etwa AC/AC-Wandler, AC/DC-Wandler, DC/AC-Wandler, DC/DC-Wandler oder Frequenzwandler einzusetzen, um die Ströme, Spannungen und/oder Frequenzen zu generieren, die durch eine Elektronikschaltung wie beispielsweise eine Motoransteuerschaltung verwendet werden sollen. Die Wandlerschaltungen, wie zuvor erwähnt, umfassen typischerweise eine oder mehrere Halbbrückenschaltungen, die jeweils durch zwei Halbleiterleistungsschalter wie etwa z.B. Leistungs-MOSFET-Bauelemente, insbesondere IGBT-Bauelemente (Insulated Gate Bipolar Transistor) und weitere Komponenten wie etwa Dioden, die parallel zu den Transistorbauelementen geschaltet sind, und passive Bauelemente wie etwa Widerstände, Induktoren und Kondensatoren bereitgestellt werden. Das Schalten der Leistungs-MOSFET-Bauelemente kann durch ein oder mehrere Halbleitertreiberbauelemente gesteuert werden. Der Zusammenbau der oben erwähnten Bauelemente kann im Prinzip durch Montieren und Zusammenschalten der Bauelemente als individuelle Komponenten auf einer Leiterplatte (PCB) bewerkstelligt werden. Es besteht jedoch eine allgemeine Tendenz, integrierte Halbleitermodule mit kurzen Zwischenverbindungen zwischen den Bauelementen bereitzustellen, um Schaltverluste und parasitäre Induktanzen zu reduzieren. Ein weiterer zu beobachtender Aspekt ist eine effiziente Wärmeableitung der Bauelemente.
  • Die DE 10 2012 100 243 A1 offenbart ein Halbleitermodul mit einem Träger, einer über dem Träger angeordneten Halbleiterdiode und einem über dem Träger angeordneten Halbleiterchip. Eine Kapselungsschicht bedeckt die Halbleiterdiode und den Halbleiterchip und weist Via-Verbindungen zum elektrischen Verbinden der selbigen auf. Weitere Halbleitermodule sind in der DE 10 2014 113 787 A1 und der DE 10 2010 038 154 A1 offenbart.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einem ersten Aspekt der Offenbarung umfasst ein Halbleitermodul einen Träger, mindestens einen über dem Träger angeordneten Halbleitertransistor, mindestens eine über dem Träger angeordnete Halbleiterdiode, mindestens einen über dem Träger angeordneten Halbleitertreiberchip, mehrere externe Verbinder und eine Kapselungsschicht, die den Träger, den Halbleitertransistor, die Halbleiterdiode und den Halbleitertreiberchip bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen von elektrischen Verbindungen zwischen dem mindestens einen Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistor und zwischen dem mindestens einen Halbleitertransistor und der mindestens einen Halbleiterdiode umfasst.
  • Gemäß einem zweiten Aspekt der Offenbarung umfasst ein integriertes Leistungsmodul einen Träger, mindestens einen über dem Träger angeordneten Leistungstransistor, mindestens eine über dem Träger angeordnete Leistungsdiode, mindestens einen über dem Träger angeordneten Treiberchip, mehrere externe Verbinder, und eine Kapselungsschicht, die den Leistungstransistor und die Leistungsdiode bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen elektrischer Verbindungen zwischen dem Treiberchip und den externen Verbindern umfasst.
  • Gemäß einem dritten Aspekt der Offenbarung umfasst ein Verfahren zum Herstellen eines Halbleitermoduls: Bereitstellen eines Trägers, wobei der Träger eine oberste metallische Schicht und eine Isolierschicht unter der metallischen Schicht umfasst, wobei die metallische Schicht mindestens einen metallischen Abschnitt und mindestens einen Öffnungsabschnitt, in dem die Isolierschicht exponiert ist, umfasst, Anordnen mindestens eines Halbleitertransistors und mindestens einer Halbleiterdiode auf metallischen Abschnitten der metallischen Schicht, Anordnen mindestens eines Halbleitertreiberchips auf der Isolierschicht in einem Öffnungsabschnitt der metallischen Schicht, Aufbringen einer Kapselungsschicht auf dem Träger, dem Halbleitertransistor, der Halbleiterdiode und dem Halbleitertreiberchip, Ausbilden elektrischer Via-Verbindungen in die Kapselungsschicht, Aufbringen mehrerer externer Verbinder, und Ausbilden elektrischer Verbindungen zwischen dem Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistor und zwischen dem mindestens einen Halbleitertransistor und der mindestens einen Halbleiterdiode.
  • Der Fachmann erkennt bei der Lektüre der folgenden detaillierten Beschreibung und bei Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein weiteres Verständnis von Beispielen zu liefern und sind in diese Patentschrift integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Beispiele und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Beispielen. Andere Beispiele und viele der beabsichtigten Vorteile von Beispielen werden ohne Weiteres gewürdigt, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
    • 1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines Halbleitermoduls gemäß einem Beispiel, bei dem ein DCB (Direct Bonded Copper)-Substrat als ein Träger verwendet wird.
    • 2 umfasst die 2A bis 2C und zeigt schematische Perspektivansichtsdarstellungen eines Halbleitermoduls gemäß einem Beispiel, bei dem ein DCB-Substrat als ein Träger verwendet wird und das Modul zwei Schalteinheiten umfasst, wobei jede einzelne zwei Transistorchips und zwei Diodenchips und einen Treiberchip umfasst.
    • 3 zeigt eine schematische Querschnittseitenansichtsdarstellung eines Halbleitermoduls gemäß einem Beispiel, bei dem ein Mold-Embedded-Systemträger als ein Träger verwendet wird.
    • 4 umfasst die 4A bis 4C und zeigt schematische Perspektivansichtsdarstellungen eines Halbleitermoduls gemäß einem Beispiel, bei dem ein Mold-Embedded-Systemträger als ein Träger verwendet wird und das Modul zwei Schalteinheiten umfasst, wobei jede einzelne zwei Transistorchips, zwei Diodenchips und einen Treiberchip umfasst.
    • 5 zeigt ein Flussdiagramm zum Darstellen eines Verfahrens zum Herstellen eines Halbleitermoduls gemäß einem Beispiel, bei dem ein Träger eine oberste metallische Schicht umfasst, die metallische Abschnitte und Öffnungsabschnitte umfasst und in der der Transistorchip und der Diodenchip auf den metallischen Abschnitten angeordnet sind und der Treiberchip in einem Öffnungsabschnitt auf einer Isolierschicht unter der metallischen Schicht angeordnet ist.
  • DETAILLIERTE BESCHREIBUNG
  • Die Aspekte und Beispiele werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei allgemein gleiche Bezugszahlen verwendet werden, um durchweg auf gleiche Elemente Bezug zu nehmen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Beispiele zu vermitteln. Es kann jedoch für einen Fachmann offensichtlich sein, dass ein oder mehrere Aspekte der Beispiele mit einem geringeren Grad der spezifischen Details praktiziert werden können. Bei anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form gezeigt, um das Beschreiben eines oder mehrerer Aspekte der Beispiele zu erleichtern. Es versteht sich, dass andere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Es sei weiterhin angemerkt, dass die Zeichnungen nicht maßstabsgetreu oder nicht notwendigerweise maßstabsgetreu sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Darstellung spezifische Aspekte gezeigt werden, wie die Offenbarung praktiziert werden kann. In dieser Hinsicht kann Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Front“, „Rückseite“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Komponenten von beschriebenen Bauelementen in einer Anzahl verschiedener Orientierungen positioniert sein können, kann die Richtungsterminologie zu Veranschaulichungszwecken verwendet werden und ist auf keinerlei Weise beschränkend.
  • Außerdem wird zwar ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels möglicherweise bezüglich nur einer von mehreren Implementierungen offenbart, ein derartiges Merkmal oder ein derartiger Aspekt kann mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft. Weiterhin sollen in dem Ausmaß, dass die Ausdrücke „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ inklusiv sein. Die Ausdrücke „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet werden. Es versteht sich, dass mit diesen Ausdrücken angezeigt werden kann, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder ob sie nicht in direktem Kontakt miteinander stehen. Außerdem soll der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt als das Beste und das Optimale verstanden werden.
  • Die Beispiele eines Halbleitermoduls, eines integrierten Leistungsmoduls und eines Verfahrens zum Herstellen eines Halbleitermoduls können verschiedene Arten von Transistorbauelementen verwenden. Die Beispiele können Transistorbauelemente verwenden, die in Halbleiter-Dies oder Halbleiterchips verkörpert sind, wobei die Halbleiter-Dies oder Halbleiterchips in einer Form eines Blocks aus halbleitendem Material vorgesehen sein können, wie aus einem Halbleiterwafer hergestellt und aus dem Halbleiterwafer ausgesägt, oder in einer anderen Form, in der weitere Prozessschritte ausgeführt worden sind wie beispielsweise Aufbringen einer Kapselungsschicht auf den Halbleiter-Die oder den Halbleiterchip. Die Beispiele können auch horizontale oder vertikale Transistorbauelemente verwenden, wobei jene Strukturen in einer Form vorgesehen sein können, in der alle Kontaktelemente des Transistorbauelements auf einer der Hauptflächen des Halbleiter-Die vorgesehen sind (horizontale Transistorstrukturen), oder in einer Form, in der mindestens ein elektrisches Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Die angeordnet ist und mindestens ein anderes elektrisches Kontaktelement auf einer zweiten Hauptfläche gegenüber der ersten Hauptfläche des Halbleiter-Die angeordnet ist (vertikale Transistorstrukturen), wie beispielsweise MOS-Transistorstrukturen oder IGBT (Insulated Gate Bipolar Transistor)-Strukturen. Insofern als die Transistorchips als Leistungstransistorchips konfiguriert sind, können die weiter unten offenbarten Beispiele eines Halbleiter-Package als intelligente Leistungsmodule (IPM) klassifiziert werden.
  • In jedem Fall können die Halbleiter-Dies oder Halbleiterchips Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen umfassen, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiter-Dies dienen. Die Kontaktelemente können eine beliebige gewünschte Form oder Gestalt besitzen. Sie können beispielsweise die Form von Kontaktflecken besitzen, d.h. flache Kontaktschichten auf einer äußeren Oberfläche des Halbleiter-Die. Die Kontaktelemente und Kontaktpads können aus einem beliebigen elektrisch leitenden Material hergestellt sein, z.B. aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung, oder einem elektrisch leitenden organischen Material oder aus einem elektrisch leitenden Halbleitermaterial. Die Kontaktelemente können auch als Schichtstapel aus einem oder mehreren der oben erwähnten Materialien ausgebildet sein.
  • Die Beispiele eines Halbleitermoduls, eines integrierten Leistungsmoduls und ein Verfahren zum Herstellen eines Halbleitermoduls können ein Kapselungsmittel oder eine Kapselungsschicht mit dem darin eingebetteten Halbleitertransistorchip, dem Halbleiterdiodenchip und dem Halbleitertreiberchip umfassen. Das Kapselungsmittel oder die Kapselungsschicht können ein beliebiges elektrisch isolierendes Material sein wie beispielsweise eine beliebige Art von Ausform- oder Moldmaterial, eine beliebige Art von Harzmaterial oder eine beliebige Art von Epoxidmaterial, ein Bismaleimid oder ein Cyanatester. Das Kapselungsmittel oder die Kapselungsschicht können auch ein Polymermaterial, ein Polyimidmaterial oder ein Thermoplastmaterial sein. Die erste und zweite Formmasse können auch beliebige der oben erwähnten Materialien umfassen und weiterhin darin eingebettete Füllmaterialien enthalten wie beispielsweise wärmeleitende Inkremente. Diese Füllinkremente können aus SiO, SiC, Al2O3, ZnO, AlN, BN, MgO, Si3N4 oder Keramik oder einem metallischen Material wie beispielsweise Cu, Al, Ag, oder Mo bestehen. Weiterhin können die Füllinkremente die Gestalt von Fasern besitzen und können beispielsweise aus Carbonfasern oder Nanoröhren bestehen. Das Kapselungsmittel oder die Kapselungsschicht können auch weitere Additive zum Verstellen von Herstellungseigenschaften enthalten.
  • Insofern als ein Verfahren zum Herstellen eines Halbleitermoduls so beschrieben wird, dass es eine spezifische Reihenfolge von Verfahrensschritten besitzt, sollte erwähnt werden, dass eine beliebige andere angemessene Reihenfolge der Verfahrensschritte durch den Fachmann verwendet werden kann. Es sei weiterhin erwähnt, dass etwaige, in Verbindung mit einem beschriebenen Verfahren erwähnte Kommentare, Anmerkungen oder Merkmale so zu verstehen sind, dass sie auch ein Bauelement offenbaren, das durch solche Kommentare, Anmerkungen oder Merkmale erhalten wird oder daraus resultiert, selbst falls ein derartiges Bauelement nicht explizit beschrieben oder in den Figuren dargestellt ist. Zudem sind etwaige, in Verbindung mit einem Bauelement erwähnte Kommentare, Anmerkungen oder Merkmale so zu verstehen, dass sie auch einen Verfahrensschritt zum Bereitstellen oder Herstellen des jeweiligen Bauelementmerkmals offenbaren.
  • 1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines beispielhaften Halbleitermoduls gemäß dem ersten Aspekt. Das Halbleitermodul 10 von 1 umfasst einen Träger 11, einen auf oder über dem Träger 11 angeordneten Halbleitertransistorchip 12, einen auf oder über dem Träger 11 angeordneten Halbleiterdiodenchip 13 und einen auf oder über dem Träger 11 angeordneten Halbleitertreiberchip 14. Das Halbleitermodul 10 umfasst weiterhin mehrere externe Verbinder 15 und eine Kapselungsschicht 16, die den Träger 11, den Halbleitertransistorchip 12, den Halbleiterdiodenchip 13 und den Halbleitertreiberchip 14 bedeckt, wobei die Kapselungsschicht 16 elektrische Via-Verbindungen 16.1 zum Bereitstellen von elektrischen Verbindungen zwischen dem Halbleitertreiberchip 14 und den externen Verbindern 15, zwischen dem Halbleitertreiberchip 14 und dem Halbleitertransistorchip 12 und zwischen dem Halbleitertransistorchip 12 und dem Halbleiterdiodenchip 13 umfasst. Elektrische Bahnen 16.2 können auf der Kapselungsschicht 16 vorgesehen sein, Verbindungen zwischen individuellen elektrischen Via-Verbindungen 16.1 ausbildend.
  • Ein spezifisches Merkmal des Halbleitermoduls 10 des ersten Aspekts besteht darin, dass keiner des Halbleitertransistorchips 12, des Halbleiterdiodenchips 13 und des Halbleitertreiberchips 14 auf oder über der Kapselungsschicht 16 angeordnet sind und vielmehr alle der Halbleiterchips so gut wie in einer und der gleichen gemeinsamen Ebene auf dem Träger 11 angeordnet sind, so dass sie alle von einer effizienten Wärmeableitung durch den Träger 11 profitieren.
  • Gemäß einem Beispiel des Halbleitermoduls des ersten Aspekts sind der Halbleitertransistorchip 12 und der Halbleiterdiodenchip 13 separate Chips, wie im Beispiel von 1 gezeigt. Alternativ können der Halbleitertransistor und die Halbleiterdiode auch auf einem gemeinsamen Halbleiterchip integriert sein, der beispielsweise ein Siliziumkarbidchip (SiC-Chip) sein kann.
  • Gemäß einem Beispiel des Halbleitermoduls des ersten Aspekts wird die Halbleiterdiode auf einem Halbleiterdiodenchip ausgebildet, der ein SiC-Chip ist.
  • Gemäß einem Beispiel des Halbleitermoduls des ersten Aspekts umfassen die externen Verbinder 15 erste externe Verbinder 15.1 und zweite externe Verbinder 15.2. Die ersten externen Verbinder 15.1 sind durch elektrische Via-Verbindungen 16.1 der Kapselungsschicht 16 elektrisch mit dem Halbleitertreiberchip 14 verbunden, und die zweiten externen Verbinder 15.2 sind elektrisch mit dem Halbleitertransistorchip 12 verbunden, insbesondere mit einem Elektrodenanschluss wie beispielsweise einem Emitteranschluss (Source) oder einem Kollektoranschluss (Drain) des Halbleitertransistorchips 12.
  • Gemäß einem Beispiel des Halbleitermoduls des ersten Aspekts umfassen die elektrischen Via-Verbindungen 16.1 der Kapselungsschicht 16 laterale Durchmesser über 50 µm, insbesondere über 100 µm, insbesondere über 150 µm, insbesondere über 200 µm. Gemäß einem Beispiel des Halbleitermoduls des ersten Aspekts werden die elektrischen Via-Verbindungen 16.1 durch Laserabtragung hergestellt.
  • Gemäß einem Beispiel des Halbleitermoduls des ersten Aspekts kann der Träger 11 ein Substrat 11A umfassen, das eine isolierende, dielektrische oder keramische Schicht oder Kachel umfasst, und eine erste metallische Schicht 11B auf einer unteren Oberfläche des Substrats 11A und eine zweite metallische Schicht 11C auf einer oberen Oberfläche des Substrats 11A. Gemäß einem Beispiel kann der Träger 11 ein oder mehrere eines DCB (Direct Copper Bonding)-Substrats, eines DAB (Direct Aluminum Bonded)-Substrats und eines AMB (Active Metal Brazing)-Substrats umfassen, wobei das Substrat eine keramische Schicht umfassen kann, insbesondere ein oder mehrere von AlO, AlN, Al2O3, oder eine dielektrische Schicht, insbesondere Si3N4. Gemäß einem Beispiel kann der Träger 11 eine erste obere Oberfläche, eine zweite untere Oberfläche gegenüber der ersten oberen Oberfläche und Seitenflächen, die die erste und zweite Oberfläche verbinden, umfassen, wobei die Kapselungsschicht 16 die erste obere Oberfläche und die Seitenflächen des Trägers 11 bedecken kann. Gemäß einem Beispiel kann der Träger 11 ein Substrat 11A umfassen, das ein anorganisches oder ein organisches Substrat sein kann. Der Kern des Substrats 11A, insbesondere des organischen Substrats, kann eine Wärmeleitfähigkeit besser als oder über 1 W/mK umfassen. Gemäß einem Beispiel kann der Träger 11 eine Dicke in einem Bereich von 0,1 mm bis 0,3 mm umfassen, insbesondere in einem Bereich von 0,15 mm bis 0,25 mm.
  • Gemäß einem Beispiel des Halbleitermoduls 10 des ersten Aspekts umfasst der Träger 11 eine oberste metallische Schicht wie etwa die mit dem Bezugszeichen 11C bezeichnete, und eine Isolierschicht wie etwa die mit dem Bezugszeichen 11A bezeichnete, unter der metallischen Schicht 11C, wobei die metallische Schicht 11C mindestens einen ersten metallischen Abschnitt 11C.1 und mindestens einen zweiten metallischen Abschnitt 11C.2 umfasst. Gemäß einem weiteren Beispiel davon sind der Halbleitertransistorchip 12 und der Halbleiterdiodenchip 13 auf dem ersten metallischen Abschnitt 11C.1 angeordnet, und der Halbleitertreiberchip 14 ist auf dem zweiten metallischen Abschnitt 11C.2 angeordnet.
  • Gemäß einem Beispiel des Halbleitermoduls 10 des ersten Aspekts sind Elektrodenanschlüsse des Halbleitertransistorchips 12 und des Halbleiterdiodenchips 13 in der Form von Kontaktpads mit relativ großen Flächen enthalten, wohingegen elektrische Anschlüsse des Halbleitertreiberchips 14 aus Kontaktpads mit relativ kleinen Flächen bestehen, insbesondere Flächen, die erheblich kleiner sind als die Flächen der Kontaktpads des Halbleitertransistorchips 12 und des Halbleiterdiodenchips 13. Infolgedessen können die Kontaktpads des Halbleitertransistorchips 12 und des Halbleiterdiodenchips 13 direkt mit jeweiligen elektrischen Via-Verbindungen 16.1 der Kapselungsschicht 16 verbunden sein, wohingegen Kontaktpads des Halbleitertreiberchips 14 nicht direkt mit elektrischen Via-Verbindungen 16.1 verbunden sein können. Die Kontaktpads des Halbleitertreiberchips 14 sind stattdessen mit sogenannten Fußpunkten 11C.4 verbunden, die selbst direkt mit elektrischen Via-Verbindungen 16.1 verbunden sind. Die Kontaktpads des Halbleitertreiberchips 14 sind durch Drahtverbindungen mit metallischen Leitern oder Bahnen 11C.3 verbunden, und die metallischen Leiter 11C.3 sind an einem ihrer Enden mit den Fußpunkten 11C.4 verbunden. Eine derartige Anordnung ist am besten in 2 zu sehen.
  • 2 umfasst die 2A bis 2C und zeigt verschiedene Perspektivansichten auf ein Halbleitermodul 20 gemäß dem ersten Aspekt. 2B ist eine vergrößerte Ansicht der Sektion innerhalb des durch eine schwarze Linien in 2A eingerahmten Rechtecks.
  • Gemäß einem Beispiel des Halbleitermoduls des ersten Aspekts, wie zuvor angezeigt, umfasst das Halbleitermodul 10 weiterhin mehrere metallische Fußpunkte 11C.4, wobei jeder einzelne der Fußpunkte 11C.4 neben dem Halbleitertreiberchip 14 und unter einer der elektrischen Via-Verbindungen 16.1 der Kapselungsschicht 16 angeordnet ist, wobei der Halbleitertreiberchip 14 mehrere Kontaktpads umfasst, wobei jeder einzelne der mehreren Fußpunkte 11C.4 mit einem der mehreren Kontaktpads verbunden ist. Gemäß einem weiteren Beispiel davon umfasst das Halbleitermodul 10 weiterhin mehrere metallische Leiter 11C.3, wobei einer oder mehrere der Fußpunkte 11C.4 mit einem Ende einer der metallischen Leitern 11C.3 verbunden ist, wobei das andere Ende des einen metallischen Leiters 11C.3 über einen Bonddraht 17 mit einem der Kontaktpads des Halbleitertreiberchips 14 verbunden ist.
  • Gemäß einem weiteren Beispiel umfassen einer oder mehrere der Fußpunkte 11C.4 einen Durchmesser in einem Bereich von 300 µm bis 1,2 mm, insbesondere von 500 µm bis 1,0 mm. Gemäß einem Beispiel des Halbleitermoduls 20 von 2 umfasst das Halbleitermodul 20 eine Schaltung, die vier Transistorchips 12.1, 12.2, 12.3 und 12.4 umfasst, von denen jeder einzelne parallel zu einem von vier Diodenchips 13.1, 13.2, 13.3 und 13.4 geschaltet ist. Die Schaltung kann weiterhin in zwei Halbbrückenschaltungen unterteilt sein, wobei eine erste Halbbrückenschaltung durch eine Reihenschaltung aus den Transistoren 12.1 und 12.3 gebildet wird, wodurch ein erstes Signal an einem Knoten zwischen den Transistoren 12.1 und 12.3 geliefert wird, und eine zweite Halbbrückenschaltung durch eine Reihenschaltung aus den Transistoren 12.2 und 12.4 gebildet wird, wodurch ein zweites Signal an einem Knoten zwischen den Transistoren 12.2 und 12.4 geliefert wird. Die Transistoren 12.1 und 12.2 wirken als die High-Side-Transistoren der Halbbrückenschaltungen und die Transistoren 12.3 und 12.4 wirken als die Low-Side-Transistoren der Halbbrückenschaltungen. Die Halbleitertransistorchips 12.1 bis 12.4 können durch IGBT-Chips (Insulated Gate Bipolar Transistor) ausgebildet werden.
  • Gemäß einem Beispiel des Halbleitermoduls 20 des ersten Aspekts umfasst das Halbleitermodul 20 einen Träger 11, wobei der Träger 11 eine oberste metallische Schicht 11C und eine Isolierschicht 11A unter der metallischen Schicht 11C umfasst, wobei die metallische Schicht 11C zwei Öffnungsabschnitte umfasst, in denen die Isolierschicht 11A exponiert ist und auf der zwei Halbleitertreiberchips 14.1 und 14.2 angeordnet sind. Die metallische Schicht 11C umfasst weiterhin großflächige metallische Abschnitte 11C.1, auf denen die Halbleitertransistorchips 12.1 bis 12.4 und die Halbleiterdiodenchips 13.1 bis 13.4 angeordnet sind. Die metallische Schicht 11C umfasst weiterhin kleinflächige metallische Abschnitte 11C.2, auf denen die Halbleitertreiberchips 14.1 und 14.2 montiert sind, die metallischen Leiter 11C.3 und die Fußpunkte 11C.4.
  • Gemäß einem Beispiel der Halbleitermodule 10 oder 20 des ersten Aspekts wird die metallische Schicht 11C hergestellt, indem zuerst ein Träger wie etwa ein DCB, eine vollständige oberste Metallschicht umfassend, bereitgestellt wird und dann beispielsweise spezifische Abschnitte weggeätzt werden, so dass die verbleibenden Abschnitte durch die großen Flächen 11C.1 zum Montieren der Halbleitertransistorchips 12 und der Halbleiterdiodenchips 13, die kleinen Flächen 11C.2, die metallischen Leiter 11C.3 und die Fußpunkte 11C.4 gebildet werden.
  • Gemäß einem Beispiel der Halbleitermodule 10 oder 20 des ersten Aspekts können die Halbleitermodule 10 oder 20 weiterhin mehrere passive elektrische Bauelemente umfassen (in 1 nicht gezeigt), die über oder unter der Kapselungsschicht 16 angeordnet sind. Diese passiven elektrischen Bauelemente können beispielsweise Widerstände wie etwa Shunt-Widerstände, Induktoren, Kondensatoren, Dioden wie Zenerdioden oder Sensoren sein. Wie in 2A und 2B gezeigt, werden passive elektrische Bauelemente 21 zwischen Abschnitte der metallischen Leiter 11C.3 eingesetzt. Falls in diesem Fall danach die Kapselungsschicht 16 aufgebracht wird, werden die passiven elektrischen Bauelemente 21 unter der Kapselungsschicht 16 angeordnet. Es könnte andere Fälle geben, in denen es sich beispielsweise herausstellt, dass die passiven elektrischen Bauelemente 21 zu voluminös sind, um mit den metallischen Leitern 11C.3 verbunden zu werden, so dass es sich als besser herausstellt, sie über der Kapselungsschicht 16 anzuordnen und sie mit den elektrischen Via-Verbindungen 16.1 zu verbinden.
  • Gemäß einem Beispiel der Halbleitermodule 10 oder 20 des ersten Aspekts umfasst die Kapselungsschicht 16 eines oder mehrere eines Polymermaterials, eines Form- oder Moldmaterials, eines Harzmaterials, eines Epoxidharzmaterials und Acrylatmaterials, eines Polyimidmaterials und eines siliziumbasierten Materials.
  • Gemäß einem Beispiel der Halbleitermodule 10 oder 20 des ersten Aspekts wird eine Lötresistschicht 9 auf der Kapselungsschicht 16 aufgebracht. Die Lötresistschicht 9 umfasst Via-Verbindungen, die mit ausgewählten einzelnen der elektrischen Via-Verbindungen 16.1 der Kapselungsschicht 16 und mit auf der oberen Oberfläche der Lötresistschicht 9 ausgebildeten Lötpads 9.1 verbunden sind. Die Lötpads 9.1 können zum Anschließen der externen Verbinder 15 daran verwendet werden.
  • Gemäß einem Beispiel der Halbleitermodule 10 oder 20 des ersten Aspekts sind die in 1 und 2 gezeigten Via-Verbindungen 16.1 jeweils mit dem Emitter der Halbleitertransistorchips 12 oder 12.1 bis 12.4 verbunden. Es gibt auch andere Via-Verbindungen, die nicht in 1 und 2 gezeigt sind und die mit der oberen Schicht 11A des DCB 11 und auf diese Weise jeweils mit dem Kollektor der Halbleiterchips 12 oder 12.1 bis 12.4 verbunden sind. Auf diese Weise kann eine High-Side-/Low-Side-Verbindung zwischen zwei IGBT-Chips realisiert werden, wobei die Umverdrahtungsebene auf der Kapselungsschicht 16 die Ebene ist, in der die elektrischen Verbindungen bereitgestellt werden.
  • Gemäß einem Beispiel der Halbleitermodule 10 oder 20 des ersten Aspekts kann der Halbleitertreiberchip 14 ein blanker oder nackter Halbleiterchip oder ein blanker oder nackter Halbleiter-Die sein, wie etwa in 1 oder 2 angezeigt. Alternativ jedoch kann der Halbleitertreiberchip auch in der Form eines gekapselten Bauelements vorgesehen werden, das in die Kapselungsschicht 16 eingebettet werden könnte, z.B. durch Löten auf leitende Bahnen, die mit den elektrischen Via-Verbindungen 16.1 verbunden sein könnten.
  • 3 zeigt ein weiteres Beispiel eines Halbleitermoduls gemäß dem ersten Aspekt.
  • Das Halbleitermodul 30 von 3 umfasst einen Träger 31, einen auf dem Träger 31 angeordneten Halbleitertransistorchip 32, einen auf dem Träger 31 angeordneten Halbleiterdiodenchip 33, einen auf dem Träger 31 angeordneten Halbleitertreiberchip 34, mehrere externe Verbinder 35 und eine Kapselungsschicht 36, die den Träger 31, den Halbleitertransistorchip 32, den Halbleiterdiodenchip 33 und den Halbleitertreiberchip 34 bedeckt, wobei die Kapselungsschicht 36 elektrische Via-Verbindungen 36.1 zum Bereitstellen elektrischer Verbindungen zwischen dem Halbleitertreiberchip 34 und den externen Verbindern 35, zwischen dem Halbleitertreiberchip 34 und dem Halbleitertransistorchip 32 und zwischen dem mindestens einen Halbleitertransistorchip 32 und dem Halbleiterdiodenchip 33 umfasst. Es können elektrische Bahnen 36.2 auf der Kapselungsschicht 36 vorgesehen werden, Verbindungen zwischen individuellen elektrischen Via-Verbindungen 36.1 ausbildend.
  • Bei dem Beispiel eines Halbleitermoduls 30 von 3 umfasst der Träger 31 einen Mold-Embedded-Systemträger, der eine Form- oder Moldschicht 31A, Systemträgerabschnitte 31B und 31C und eine Leiterplatte (PCB) 31D umfasst. Die Leiterplattenabschnitte 31B und 31C sind in Ausnehmungsbereichen der Formschicht 31A eingebettet, und auch die PCB 31D ist in Ausnehmungsbereichen der Formschicht 31A eingebettet. Die PCB 31D ist derart ausgebildet, dass sie den Systemträgerabschnitt 31C umgibt. Weiterhin umfasst die PCB 31D metallische Leiter und Fußpunkte zum Verbinden des Halbleitertreiberchips 34 mit den externen Verbindern 35 und mit dem Halbleitertransistorchip 32. Weitere Details des Halbleitermoduls 30 werden in Verbindung mit 4 gezeigt und erläutert.
  • 4 umfasst die 4A bis 4C und zeigt ein Halbleitermodul 40, das dem Halbleitermodul 20 von 2 ähnlich ist, was die Halbleiterchips und ihre Interkonnektivität betrifft. 4B ist eine vergrößerte Ansicht des Rechtecks innerhalb des durch eine schwarze Linie in 4A eingerahmten Bereichs.
  • Bezüglich der Struktur jedoch ist das Halbleitermodul 40 wie das Halbleitermodul 30 von 3 konstruiert. Dementsprechend umfasst das Halbleitermodul 40 einen Träger 41, der eine Form- oder Moldschicht 41A, Systemträgerabschnitte 41B, 41C, 41D, 41E und 41F und Leiterplatten (PCBs) 41G und 41H umfasst. Die Systemträgerabschnitte 41E und 41F funktionieren als Chippads für die beiden Halbleitertreiberchips 44. Die beiden PCBs 41G und 41H sind so ausgebildet, dass sie die Systemträgerabschnitte 41E und 41F umgeben, wie in Verbindung mit 3 beschrieben und erläutert. Gemäß einem Beispiel des Halbleitermoduls 40 von 4 umfasst das Halbleitermodul 40 eine Schaltung, die vier Transistorchips 42.1, 42.2, 42.3 und 42.4 umfasst, von denen jeder einzelne parallel zu einem von vier Diodenchips 43.1, 43.2, 43.3 und 43.4 geschaltet ist. Die Zwischenverbindungen zwischen den Halbleiterchips sind die gleichen wie bei den Halbleiterchips des Halbleitermoduls 20 von 2.
  • Die Halbleitertransistorchips 42.1 und 42.2 und die Halbleiterdiodenchips 43.1 und 43.2 sind auf dem Systemträgerabschnitt 41C angeordnet, der Halbleitertransistorchip 42.3 und der Halbleiterdiodenchip 43.4 sind auf dem Systemträgerabschnitt 41B angeordnet, und der Halbleitertransistorchip 42.4 und der Halbleiterdiodenchip 43.3 sind auf dem Systemträgerabschnitt 41D montiert.
  • Wie in der vergrößerten Ansicht von 4B zu sehen ist, umfasst die PCB 41H metallische Leiter 41D.1 und Fußpunkte 41D.2, wobei die Kontaktpads des Halbleitertreiberchips 44.2 durch Bonddrähte 47 jeweils mit einem Ende einer der metallischen Leiter 41D.1 verbunden sind, wobei das andere Ende des metallischen Leiters 41D.1 mit einem der Fußpunkte 41D.2 verbunden ist. Die Fußpunkte 41D.2 sind dann mit den elektrischen Via-Verbindungen verbunden, wie mit dem Bezugszeichen 36.1 in 3 bezeichnet.
  • Das in 4C gezeigte Bezugszeichen 46 bezeichnet die Kapselungsschicht 46 entsprechend der in 3 gezeigten Kapselungsschicht 36, und gleichermaßen bezeichnet das Bezugszeichen 46.1 die in der Kapselungsschicht 46 entsprechend den in 3 gezeigten Via-Verbindungen 36.1 ausgebildeten Via-Verbindungen 46.1, und gleichermaßen bezeichnet das Bezugszeichen 47 die Bonddrähte 47 entsprechend den in 3 gezeigten Bonddrähten 37.
  • Weitere Beispiele des Halbleitermoduls des ersten Aspekts können mit einem beliebigen der Beispiele oder Merkmale ausgebildet werden, die weiter unten in Verbindung mit einem integrierten Leistungsmodul des zweiten Aspekts oder einem Verfahren zum Herstellen eines Halbleitermoduls des dritten Aspekts beschrieben werden.
  • Die vorliegende Offenbarung betrifft auch ein integriertes Leistungsmodul gemäß dem zweiten Aspekt. Das integrierte Leistungsmodul gemäß dem zweiten Aspekt umfasst einen Träger, mindestens einen auf dem Träger angeordneten Leistungstransistor, mindestens eine auf dem Träger angeordnete Leistungsdiode, mindestens einen auf dem Träger angeordneten Treiberchip, mehrere externe Verbinder und eine Kapselungsschicht, die den Leistungstransistor und die Leistungsdioden bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen von elektrischen Verbindungen zwischen dem Treiberchip und den externen Verbindern umfasst.
  • Gemäß einem Beispiel des integrierten Leistungsmoduls des zweiten Aspekts umfasst die Kapselungsschicht weiterhin elektrische Via-Verbindungen zum Bereitstellen elektrischer Verbindungen zwischen dem mindestens einen Treiberchip und dem mindestens einen Leistungstransistor und zwischen dem mindestens einen Leistungstransistor und der mindestens einen Leistungsdiode.
  • Gemäß einem Beispiel des integrierten Leistungsmoduls des zweiten Aspekts sind Leistungstransistor und Leistungsdioden zusammengeschaltet, um eine AC/AC-Wandlerschaltung, eine AC/DC-Wandlerschaltung, eine DC/AC-Wandlerschaltung, eine DC/DC-Wandlerschaltung oder eine Frequenzwandlerschaltung auszubilden.
  • Weitere Beispiele des integrierten Leistungsmoduls des zweiten Aspekts können mit einem beliebigen der Beispiele oder Merkmale ausgebildet werden, die oben in Verbindung mit dem Halbleitermodul des ersten Aspekts beschrieben wurden.
  • 5 zeigt ein Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen eines Halbleitermoduls gemäß einem dritten Aspekt. Das Verfahren 50 von 5 umfasst das Bereitstellen eines Trägers, wobei der Träger eine oberste metallische Schicht und eine Isolierschicht unter der metallischen Schicht umfasst, wobei die metallische Schicht mindestens einen metallischen Abschnitt und mindestens einen Öffnungsabschnitt umfasst, in dem die Isolierschicht exponiert ist (51), das Anordnen mindestens eines Halbleitertransistorchips und mindestens eines Halbleiterdiodenchips auf metallischen Abschnitten der metallischen Schicht (52), das Anordnen mindestens eines Halbleitertreiberchips auf der Isolierschicht in einem Öffnungsabschnitt der metallischen Schicht (53), das Aufbringen einer Kapselungsschicht auf den Träger, den Halbleitertransistorchip, den Halbleiterdiodenchip und den Halbleitertreiberchip (54), das Ausbilden elektrischer Via-Verbindungen in die Kapselungsschicht (55), das Aufbringen mehrerer externer Verbinder (56) und das Ausbilden elektrischer Verbindungen zwischen dem Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistorchip und zwischen dem mindestens einen Halbleitertransistorchip und dem mindestens einen Halbleiterdiodenchip (57) .
  • Gemäß einem Beispiel des Verfahrens des dritten Aspekts umfasst das Bereitstellen eines Trägers weiterhin das Ausbilden mehrerer Fußpunkte auf der Isolierschicht in dem mindestens einen Öffnungsabschnitt und das Anordnen des mindestens einen Halbleitertreiberchips umfasst das elektrische Verbinden jedes einzelnen der Fußpunkte mit einem von mehreren Kontaktpads des Halbleitertreiberchips.
  • Gemäß einem Beispiel des Verfahrens des dritten Aspekts umfasst das Ausbilden elektrischer Via-Verbindungen in die Kapselungsschicht das Ausbilden mindestens eines Teils der elektrischen Via-Verbindungen, so dass sich jede einzelne der elektrischen Via-Verbindungen von einer oberen Hauptfläche der Kapselungsschicht vertikal nach unten zu einem der mehreren Fußpunkte erstreckt.
  • Weitere Beispiele des Verfahrens des dritten Aspekts können durch Kombinieren mit Beispielen oder Merkmalen ausgebildet werden, die oben in Verbindung mit dem Halbleitermodul des ersten Aspekts oder dem integrierten Leistungsmodul des zweiten Aspekts beschrieben wurden.

Claims (20)

  1. Halbleitermodul, umfassend: einen Träger; mindestens einen über dem Träger angeordneten Halbleitertransistor; mindestens eine über dem Träger angeordnete Halbleiterdiode; mindestens einen über dem Träger angeordneten Halbleitertreiberchip; wobei der Halbleitertransistor, die Halbleiterdiode und der Halbleitertreiberchip lateral nebeneinander auf dem Träger angeordnet sind; mehrere externe Verbinder; und eine Kapselungsschicht, die den Träger, den Halbleitertransistor, die Halbleiterdiode und den Halbleitertreiberchip bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen von elektrischen Verbindungen zwischen dem mindestens einen Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistor und zwischen dem mindestens einen Halbleitertransistor und der mindestens einen Halbleiterdiode umfasst.
  2. Halbleitermodul nach Anspruch 1, weiterhin umfassend: mehrere metallische Fußpunkte, wobei jeder einzelne der Fußpunkte neben dem Halbleitertreiberchip und unter einer der elektrischen Via-Verbindungen der Kapselungsschicht angeordnet ist, wobei der Halbleitertreiberchip mehrere Kontaktpads umfasst, wobei jeder einzelne der mehreren Fußpunkte mit einem der mehreren Kontaktpads verbunden ist.
  3. Halbleitermodul nach Anspruch 2, wobei einer oder mehrere der Fußpunkte einen Durchmesser im Bereich von 300 µm bis 1,2 mm umfassen.
  4. Halbleitermodul nach Anspruch 2 oder 3, weiterhin umfassend: mehrere metallische Leiter, wobei einer oder mehrere der Fußpunkte mit einem Ende eines der metallischen Leiter verbunden sind, wobei das andere Ende des einen metallischen Leiters durch einen Bonddraht mit einem der Kontaktpads verbunden ist.
  5. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei die Kapselungsschicht eine Dicke eines Bereichs von 50 µm bis 1 mm umfasst.
  6. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei die elektrischen Via-Verbindungen der Kapselungsschicht laterale Durchmesser über 50 um umfassen, insbesondere über 100 µm, insbesondere über 150 µm, insbesondere über 200 um.
  7. Halbleitermodul nach einem der vorhergehenden Ansprüche, weiterhin umfassend: mehrere über oder unter der Kapselungsschicht angeordnete passive elektrische Bauelemente.
  8. Halbleitermodul nach Anspruch 7, wobei die passiven elektrischen Bauelemente über der Kapselungsschicht angeordnet sind und mit den elektrischen Via-Verbindungen verbunden sind.
  9. Halbleitermodul nach Ansprüchen 4 und 7, wobei die passiven elektrischen Bauelemente unter der Kapselungsschicht angeordnet sind und mit den metallischen Leitern verbunden sind.
  10. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei der Träger ein oder mehrere eines DCB (Direct Copper Bonded)-Substrats, eines DAB (Direct Aluminum Bonded)-Substrats, eines AMB (Active Metal Brazing)-Substrats und eines Mold-Embedded-Systemträgers umfasst.
  11. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei der Träger eine oberste metallische Schicht und eine Isolierschicht unter der metallischen Schicht umfasst, wobei die metallische Schicht mindestens einen metallischen Abschnitt und mindestens einen Öffnungsabschnitt, in dem die Isolierschicht exponiert ist, umfasst.
  12. Halbleitermodul nach Anspruch 11, wobei der Halbleitertransistor und die Halbleiterdiode auf metallischen Abschnitten angeordnet sind und der Halbleitertreiberchip auf der Isolierschicht in einem Öffnungsabschnitt angeordnet ist.
  13. Halbleitermodul nach einem der vorhergehenden Ansprüche, weiterhin umfassend: einen über der Kapselungsschicht innerhalb des Umrisses des Halbleitertransistors angeordneten Temperatursensor.
  14. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei die Kapselungsschicht eines oder mehrere eines Polymermaterials, eines Formmaterials, eines Harzmaterials, eines Epoxidharzmaterials, eines Acrylatmaterials, eines Polyimidmaterials und eines siliziumbasierten Materials umfasst.
  15. Integriertes Leistungsmodul, umfassend: einen Träger; mindestens einen auf dem Träger angeordneten Leistungstransistor; mindestens eine auf dem Träger angeordnete Leistungsdiode; mindestens einen auf dem Träger angeordneten Treiberchip; wobei der Leistungstransistor, die Leistungsdiode und der Treiberchip lateral nebeneinander auf dem Träger angeordnet sind; mehrere externe Verbinder; und eine Kapselungsschicht, die den Leistungstransistor und die Leistungsdiode bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen elektrischer Verbindungen zwischen dem Treiberchip und den externen Verbindern umfasst.
  16. Leistungsmodul nach Anspruch 15, wobei die Kapselungsschicht weitere elektrische Via-Verbindungen zum Bereitstellen elektrischer Verbindungen zwischen dem mindestens einen Treiberchip und dem mindestens einen Leistungstransistor und zwischen dem mindestens einen Leistungstransistor und der mindestens einen Leistungsdiode umfasst.
  17. Leistungsmodul nach Anspruch 16, wobei Leistungstransistoren und Leistungsdioden zusammengeschaltet sind, um eine AC/AC-Wandlerschaltung, eine AC/DC-Wandlerschaltung, eine DC/AC-Wandlerschaltung, eine DC/DC-Wandlerschaltung oder eine Frequenzwandlerschaltung auszubilden.
  18. Verfahren zum Herstellen eines Halbleitermoduls, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Trägers, wobei der Träger eine oberste metallische Schicht und eine Isolierschicht unter der metallischen Schicht umfasst, wobei die metallische Schicht mindestens einen metallischen Abschnitt und mindestens einen Öffnungsabschnitt, in dem die Isolierschicht exponiert ist, umfasst; Anordnen mindestens eines Halbleitertransistors und mindestens einer Halbleiterdiode auf metallischen Abschnitten der metallischen Schicht; Anordnen mindestens eines Halbleitertreiberchips auf der Isolierschicht in einem Öffnungsabschnitt der metallischen Schicht, derart, dass der Halbleitertransistor, die Halbleiterdiode und der Halbleitertreiberchip lateral nebeneinander auf dem Träger angeordnet sind; Aufbringen einer Kapselungsschicht auf dem Träger, dem Halbleitertransistor, der Halbleiterdiode und dem Halbleitertreiberchip; Ausbilden elektrischer Via-Verbindungen in die Kapselungsschicht; Aufbringen mehrerer externer Verbinder; und Ausbilden elektrischer Verbindungen zwischen dem Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistor und zwischen dem mindestens einen Halbleitertransistor und der mindestens einen Halbleiterdiode.
  19. Verfahren nach Anspruch 18, wobei das Bereitstellen eines Trägers weiterhin das Ausbilden mehrerer Fußpunkte auf der Isolierschicht in dem mindestens einen Öffnungsabschnitt umfasst; und das Anordnen des mindestens einen Halbleitertreiberchips das elektrische Verbinden jedes einzelnen der Fußpunkte mit einem von mehreren Kontaktpads des Halbleitertreiberchips umfasst.
  20. Verfahren nach Anspruch 18, wobei das Ausbilden elektrischer Via-Verbindungen in die Kapselungsschicht das Ausbilden mindestens eines Teils der elektrischen Via-Verbindungen umfasst, so dass sich jede einzelne der elektrischen Via-Verbindungen von einer oberen Hauptfläche der Kapselungsschicht vertikal hinunter bis zu einem der mehreren Fußpunkte erstreckt.
DE102017101185.4A 2017-01-23 2017-01-23 Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul Active DE102017101185B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017101185.4A DE102017101185B4 (de) 2017-01-23 2017-01-23 Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
US15/877,749 US10964642B2 (en) 2017-01-23 2018-01-23 Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
CN201810063124.2A CN108346651B (zh) 2017-01-23 2018-01-23 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017101185.4A DE102017101185B4 (de) 2017-01-23 2017-01-23 Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul

Publications (2)

Publication Number Publication Date
DE102017101185A1 DE102017101185A1 (de) 2018-07-26
DE102017101185B4 true DE102017101185B4 (de) 2020-07-16

Family

ID=62812667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017101185.4A Active DE102017101185B4 (de) 2017-01-23 2017-01-23 Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul

Country Status (3)

Country Link
US (1) US10964642B2 (de)
CN (1) CN108346651B (de)
DE (1) DE102017101185B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3439028A1 (de) * 2017-08-03 2019-02-06 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter
CN109326527B (zh) * 2018-09-27 2020-10-13 泉州智慧果技术服务有限公司 一种功率元件封装模块及其制备方法
EP4235194A3 (de) * 2019-03-22 2023-09-13 Melexis Technologies SA Stromsensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038154A1 (de) 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102012100243A1 (de) 2011-01-25 2012-07-26 Infineon Technologies Ag Anordnung mit zwei Halbleiterchips und Herstellung einer solchen Anordnung
DE102014113787A1 (de) 2013-10-02 2015-04-02 Infineon Technologies Austria Ag Transistoranordnung mit Halbleiterchips zwischen zwei Substraten

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
JP2012253125A (ja) 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
US9209176B2 (en) * 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8604610B1 (en) * 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages
US9064869B2 (en) 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
DE102013219780A1 (de) 2013-09-30 2015-04-02 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
CN104716128B (zh) * 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
JP2015159197A (ja) * 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
SG10201401622RA (en) * 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
KR101555301B1 (ko) * 2014-05-13 2015-09-23 페어차일드코리아반도체 주식회사 반도체 패키지
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
DE102014114520B4 (de) 2014-10-07 2020-03-05 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
SG10201504271YA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038154A1 (de) 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102012100243A1 (de) 2011-01-25 2012-07-26 Infineon Technologies Ag Anordnung mit zwei Halbleiterchips und Herstellung einer solchen Anordnung
DE102014113787A1 (de) 2013-10-02 2015-04-02 Infineon Technologies Austria Ag Transistoranordnung mit Halbleiterchips zwischen zwei Substraten

Also Published As

Publication number Publication date
CN108346651A (zh) 2018-07-31
DE102017101185A1 (de) 2018-07-26
US10964642B2 (en) 2021-03-30
CN108346651B (zh) 2021-09-07
US20180211917A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102014102118A1 (de) Halbleiterbauelement
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102015118633B4 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102015101440B4 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015115999B4 (de) Elektronische Komponente
DE102007012154A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102016109853A1 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung
DE102008023127A1 (de) Halbleiterbauelement
DE102014117523B4 (de) Elektronische Vorrichtung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative