DE102014116382B4 - Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung - Google Patents

Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102014116382B4
DE102014116382B4 DE102014116382.6A DE102014116382A DE102014116382B4 DE 102014116382 B4 DE102014116382 B4 DE 102014116382B4 DE 102014116382 A DE102014116382 A DE 102014116382A DE 102014116382 B4 DE102014116382 B4 DE 102014116382B4
Authority
DE
Germany
Prior art keywords
semiconductor
chips
encapsulation layer
molded body
external connectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014116382.6A
Other languages
English (en)
Other versions
DE102014116382A1 (de
Inventor
Olaf Hohlfeld
Jürgen Hoegerl
Gottfried Beer
Magdalena Hoier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014116382A1 publication Critical patent/DE102014116382A1/de
Application granted granted Critical
Publication of DE102014116382B4 publication Critical patent/DE102014116382B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleitergehäuse (100; 300), umfassend:einen Formkörper (1; 301), der eine erste Hauptfläche (1A; 301A), eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche (1B; 301B) und Seitenflächen (IC; 301C) umfasst, welche die erste und zweite Hauptfläche verbinden;ein erstes Halbleitermodul (10), das eine Vielzahl von ersten Halbleiter-Transistorchips (11) und eine erste Einkapselungsschicht (12) umfasst, die über den ersten Halbleiter-Transistorchips (11) angeordnet ist;ein zweites Halbleitermodul (20), das über dem ersten Halbleitermodul (10) angeordnet ist, wobei das zweite Halbleitermodul (20) wenigstens einen zweiten Halbleiterchip (21) und eine zweite Einkapselungsschicht (22) umfasst, die über dem wenigstens einen zweiten Halbleiterchip (21) angeordnet ist; undeine Vielzahl von externen Verbindern (30; 325, 326), die sich durch eine oder mehrere der Seitenflächen (1C; 301C) des Formkörpers (1; 301) erstrecken, wobei der Formkörper (1; 301) durch die zweite Einkapselungsschicht (22) gebildet wird;eine Vielzahl von Halbleiter-Diodenchips (14); undeine Metallisierungsschicht (16), welche auf der ersten Einkapselungsschicht (12) aufgebracht ist und eine Vielzahl von metallischen Bereichen (16A) aufweist, welche elektrische Verbindungen zwischen ausgewählten der Halbleiter-Transistorchips (11) und der Halbleiter-Diodenchips (14) bilden.

Description

  • TECHNISCHES GEBIET
  • Hier beschriebene Beispiele beziehen sich allgemein auf Halbleitergehäuse (Halbleiterpackages) und insbesondere auf Halbleitergehäuse wie jene, die ein Halbleiter-Transistormodul und ein Halbleiter-Treibermodul umfassen, und auf ein Verfahren zur Herstellung eines Halbleitergehäuses.
  • HINTERGRUND
  • In vielen elektronischen Systemen ist es notwendig, Wandler, wie WS/WS-Wandler, WS/GS-Wandler, GS/WS-Wandler oder Frequenzwandler einzusetzen, um die Ströme, Spannungen und/oder Frequenzen zu generieren, die von einer elektronischen Schaltung zu verwenden sind, wie beispielsweise einer Motortreiberschaltung. Die wie vorher angegebenen Wandlerschaltungen umfassen typischerweise eine oder mehrere Halbbrückenschaltungen, die jeweils von zwei Halbleiter-Leistungsschaltern vorgesehen werden, wie z.B. Leistungs-MOSFET-Vorrichtungen, und weitere Bauteile, wie Dioden, die mit den Transistorvorrichtungen parallel geschaltet sind, und passive Bauteile, wie eine Induktivität und eine Kapazität. Das Schalten der Leistungs-MOSFET-Vorrichtungen kann von einem oder mehreren Halbleiter-Treiberchips gesteuert werden. Die Anordnung der Wandlerschaltung und die Anordnung der Halbleiter-Treiberchips und auch der in diesen Anordnungen enthaltenen einzelnen Bauteile können prinzipiell als einzelne Bauteile vorgesehen werden, die auf einer Leiterplatte (PCB) montiert werden. Es besteht jedoch eine allgemeine Tendenz dazu, Platz auf der PCB zu sparen und daher integrierte Halbleitervorrichtungen vorzusehen, die kurze Zwischenverbindungen zwischen den einzelnen Bauteilen aufweisen, um Schaltverluste und parasitäre Induktivitäten zu reduzieren.
  • Die Druckschrift US 6 313 598 B1 beschreibt ein Leistungshalbleitermodul mit einem Leistungshalbleiterchip, einem Steuerschaltungschip, einer ersten Einkapselungsschicht über dem Leistungshalbleiterchip, einer zweiten Einkapselungsschicht über dem Steuerschaltungschip, und externen Verbindern, die sich durch Seitenflächen der ersten Einkapselungsschicht nach außen erstrecken.
  • Die Druckschrift DE 10 2005 061 016 A1 beschreibt ein Leistungshalbleitermodul mit auf einem Leistungssubstrat angeordneten Leistungshalbleiterbauteilen und einen auf einem Verbindungssubstrat Logikhalbleiterchip, wobei der Leistungshalbleiterchip mit einem ersten Kunststoffgehäuse umgeben ist und der Logikhalbleiterchip mit einem zweiten Kunststoffgehäuse umgeben ist.
  • Die Druckschrift US 2009 / 0 243 061 A1 beschreibt ein zusammengesetztes Halbleiterpackage mit einem ersten Package und ersten Halbleiterchips, die von einem ersten Einkapselungskörper bedeckt sind, und einem zweiten Package und zweiten Halbleiterchips, die von einem zweiten Einkapselungskörper bedeckt sind.
  • Die Druckschrift US 2009 / 0 146 271 A1 beschreibt ein integriertes Package-in-Package-System mit ersten Halbleiterdies, zweiten Halbleiterdies, welche von einem inneren Einkapselungskörper bedeckt sind, und einem äußeren Einkapselungskörper, welcher die ersten halbleiterdies und den inneren Einkapselungskörper bedeckt.
  • Die Druckschrift DE 10 2011 076 130 A1 beschreibt eine Halbleitervorrichtung mit einer oder mehreren Packungskomponenten, welche durch Versiegelung eines Halbleiterelements erhalten werden, ein Gehäuse, welches durch Einschub der Packungskomponenten in das Gehäuse eine Einheit bildet, und ein Steuersubstrat, welches auf oberen Oberflächen der Packungskomponenten angebracht und mit Signalanschlüssen der Packungskomponenten durch eine Verdrahtung verbunden ist.
  • Die Druckschrift US 2012 / 0 162 931 A1 beschreibt ein Leistungsmodul-Package mit einer eingekapselten Leistungswandlereinheit, einer ebenfalls eingekapselten Steuerungseinheit, und einer elektrischen Verbindereinheit zum elektrischen Verbinden der Leistungswandlereinheit mit der Steuerungseinheit.
  • Die Druckschrift DE 102 38 037 beschreibt eine Halbleitereinrichtung mit einem Gehäuse, in welchem ein Halbleiterelement und ein Leistungsanschluss, der mit dem Halbleiterelement verbunden ist, untergebracht sind.
  • Figurenliste
  • Die beigeschlossenen Zeichnungen sind eingeschlossen, um ein besseres Verständnis von Beispielen zu bieten, Die Zeichnungen veranschaulichen Beispiele und dienen gemeinsam mit der Beschreibung der Erläuterung von Prinzipien von Beispielen. Andere Beispiele und viele der beabsichtigten Vorteile von Beispielen werden leicht ersichtlich, da sie mit Bezugnahme auf die folgende detaillierte Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind relativ zueinander nicht unbedingt maßstabsgetreu. Ähnliche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • 1 zeigt eine schematische seitliche Schnittansichtsdarstellung eines Halbleitergehäuses gemäß einem Beispiel.
    • 2 zeigt eine schematische Schaltungsdarstellung einer Halbleiter-Wandlerschaltung und einer Halbleiter-Treiberschaltung, die mit der Halbleiter-Wandlerschaltung verbunden ist.
    • 3A, B und C zeigen eine perspektivische Darstellung (3A), eine weitere perspektivische Darstellung (3B) und eine seitliche Schnittansichtsdarstellung (3C) eines Halbleitergehäuses gemäß einem Beispiel.
  • DETAILLIERTE BESCHREIBUNG
  • Die Aspekte und Beispiele werden nun mit Bezugnahme auf die Zeichnungen beschrieben, in denen ähnliche Bezugszahlen allgemein verwendet werden, um sich durchgehend auf ähnliche Elemente zu beziehen. In der folgenden Beschreibung werden zur Erläuterung zahlreiche spezifische Details angegeben, um ein grundlegendes Verständnis eines oder mehrerer Aspekte der Beispiele zu bieten. Es kann jedoch für Fachleute klar sein, dass ein oder mehrere Aspekte der Beispiele mit einem geringeren Grad an spezifischen Details praktiziert werden kann. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um die Beschreibung eines oder mehrerer Aspekte der Beispiele zu erleichtern. Es ist davon auszugehen, dass andere Beispiele verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Es ist ferner zu beachten, dass die Zeichnungen nicht maßstabsgetreu oder nicht unbedingt maßstabsgetreu sind.
  • In der folgenden detaillierten Beschreibung wird auf die beigeschlossenen Zeichnungen Bezug genommen, in welchen zur Veranschaulichung spezifische Aspekte gezeigt werden, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht kann direktionale Terminologie, wie „Oberseite“, „Boden“, „vorne“, „hinten“, etc., mit Bezugnahme auf die Orientierung der Figuren verwendet werden, die beschrieben werden. Da Bauteile beschriebener Vorrichtungen in einer Reihe unterschiedlicher Orientierungen positioniert werden können, kann die direktionale Terminologie zur Veranschaulichung verwendet werden und ist in keiner Weise einschränkend. Es ist klar, dass andere Aspekte verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
  • Obwohl ein bestimmtes Merkmal oder ein Aspekt eines Beispiels in Bezug auf nur eine von einigen Implementierungen offenbart sein kann, kann zusätzlich ein derartiges Merkmal oder ein Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie gewünscht und für eine beliebige gegebene oder bestimmte Anwendung vorteilhaft sein kann. In dem Ausmaß, in dem die Ausdrücke „umfassen“, „aufweisen“, „mit“ oder anderen Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, sollen ferner solche Ausdrücke in einer Weise einschließend sein ähnlich dem Ausdruck „umfassen“. Die Ausdrücke „gekoppelt“ und „verbunden“, gemeinsam mit Derivaten davon, können verwendet werden. Es ist zu verstehen, dass die Ausdrücke verwendet werden können, um anzuzeigen, dass zwei Elemente zusammenwirken oder miteinander interagieren, ungeachtet davon, ob sie in direktem physischen oder elektrischen Kontakt stehen, oder ob sie nicht in direktem Kontakt miteinander stehen. Der Ausdruck „beispielhaft“ soll auch nur als Beispiel bedeuten anstatt am besten oder optimal. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinn auszulegen, und der Umfang der vorliegenden Erfindung wird durch die beigeschlossenen Ansprüche definiert.
  • Die Beispiele eines Halbleitergehäuses und eines Verfahrens zur Herstellung eines Halbleitergehäuses können verschiedene Typen von Transistorvorrichtungen verwenden. Die Beispiele können Transistorvorrichtungen verwenden, die in Halbleiterdies (auch als Halbleiter-Nacktchips bezeichnet) oder Halbleiterchips verkörpert werden, wobei die Halbleiter-Nacktchips oder -chips in einer Form eines Blocks von Halbleitermaterial vorgesehen werden können, wie aus einem Halbleiter-Wafer hergestellt und aus dem Halbleiter-Wafer geschnitten, oder in einer anderen Form, in der weitere Prozessschritte durchgeführt wurden, wie beispielsweise das Aufbringen einer Einkapselungsschicht auf dem Halbleiter-Nacktchip oder Halbleiterchip. Die Beispiele können auch horizontale oder vertikale Transistorvorrichtungen verwenden, in denen jene Strukturen in einer Form vorgesehen werden können, in der alle Kontaktelemente der Transistorvorrichtung auf einer der Hauptflächen des Halbleiter-Nacktchips vorgesehen sind (horizontale Transistorstrukturen), oder in einer Form, in der wenigstens ein elektrisches Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Nacktchips angeordnet ist, und wenigstens ein anderes elektrische Kontaktelement auf einer zweiten Hauptfläche gegenüber der Hauptfläche des Halbleiter-Nacktchips angeordnet ist (vertikale Transistorstrukturen), wie beispielsweise MOS-Transistorstrukturen oder IGBT- (Bipolartransistor mit isolierter Gateelektrode) Strukturen. Soweit die Transistorchips als Leistungstransistorchips ausgelegt sind, können die Beispiele eines weiter unten geoffenbarten Halbleitergehäuses als intelligente Leistungsmodule (IPM) klassifiziert werden.
  • In jedem Fall können die Halbleiter-Nacktchips oder Halbleiterchips Kontaktelemente oder Kontaktstellen auf einer oder mehrerer ihrer Außenflächen umfassen, wobei die Kontaktelemente zum elektrischen Inkontaktbringen der Halbleiter-Nacktchips dienen. Die Kontaktelemente können eine beliebige gewünschte Form oder Gestalt haben. Sie können beispielsweise die Form von Kontaktstegen haben, d.h. flachen Kontaktschichten auf einer Außenfläche des Halbleiter-Nacktchips. Die Kontaktelemente oder Kontaktstellen können aus einem elektrisch leitfähigen Material hergestellt sein, z.B. aus einem Metall wie Aluminium, Gold oder Kupfer, oder beispielsweise einer Metalllegierung, oder einem elektrisch leitfähigen organischen Material, oder einem elektrisch leitfähigen Halbleitermaterial. Die Kontaktelemente können auch als Schichtstapel eines oder mehrerer der oben angegebenen Materialien gebildet sein.
  • Die Beispiele eines Halbleitergehäuses können ein Einkapselungsmittel oder Einkapselungsmaterial mit den Halbleiter-Transistorchips und dem wenigstens einen Halbleiter-Treiberchip darin eingebettet umfassen. Das Einkapselungsmaterial kann ein beliebiges elektrisch isolierendes Material sein, wie beispielsweise eine beliebige Art eines Formmaterials, eine beliebige Art eines Harzmaterials oder eine beliebige Art eines Epoxymaterials. Das Einkapselungsmaterial kann auch ein Polymermaterial, ein Polyimidmaterial, ein thermoplastisches Material, ein Silikonmaterial, ein Keramikmaterial und ein Glasmaterial sein. Das Einkapselungsmaterial kann auch ein beliebiges der oben angegebenen Materialien umfassen und ferner Füllmaterialien umfassen, die darin eingebettet sind, wie beispielsweise wärmeleitfähige Inkremente. Diese Füllinkremente können beispielsweise aus AlO oder Al2O3, AlN, BN oder SiN bestehen. Ferner können die Füllinkremente die Form von Fasern haben und beispielsweise aus Carbon-Fasern oder Nanoröhren bestehen. Die Beispiele eines Halbleitergehäuses können auch zwei unterschiedliche Einkapselungsmaterialien umfassen, von denen eines die Halbleiter-Transistorchips darin eingebettet aufweist, und von denen das andere den wenigstens einen Halbleiter-Treiberchip darin eingebettet aufweist.
  • 1 zeigt eine seitliche Schnittansichtsdarstellung eines Halbleitergehäuses gemäß einem Beispiel. Das Halbleitergehäuse 100 umfasst einen Formkörper 1, der eine erste Hauptfläche 1A, eine der ersten Hauptfläche 1A entgegensetzte zweite Hauptfläche 1B und Seitenflächen 1C umfasst, welche die erste und zweite Hauptfläche 1A und 1B verbinden. Das Halbleitergehäuse 100 umfasst ferner ein erstes Halbleitermodul 10 und ein zweites Halbleitermodul 20, das über dem ersten Halbleitermodul 10 angeordnet ist. Das erste Halbleitermodul 10 kann eine erste (untere) Hauptfläche 10A, eine der ersten Hauptfläche 10A entgegengesetzte zweite (obere) Hauptfläche 10B und Seitenflächen 10C umfassen, welche die erste und zweite Hauptfläche 10A und 10B verbinden. Im Fall einer rechteckigen oder Würfelform des ersten Halbleitermoduls 10 umfasst das erste Halbleitermodul 10 vier Seitenflächen 10C. Wie vorstehend angegeben, ist das zweite Halbleitermodul 20 über dem ersten Halbleitermodul angeordnet. Wie in 1 gezeigt, kann „über“ eine Bedeutung haben, dass die zweite Einkapselungsschicht 22 des zweiten Halbleitermoduls 20 die erste Einkapselungsschicht 12 auf seiner zweiten Hauptfläche 10B und auf seinen Seitenflächen 10C bedeckt, insbesondere direkt an der zweiten Hauptfläche 10B und den Seitenflächen 10C angebracht ist, und die untere Fläche der zweiten Einkapselungsschicht 22 mit der ersten Hauptfläche 10A des ersten Halbleitermoduls 10 bündig ist. „Über“ kann auch eine andere Bedeutung haben, nämlich dass die zweite Einkapselungsschicht 22 des zweiten Halbleitermoduls 20 nur die zweite Hauptfläche 10B bedeckt, aber nicht die Seitenflächen 10C des ersten Halbleitermoduls 10.
  • Das erste Halbleitermodul 10 umfasst eine Vielzahl von ersten Halbleiterchips 11 und eine erste Einkapselungsschicht 12, die über den ersten Halbleiterchips 11 angeordnet ist. Das zweite Halbleitermodul 20 kann eine Vielzahl von zweiten Halbleiterchips 21 und eine zweite Einkapselungsschicht 22 umfassen, die über den zweiten Halbleiterchips 21 angeordnet ist. Die zweiten Halbleiterchips 21 können mit den ersten Halbleiterchips 11 elektrisch verbunden sein. Die ersten Halbleiterchips 11 können aus Halbleiter-Transistorchips 11 bestehen, und die zweiten Halbleiterchips 21 können aus Halbleiter-Treiberchips 21 bestehen. Die Halbleiter-Treiberchips 21 können mit Steuerelektroden, d.h. Gate-Elektroden, der Halbleiter-Transistorchips 11 elektrisch verbunden sein, und die Halbleiter-Treiberchips 21 können ausgelegt sein, die Halbleiter-Transistorchips 11 zu treiben.
  • Ferner ist zu beachten, dass anstelle der Vielzahl getrennter Halbleiter-Treiberchips 21, wie in 1 gezeigt, auch ein einzelner Halbleiter-Treiberchip vorgesehen sein kann, wobei der einzelne Halbleiter-Treiberchip eine Vielzahl von Halbleiter-Treiberkanälen umfasst, die auf dem einzelnen Halbleiter-Treiberchip integriert sind. Hier sollen für den Zweck dieser Anmeldung die Ausdrücke „Halbleiter-Treiberkanäle 21“ und „Halbleiter-Treiberchips 21“ im obigen Sinn austauschbar sein.
  • Das Halbleitergehäuse 100 umfasst außerdem eine Vielzahl von externen Verbindern 30, die sich durch die Seitenflächen 1C des Formkörpers 1 erstrecken. In 1 sind die externen Verbinder 30 gezeigt, wie sie jeweils durch die Seitenflächen 1C in einem oberen Teil der Seitenflächen 1C hindurchgehen. Ein Beispiel eines weiter unten beschriebenen Halbleitergehäuses zeigt jedoch, dass die externen Verbinder auch durch die Seitenflächen an einem oder rund um ein Zentrum oder einen zentralen Teil der Seitenflächen 1C hindurchgehen können.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 können die externen Verbinder 30 in zwei Gruppen geteilt werden. Eine erste Gruppe der externen Verbinder 30 kann mit dem ersten Halbleitermodul 10 elektrisch verbunden sein, und eine zweite Gruppe der externen Verbinder 30 kann mit dem zweiten Halbleitermodul 20 elektrisch verbunden sein. 1 zeigt zwei externe Verbinder 30. Der auf der linken Seite von 1 gezeigte externe Verbinder 30 ist mit dem zweiten Halbleitermodul 20 elektrisch verbunden, und der auf der rechten Seite von 1 gezeigte externe Verbinder 30 ist mit dem ersten Halbleitermodul 10 elektrisch verbunden. Für diesen Zweck können alle externen Verbinder 30 mit dem zweiten Halbleitermodul 20 mechanisch verbunden sein, wobei das zweite Halbleitermodul 20 eine Leiterplatte 23 umfassen kann, und die externen Verbinder 30 mit der Leiterplatte 23 mechanisch verbunden sein können. Die Leiterplatte 23 kann Durchkontaktierungsverbindungen 23.1 umfassen, und die erste Gruppe der externen Verbinder 30 kann mit den Durchkontaktierungsverbindungen 23.1 verbunden sein, um mit dem ersten Halbleitermodul 10 verbunden werden zu können.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst jeder einzelne der externen Verbinder 30 einen ersten horizontalen Teil, der hauptsächlich innerhalb des Formkörpers 1 angeordnet ist, und einen zweiten vertikalen Teil, der außerhalb des Formkörpers 1 angeordnet ist, wobei der zweite Teil in einem rechten Winkel in Bezug auf den ersten Teil gebogen ist. Gemäß einem Beispiel liegen die ersten Teile aller der externen Verbinder 30 in ein und derselben Ebene. Gemäß einem Beispiel umfassen die zweiten Teile der externen Verbinder 30 eine oder mehrere von einer gleichen Richtung und gleichen Länge. Letzteres bedeutet, dass die äußeren Endteile der externen Verbinder in ein und derselben Ebene liegen. Gemäß der Darstellung in 1 ist der zweite Teil der externen Verbinder 30 in einem rechten Winkel gebogen. Es ist jedoch hinzuzufügen, dass der zweite Teil auch in einem anderen Winkel gebogen sein kann, und einige oder alle der externen Verbinder 30 überhaupt nicht gebogen sein müssen, und die zweiten Teile der externen Verbinder 30 in einem anderen und mit anderen Winkeln gebogen sein können.
  • Gemäß einem Beispiel des Halbleitergehäuses umfasst der Hauptkörper 1 zwei vertikale Durchgangslöcher (in 1 nicht gezeigt), die in zwei entgegengesetzten Seitenkanten des Formkörpers 1 gebildet sind, wobei sich jedes einzelne der zwei Durchgangslöcher von der ersten Hauptfläche des Formkörpers zur zweiten Hauptfläche des Formkörpers erstreckt. Der Zweck dieser beiden Durchgangslöcher ist, das Halbleitergehäuse an einem Substrat zu fixieren, wie beispielsweise einem Wärmeverteiler, mittels Schrauben, die in die Durchgangslöcher eingesetzt werden.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst das erste Halbleitermodul 10 einen Träger 13. Gemäß einem Beispiel umfasst der Träger 13 ein Substrat 13A, das eine isolierende, dielektrische oder keramische Schicht oder Platte, und eine erste metallische Schicht 13B auf einer unteren Fläche des Substrats 13A und eine zweite metallische Schicht 13C auf einer oberen Fläche des Substrats 13A umfasst. Gemäß einem Beispiel kann der Träger 13 eines oder mehrere von einem direkt kupfergebondeten (DCB) Substrat, einem direkt aluminiumgebondeten (DAB) Substrat und einem mit einem aktiven Metall hartgelöteten Substrat umfassen, wobei das Substrat eine keramische Schicht, insbesondere eines oder mehrere von AlO, AlN, Al2O3, oder eine dielektrische Schicht, insbesondere Si3N4, umfassen kann. Gemäß einem Beispiel kann der Träger 13 eine erste obere Fläche, eine zweite untere Fläche gegenüber der ersten oberen Fläche und Seitenflächen umfassen, welche die erste und zweite Fläche verbinden, wobei die erste Einkapselungsschicht 12 die erste obere Fläche und die Seitenflächen des Trägers 13 bedecken kann. Gemäß einem Beispiel kann der Träger 13 ein Substrat 13A umfassen, das ein anorganisches oder organisches Substrat sein kann. Der Kern des Substrats 13A, insbesondere des organischen Substrats, kann eine bessere Wärmeleitfähigkeit als 1 W/mK umfassen. Gemäß einem Beispiel kann der Träger 13 eine Dicke in einem Bereich von 0,1 mm bis 0,3 mm, insbesondere in einem Bereich von 0,15 mm bis 0,25 mm umfassen.
  • Erfindungsgemäß umfasst das erste Halbleitermodul 10 ferner eine Vielzahl von Halbleiter-Diodenchips 14, die als Freilaufdioden ausgelegt werden können. Gemäß einem Beispiel ist jeder einzelne der Halbleiter-Transistorchips 11 mit einem der Halbleiter-Diodenchips 14 parallel geschaltet. Erfindungsgemäß umfasst das erste Halbleitermodul 10 ferner eine Metallisierungsschicht 16, die eine Vielzahl von metallischen Bereichen 16A umfasst, welche elektrische Verbindungen zwischen ausgewählten der Halbleiter-Transistorchips 11 und der Halbleiter-Diodenchips 14 bilden. Zusätzlich kann die erste Einkapselungsschicht 12 Durchkontaktierungsverbindungen 12A umfassen, welche die metallischen Bereiche 16A mit ausgewählten der Halbleiter-Transistorchips 11 und der Halbleiter-Diodenchips 14 verbinden. Die Durchkontaktierungsverbindungen 12A werden nachstehend detaillierter beschrieben, insbesondere können sie laterale Durchmesser von mehr als 50 µm umfassen.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 bestehen die ersten Halbleiterchips 11 aus Halbleiter-Transistorchips, insbesondere Halbleiter-Leistungstransistorchips, und die zweiten Halbleiterchips 21 bestehen aus Halbleiter-Treiberchips 21. Gemäß einem Beispiel sind die Halbleiter-Transistorchips 11 miteinander verbunden, um eine WS/WS-Wandlerschaltung, eine WS/GS-Wandlerschaltung, eine GS/WS-Wandlerschaltung, einen Frequenzwandler oder eine GS/GS-Wandlerschaltung zu bilden.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst das erste Halbleitermodul 10 ferner Halbleiter-Diodenchips 14, wobei jeder einzelne der Halbleiter-Diodenchips 14 mit einem der Halbleiter-Transistorchips 11 parallel geschaltet sein kann.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst einer oder umfassen mehrere der Halbleiter-Transistorchips 11 und der Halbleiter-Diodenchips 14 eine Dicke in einem Bereich von 5 µm bis 700 µm, insbesondere von 30 µm bis 100 µm, insbesondere von 50 µm bis 80 µm.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfassen die Halbleiter-Transistorchips 11 jeweils einen oder mehrere von einem Leistungstransistor, einem vertikalen Transistor, einem MOS-Transistor und einem Bipolartransistor mit isolierter Gate-Elektrode (IGBT). Gemäß einem Beispiel kann das Halbleitermaterial eines oder mehrerer der Halbleiter-Transistorchips 11 und der Halbleiter-Diodenchips 14 auf Si, GaN, SiC oder einem beliebigen anderen Halbleitermaterial basieren.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst die Einkapselungsschicht 12 eine Dicke in einem Bereich von 0,05 mm bis 1,5 mm über der oberen Fläche des Trägers 13. Gemäß einem Beispiel kann die erste Einkapselungsschicht 12 eine Dicke im Bereich von 200 µm bis 300 µm über der ersten, oberen Hauptfläche der Halbleiter-Transistorchips 11 umfassen.
  • Das Halbleitergehäuse 100 kann in zwei unterschiedlichen Varianten in Bezug auf das erste Halbleitermodul 10 ausgelegt sein. Eine erste Variante kann den Titel „gemeinsamer DCB-Ansatz“ tragen und ist in 1 der vorliegenden Anmeldung dargestellt, wobei das erste Halbleitermodul 10 einen angrenzenden Träger 13 umfasst, der an fünf Seiten (vier Seitenflächen und der oberen Hauptfläche) von der ersten Einkapselungsschicht 12 eingeschlossen ist. Insbesondere kann ein solches erstes Halbleitermodul 10 sechs Halbleiter-Leistungstransistoren umfassen, insbesondere sechs IGBT-Transistoren, und sechs Halbleiterdioden. Eine zweite Variante kann den Titel „segmentierter DCB-Ansatz“ tragen, wobei das erste Halbleitermodul eine Anzahl getrennter Module umfasst, wie die in 5 der früheren Patentanmeldung gezeigten. Diese getrennten Module können jeweils in gleicher Weise wie das in 1 gezeigte erste Halbleitermodul 10 konstruiert sein, nämlich ein Träger 13, der in einer ersten Einkapselungsschicht 12 eingebettet ist, wobei die Anzahl getrennter Module durch die zweite Einkapselungsschicht 22 so voneinander getrennt ist, dass jedes einzelne der getrennten Module auf allen fünf Seiten (vier Seitenflächen und einer oberen Fläche) von der Einkapselungsschicht 22 bedeckt wird.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst eine oder umfassen mehrere von der ersten Einkapselungsschicht 12 und der zweiten Einkapselungsschicht 22 eines oder mehrere von einem Polymer-Material, einem Formverbindungs-Material, einem Harz-Material, einem Epoxyharz-Material, einem Acrylat-Material, einem Polyimid-Material und einem Material auf Silikon-Basis. Gemäß einem Beispiel umfassen die erste und zweite Einkapselungsschicht 12 und 22 unterschiedliche Materialien.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst die erste Einkapselungsschicht 12 Durchkontaktierungsverbindungen 12A, welche die metallischen Bereiche 16A der Metallisierungsschicht 16 mit ausgewählten der Halbleiter-Transistorchips 11 und der Halbleiter-Diodenchips 14 verbinden. Die Durchkontaktierungsverbindungen 12A können laterale Durchmesser in einem Bereich von 0,05 mm bis 1 mm, insbesondere von 0,3 mm bis 0,7 mm umfassen. Gemäß einem Beispiel umfassen die Durchkontaktierungsverbindungen 12A ein Verhältnis der Höhe zur Breite in einem Bereich von 0 bis 3, vorzugsweise in einem Bereich von 0,3 bis 3.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfassen die Durchkontaktierungsverbindungen 12A Durchkontaktierungslöcher durch die Einkapselungsschicht 12, wobei die Durchkontaktierungslöcher vollständig oder teilweise mit einem elektrisch leitfähigen Material gefüllt sind, wie beispielsweise einem Metall wie beispielsweise Kupfer. Das elektrisch leitfähige Material kann in die Durchkontaktierungslöcher in einer solchen Weise gefüllt werden, dass die Durchkontaktierungslöcher vom Material nicht vollständig gefüllt werden, sondern statt dessen das Material nur die Wände der Durchkontaktierungslöcher mit einer Dicke von weniger als der Hälfte des Durchmessers der Durchkontaktierungslöcher bedeckt.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst das erste Halbleitermodul 10 eine oder mehrere Halbbrückenschaltungen, wobei in jeder Halbbrückenschaltung zwei Halbleiter-Transistorchips 11 in Serie verbunden sind. Insbesondere kann das erste Halbleitermodul 10 sechs Halbleiter-Transistorchips 11 umfassen, wobei zwei jeweilige Halbleiter-Transistorchips 11 in Serie verbunden sind, um drei Halbbrückenschaltungen zu bilden.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 ist jeder einzelne der Halbleiter-Transistorchips 11 mit einem der Halbleiter-Diodenchips 14 parallel geschaltet. Insbesondere kann das erste Halbleitermodul 10 sechs Halbleiter-Transistorchips 11 und sechs Halbleiter-Diodenchips 14 umfassen, von denen jeder mit einem der Halbleiter-Transistorchips 11 parallel geschaltet ist.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst das zweite Halbleitermodul 20 eine Leiterplatte 23, und die Halbleiter-Treiberchips 21 sind mit der Leiterplatte 23 verbunden. Gemäß einem Beispiel ist die Leiterplatte 23 in einer Distanz vom ersten Halbleitermodul 10 angeordnet, und die zweite Einkapselungsschicht 22 ist in einem Zwischenraum zwischen der Leiterplatte 23 und dem ersten Halbleitermodul 10 angeordnet. Gemäß einem Beispiel ist die Leiterplatte 23 vollständig innerhalb der zweiten Einkapselungsschicht 22 eingebettet.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 können die Halbleiter-Treiberchips 21 nur auf einer oberen Fläche der Leiterplatte 23 verbunden sein. Es ist auch möglich, dass die Halbleiter-Treiberchips 21 nur mit der unteren Fläche der Leiterplatte 23 verbunden sind. Es ist auch möglich, dass die Halbleiter-Treiberchips 21 sowohl auf der oberen als auch der unteren Fläche der Leiterplatte 23 verbunden sind.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 umfasst das zweite Halbleitermodul 20 eine Vielzahl passiver Vorrichtungen 24, wie beispielsweise Widerstände, Kondensatoren, Induktivitäten und dgl. Gemäß einem Beispiel können die passiven Vorrichtungen 24 nur mit einer unteren Fläche der Leiterplatte 23 verbunden sein. Sie können auch nur mit einer oberen Fläche der Leiterplatte 23 verbunden sein. Eine weitere Möglichkeit ist, dass die passiven Vorrichtungen 24 mit der unteren Fläche sowie mit der oberen Fläche der Leiterplatte 23 verbunden sein können.
  • Gemäß einem Beispiel des Halbleitergehäuses 100 von 1 sind elektrische Verbindungen zwischen dem ersten Halbleitermodul 10 und dem zweiten Halbleitermodul 20 durch Hülsen 25 und metallische Stifte 26 vorgesehen, die in die Hülsen 25 eingesetzt sind. Die Hülsen 25 können innerhalb der zweiten Einkapselungsschicht 22 so eingebettet sein, dass sie lateral auf allen Seiten von der zweiten Einkapselungsschicht 22 umgeben sind. Die Hülsen 25 können beispielsweise einen kreisförmigen Querschnitt aufweisen. Die Leiterplatte 23 kann Durchkontaktierungsverbinder 23.1 an vorherbestimmten Orten davon umfassen, so dass, wo immer notwendig, eine elektrische Durchkontaktierungsverbindung gebildet werden kann, indem eine Hülse 25 mit dem eingesetzten Stift 26 über einen Durchkontaktierungsverbinder 23.1 verbunden wird, z.B. um eine elektrische Verbindung zwischen einem Halbleiter-Treiberchip 21, der mit einer oberen Fläche der Leiterplatte 23 verbunden ist, mit einem Halbleiter-Transistorchip 11 vorzusehen, oder um einen Halbleiter-Transistorchip 11 mit einem externen Verbinder 30 zu verbinden. Durch eine solche elektrische Verbindung kann beispielsweise ein elektrischer Ausgangsstrom aus einer der Halbbrückenschaltungen vorgesehen werden, oder eine Eingangsspannung kann einer der Halbbrückenschaltungen zugeführt werden.
  • 2 zeigt ein Beispiel von Schaltungen, die von einem wie oben beschriebenen Halbleitergehäuse realisiert werden können. Die in 2 gezeigte Schaltungsausbildung repräsentiert eine Dreiphasen-Wechselrichterschaltung 200 zum Generieren von Dreiphasen-Wechselströmen, die beispielsweise zum Treiben eines Elektromotors verwendet werden können. Die Schaltung 200 umfasst eine Transistorschaltung 210, die sechs Transistoren G1 bis G6 umfasst, wobei jeder einzelne von diesen mit einer der sechs Dioden D1 bis D6 parallel geschaltet sein kann. Die Transistorschaltung 210 kann ferner in drei Halbbrückenschaltungen geteilt werden, wobei jede einzelne der Halbbrückenschaltungen eine Phase der Dreiphasen-Ströme vorsieht. Insbesondere wird eine erste Halbbrückenschaltung durch eine Serienverbindung der Transistoren G1 und G2 gebildet, die einen ersten Strom U an einem Knoten zwischen den Transistoren G1 und G2 bereitstellen, eine zweite Halbbrückenschaltung wird durch eine Serienverbindung der Transistoren G3 und G4 gebildet, die einen zweiten Strom V an einem Knoten zwischen den Transistoren G3 und G4 bereitstellen, und eine dritte Halbbrückenschaltung wird durch eine Serienverbindung der Transistoren G5 und G6 gebildet, die einen dritten Strom W an einem Knoten zwischen den Transistoren G5 und G6 bereitstellen. Jede einzelne der drei Halbbrückenschaltungen wird mit einer von drei Spannungen EU, EV und EW versehen, und jede einzelne dieser Spannungen wird an einem Source-Anschluss eines der Transistoren der jeweiligen Halbbrückenschaltung eingegeben. Der Drain-Kontakt der jeweiligen anderen Transistoren der Halbbrückenschaltungen wird mit einem gemeinsamen Potenzial P verbunden. Die Schaltung 200 umfasst ferner eine Treiberschaltung 220, die Treiberschaltungschips umfasst. Jeder einzelne der Transistoren G1 bis G6 wird von zwei Treiberschaltungschips angesteuert, die jeweils vertikal über den Transistoren G1 bis G6 gezeigt sind. Die Transistorschaltung 210 kann innerhalb des in 1 gezeigten ersten Halbleitermoduls 10 eingeschlossen sein, und die Treiberschaltung 220 kann innerhalb des in 1 gezeigten zweiten Halbleitermoduls 20 eingeschlossen sein. Zusätzlich kann ein NTC-(Negativtemperaturkoeffizient-) Temperatursensor (210A, NTC) vorgesehen sein, der auf der linken Seite oben auf der Schaltungsdarstellung gezeigt ist, jedoch tatsächlich ein Teil des ersten Halbleitermoduls sein kann, das die Transistorschaltung 210 umfasst, da es wichtig sein kann, die Temperatur des ersten Halbleitermoduls im Betrieb der Vorrichtung zu überwachen.
  • 3A, B und C zeigen ein Beispiel eines Halbleitergehäuses 300 in einer ersten perspektivischen Ansicht (3A), einer zweiten perspektivischen Ansicht (3B) und einer seitlichen Schnittansicht (3C). Das Halbleitergehäuse 300 umfasst einen Formkörper 301, der eine erste Hauptfläche 301A, eine zweite Hauptfläche 301B und Seitenflächen 301C umfasst, welche die erste und zweite Hauptfläche 301A und 301B verbinden. Die Seitenflächen 301C können aus zwei geneigten Flächen, wobei jede einzelne von diesen mit einer von der ersten und zweiten Hauptfläche 301A und 301B verbunden ist, und einer vertikalen Fläche bestehen, welche die beiden geneigten Flächen verbindet. Das Halbleitergehäuse 300 umfasst ferner eine Vielzahl von ersten externen Verbindern 325 und zweiten externen Verbindern 326, von denen sich alle durch eine der vier Seitenflächen 301C des Formkörpers 301 erstrecken, und, nachdem sie in einem rechten Winkel gebogen werden, sich in ein und dieselbe Richtung erstrecken. Wie bereits im Zusammenhang mit 1 erläutert, gibt es zwei Typen externer Verbinder, nämlich erste externe Verbinder 325, die mit dem erste Halbleitermodul elektrisch verbunden sind und von denen jeder einzelne mit den Anschlüssen U, V, W, EU, EV, EW oder P verbunden ist, wie im Schaltbild von 2 gezeigt. Die zweiten externen Verbinder 326 sind mit dem zweiten Halbleitermodul elektrisch verbunden, um eine Energiezufuhr und Steuersignale für die Halbleiter-Treiberchips des zweiten Halbleitermoduls vorzusehen. Die ersten und zweiten externen Verbinder 325 und 326 können als streifenartige Verbinder einer beliebigen Art eines metallischen Materials gebildet sein, wie beispielsweise Kupfer oder einer Kupferlegierung. Die ersten externen Verbinder 325 können eine größere Streifenbreite aufweisen, um ihre Strombelastbarkeit zu erhöhen. Der Formkörper 301 kann ferner vertikale Durchgangslöcher 305 umfassen, die in gegenüberliegenden Seitenrändern zum Zweck der Montage des Halbleitergehäuses 300 mit Schrauben 310 an einem Substrat, wie beispielsweise einem Wärmeverteiler, gebildet sind.
  • Obwohl die Erfindung in Bezug auf eine oder mehrere Implementierungen veranschaulicht und beschrieben wurde, können Änderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden, ohne vom Grundgedanken und Umfang der beigeschlossenen Ansprüche abzuweichen. In besonderer Hinsicht auf die verschiedenen Funktionen, die von den oben beschriebenen Bauteilen oder Strukturen (Anordnungen, Vorrichtungen, Schaltungen, Systemen, etc.) vorgenommen werden, sollen die zur Beschreibung solcher Bauteile verwendeten Ausdrücke (einschließlich einer Bezugnahme auf ein „Mittel“) eines beliebigen Bauteils oder Struktur entsprechen, welche die spezifizierte Funktion des beschriebenen Bauteils vornimmt (z.B. die funktionell äquivalent ist), auch wenn sie zur offenbarten Struktur nicht strukturell äquivalent ist, welche die Funktion in den hier als Beispiele veranschaulichten Implementierungen der Erfindung vornimmt, wenn nichts anderes angegeben ist.

Claims (15)

  1. Halbleitergehäuse (100; 300), umfassend: einen Formkörper (1; 301), der eine erste Hauptfläche (1A; 301A), eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche (1B; 301B) und Seitenflächen (IC; 301C) umfasst, welche die erste und zweite Hauptfläche verbinden; ein erstes Halbleitermodul (10), das eine Vielzahl von ersten Halbleiter-Transistorchips (11) und eine erste Einkapselungsschicht (12) umfasst, die über den ersten Halbleiter-Transistorchips (11) angeordnet ist; ein zweites Halbleitermodul (20), das über dem ersten Halbleitermodul (10) angeordnet ist, wobei das zweite Halbleitermodul (20) wenigstens einen zweiten Halbleiterchip (21) und eine zweite Einkapselungsschicht (22) umfasst, die über dem wenigstens einen zweiten Halbleiterchip (21) angeordnet ist; und eine Vielzahl von externen Verbindern (30; 325, 326), die sich durch eine oder mehrere der Seitenflächen (1C; 301C) des Formkörpers (1; 301) erstrecken, wobei der Formkörper (1; 301) durch die zweite Einkapselungsschicht (22) gebildet wird; eine Vielzahl von Halbleiter-Diodenchips (14); und eine Metallisierungsschicht (16), welche auf der ersten Einkapselungsschicht (12) aufgebracht ist und eine Vielzahl von metallischen Bereichen (16A) aufweist, welche elektrische Verbindungen zwischen ausgewählten der Halbleiter-Transistorchips (11) und der Halbleiter-Diodenchips (14) bilden.
  2. Halbleitergehäuse (300) nach Anspruch 1, wobei eine erste Gruppe der externen Verbinder (325) mit dem ersten Halbleitermodul elektrisch verbunden ist, und eine zweite Gruppe der externen Verbinder (326) mit dem zweiten Halbleitermodul elektrisch verbunden ist.
  3. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die externen Verbinder mit dem zweiten Halbleitermodul mechanisch verbunden sind.
  4. Halbleitergehäuse (100) nach einem der vorhergehenden Ansprüche, wobei das zweite Halbleitermodul (20) eine Leiterplatte (23) umfasst, und der wenigstens eine zweite Halbleiterchip (21) mit der Leiterplatte (23) verbunden ist.
  5. Halbleitergehäuse (100) nach Anspruch 4, wobei die externen Verbinder (30) mit der Leiterplatte (23) mechanisch verbunden sind.
  6. Halbleitergehäuse (100) nach Anspruch 4 oder 5, wobei die Leiterplatte (23) Durchkontaktierungsverbindungen (23.1) umfasst, und eine Gruppe der externen Verbinder mit den Durchkontaktierungsverbindungen verbunden ist.
  7. Halbleitergehäuse (100; 300) nach einem der vorhergehenden Ansprüche, wobei jeder einzelne der externen Verbinder (30; 325, 326) einen ersten Teil, der hauptsächlich innerhalb des Formkörpers angeordnet ist, und einen zweiten Teil, der außerhalb des Formkörpers angeordnet ist, umfasst, und wobei der zweite Teil unter einem rechten Winkel in Bezug auf die ersten Teile gebogen ist.
  8. Halbleitergehäuse (100; 300) nach Anspruch 7, wobei die ersten Teile der externen Verbinder (30; 325, 326) in ein und derselben Ebene liegen.
  9. Halbleitergehäuse (100; 300) nach Anspruch 7 oder 8, wobei die zweiten Teile der externen Verbinder (30; 325, 326) eine oder mehrere von einer gleichen Richtung und gleichen Länge umfassen.
  10. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der Formkörper zwei vertikale Durchgangslöcher umfasst, die in zwei entgegengesetzten Seitenkanten des Formkörpers gebildet sind, wobei sich jedes einzelne der Durchgangslöcher von der ersten Hauptfläche des Formkörpers zur zweiten Hauptfläche des Formkörpers erstreckt.
  11. Halbleitergehäuse (100) nach einem der vorhergehenden Ansprüche, wobei der wenigstens eine zweite Halbleiterchip (21) eine Vielzahl von Halbleiter-Treiberkanälen umfasst.
  12. Halbleitergehäuse (100) nach Anspruch 11, wobei die Halbleiter-Transistorchips (11) verbunden sind, um eine WS/WS-Wandlerschaltung, eine WS/GS-Wandlerschaltung, eine GS/WS-Wandlerschaltung, einen Frequenzwandler oder eine GS/GS-Wanderschaltung zu bilden.
  13. Verfahren zur Herstellung eines Halbleitergehäuses (100), wobei das Verfahren umfasst: Vorsehen eines Formkörpers (1), der eine erste Hauptfläche (1A), eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche (1B) und Seitenflächen (1C) umfasst, welche die erste und zweite Hauptfläche verbinden; Vorsehen eines ersten Halbleitermoduls (10), wobei das erste Halbleitermodul eine Vielzahl von Halbleiter-Transistorchips (11), eine Vielzahl von Halbleiter-Diodenchips (14), und eine erste Einkapselungsschicht (12) umfasst, die über den Halbleiter-Transistorchips (11) und den Halbleiter-Diodenchips (14) angeordnet ist; Anordnen einer Metallisierungsschicht (16), welche auf der ersten Einkapselungsschicht (12) aufgebracht ist und eine Vielzahl von metallischen Bereichen (16A) aufweist, welche elektrische Verbindungen zwischen ausgewählten der Halbleitertransistorchips (11) und der Halbleiter-Diodenchips (14) bilden; Anordnen einer Vielzahl von Halbleiter-Treiberkanälen über dem ersten Halbleitermodul (10) und Verbinden der Halbleiter-Treiberkanäle mit den Halbleiter-Transistorchips (11); Anordnen einer Vielzahl von sich lateral erstreckenden externen Verbindern (30), welche sich durch eine oder mehrere der Seitenflächen des Formkörpers (1) erstrecken; und Aufbringen einer zweiten Einkapselungsschicht (22) auf den Halbleiter-Treiberkanälen und auf den externen Verbindern (30), wobei die zweite Einkapselungsschicht (22) den Formkörper (1) bildet.
  14. Verfahren nach Anspruch 13, ferner umfassend: Vorsehen einer Leiterplatte (23); Verbinden der Halbleiter-Treiberkanäle mit der Leiterplatte (23); Anordnen der Leiterplatte (23) in einer Distanz zum ersten Halbleitermodul (10); Verbinden der externen Verbinder (30) mit der Leiterplatte (23); und Aufbringen der zweiten Einkapselungsschicht (22) nach dem Verbinden der externen Verbinder (30) mit der Leiterplatte (23) .
  15. Verfahren nach Anspruch 13 oder 14, ferner umfassend: Aufbringen der zweiten Einkapselungsschicht (22) durch Transferformen.
DE102014116382.6A 2013-11-12 2014-11-10 Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung Active DE102014116382B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/077,694 2013-11-12
US14/077,694 US9196510B2 (en) 2013-11-12 2013-11-12 Semiconductor package comprising two semiconductor modules and laterally extending connectors

Publications (2)

Publication Number Publication Date
DE102014116382A1 DE102014116382A1 (de) 2015-05-13
DE102014116382B4 true DE102014116382B4 (de) 2022-05-05

Family

ID=52991060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014116382.6A Active DE102014116382B4 (de) 2013-11-12 2014-11-10 Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US9196510B2 (de)
CN (1) CN104637891B (de)
DE (1) DE102014116382B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
DE102016000264B4 (de) 2016-01-08 2022-01-05 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul
DE102016117841A1 (de) * 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
DE102017101185B4 (de) 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
CN107527899B (zh) * 2017-08-24 2019-11-22 广东美的制冷设备有限公司 功率组件、功率组件的制造方法及氮化镓智能功率模块
CN108449835B (zh) * 2018-04-03 2024-01-05 矽力杰半导体技术(杭州)有限公司 封装结构以及led照明模组
US10790269B2 (en) * 2019-01-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and semiconductor structures
CN110416200B (zh) * 2019-07-02 2020-11-20 珠海格力电器股份有限公司 一种功率模块封装结构及制作方法
CN117673003A (zh) * 2022-08-24 2024-03-08 达尔科技股份有限公司 电子组件封装件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313598B1 (en) 1998-09-11 2001-11-06 Hitachi, Ltd. Power semiconductor module and motor drive system
DE10238037A1 (de) 2001-09-20 2003-04-30 Mitsubishi Electric Corp Halbleitereinrichtung
DE102005061016A1 (de) 2005-12-19 2007-06-28 Infineon Technologies Ag Leistungshalbleitermodul, Verfahren zu seiner Herstellung und Verwendung in einem Schaltnetzteil
US20090146271A1 (en) 2007-12-06 2009-06-11 Chee Keong Chin Integrated circuit package-in-package system
US20090243061A1 (en) 2008-03-31 2009-10-01 Yang Gwi-Gyeon Complex Semiconductor Packages and Methods of Fabricating the Same
DE102011076130A1 (de) 2010-06-17 2011-12-22 Mitsubishi Electric Corp. Halbleitervorrichtung
US20120162931A1 (en) 2010-12-24 2012-06-28 Samsung Electro-Mechanics Co., Ltd. 3d power module package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068992A1 (en) * 1999-05-11 2000-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE10118231A1 (de) 2001-04-11 2002-10-17 Heidenhain Gmbh Dr Johannes Optoelektronische Baulelmentanordnung und Verfahren zur Herstellun einer oploelektronischen Bauelementanordnung
US6906416B2 (en) 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
JP3809168B2 (ja) 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
US8072058B2 (en) 2004-10-25 2011-12-06 Amkor Technology, Inc. Semiconductor package having a plurality input/output members
US7598606B2 (en) * 2005-02-22 2009-10-06 Stats Chippac Ltd. Integrated circuit package system with die and package combination
US9318403B2 (en) 2007-06-25 2016-04-19 Stats Chippac Ltd. Integrated circuit packaging system with magnetic film and method of manufacture thereof
US7791177B2 (en) 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
JP5568467B2 (ja) 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
DE102009001722B4 (de) * 2009-03-20 2012-04-05 Infineon Technologies Ag Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
US8680627B2 (en) 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
CN107994004A (zh) * 2011-07-22 2018-05-04 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
US20130069230A1 (en) 2011-09-16 2013-03-21 Nagesh Vodrahalli Electronic assembly apparatus and associated methods
US8604610B1 (en) * 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313598B1 (en) 1998-09-11 2001-11-06 Hitachi, Ltd. Power semiconductor module and motor drive system
DE10238037A1 (de) 2001-09-20 2003-04-30 Mitsubishi Electric Corp Halbleitereinrichtung
DE102005061016A1 (de) 2005-12-19 2007-06-28 Infineon Technologies Ag Leistungshalbleitermodul, Verfahren zu seiner Herstellung und Verwendung in einem Schaltnetzteil
US20090146271A1 (en) 2007-12-06 2009-06-11 Chee Keong Chin Integrated circuit package-in-package system
US20090243061A1 (en) 2008-03-31 2009-10-01 Yang Gwi-Gyeon Complex Semiconductor Packages and Methods of Fabricating the Same
DE102011076130A1 (de) 2010-06-17 2011-12-22 Mitsubishi Electric Corp. Halbleitervorrichtung
US20120162931A1 (en) 2010-12-24 2012-06-28 Samsung Electro-Mechanics Co., Ltd. 3d power module package

Also Published As

Publication number Publication date
CN104637891A (zh) 2015-05-20
US9196510B2 (en) 2015-11-24
US20150130048A1 (en) 2015-05-14
DE102014116382A1 (de) 2015-05-13
CN104637891B (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014102118A1 (de) Halbleiterbauelement
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102014117523B4 (de) Elektronische Vorrichtung
DE102017105330A1 (de) Die-Einbettung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102017205757A1 (de) Halbleitergehäuse mit einem Transistor-die in source-unten Konfiguration und einem Transistor-die in drain-unten Konfiguration
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102010016798B4 (de) Halbleiterchip-Package
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative