CN104637891B - 包括两个半导体模块和横向延伸连接器的半导体封装 - Google Patents

包括两个半导体模块和横向延伸连接器的半导体封装 Download PDF

Info

Publication number
CN104637891B
CN104637891B CN201410633678.3A CN201410633678A CN104637891B CN 104637891 B CN104637891 B CN 104637891B CN 201410633678 A CN201410633678 A CN 201410633678A CN 104637891 B CN104637891 B CN 104637891B
Authority
CN
China
Prior art keywords
semiconductor
module
chip
interarea
molded body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410633678.3A
Other languages
English (en)
Other versions
CN104637891A (zh
Inventor
G.比尔
J.赫格尔
O.霍尔费尔德
M.霍伊尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104637891A publication Critical patent/CN104637891A/zh
Application granted granted Critical
Publication of CN104637891B publication Critical patent/CN104637891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

包括两个半导体模块和横向延伸连接器的半导体封装。一种半导体封装包括：模塑主体，其包括第一主面、与所述第一主面相对的第二主面和连接所述第一和第二主面的侧面；第一半导体模块，其包括多个第一半导体芯片和被布置在所述第一半导体芯片之上的第一密封层；和被布置在所述第一半导体模块之上的第二半导体模块。所述第二半导体模块包括多个第二半导体通道和被布置在所述第二半导体通道之上的第二密封层。该半导体封装还包括多个外部连接器，其延伸穿过所述模塑主体的所述侧面中的一个或多个。

Description

包括两个半导体模块和横向延伸连接器的半导体封装
技术领域
本文描述的示例大体涉及半导体封装，并且更特别地涉及例如包括半导体晶体管模块和半导体驱动器模块的那些半导体封装的半导体封装，以及用于制备半导体封装的方法。
背景技术
在很多电子系统中，必须采用像DC/DC转换器、AC/DC转换器、DC/AC转换器或频率转换器的转换器，以便生成将由像例如电机驱动电路的电子电路使用的电流、电压和/或频率。如之前提到的转换器电路通常包括一个或多个半桥电路（每一个半桥电路由两个半导体功率开关（诸如例如功率MOSFET器件）提供），以及另外的部件（例如与晶体管器件并联连接的二极管）和无源部件（例如电感和电容）。功率MOSFET器件的开关可由一个或多个半导体驱动器芯片来控制。转换器电路的组件和半导体驱动器芯片的组件以及还有被并入这些组件中的各个部件可原则上被提供为安装在印刷电路板（PCB）上的各个部件。然而，存在节省PCB上的空间的大体趋势，并且因此存在提供具有在各个部件之间的短互连以减小开关损耗和寄生电感的集成半导体器件的大体趋势。
附图说明
包括附图来提供对示例的进一步理解并且将附图并入该说明书且附图构成本说明书的一部分。该附图图示了示例并且与描述一起用于解释示例的原理。其它示例和示例的很多预期优点将容易被理解，因为通过参考以下详细描述，它们变得更好地被理解。附图的元件并不是必然相对于彼此按比例的。相同的附图标记指示对应的相同部分。
图1示出根据示例的半导体封装的示意性横截面侧视图表示。
图2示出半导体转换器电路和连接到半导体转换器电路的半导体驱动器电路的示意性电路表示。
图3A、B和C示出根据示例的半导体封装的透视图表示（图3A）、另一透视图表示（图3B）和横截面侧视图表示（图3C）。
具体实施方式
现在参考附图来描述方面和示例，其中相同的附图标记大体用于指代遍及全文的相同的元件。在以下描述中，为了解释的目的，陈述很多具体细节，以便提供对示例的一个或多个方面的彻底理解。然而，可能对于本领域技术人员来说明显的是，可以在具有较低程度的具体细节的情况下实践示例的一个或多个方面。在其它实例中，以示意性形式示出已知的结构和元件以便便于描述示例的一个或多个方面。将理解的是，可以利用其它示例并且可以做出结构或逻辑改变，而不脱离本发明的范围。应当进一步注意的是，附图不是按比例的或不是必然按比例的。
在以下详细描述中，参考形成其一部分的附图，并且其中通过例证的方式来示出可实践本发明的具体方面。在这点上，可参考被描述的图的方位来使用方向性术语，例如“顶”、“底”、“前”、“后”等。因为可以将描述的器件的部件定位在若干不同的方位上，所以可使用方向性术语来用于例证的目的并且绝不是限制性的。理解的是，可以利用其它方面并且可以做出结构或逻辑改变，而不脱离本发明的范围。因而以下详细描述不是在限制的意义上被理解，并且本发明的范围由所附权利要求来限定。
此外，尽管可以关于若干实现中的仅一个来公开示例的特别的特征或方面，但是这样的特征或方面可以与其它实现的一个或多个其它特征或方面组合，如可能对于任何给定或特别的应用是期望和有利的。此外，就术语“包括”、“具有”、“带有”或其其它变型被用于详细描述或权利要求来说，这样的术语意在以类似于术语“包括”的方式是开放性的。可以使用术语“耦合”和“连接”及其派生词。应当理解的是，可以使用这些术语来指示两个元件彼此协作或与彼此交互，而无论它们是处于直接物理或电接触，或它们不是处于与彼此直接接触。而且，术语“示例性”仅仅表示示例，而不是最佳或最优。因此以下详细描述不应被理解为限制的意义，并且本发明的范围由所附权利要所限定。
半导体封装的示例和用于制备半导体封装的方法可以使用各种类型的晶体管器件。示例可以使用体现在半导体管芯或半导体芯片中的晶体管器件，其中半导体管芯或半导体芯片可以以如由半导体晶片制备或从半导体晶片中切片出的半导体材料的块的形式提供，或以其中已执行另外的工艺步骤（例如将密封层施加到半导体管芯或半导体芯片）的另一形式提供。示例还可以使用水平或垂直的晶体管器件，其中可以以晶体管器件的所有接触元件被提供在半导体管芯的主面之一上的形式（水平晶体管结构）或以其中至少一个电接触元件被布置在半导体管管芯的第一主面上并且至少一个其它电接触元件被布置在与半导体管芯的主面相对的第二主面上的形式（垂直晶体管结构）来提供那些结构，像例如MOS晶体管结构或IGBT（绝缘栅双极晶体管）结构。在晶体管芯片被配置为功率晶体管芯片的范围内，下面进一步公开的半导体封装的示例可被分类为智能化功率模块（IPM）。
在半导体管芯或半导体芯片可包括在其外表面中的一个或多个外表面上的接触元件或接触焊盘，其中接触元件用于电接触半导体管芯。接触元件可具有任何期望的形式或形状。它们可例如具有地面的形式，即半导体管芯的外表面上的平接触层。接触元件或接触焊盘可由任何导电材料制成，例如由例如铝、金或铜的金属，或金属合金，或导电有机材料，或导电半导体材料制成。接触元件还可被形成为上述材料中的一个或多个材料的层堆叠。
半导体封装的示例可包括具有半导体晶体管芯片和嵌入其中的至少一个半导体驱动器芯片的密封剂或密封材料。密封材料可以是任何电绝缘材料，像例如任何种类的模塑材料、任何种类的树脂材料或任何种类的环氧材料。密封材料也可以是聚合物材料、聚酰亚胺材料、热塑材料、硅酮材料、陶瓷材料和玻璃材料。密封材料还可以包括上述材料中的任何一种材料并且进一步包括嵌入其中的填充物材料（像例如导热增加物）。这些填充增加物可例如由AlO或Al2O3、AlN、BN或SiN制成。此外，填充物增加物可具有纤维的形状并且可例如由碳纤维或纳米管制成。半导体封装的示例还可包括两个不同的密封材料，其中之一具有嵌入其中的半导体晶体管芯片，而其中的另一个具有嵌入其中的至少一个半导体驱动器芯片。
图1示出根据示例的半导体封装的横截面侧视图表示。半导体封装100包括模塑主体1，模塑主体1包括第一主面1A、与第一主面1A相对的第二主面1B、连接第一和第二主面1A和1B的侧面1C。半导体封装100还包括第一半导体模块10和布置在第一半导体模块10之上的第二半导体模块20。第一半导体模块10可包括第一（下）主面10A、与第一主面10A相对的第二（上）主面10B和连接第一和第二主面10A和10B的侧面10C。在矩形或长方体形状的第一半导体模块10的情况下，第一半导体模块10包括四个侧面10C。如之前提到的，第二半导体模块20被布置在第一半导体模块之上。如图1所示，“之上”可具有以下含义：第二半导体模块20的第二密封层22覆盖第一密封层12，在其第二主面10B和其侧面10C上，特别是直接附着到第二侧面10C和侧面10C，并且第二密封层22的下表面与第一半导体模块10的第一主面10A齐平。“之上”还可具有以下不同的含义：第二半导体模块20的第二密封层22仅覆盖第二主面10B但不覆盖第一半导体模块10的侧面10C。
第一半导体模块10包括多个第一半导体芯片11和布置在第一半导体芯片11之上的第一密封层12。第二半导体模块20可包括多个第二半导体芯片21和被布置在第二半导体芯片21之上的第二密封层22。第二半导体芯片21可电连接到第一半导体芯片11。第一半导体芯片11可包括半导体晶体管芯片11并且第二半导体芯片12可包括半导体驱动器芯片21。半导体驱动器芯片21可电连接到半导体晶体管芯片11的控制电极（即栅极电极），并且半导体驱动芯片21可被配置为驱动半导体晶体管芯片11。
应该进一步提到，替代如图1中描绘的多个分开的半导体驱动器芯片21，还可提供仅一个单个半导体驱动器芯片，其中单个半导体驱动器芯片包括集成在单个半导体驱动器芯片上的多个半导体驱动器通道。因此为了该应用的目的，术语“半导体驱动器通道21”和“半导体驱动器芯片21”就上述意义而言意味着是可互换的。
半导体封装100还包括延伸穿过模塑主体1的侧面1C的多个外部连接器30。在图1中，外部连接器30被示为分别在侧面1C的上部分中穿过侧面1C。然而，下文进一步描述的半导体封装的示例示出了外部连接器还可以在侧面1C的中心或中心部分处或周围穿过侧面。
根据半导体封装100的示例，外部连接器30可被分为两组。第一组外部连接器30可电连接到第一半导体模块10，而第二组外部连接器30可电连接到第二半导体模块20。图1示出两个外部连接器30。在图1的左手侧示出的外部连接器30电连接到第二半导体模块20，且在图1的右手侧示出的外部连接器30电连接到第一半导体模块10。最后，所有外部连接器可机械地连接到第二半导体模块20，其中第二半导体模块20可包括印刷电路板23，并且外部连接器30可机械地连接到印刷电路板23。印刷电路板23可包括贯通连接23.1并且第一组外部连接器30可连接到贯通连接23.1，以便能够与第一半导体模块10连接。
根据图1的半导体封装100的示例，外部连接器30中的每一个外部连接器包括被主要布置在模塑主体1内的第一水平部分和被布置在模塑主体1之外的第二垂直部分，其中第二部分相对于第一部分以直角弯曲。根据示例，所有外部连接器30的第一部分处于一个且相同的平面中。根据示例，外部连接器30的第二部分包括相同方向和相同长度中的一个或多个。后者表示外部连接器的外端部处于一个且相同的平面中。根据图1中的表示，外部连接器30的第二部分以直角弯曲。然而，应当添加的是，第二部分也可以以另一角度弯曲，并且外部连接器30中的一些或全部需要完全弯曲，并且外部连接器30的第二部分可以以一个不同的和多个不同的角度弯曲。
根据半导体封装的示例，模塑主体1包括形成在模塑主体1的两个相对侧边缘中的两个垂直通孔（图1中未示出），两个通孔中的每一个通孔都从模塑主体的第一主面延伸到模塑主体的第二主面。这两个通孔的目的是凭借插入通孔中的螺钉将半导体封装固定到基板（像例如散热器）。
根据图1的半导体封装100的示例，第一半导体模块10包括载体13。根据示例，载体13包括基板13A（其包括绝缘、介电或陶瓷层或瓦），以及在基板13A的下表面上的第一金属层13B和在基板13A的上表面上的第二金属层13C。根据示例，载体13可包括直接键合铜（DCB）基板、直接键合铝（DAB）基板和活性金属钎焊基板中的一个或多个，其中该基板可包括陶瓷层（特别是AlO、AlN、Al2O3中的一个或多个）或介电层（特别是Si3N4）。根据示例，载体13可包括第一上表面、与第一上表面相对的第二下表面和连接第一和第二表面的侧面，其中第一密封层12可覆盖载体13的第一上表面和侧面。根据示例，载体13可包括可以是无机或有机基板的基板13A。基板13A（特别是有机基板）的核心可包括比1W/mK更好的导热性。根据示例，载体13可包括在从0.1mm到0.3mm的范围内的厚度，特别是在从0.15mm到0.25mm的范围内的厚度。
根据图1的半导体封装100的示例，第一半导体模块10还包括多个半导体二极管芯片14（其可被配置为续流二极管）。根据示例，半导体晶体管芯片11中的每一个半导体晶体管芯片与半导体二极管芯片14之一并联连接。根据示例，第一半导体模块10还包括金属化层16，金属化层16包括多个金属区16A，该多个金属区16A形成在半导体晶体管芯片11中的所选择的半导体晶体管芯片和半导体二极管芯片14之间的电连接。此外，第一密封层12可包括将金属区16A与半导体晶体管芯片11中的所选择的半导体晶体管芯片和半导体二极管芯片14连接的通孔连接12A。通孔连接12A将在下文更详细地描述，特别是它们可包括大于50μm的横向直径。
根据图1的半导体封装100的示例，第一半导体芯片11包括半导体晶体管芯片（特别是半导体功率晶体管芯片），而第二半导体芯片21包括半导体驱动器芯片21。根据示例，半导体晶体管芯片11互连以形成AC/AC转换器电路、AC/DC转换器电路、DC/AC转换器电路、频率转换器或DC/DC转换器电路。
根据图1的半导体封装100的示例，第一半导体模块10还包括半导体二极管芯片14，其中半导体二极管芯片14中的每一个半导体二极管芯片可并联连接到半导体晶体管芯片11之一。
根据图1的半导体封装100的示例，半导体晶体管芯片11和半导体二极管芯片14中的一个或多个包括在从5μm到700μm的范围内，特别是从30μm到100μm的范围内，特别是从50μm到80μm的范围内的厚度。
根据图1的半导体封装100的示例，半导体晶体管芯片均包括功率晶体管、垂直晶体管、MOS晶体管和绝缘栅双极晶体管（IGBT）中的一个或多个。根据示例，半导体晶体管芯片11和半导体二极管芯片14中的一个或多个的半导体材料可以基于Si、GaN、SiC或任何其它半导体材料。
根据图1的半导体封装100的示例，密封层12包括在载体13的上表面之上的在从0.05mm到1.5mm的范围的厚度。根据示例，第一密封层12可包括在半导体晶体管芯片11的第一上主面之上的在从200mm到300mm的范围内的厚度。
半导体封装100可关于第一半导体模块10配置成两个不同的变型。在该方面参考与本申请是同一受让人的US专利申请No. 13/974583（“在先专利申请”），其中在先专利申请的公开内容被整体并入本申请中。第一变型可以被题名为“公共DCB方法”，并且通过本申请的图1来表示，其中第一半导体模块10包括在五侧（四个侧面和顶主面）被第一密封层12包围的一个连续载体13。特别地，这样的第一半导体模块10可包括六个半导体功率晶体管（特别是六个IGBT晶体管）和六个半导体二极管。第二变型可被题为“分割的DCB方法”，其中第一半导体模块包括若干个分开的模块，例如在在先专利申请的图5中示出的那些。这些分开的模块均可以与图1所示的第一半导体模块10相同的方法来构造，即载体13嵌入第一密封层12中，其中多个分开的模块通过第二密封层22彼此分离，使得作为结果，分开的模块中的每一个模块在所有五侧（四个侧面和一个顶面）上被第二密封层22覆盖。
根据图1的半导体封装100的示例，第一密封层12和第二密封层22中的一个或多个包括聚合物材料、模塑料材料、树脂材料、环氧树脂材料、丙烯酸材料、聚酰亚胺材料和基于硅酮的材料。根据示例，第一和第二密封层12和22包括不同的材料。
根据图1的半导体封装100的示例，第一密封层12包括通孔连接12A，通孔连接12A将金属化层16的金属区16A与半导体晶体管芯片11的所选择的半导体晶体管芯片和半导体二极管芯片14连接。通孔连接12A可包括在从0.05mm到1mm，特别是从0.3mm到0.7mm的范围内的横向尺寸。根据示例，通孔连接12A包括在从0到3的范围内，优选在从0.3到3的范围内的深宽比。
根据图1的半导体封装100的示例，通孔连接12A包括穿过密封层12的通孔，该通孔被完全或部分填充有导电材料，像例如金属（如例如铜）。导电材料科被以这样的方式填充到通孔内，使得通孔不被该材料完全填充，而改为该材料仅以小于通孔的直径的一半的厚度覆盖通孔的壁。
根据图1的半导体封装100的示例，第一半导体模块10包括一个或多个半桥电路，其中在每一个半桥电路中，两个半导体晶体管芯片11被串联连接。特别是，第一半导体模块10可包括六个半导体晶体管芯片11，其中两个相应的半导体晶体管芯片11被串联连接以形成三个半桥电路。
根据图1的半导体封装100的示例，半导体晶体管芯片11中的每一个半导体晶体管芯片11与半导体二极管芯片14之一并联连接。特别是，第一半导体模块10可包括六个半导体晶体管芯片11和六个半导体二极管芯片14，六个半导体二极管芯片14中的每一个并联连接到半导体晶体管芯片11之一。
根据图1的半导体封装100的示例，第二半导体模块20包括印刷电路板23，并且半导体驱动器芯片21连接到印刷电路板23。根据示例，印刷电路板23被布置在离第一半导体模块10一距离处，并且第二密封层22被布置在印刷电路板23和第一半导体模块10之间的空间中间。根据示例，印刷电路板23被完全嵌入第二密封层22内。
根据图1的半导体封装100的示例，半导体驱动器芯片21可仅连接在印刷电路板23的上表面上。也可能的是，半导体驱动器芯片21仅连接到印刷电路板23的下表面。也可能的是，半导体驱动器芯片21连接在印刷电路板23的上表面和下表面两者上。
根据图1的半导体封装100的示例，第二半导体模块20包括多个无源器件24（像例如电阻器、电容器、电感器等）。根据示例，无源器件24可仅连接到印刷电路板23的下表面。它们还可仅连接到印刷电路板23的上表面。另外的可能性是，无源器件24可连接到印刷电路板23的下表面以及上表面。
根据图1的半导体封装100的示例，第一半导体模块10和第二半导体模块20之间的电连接通过套管25和被插入套管25内的金属管脚26来提供。可将套管25嵌入到第二密封层22内，使得它们在所有侧上被第二密封层22横向包围。套管25可例如具有圆形横截面。印刷电路板23可包括在其预先确定位置处的贯通连接器23.1，使得在必须的地方，可通过用贯通连接器23.1将套管26与插入的管脚25连接来形成电贯通连接，例如用于提供在连接到印刷电路板23的上表面的半导体驱动器芯片21与半导体晶体管芯片11之间的电连接，或用于将半导体晶体管芯片11连接到外部连接器30。通过这样的电连接，可例如提供从半桥电路之一离开的电输出电流，或可将输入电压施加到半桥电路之一。
图2示出可通过如上所述的半导体封装实现的电路的示例。图2中示出的电路设计表示用于生成三相交变电流的三相逆变器电路200，该电流可例如用于驱动电机。该电路200包括晶体管电路210，晶体管电路210包括六个晶体管G1-G6，六个晶体管G1-G6中的每一个晶体管可并联连接到六个二极管D1-D6之一。晶体管电路210可被进一步划分为三个半桥电路，半桥电路中的每一个半桥电路提供三相电流中的一相。特别是，第一半桥电路通过晶体管G1和G2的串联连接来形成，在晶体管G1和G2之间的节点处提供第一电流U，第二半桥电路通过晶体管G3和G4的串联连接来形成，在晶体管G3和G4之间的节点处提供第二电流V，而第三半桥电路通过晶体管G5和G6的串联连接来形成，在晶体管G5和G6之间的节点处提供第三电流W。三个半桥电路中的每一个半桥电路被提供有三个电压EU、EV和EW之一，并且这些电压中的每一个电压在相应半桥电路的晶体管之一的源极端子处输入。半桥电路的相应的其它晶体管的漏极触点连接到一个公共电势P。电路200还包括驱动器电路220，驱动器电路220包括驱动器电路芯片。晶体管G1-G6中的每一个晶体管通过两个驱动器电路芯片来驱动，该驱动器电路芯片分别被描绘为垂直地在晶体管G1-G6之上。晶体管电路210可被并入图1中所示的第一半导体模块10内，并且驱动器电路220可被并入图1中所示的第二半导体模块20内。此外，可提供NTC（负温度系数）温度传感器（210A、NTC），其被示为在电路表示的顶上的左侧上，但是其实际上可以是包括晶体管电路210的第一半导体模块的部分，因为在器件的操作中监视第一半导体模块的温度可能是重要的。
图3A、B和C在第一透视图（图3A）、第二透视图（图3B）和横截面侧视图（图3C）中示出半导体封装300的示例。半导体封装300包括模塑主体301，模塑主体301包括第一主面301A、第二主面301B、连接第一和第二主面301A和301B的侧面301C。侧面301C可包括两个倾斜面以及连接两个倾斜面的垂直面，两个倾斜面中的每一个倾斜面与第一和第二主面301A和301B中的一个主面连接。半导体封装300还包括多个第一外部连接器325和第二外部连接器326，它们都延伸穿过模塑主体301的四个侧面301C之一并且在以直角弯曲之后在一个且相同的方向上延伸。如结合图1已经解释的，存在两种类型的外部连接器，即第一外部连接器325，其电连接到第一半导体模块并且其中的每一个连接器与图2的电路图中所示的端子U、V、W、EU、EV、EW或P之一连接。第二外部连接器326与第二半导体模块电连接，以提供电力供应和控制信号给第二半导体模块的半导体驱动器芯片。第一和第二外部连接器325和326可形成为任何种类的金属材料（像例如铜或铜合金）的条状连接器。第一外部连接器325可具有更大的条宽度，以便增强它们的载流量。为了将半导体封装300通过螺钉310安装在像例如散热器的基板的目的，模塑主体301可进一步包括形成在相对侧边缘中的垂直通孔305。
尽管已经关于一个或多个实现图示和描述了本发明，但可对图示的示例做替换和/或修改，而不脱离所附权利要求的精神和范围。特别关于由上文描述的部件或结构（组件、器件、电路、系统等）所执行的各个功能，用于描述这样的部件的术语（包括对“模块”的引用）意在对应于（除非另有声明）执行所描述部件的特定功能的任何部件或结构（例如，那是功能上等同的），即使未在结构上等同于执行在本文图示的本发明的示例性实现中的功能的所公开的结构。

Claims (17)

1.一种半导体封装，包括：
模塑主体，其包括第一主面、与所述第一主面相对的第二主面和连接所述第一主面和第二主面的侧面；
第一半导体模块，其包括多个第一半导体芯片和被布置在所述第一半导体芯片之上的第一密封层；
被布置在所述第一半导体模块之上的第二半导体模块，所述第二半导体模块包括至少一个第二半导体芯片和被布置在所述至少一个第二半导体芯片之上的第二密封层；以及
多个外部连接器，其延伸穿过所述模塑主体的所述侧面中的一个或多个，其中所述外部连接器机械地连接到所述第二半导体模块。
2.根据权利要求1所述的半导体封装，其中
所述外部连接器中的第一组电连接到所述第一半导体模块，并且所述外部连接器中的第二组电连接到所述第二半导体模块。
3.根据权利要求1所述的半导体封装，其中
所述第二半导体模块包括印刷电路板，并且所述至少一个第二半导体芯片连接到所述印刷电路板。
4.根据权利要求3所述的半导体封装，其中
所述外部连接器机械地连接到所述印刷电路板。
5.根据权利要求3所述的半导体封装，其中
所述印刷电路板包括贯通连接，并且所述外部连接器的组连接到所述贯通连接。
6.根据权利要求1所述的半导体封装，其中
所述外部连接器中的每一个外部连接器包括被主要布置在所述模塑主体内的第一部分和被布置在所述模塑主体外的第二部分，并且其中所述第二部分相对于所述第一部分以直角弯曲。
7.根据权利要求6所述的半导体封装，其中
所述外部连接器的所述第一部分处于一个且相同的平面中。
8.根据权利要求6所述的半导体封装，其中
所述外部连接器的所述第二部分包括相等方向和相等长度中的一个或多个。
9.根据权利要求1所述的半导体封装，其中
所述模塑主体包括形成在所述模塑主体的两个相对侧边缘中的两个垂直的通孔，所述通孔中的每一个通孔从所述模塑主体的所述第一主面延伸到所述模塑主体的所述第二主面。
10.根据权利要求1所述的半导体封装，其中
所述第一半导体芯片包括半导体晶体管芯片，并且所述至少一个第二半导体芯片包括多个半导体驱动器通道。
11.根据权利要求10所述的半导体封装，其中
所述半导体晶体管芯片进行连接以形成AC/AC转换器电路、AC/DC转换器电路、DC/AC转换器电路、频率转换器或DC/DC转换器电路。
12.一种半导体封装，包括：
模塑主体，其包括第一主面、与所述第一主面相对的第二主面和连接所述第一主面和第二主面的侧面；
半导体功率模块，其包括多个半导体功率晶体管芯片；
半导体驱动器模块，其包括多个半导体驱动器通道，所述半导体驱动器模块被布置在所述半导体功率模块之上并且被附着到所述半导体功率模块；以及
多个外部连接器，其延伸穿过所述模塑主体的一个或多个侧面，其中所述半导体功率模块包括被布置在所述半导体功率晶体管芯片之上的第一密封层以及通过所述第一密封层彼此分离的多个子模块，
所述半导体封装还包括：
被布置在所述第一密封层之上的再分布层，所述再分布层包括连接所述半导体功率晶体管芯片中的所选择的半导体功率晶体管芯片的金属层。
13.根据权利要求12所述的半导体封装，其中
所述模塑主体包括四个侧面并且所述外部连接器延伸穿过所述模塑主体的所有四个侧面。
14.根据权利要求12所述的半导体封装，其中
所述半导体功率晶体管芯片中的每一个半导体功率晶体管芯片连接到一个或两个半导体驱动器芯片。
15.一种用于制备半导体封装的方法，所述方法包括：
提供第一半导体模块，所述第一半导体模块包括多个半导体晶体芯片和被布置在所述半导体晶体管芯片之上的第一密封层；
将多个半导体驱动器通道布置在所述第一半导体模块之上并且将所述半导体驱动器通道与所述半导体晶体管芯片连接；
布置多个横向延伸的外部连接器；以及
将第二密封层施加到所述半导体驱动器通道和所述外部连接器。
16.根据权利要求15所述的方法，还包括：
提供印刷电路板；
将所述半导体驱动器通道连接到所述印刷电路板；
将所述印刷电路板布置在到所述第一半导体模块的一段距离处；
将所述外部连接器连接到所述印刷电路板；以及
在将所述外部连接器连接到所述印刷电路板之后施加所述第二密封层。
17.根据权利要求15所述的方法，还包括：
通过转移模塑来施加所述第二密封层。
CN201410633678.3A 2013-11-12 2014-11-12 包括两个半导体模块和横向延伸连接器的半导体封装 Active CN104637891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/077,694 US9196510B2 (en) 2013-11-12 2013-11-12 Semiconductor package comprising two semiconductor modules and laterally extending connectors
US14/077694 2013-11-12

Publications (2)

Publication Number Publication Date
CN104637891A CN104637891A (zh) 2015-05-20
CN104637891B true CN104637891B (zh) 2017-11-17

Family

ID=52991060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410633678.3A Active CN104637891B (zh) 2013-11-12 2014-11-12 包括两个半导体模块和横向延伸连接器的半导体封装

Country Status (3)

Country Link
US (1) US9196510B2 (zh)
CN (1) CN104637891B (zh)
DE (1) DE102014116382B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
DE102016000264B4 (de) * 2016-01-08 2022-01-05 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul
DE102016117841A1 (de) * 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
DE102017101185B4 (de) 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
JP6786416B2 (ja) 2017-02-20 2020-11-18 株式会社東芝 半導体装置
CN107527899B (zh) * 2017-08-24 2019-11-22 广东美的制冷设备有限公司 功率组件、功率组件的制造方法及氮化镓智能功率模块
CN108449835B (zh) * 2018-04-03 2024-01-05 矽力杰半导体技术(杭州)有限公司 封装结构以及led照明模组
US10790269B2 (en) * 2019-01-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and semiconductor structures
CN110416200B (zh) * 2019-07-02 2020-11-20 珠海格力电器股份有限公司 一种功率模块封装结构及制作方法
CN117673003A (zh) * 2022-08-24 2024-03-08 达尔科技股份有限公司 电子组件封装件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598606B2 (en) * 2005-02-22 2009-10-06 Stats Chippac Ltd. Integrated circuit package system with die and package combination
DE102009001722B4 (de) * 2009-03-20 2012-04-05 Infineon Technologies Ag Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
CN102891123A (zh) * 2011-07-22 2013-01-23 飞思卡尔半导体公司 堆叠式管芯半导体封装体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674333B2 (ja) 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
EP1104025B1 (en) * 1999-05-11 2007-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE10118231A1 (de) 2001-04-11 2002-10-17 Heidenhain Gmbh Dr Johannes Optoelektronische Baulelmentanordnung und Verfahren zur Herstellun einer oploelektronischen Bauelementanordnung
JP4177571B2 (ja) 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
US7045887B2 (en) 2002-10-08 2006-05-16 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
JP3809168B2 (ja) 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
US8072058B2 (en) 2004-10-25 2011-12-06 Amkor Technology, Inc. Semiconductor package having a plurality input/output members
DE102005061016B4 (de) 2005-12-19 2018-12-06 Infineon Technologies Ag Leistungshalbleitermodul, Verfahren zu seiner Herstellung und Verwendung in einem Schaltnetzteil
US9318403B2 (en) 2007-06-25 2016-04-19 Stats Chippac Ltd. Integrated circuit packaging system with magnetic film and method of manufacture thereof
US8946878B2 (en) 2007-12-06 2015-02-03 Stats Chippac Ltd. Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
US7791177B2 (en) 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
KR101505552B1 (ko) 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
WO2010023812A1 (ja) 2008-08-28 2010-03-04 パナソニック株式会社 半導体装置
JP5213919B2 (ja) 2010-06-17 2013-06-19 三菱電機株式会社 半導体装置
KR101343140B1 (ko) 2010-12-24 2013-12-19 삼성전기주식회사 3ｄ 파워모듈 패키지
US8680627B2 (en) 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US20130069230A1 (en) 2011-09-16 2013-03-21 Nagesh Vodrahalli Electronic assembly apparatus and associated methods
US8604610B1 (en) * 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598606B2 (en) * 2005-02-22 2009-10-06 Stats Chippac Ltd. Integrated circuit package system with die and package combination
DE102009001722B4 (de) * 2009-03-20 2012-04-05 Infineon Technologies Ag Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
CN102891123A (zh) * 2011-07-22 2013-01-23 飞思卡尔半导体公司 堆叠式管芯半导体封装体

Also Published As

Publication number Publication date
CN104637891A (zh) 2015-05-20
DE102014116382B4 (de) 2022-05-05
DE102014116382A1 (de) 2015-05-13
US20150130048A1 (en) 2015-05-14
US9196510B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
CN104637891B (zh) 包括两个半导体模块和横向延伸连接器的半导体封装
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
CN104637931B (zh) 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US9351423B2 (en) Semiconductor device and semiconductor device connection structure
US8705257B2 (en) Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements
US7298027B2 (en) SMT three phase inverter package and lead frame
CN108022918A (zh) 具有垂直间隔开的部分包封的接触结构的封装体
US10319671B2 (en) Semiconductor package with leadframe
US9468087B1 (en) Power module with improved cooling and method for making
CN108511396B (zh) 电子装置
CN104425470A (zh) 半导体模块及其通过扩展嵌入技术的制造方法
JP7183594B2 (ja) 半導体装置
CN104701308B (zh) 电子器件
CN107275316A (zh) 具有源极在下配置的晶体管管芯和漏极在下配置的晶体管管芯的半导体封装
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
CN105682358A (zh) 包括印刷电路板和金属工件的器件
US20170213783A1 (en) Multi-chip semiconductor power package
CN110911375A (zh) 半导体装置
CN104022107A (zh) 电子器件
US20230052830A1 (en) Power circuit module
KR20240052989A (ko) 무기판 하이브리드 전력 모듈 조립체 및 이를 제작하기 위한 방법
WO2021015050A1 (ja) 電気回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant