CN108511396B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN108511396B
CN108511396B CN201810144702.5A CN201810144702A CN108511396B CN 108511396 B CN108511396 B CN 108511396B CN 201810144702 A CN201810144702 A CN 201810144702A CN 108511396 B CN108511396 B CN 108511396B
Authority
CN
China
Prior art keywords
semiconductor
substrate
electronic device
housing
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810144702.5A
Other languages
English (en)
Other versions
CN108511396A (zh
Inventor
板东晃司
武藤邦治
佐藤秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN108511396A publication Critical patent/CN108511396A/zh
Application granted granted Critical
Publication of CN108511396B publication Critical patent/CN108511396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种电子装置，其能够提高电子装置的性能。电子装置(EA1)具有第一基板、配置在第一基板之上的配线基板即第二基板(SU2)、容纳第一基板和配线基板(SU2)并且具备边(HSe1)及边(HSe2)的框体(HS)。在配线基板(SU2)上搭载有驱动部件即半导体部件(PDR)。第一半导体部件的栅电极经由配置在边(HSe1)侧的引线(LGH)以及配置在驱动部件(PDR)和边(HSe1)之间的配线(WLGH)与驱动部件(PDR)电连接。并且，第二半导体部件的栅电极经由配置在边(HSe2)侧的引线(LGL)以及配置在驱动部件(PDR)与边(HSe2)之间的配线(WLGL)与驱动部件(PDR)电连接。

Description

电子装置
技术领域
本发明涉及一种电子装置(半导体模块)，例如涉及一种适用于具备以层叠状态容纳于一个外壳内的多个基板的电子装置的技术。
背景技术
日本特开2000-357757号公报(专利文献1)中公开了，两个配线基板经由设置在封装基板的侧表面的接触器而彼此连接的结构。
并且，日本特开2001-186778号公报(专利文献2)中记载了一种电力转换装置，其中，在搭载有开关元件的基板之上层叠搭载有平滑电容器的基板后将其容纳于同一外壳内。
专利文献1：日本特开2000-357757号公报
专利文献2：日本特开2001-186778号公报
在驱动空调、汽车或各种工业用机械等的电力供应系统中，组装有倒相电路等电力转换电路。作为该电力转换电路的结构例有一种电子装置(电力转换装置、半导体模块)，该电子装置如下构成：将包括具有作为开关元件的功率晶体管的多个半导体芯片在内的电子部件搭载于基板上并彼此电连接而进行模块化而成。
本发明人为了提高上述模块化的电子装置的性能，对具备以层叠状态容纳于一个外壳内的多个基板的电子装置进行了研究。结果发现，在电子装置所具备的多个电子部件的布局及与上述多个电子部件连接的配线的布局上存在改善的余地。
例如，若向各个开关元件供给驱动信号的路径的路径长度存在偏差，则有可能会导致开关元件的动作时间出现偏差。并且，例如，若为了电子装置的高功能化而增加电子装置所具备的电子部件的数量，则为了抑制电子装置的安装面积的增加，需要提高电子部件的布局或配线的布局的效率。
其他问题及新的特征通过本说明书中的记载及附图变得明朗。
发明内容
一种实施方式所涉及的电子装置具有：第一基板；第二基板，其配置在所述第一基板之上；外壳，其内容纳有所述第一基板及所述第二基板，并且所述外壳具备第一边及与所述第一边相对的第二边。在所述第一基板上的所述外壳的所述第一边侧搭载有具备第一功率晶体管的第一半导体部件，在所述第一基板上的所述第二边侧搭载有具备第二功率晶体管的第二半导体部件。所述第二基板上搭载有具备驱动电路的第三半导体部件，所述驱动电路用于驱动第一功率晶体管及第二功率晶体管。所述第一半导体部件的栅电极经由配置在所述第一边侧的第一引线部件及配置在所述第三半导体部件和所述第一边之间的第一配线与所述第三半导体部件电连接。并且，所述第二半导体部件的栅电极经由配置在所述第二边侧的第二引线部件及配置在所述第三半导体部件和所述第二边之间的第二配线与所述第三半导体部件电连接。
根据上述一种实施方式，能够提高电子装置的性能。
附图说明
图1是表示一种实施方式中的包括倒相电路及三相感应电动机的电动机电路的结构的电路图。
图2是表示形成有图1所示的晶体管的半导体芯片的前表面侧的形状的俯视图。
图3是表示图2所示的半导体芯片的背面的俯视图。
图4是表示图2及图3所示的半导体芯片所具有的晶体管的结构例的剖视图。
图5是表示形成有图1所示的二极管的半导体芯片的前表面侧的形状的俯视图。
图6是表示图5所示的半导体芯片的背面的俯视图。
图7是表示图5及图6所示的半导体芯片所具有的二极管的结构例的剖视图。
图8是表示栅极驱动电路的电路区块结构的图。
图9是表示构成图1所示的倒相电路的电子装置的外观的立体图。
图10是表示图9所示的电子装置的背面侧的俯视图。
图11是沿图10的A-A线剖切的剖视图。
图12是表示图11所示的下层的基板的上表面侧的布局的俯视图。
图13是表示图11所示的上层的基板的上表面侧的布局的俯视图。
图14是表示图11所示的下层的基板上的半导体芯片搭载于金属图案上的部分的详细结构的主要部分放大剖视图。
图15是表示图11所示的上层的基板上的搭载有半导体封装体及电子部件的状态的主要部分放大剖视图。
图16是放大表示图13所示的引线与配线基板电连接的部分的放大俯视图。
图17是沿图16的A-A线剖切的放大剖视图。
图18是与图12所示的高侧的半导体芯片连接的栅极线的主要部分放大俯视图。
图19是与图12所示的低侧的半导体芯片连接的栅极线的主要部分放大俯视图。
图20是表示图9所示的电子装置的组装流程的说明图。
图21是在图20所示的第一基板准备工序中准备的基板的俯视图。
图22是在图20所示的第二基板准备工序中准备的配线基板的俯视图。
图23是表示在图20所示的第二基板容纳工序中将配线基板容纳于框体内的状态的剖视图。
图24是表示容纳配线基板之后的下层的半导体芯片与上层的驱动部件之间的位置关系的透视俯视图。
图25是表示在图20所示的密封工序中将树脂供给至框体的容纳部内的状态的剖视图。
图26是表示图17的变形例的主要部分放大剖视图。
图27是表示图16的变形例的主要部分放大俯视图。
图28是沿图27的A-A线剖切的主要部分放大剖视图。
图中：ADP-阳极电极(阳极电极焊盘、前表面电极)；BD1-粘接材料(胶)；BL-焊接引线(端子)；BW、BW1、BW2、BW3、BW4、BWP、BWS-导线(导电性部件)；CAP-电容元件；CDP-阴极电极(阴极电极焊盘、背面电极)；COM-端子；CP-集电极(集电极焊盘，背面电极)；CT-控制电路(逻辑电路、运算电路)；DCH-高侧驱动电路；DCL-低侧驱动电路；DTP-信号电极(信号电极焊盘、前表面电极)；EA1、EA2、EA3-电子装置；EC-电子部件；ECE-电极；ECG-电子部件组、EDP-发射极信号电极；ELH-发射极线；EP-发射极电极(发射极电极焊盘、前表面电极)；ER、NR1、NR2、NR3、NR4、PR1、PR2、PR3、PR4-半导体区域；FLG-凸缘部(部分)；FWD-二极管(续流二极管)；GC-栅极驱动电路(驱动电路)；GE-栅电极；GLH、GLL-栅极线；GOX-栅极绝缘膜；GP-栅电极(栅电极焊盘、前表面电极)；GSH、GSL-栅极信号；HQ1-高侧晶体管(高侧IGBT)；HS-框体(外壳、壳体)；HSe1、HSe2、S1e1、S1e2、S2e1、S2e2、SC1e1、SC1e2、SC2e1、SC2e2-边(长边)；HSe3、HSe4、S1e3、S1e4、S2e3、S3e4、SC1e3、SC1e4、SC2e3、SC2e4-边(短边)；HSF-支承部(框架)；HSh-基板保持面；HST-盖部(盖材料、盖)；HT-端子(高侧端子)；HTh-盖保持部；INS-绝缘材料；ISC-输入信号处理电路；LD、LD3、LD4、LEH、LGH、LGL-引线(引线部件、端子)；LG1、LG2、LG3-分支(leg)；LPJ-突出部；LPS-低压电源；LQ1-低侧晶体管(低侧IGBT)；LSC-电平位移电路；LT-端子(低侧端子)；MG-密封材料(凝胶状绝缘材料)；MP、MPB、MPH、MPL、MPT、MPU、MPV、MPW-金属图案；MPt-上表面(前表面)；MR-密封体；MRe1、MRe2-边、MT-电动机；NZ-喷嘴；PCT-控制部件(半导体装置、半导体部件、半导体封装体)；PDR、PDRU、PDRV、PDRW-驱动部件(半导体装置、半导体部件、半导体封装体)；PKT-容纳部；PW1-输出部；PW2-控制部；PWC-倒相电路；Q1-晶体管；RT-转子；S1b-下表面(背面、主表面、表面)；S1t-上表面(前表面、主表面、表面)；S2b-下表面(背面、主表面、表面)；S2s-侧表面；S2t-上表面(前表面、主表面、表面)；SC1、SC2、SCH、SCHU、SCHV、SCHW、SCL、SCLU、SCLV、SCLW-半导体芯片(功率半导体芯片、半导体部件)；SC3、SC4-半导体芯片；SCb-背面(表面、下表面、主表面)；SCt-前表面(表面、上表面、主表面)；SD1、SD2-导电性连接材料(芯片焊接材料、导电性部件、导电性粘接材料、连接部件、接合材料)；SD3-焊料；SGH、SGL-信号；SPB、SPB1、SPB2-棒部件(衬垫部件)；SU1-基板(输出基板)、SU2-配线基板(基板、控制基板)；SUB-基础基板；THH-贯穿孔(孔、螺纹孔、螺钉插入孔)；THSL、TLSL-控制信号线；THL、THL1、THL2、THL3-开口部(凹部、缺口部)；THM-金属膜(导体图案)；THS-贯穿孔；TR-沟槽；TU、TV、TW、VCC、VDL、VDS、VFB、Vs、VSS-端子；VL1、VL2-假想线(中心线)；WL、WLEH、WLGH、WLGL-配线；θ1、θ2、θ3-方向。
具体实施方式
(对本申请的记载形式、基本用语、用法的说明)
在本申请中，为了方便起见，必要时将实施方式分为多个部分进行记载。除非另有明确说明，这些多个部分并非相互独立，不管记载的先后顺序如何，单一示例的各部分、一方面可以是另一示例的一部分详细内容或者部分或全部的变形例等。并且，原则上省略对相同部分的重复说明。并且，除非另有明确说明，除了理论上只限于该数量及从上下文明确可知并非如此之外，实施方式中的各个构成要件并不是必需的。
同样，在实施方式等的记载中，关于材料及组成等，除非另有明确说明及从上下文明确可知并非如此，所谓“X由A构成”等并不排除X包含A以外的要件。例如，关于成分，意味着“X含有A作为主要成分”等。例如，所谓“硅酮部件”等并不只限于纯硅，也可以包括包含SiGe(硅锗)合金或以其它硅酮作为主要成分的多元合金、其它添加物等的部件。并且，除非另有明确说明，所谓镀金、Cu层、镀镍等也并非指纯物质，也可以分别是以金、Cu、镍等为主要成分的部件。
此外，除非另有明确说明、理论上限定于该数量及从上下文明确可知并非该数量，所提及的特定数值、数量也可以是大于或小于该特定数值的数值。
并且，在实施方式的各个附图中，对相同或相等的部分用相同或相似的符号或参考编号来表示，原则上不再进行重复说明。
并且，在附图中，若有阴影线反而使图片变得比较复杂或若没有阴影线则与空隙的区别反而明显时，即使是剖面有时也会省略阴影线等。与此相关，若通过说明等能够明确可知，则即使是平面上为闭合的孔，有时也会省略背景的轮廓线。而且，为了明确表示不是空隙或明确表示区域的边界，即使不是剖面，有时也会标注阴影线或点图形。
并且，在本说明书中，“电子部件”是指利用了电子的部件，尤其，使用了半导体内的电子的部件成为“半导体部件”。作为该“半导体部件”的例子，可以例举出半导体芯片。因此，包含“半导体芯片”的语句是指“半导体部件”，“电子部件”是“半导体部件”的上位概念。
并且，在本说明书中，“半导体装置”是具备半导体部件及与该半导体部件电连接的外部连接端子的结构体，并且是半导体部件被密封体覆盖的结构体。尤其，“半导体装置”构成为，通过外部连接端子能够与外部装置电连接。
此外，在本说明书中，“功率晶体管”是指：通过将多个单元晶体管(CellTransistor)并联连接(例如，将几千至几万个单元晶体管并联连接)，从而实现即使在大于单元晶体管的容许电流的电流下也能够实现单元晶体管功能的单元晶体管的集合体。例如，在单元晶体管作为开关元件发挥作用时，“功率晶体管”是能够适用于大于单元晶体管的容许电流的电流的开关元件。作为构成开关元件的“功率晶体管”，例如有IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)及功率MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。在本说明书中，术语“功率晶体管”例如是包括“功率MOSFET”及“IGBT”这两者的上位概念。并且，有时将具备功率晶体管的半导体芯片称作功率半导体芯片。
(实施方式)
在本实施方式中，作为包括具备功率晶体管的半导体芯片在内的多个电子部件容纳于一个封装体内的电子装置(半导体模块)的一例，举例说明具备倒相电路(电力转换电路)的半导体封装体(半导体装置)即电力转换装置。并且，在本实施方式中，举例说明使用IGBT作为功率晶体管的情况。
倒相电路是指将直流电力转换为交流电力的电路。例如，若交替输出直流电源的正电和负电，则电流的方向会相应地反转。此时，由于电流的方向交替地反转，因此可以认为输出的是交流电力。这就是倒相电路的原理。在此，即使是交流电力，也存在单相交流电力或三相交流电力等各种形态。在本实施方式中，举例说明将直流电力转换为三相交流电力的三相倒相电路进行说明。但是，本实施方式中的技术思想并不仅适用于三相倒相电路，例如也可以广泛地应用于单相倒相电路等。
<三相倒相电路的结构例>
图1是表示一种实施方式中的包括倒相电路及三相感应电动机的电动机电路的结构的电路图。在图1中，电动机电路具有三相感应电动机(即电动机MT)及倒相电路PWC。电动机MT构成为通过不同相位的三相电压而驱动。在电动机MT中，通过相位彼此偏移120度的U相、V相、W相的三相交流电力，在导体(即，转子RT)的周围产生旋转磁场。此时，磁场围绕转子RT旋转。这意味着横穿导体(即转子RT)的磁通量发生改变。其结果，在导体(即转子RT)产生电磁感应，转子RT上流有感应电流。而且，根据弗莱明左手定律，在旋转磁场中流有感应电流意味着转子RT上施加有力量，通过该力量，转子RT会旋转。在电动机电路中，通过利用将直流电力转换成交流电力的倒相电路PWC，向感应电动机供给交流电力。在图1所例示的电动机MT中，利用三相交流电力使转子RT旋转。因此，图1所示的倒相电路PWC生成三种(U相，V相，W相)交流电力，并将其供给电动机MT。
以下，对倒相电路PWC的结构例进行说明。如图1所示，在本实施方式的倒相电路PWC上，以与每个相位相对应的方式设置有晶体管Q1及二极管FWD。本实施方式的倒相电路PWC所具备的开关元件由将晶体管Q1和二极管FWD反向并联连接而成的构成要件构成。换言之，图1所示的分支LG1的上支路(arm)及下支路、分支LG2的上支路及下支路、分支LG3的上支路及下支路均由将晶体管Q1和二极管FWD反向并联连接而成的构成要件构成。
晶体管Q1是作为开关元件进行动作的功率晶体管，在本实施方式的例子中，例如为IGBT。在倒相电路PWC中，晶体管Q1及二极管FWD在供给有相对较高的电位的高侧用端子(例如，正电位端子)HT与电动机MT的各个相位(U相、V相、W相)之间反向并联连接。并且，晶体管Q1及二极管FWD在供给有比电动机MT的各个相位更低的电位的低侧用端子(例如，负电位端子)LT与电动机MT的各个相位(U相、V相、W相)之间反向并联连接。即，在每个相位上设置有两个晶体管Q1及两个二极管FWD。换言之，各个分支LG1、LG2及LG3均具备作为高侧用开关元件进行动作的功率晶体管(即晶体管Q1)以及作为低侧用开关元件进行动作的功率晶体管(即晶体管Q1)。因此，三个相位共计设置有六个晶体管Q1及六个二极管FWD。而且，在各个晶体管Q1的栅电极上均连接有栅极驱动电路(驱动电路)GC，通过该栅极驱动电路GC控制晶体管Q1的开关动作。在上述结构的倒相电路PWC中，通过利用栅极驱动电路GC控制晶体管Q1的开关动作，将直流电力转换为三相交流电力，并将该三相交流电力供给至电动机MT。如图1所示，在本实施方式中，针对各个分支LG1、LG2及LG3分别连接有一个栅极驱动电路GC。三个相位的栅极驱动电路GC分别形成为彼此独立的三个半导体部件(其详细内容将在下文阐述)。
在本实施方式的倒相电路PWC中，作为开关元件使用IGBT(即晶体管Q1)，并且设置二极管FWD使其与晶体管Q1反向并联连接。仅从利用开关元件实现开关功能的观点出发，只要存在作为开关元件的晶体管Q1即可，可以不需要二极管FWD。但是，若与倒相电路PWC连接的负载中包含电感，则需要设置二极管FWD。
若负载是不含电感的纯电阻，则由于不存在回流的能量，因此不需要二极管FWD。但是，若负载上连接有像电动机那样的含有电感的电路，则有时会出现向与开启的开关相反的方向流有负载电流的状态(模式)。即，在负载中含有电感的情况下，能量有时会从负载的电感返回至倒相电路PWC(电流有时会逆流)。
此时，由于IGBT(即晶体管Q1)单体不具有使该回流电流流过的功能，因此需要将二极管FWD反向并联连接于晶体管Q1。即，在倒相电路PWC中，若像电动机控制那样负载中含有电感，则在关断晶体管Q1的情况下，必须释放存储于电感中的能量(1/2LI2)。然而，晶体管Q1单体无法使回流电流流过以便释放存储于电感中的能量。对此，为了使存储于该电感中的电能回流，将二极管FWD反向并联连接于晶体管Q1。即，二极管FWD具有使回流电流流过以便释放存储于电感中的能量的功能。由此可知，在与含有电感的负载相连接的倒相电路PWC中，需要设置与开关元件(即晶体管Q1)反向并联连接的二极管FWD。该二极管FWD被称作续流二极管。
并且，在本实施方式的倒相电路PWC中，如图1所示，例如在高侧用端子HT与低侧用端子LT之间连接有电容元件CAP。该电容元件CAP例如具有实现倒相电路PWC中的开关噪声的平滑化、系统电压的稳定化的功能。在图1所示的例子中，电容元件CAP设置在倒相电路PWC的外部，但是也可以将电容元件CAP设置在倒相电路PWC的内部。
并且，如图1所示，本实施方式的倒相电路PWC具有：输出部PW1，所述输出部PW1包含三个相位共计六个开关元件；控制部PW2，所述控制部PW2控制输出部PW1的六个功率晶体管的驱动。控制部PW2除了具备上述三个栅极驱动电路GC之外，还具有控制栅极驱动电路GC所包含的高侧用驱动电路以及低侧用驱动器电路的动作的控制电路(逻辑电路、运算电路)CT。并且，虽然在图1中省略了图示，但是，控制部PW2还可以包括控制倒相电路PWC的动作的各种控制电路。例如，在控制部PW2还可以形成有用于减少从栅极驱动器电路GC输出的栅极驱动信号及输入至栅极驱动电路GC的信号等的噪声的噪声滤波电路。并且，例如，在控制部PW2上还可以形成有测量构成输出部PW1的电子部件的温度等并对所测得的电信号进行噪声过滤或放大的电路。
<功率半导体芯片的结构>
接着，参考附图对具备构成图1所示的倒相电路PWC的IGBT(即，晶体管Q1)的功率半导体芯片的结构以及具备二极管FWD的半导体芯片的结构进行说明。图2是表示形成有图1所示的晶体管的半导体芯片的前表面侧的形状的俯视图。图3是表示图2所示的半导体芯片的背面的俯视图。图4是表示图2及图3所示的半导体芯片所具有的晶体管的结构例的剖视图。
在本实施方式中，构成倒相电路PWC的晶体管Q1和二极管FWD分别形成在彼此独立的半导体芯片上。以下，首先对形成有晶体管Q1的半导体芯片(功率半导体芯片，半导体部件)SC1进行说明，然后对形成有二极管FWD的半导体芯片(功率半导体芯片，半导体部件)SC2进行说明。
如图2及图3所示，本实施方式的半导体芯片SC1具有前表面(表面、上表面、主表面)SCt(参照图2)及与前表面SCt相对的背面(表面、下表面、主表面)SCb(参照图3)。半导体芯片SC1的前表面SCt及背面SCb均呈长方形。例如，前表面SCt的面积与背面SCb的面积相等。
并且，如图2所示，半导体芯片SC1具有形成于前表面SCt的栅电极(栅电极焊盘、前表面电极)GP及发射极电极(发射极电极焊盘、前表面电极)EP。在图2所示的例子中，在前表面SCt露出有一个栅电极GP和两个发射极电极EP。各个发射极电极EP的露出面积均大于栅电极GP的露出面积。发射极电极EP与倒相电路PWC(参照图1)的输出端子或低侧用的端子LT(参照图1)连接。因此，通过加大发射极电极EP的露出面积，能够减小流有大电流的传输路径的阻抗。
并且，如图3所示，半导体芯片SC1具有形成于背面SCb的集电极(集电极焊盘、背面电极)CP。集电极CP形成为遍及半导体芯片SC1的整个背面SCb。通过对比图2和图3可知，集电极CP的露出面积比发射极电极EP的露出面积还大。集电极CP与倒相电路PWC(参照图1)的输出端子或高侧用端子HT(参照图1)连接(详细内容将在下文阐述)。因此，通过加大集电极CP的露出面积，能够减小流有大电流的传输路径的阻抗。
并且，如图2所示，本实施方式的半导体芯片SC1具有露出于前表面SCt的多个电极。该多个电极除了包括上述栅电极GP及上述发射极电极EP之外，还包括多个信号电极(信号电极焊盘，前表面电极)DTP。多个信号电极DTP分别为将半导体芯片SC1的温度等的测量数据作为电信号进行输出的输出端子。作为经由信号电极DTP输出的电信号的例子，例如可以例示半导体芯片SC1的温度信号、发射极电极EP的电位水平的测量信号、流过发射极电极EP的电流的检测信号等。在图2所示的例子中，多个信号电极DTP中的一部分(即，发射极信号电极EDP)在半导体芯片SC1的内部与发射极电极EP电连接。因此，发射极电极EP的电位水平的测量信号或流过发射极电极EP的电流的检测信号等能够从发射极信号电极EDP输出。从信号电极DTP输出的电信号例如输入至图1所示的控制电路CT。并且，在控制电路CT中，对电信号进行数据处理(运算处理)。处理后的数据例如输出至外部的控制设备，可以用作监控半导体芯片SC1的状态的数据。或者，也可以进行根据处理后的数据改变从控制电路CT输出至栅极驱动电路GC(参照图1)的控制信号的所谓的反馈控制。如此，通过将半导体芯片SC1的温度等的测量数据作为电信号进行输出，能够提高倒相电路PWC的运行效率。即，能够提高倒相电路PWC的性能。
并且，栅电极GP及多个信号电极DTP均为信号传输用的电极。因此，与发射极电极EP相比，流过的电流值较小。因此，露出面积小于发射极电极EP的露出面积。
并且，如图2所示，在俯视时，半导体芯片SC1的前表面具有四个边。在图2所示的例子中，俯视时，半导体芯片SC1具有沿X方向延伸的边(长边)SC1e1、与边SC1e1相对的边(长边)SC1e2、沿与X方向交叉(在图2中为正交)的Y方向延伸的边(短边)SC1e3以及与边SC1e3相对的边(短边)SC1e4。并且，边SC1e1及边SC1e2比边SC1e3及边SC1e4更长。并且，在半导体芯片SC1的前表面SCt露出的多个电极中的多个信号电极DTP及栅电极GP沿着同一个边(在图2所示的例子中为边SC1e3)排列。如下文所述，栅电极GP及多个信号电极DTP经由导线连接在一起。若将栅电极GP及多个信号电极DTP沿同一个边排列，则能够使与各个电极连接的信号传输路径的布局简单化，因此容易将各个路径设计成相同长度。
并且，半导体芯片SC1所具备的晶体管Q1例如具有图4所示的结构。在形成于半导体芯片SC1的背面SCb集电极CP之上形成有p+型半导体区域PR1。在p+型半导体区域PR1之上形成有n+型半导体区域NR1，在该n+型半导体区域NR1之上形成有n-型半导体区域NR2。而且，在n-型半导体区域NR2之上形成有p型半导体区域PR2，并且形成有贯穿该p型半导体区域PR2而到达n-型半导体区域NR2的沟槽TR。而且，还形成有与沟槽TR匹配后成为发射极区域的n+型半导体区域ER。在沟槽TR的内部形成有例如由氧化硅膜构成的栅极绝缘膜GOX，经由该栅极绝缘膜GOX形成有栅电极GE。该栅电极GE例如由多晶硅膜形成，且形成为埋入于沟槽TR。
在上述结构的晶体管Q1中，栅电极GE与图2所示的栅电极GP连接。同样地，成为发射极区域的n+型半导体区域ER与发射极电极EP电连接。成为集电极区域的p+型半导体区域PR1与形成于半导体芯片SC1的背面SCb的集电极CP电连接。晶体管Q1兼具功率MOSFET的高速开关特性及电压驱动特性、双极晶体管的低导通电压特性。
另外，n+型半导体区域NR1被称作缓冲层。该n+型半导体区域NR1是为了防止出现在晶体管Q1关断的情况下从p型半导体区域PR2向n-型半导体区域NR2内生长的耗尽层与形成在n-型半导体区域NR2的下层的p+型半导体区域PR1接触的穿通现象而设置的。并且，为了限制从p+型半导体区域PR1朝向n-型半导体区域NR2的空穴注入量等的目的，设置有n+型半导体区域NR1。
并且，晶体管Q1的栅电极GE与栅极驱动电路GC(参照图1)连接。此时，来自栅极驱动电路GC的信号经由栅电极GP施加到晶体管Q1的栅电极GE，由此通过栅极驱动电路GC控制晶体管Q1的开关动作。
接下来，对形成有图1所示的二极管FWD的半导体芯片进行说明。图5是表示形成有图1所示的二极管的半导体芯片的前表面侧的形状的俯视图。图6是表示图5所示的半导体芯片的背面的俯视图。并且，图7是表示图5及图6所示的半导体芯片所具有的二极管的结构例的剖视图。
如图5及图6所示，本实施方式的半导体芯片SC2具有前表面(表面、上表面、主表面)SCt(参照图5)以及与前表面SCt相对的背面(表面、下表面、主表面)SCb(参照图6)。半导体芯片SC2的前表面SCt及背面SCb均呈长方形。例如，前表面SCt的面积与背面SCb的面积相等。
并且，如图5所示，在俯视时，半导体芯片SC2的前表面具有四个边。在图5所示的例子中，俯视时，半导体芯片SC2具有沿X方向延伸的边(长边)SC2e1、与边SC2e1相对的边(长边)SC2e2、沿与X方向交叉(在图5中为正交)的Y方向延伸的边(短边)SC2e3以及与边SC2e3相对的边(短边)SC2e4。并且，边SC2e1及边SC2e2比边SC2e3及边SC2e4更长。
并且，通过对比图2和图5可知，半导体芯片SC1(参照图2)的前表面SCt的面积大于半导体芯片SC2(参照图5)的前表面SCt的面积。
并且，如图5所示，半导体芯片SC2具有形成于前表面SCt的阳极电极(阳极电极焊盘，前表面电极)ADP。并且，如图6所示，半导体芯片SC2具有形成于背面SCb的阴极电极(阴极电极焊盘，背面电极)CDP。阴极电极CDP形成为遍及半导体芯片SC2的整个背面SCb。
并且，半导体芯片SC2所具备的二极管FWD例如具有图7所示的结构。如图7所示，在形成于半导体芯片SC2的背面SCb的阴极电极CDP之上形成有n+型半导体区域NR3。而且，在n+型半导体区域NR3之上形成有n-型半导体区域NR4，在n-型半导体区域NR4之上形成有彼此分开的p型半导体区域PR4。在p型半导体区域PR4之间形成有p-型半导体区域PR3。在p型半导体区域PR3及p-型半导体区域PR4之上形成有阳极电极ADP。阳极电极ADP例如由铝-硅构成。
根据上述结构的二极管FWD，若向阳极电极ADP施加正电压且向阴极电极CDP施加负电压，则n-型半导体区域NR4和p型半导体区域PR3之间的pn结正向偏置而使电流流过。另一方面，若向阳极电极ADP施加负电压且向阴极电极CDP施加正电压，则n-型半导体区域NR4和p型半导体区域PR3之间的pn结反向偏置而阻止电流流过。如此，能够使具有整流功能的二极管FWD进行动作。
<驱动电路的结构>
接下来，对图1所示的栅极驱动电路GC的结构进行说明。图8是表示栅极驱动电路的电路区块结构的图。在图8中，以驱动电动机MT的倒相电路PWC的三个相中的一个相为例对控制该一个相的栅极驱动电路GC的结构进行说明。在图8中，例如，在与高压电源电连接的端子VCC和与低压电源电连接的端子COM之间，例如串联连接有构成倒相电路PWC的一个相的高侧晶体管HQ1与低侧晶体管LQ1。而且，高侧晶体管HQ1与低侧晶体管LQ1之间的中间节点经由端子Vs与电动机MT电连接。
栅极驱动电路GC构成为控制高侧晶体管(高侧IGBT)HQ1的开关动作以及低侧晶体管(低侧IGBT)LQ1的开关动作。例如，栅极驱动电路GC通过控制施加于高侧晶体管HQ1的栅电极的栅极电压，实现高侧晶体管HQ1的开关动作，并且，通过控制施加于低侧晶体管LQ1的栅电极的栅极电压，实现低侧晶体管LQ1的开关动作。
图8所示的栅极驱动电路GC例如连接于与低电压电源(例如为15伏)电连接的端子VDL以及与基准电位(例如，接地电位等固定电位)电连接的端子VSS。栅极驱动电路GC具有对从控制电路CT输入过来的输入信号进行处理的输入信号处理电路ISC、电平位移电路LSC、低侧驱动电路DCL及高侧驱动电路DCH。如图8所示，控制电路CT经由控制信号线THSL传输用于控制高侧驱动电路DCH的动作的信号SGH。并且，控制电路CT经由控制信号线TLSL传输用于控制低侧驱动电路DCL的动作的信号SGL。
低侧驱动电路DCL根据从输入信号处理电路ISC输出过来的处理信号来控制施加于低侧晶体管LQ1的栅电极的栅极电压。例如，低侧驱动电路DCL从端子VSS输入基准电位，并将基于该基准电位产生栅极电压供给至低侧晶体管LQ1的栅电极。在此，若供给至栅电极的栅极电压相对于基准电位为阈值电压以上，则低侧晶体管LQ1会导通。另一方面，若供给至栅电极的栅极电压相对于基准电位小于阈值电压，则低侧晶体管LQ1会断开。如此，由低侧驱动电路DCL控制低侧晶体管LQ1的开关动作。
另一方面，高侧驱动电路DCH根据输入信号处理电路ISC的处理信号输入至电平位移电路LSC并从该电平位移电路LSC输出的输出信号来控制施加于高侧晶体管HQ1的栅电极的栅极电压。例如，高侧驱动电路DCH从与负载(即，电动机MT)连接的端子Vs输入作为基准的基准电位。在高侧晶体管HQ1中，例如将高侧晶体管HQ1的发射极电位用作基准电位。该发射极电位从图2所示的半导体芯片SC1的发射极信号电极EDP输出，经由发射极线ELH供给至高侧驱动电路DCH。高侧晶体管HQ1的发射极电位在供给至端子COM的电位与供给至端子VCC的电位之间进行变动。例如，在高侧晶体管HQ1处于导通状态时，高侧晶体管HQ1的发射极电位与供给至端子VCC的电源电位相同。这意味着，为了使高侧晶体管HQ1导通，需要以电源电位作为基准生成栅极电压。因此，在高侧驱动电路DCH中，从端子Vs输入高侧晶体管HQ1的发射极电位，并将从该端子Vs输入的电位作为基准，生成施加于高侧晶体管HQ1的栅电极的栅极电压。由于从端子Vs输入的电位会变动到电源电位，因此以从该端子Vs输入的电位作为基准生成的的高侧晶体管HQ1的栅极电压需要具有比电源电位更高的电位。在高侧驱动电路DCH中，例如，将端子VFB连接于位于倒相电路PWC外部的低压电源LPS(例如为15V)，并且利用从该端子VFB输入的电位，生成高于电源电位的栅极电压。该栅极电压从高侧驱动电路DCH供给至高侧晶体管HQ1的栅电极。如上所述，在供给至栅电极的栅极电压相对于基准电位为阈值电压以上时，高侧晶体管HQ1就会导通，另一方面，在供给至栅电极的栅电压相对于基准电位小于阈值电压时，高侧晶体管HQ1就会断开。如此，由高侧驱动电路DCH控制高侧晶体管HQ1的开关动作。
在此，控制电路CT连接于与比端子VDL更低的电源电位(例如为1.5伏或3伏左右)连接的端子VDS。从该端子VDS供给的电源电位用于控制用数字信号的生成。该控制用数字信号包括图8所示的信号SGH、SGL。
另一方面，栅极驱动信号(即，栅极信号GSH)经由栅极线GLH传输至高侧晶体管HQ1的栅电极。并且，栅极驱动信号(即，栅极信号GSL)经由栅极线GLL传输至低侧晶体管LQ1的栅电极。该栅极信号GSH和GSL之间的电位差(电压)例如为15伏，其大于信号SGH与SGL之间的电位差(电压)。并且，流过栅极线GLH、GLL的电流比流过控制信号线THSL、TLSL的电流大100倍以上。例如，流过控制信号线THSL、TLSL的电流为μA(微安)级别，而流过栅极线GLH、GLL的电流为mA(毫安)级别。因此，如图8所示，栅极信号GSH、GSL的信号波形的振幅大于信号SGH、SGL的信号波形的振幅。
如此，对信号波形的振幅较大的栅极信号GSH、GSL而言，与信号波形的振幅较小的信号SGH、SGL相比，难以控制电位水平上升时间。但是，为了使功率晶体管的动作稳定，使各个栅极信号中的电位水平超过阈值为止的上升时间及电位水平回落至阈值以下为止的下降时间一致是非常重要的。因此，虽然栅极信号GSH、GSL是数字信号，但是从控制上升时间及下降时间的观点出发，优选将其看作是模拟信号。即，从使栅极信号GSH及栅极信号GSL的上升时间、下降时间一致的观点出发，优选使栅极线GLH的路径距离与栅极线GLL的路径距离等长化。并且，如参照图1所说明的那样，本实施方式的倒相电路PWC具有三个相，因此，图8所示的栅极线GLH和栅极线GLL分别设置有三根。在这种情况下，优选使六根栅极线的路径距离等长化。
在本实施方式中，图1所示的输出部PW1与控制部PW2分别形成在彼此不同的基板上，因此六根栅极线的路径距离均变长(详细内容将在下文阐述)。因此，使六根栅极线的路径距离等长化，这对提高倒相电路PWC的性能而言非常重要。
<电子装置的结构>
接下来，对构成图1所示的倒相电路PWC的电子装置EA1的结构例进行说明。图9是表示构成图1所示的倒相电路的电子装置的外观的立体图。另外，图10中示出了去除图11所示的基础基板SUB的状态下的基板SU1的背面侧。图11是沿图10的A-A线剖切的剖视图。在图11中，用虚线表示与半导体芯片连接的导线的一部分。并且，在图11中，将由与搭载于配线基板SU2上的驱动部件PDR连接的多个电子部件构成的电子部件组示意地表示为一个电子部件。并且，图12是表示图11所示的下层的基板的上表面侧的布局的俯视图。
并且，图13是表示图11所示的上层的基板的上表面侧的布局的俯视图。在图13中，作为形成于配线基板SU2上的配线的例子，示出了配线WLGH、WLGL、WLEH。由于配线WLGH、WLGL、WLEH分别形成于图11中所示的配线基板SU2的上表面S2t与下表面S2b之间，因此在图13中用双点划线表示这些配线。
如图9所示，构成图1所示的倒相电路PWC的本实施方式的电子装置EA1的上表面侧被框体(外壳、壳体)HS覆盖。电子装置EA1是在框体HS内容纳有彼此电连接的多个半导体芯片SC1、SC2(参照图12)且外部端子即多个引线(引线部件，端子)LD从框体HS露出的外壳模块。
框体HS具有覆盖多个半导体部件(半导体芯片SC1、SC2(参照图12))的盖部(盖部件，盖)HST及支承盖部HST的支承部(框架)HSF。构成框体HS的支承部HSF及盖部HST均为由树脂制成的部件，例如，以聚对苯二甲酸乙二酯(以下记载为PET)为主要原料。另外，在本实施方式中，盖部HST与支承部HSF是彼此独立且能够分开的部件。但是，盖部HST和支承部HSF也可以是彼此无法分开的部件。例如，可以用粘接剂粘接固定盖部HST和支承部HSF。或者，也可以使盖部HST和支承部HSF形成为一体。
并且，如图10所示，支承部HSF连续包围基板(输出基板)SU1的周围。如图11所示，盖部HST覆盖基板SU1的整个上表面(表面、前表面、主表面)S1t。在支承部HSF的内侧设置有空间，在被支承部HSF、盖部HST及基础基板SUB包围而成的空间(容纳部PKT)内容纳有搭载于基板SU1上的多个半导体芯片SC1、SC2。基板SU1的上表面S1t的周缘部通过粘接剂(胶)BD1粘接固定于框体HS。
并且，从框体HS的盖部HST突出有多个引线LD。在框体HS的盖部HST形成有多个贯穿孔(省略图示)，多个引线LD分别插入于多个贯穿孔中。多个引线LD均为电子装置EA1的外部端子，其与图12所示的搭载在基板SU1上的多个半导体芯片SC1、图13所示的搭载在配线基板(控制基板)SU2上的多个驱动部件(半导体装置、半导体部件、半导体封装体)PDR或控制部件(半导体装置、半导体部件、半导体封装体)PCT电连接。
并且，如图10所示，在俯视时，框体HS的容纳部PKT具有沿X方向延伸的边(长边)HSe1、与边HSe1相对的边(长边)HSe2、沿与X方向交叉(在图10中为正交)的Y方向延伸的边(短边)HSe3以及与边HSe3相对的边(短边)HSe4。并且，边HSe1及边HSe2比边HSe3及边HSe4更长。另外，在图10所示的例子中，在俯视时，框体HS的容纳部PKT呈四边形(在图10中为长方形)。框体HS在外周缘具有四个边。具体而言，在俯视时，框体HS的外缘具有沿X方向延伸的边(长边)HSe5、与边HSe5相对的边(长边)HSe6、沿与X方向交叉(在图10中为正交)的Y方向延伸的边(短边)HSe7以及与边HSe7相对的边(短边)HSe8。并且，边HSe5及边HSe6比边HSe7及边HSe8更长。容纳部PKT的边HSe1与外缘的边HSe5夹着框体HS的一部分而位于彼此相对的一侧。同样地，容纳部PKT的边HSe2、HSe3、HSe4分别与外缘的边HSe6、HSe7、HSe8夹着框体HS的一部分而位于彼此相对的一侧。
并且，在俯视时，基板SU1具有沿X方向延伸的边(长边、基板边)S1e1、与边S1e1相对的边(长边、基板边)S1e2、沿与X方向交叉(在图10中为正交)的Y方向延伸的边(短边、基板边)S1e3以及与边S1e3相对的边(短边、基板边)S1e4。并且，边S1e1及边S1e2比边S1e3及边S1e4更长。
在图10所示的例子中，在俯视时，基板SU1呈四边形(具体为长方形)。并且，在图10所示的例子中，基板SU1的边S1e1与框体HS的容纳部PKT的边HSe1对置。基板SU1的边S1e2与框体HS的容纳部PKT的边HSe2对置。基板SU1的边S1e3与框体HS的容纳部PKT的边HSe3对置。基板SU1的边S1e4与框体HS的容纳部PKT的边HSe4对置。
并且，如图9及图10所示，框体HS具有凸缘部(部分)FLG，所述凸缘部FLG例如是用于将电子装置EA1固定到散热器或支承部件等的安装部分。如图10所示，俯视时，凸缘部FLG设置在支承部HSF的框体HS的长度方向(即，X方向)上的两端。换言之，在X方向上，两个凸缘部FLG夹着容纳基板SU1的容纳部PKT而配置在彼此相对的一侧。并且，在多个凸缘部FLG的中央分别形成有贯穿孔(孔、螺纹孔、螺钉插入孔)THH。贯穿孔THH是沿厚度方向贯穿框体HS的凸缘部FLG的开口部，例如在将电子装置EA1固定到散热器或支承部件等上时，能够将螺钉(省略图示)插入贯穿孔THH中，对电子装置EA1进行螺纹固定。
在图10所示的例子中，两个贯穿孔THH形成在连接边HSe3的中心与边HSe4的中心的、沿长度方向(即，X方向)延伸的假想线(中心线)VL1上。在图10所示的例子中，假想线VL1是沿X方向连接(通过)设置在一侧的贯穿孔THH的中心点与设置在另一侧的贯穿孔THH的中心点的直线。并且，在图10所示的例子中，从基板SU1的下表面(表面、背面、主表面)S1b侧观察时，假想线VL1通过基板SU1的下表面S1b。在此，基板SU1的下表面S1b的中心点的定义可以与图12所示的基板SU1的上表面(表面、前表面、主表面)S1t的中心点的定义相同。即，图12所示的基板SU1的下表面S1b(参照图10)及上表面S1t的中心点是指：连接基板SU1的边(长边、基板边)S1e1的中点和边(长边、基板边)S1e2的中点的线(未图示的假想线)与连接边(短边、基板边)S1e3的中点和边(短边、基板边)S1e4的中点的线(未图示的假想线)的交点。
接下来，对电子装置EA1的容纳于框体HS的容纳部PKT内的基板SU1、SU2及固定在基板SU1、SU2的各个部件进行说明。如图11所示，电子装置EA1具有容纳于框体HS的容纳部PKT内的基板SU1及配线基板(基板)SU2。基板SU1是相当于倒相电路PWC(参照图1)的输出部PW1(参照图1)的基板，在基板SU1上搭载有构成输出部PW1的多个半导体部件。如图12所示，在基板SU1上搭载有作为开关元件进行动作的六个半导体芯片SC1以及作为续流二极管进行动作的六个半导体芯片SC2。并且，图11所示的基板SU2是相当于倒相电路PWC的控制部PW2(参照图1)的基板，在基板SU2上搭载有构成控制部PW2的多个电子部件。如图13所示，在配线基板SU2上搭载有具备栅极驱动电路GC(参照图1)的三个驱动部件PDR。并且，在配线基板SU2上海搭载有具备控制电路CT(参照图1)的一个控制部件PCT。
如图11及图12所示，电子装置EA1具有基板SU1、形成于基板SU1的上表面S1t上的多个金属图案(由金属构成的图案)MP以及搭载在多个金属图案MP中的一部分上的多个半导体芯片SC1。
如图11所示，基板SU1具有搭载有多个半导体芯片SC1的芯片搭载面即上表面(前表面、主表面、表面)S1t及位于上表面S1t的相反侧的下表面(背面、主表面、表面)S1b。基板SU1例如是由氧化铝(Al2O3)等陶瓷材料制成的陶瓷基板。
并且，如图11所示，在基板SU1的上表面S1t及下表面S1b接合有多个金属图案MP。该多个金属图案MP例如是将镍(Ni)膜层叠于铜(Cu)膜前表面而成的层叠膜，铜膜直接接合在基板SU1的上表面S1t或下表面S1b上。像本实施方式那样将半导体芯片SC1直接搭载于由铜构成的金属图案MP上的基板SU1有时被称作DBC(Direct Bonding Cupper，覆铜陶瓷)基板。
形成在基板SU1的下表面S1b侧的金属图案MPB是构成电子装置EA1的散热路径的金属膜，其形成为均匀地覆盖基板SU1的下表面S1b的大部分。通过在作为陶瓷基板的基板SU1的下表面S1b形成金属膜，能够提高电子装置EA1的散热性。并且，形成在基板SU1的上表面S1t的多个金属图案MP分别构成倒相电路PWC(参照图1)的导电路径的一部分，且其彼此分开(分离)。
多个金属图案MP包括供给有高侧电位的金属图案MPH。并且，多个金属图案MP还包括供给有低侧电位的金属图案MPL。并且，多个金属图案MP还包括供给有对应于晶体管Q1(参照图1)的开关动作而改变的电位的金属图案MPU、MPV、MPW。
在金属图案MPU、金属图案MPV及金属图案MPW分别供给有具有120度相位差的彼此不同的电位。因此，金属图案MPU、金属图案MPV及金属图案MPW彼此分开(分离)。并且，金属图案MPU、金属图案MPV及金属图案MPW经由多个导线BW分别与连接有输出用引线LD(端子TU、TV及TW)的金属图案MPT连接。因此，图1所示的U相、V相、W相的输出用传输路径包括图12所示的导线BW。
在图12所示的例子中，金属图案MPH构成为，多个(图12中为两个)金属图案MPH经由导线BW(BWP)彼此电连接。同样地，金属图案MPL构成为，多个(图12中为两个)金属图案MPL经由导线BW(BWP)彼此电连接。在U相、V相、W相(参照图1)中，金属图案MPH均供给有相同的电位(高侧的电位)。并且，在U相、V相、W相中，金属图案MPL均供给有相同的电位(低侧的电位)。因此，在本实施方式的变形例中，金属图案MPH、MPL可以分别由一个金属图案MP构成。此时，由于不需要通过导线BW(BWP)将多个金属图案MPH、MPL进行连接，因此能够减少部件件数。
另一方面，在像本实施方式那样金属图案MPH、MPL分别被分割为多个的情况下，相对于金属图案MPH、MPL并未被分割的情况，能够减小被分割的金属图案MPH、MPL在X方向上的延伸距离。因此，能够减小基于金属图案MP与基材(即，陶瓷基板)之间的线膨胀系数差而产生的应力。
并且，在多个金属图案MP中的一部分上搭载有多个半导体芯片SC1及半导体芯片SC2。如参照图1所说明的那样，多个半导体芯片SC1是形成有IGBT(即，晶体管Q1)的开关元件，其分别搭载于金属图案MPH、金属图案MPU、金属图案MPV及金属图案MPW。
半导体芯片SC1中的搭载于金属图案MPH上的是相当于高侧开关的半导体芯片(半导体部件)SCH。在金属图案MPH上搭载有三组半导体芯片SCH与半导体芯片SC2的组合。多个半导体芯片SC2分别具备二极管FWD(参照图1)。在俯视时，三个半导体芯片SCH沿X方向(换言之，沿框体HS的容纳部PKT(参照图10)的长边(即，边HSe1))排列。并且，分别与多个半导体芯片SCH成对的多个半导体芯片SC2搭载成，分别与半导体芯片SCH在Y方向上排列。在图12所示的例子中，半导体芯片SCH相比半导体芯片SC2配置在更靠近边HSe1侧。换言之，半导体芯片SCH搭载在边HSe1与半导体芯片SC2之间。在边HSe1侧配置有与半导体芯片SCH电连接的多个引线(引线部件)LD。即，与半导体芯片SC2到引线LD的距离相比，半导体芯片SCH到引线LD的距离更短。
并且，半导体芯片SC1中的搭载于金属图案MPU、金属图案MPV及金属图案MPW上的是相当于低侧的半导体芯片SCL。多个半导体芯片SC2以与半导体芯片SCL成组的方式分别搭载在金属图案MPU、金属图案MPV及金属图案MPW上。在俯视时，三个半导体芯片SCL沿X方向(换言之，沿框体HS的容纳部PKT(参照图10)的长边(即，边HSe2))排列。并且，分别与多个半导体芯片SCL成对的多个半导体芯片SC2搭载成，分别与半导体芯片SCL在Y方向上排列。在图12所示的例子中，半导体芯片SCL相比半导体芯片SC2配置在更靠近边HSe2侧。换言之，半导体芯片SCL搭载在边HSe2与半导体芯片SC2之间。在边HSe2侧配置有与半导体芯片SCL电连接的多个引线(引线部件)LD。即，与半导体芯片SC2到引线LD的距离相比，半导体芯片SCL到引线LD的距离更短。
如图14所示，在本实施方式中，半导体芯片SC1以半导体芯片SC1的背面SCb与金属图案MP的上表面(前表面)MPt对置的方式经由导电性连接材料(芯片焊接材料、导电性部件、导电性粘接材料、连接部件、接合材料)SD1粘接固定在金属图案MP上。图14是表示图11所示的下层的基板上的半导体芯片搭载于金属图案上的部分的详细结构的主要部分放大剖视图。图14所示的导电性连接材料SD1例如为焊料或树脂中含有多个(大量)导电性粒子(例如银粒子)的导电性树脂等。如图14所示，在半导体芯片SC1的背面SCb形成有集电极CP。集电极CP经由导电性连接材料SD1与金属图案MP电连接。
具体而言，如图12所示，多个半导体芯片SC1中的高侧用半导体芯片SCH的集电极CP(参照图14)分别与金属图案MPH连接。金属图案MPH经由多个导线BW与相当于供给有高侧用电位的高侧用端子HT的引线LD连接。
并且，如图14所示，半导体芯片SC2以半导体芯片SC2的背面SCb与金属图案MP的上表面(前表面)MPt对置的方式经由导电性连接材料SD1固定在金属图案MP上。在半导体芯片SC2的背面SCb形成有阴极电极CDP，阴极电极CDP经由导电性连接材料SD1与金属图案MP电连接。
并且，在上述多个金属图案MP中的多个金属图案MPT上分别连接有一个引线LD。并且，在多个金属图案MP中的金属图案MPH及金属图案MPL上分别形成有多个引线LD。并且，在金属图案MPH及金属图案MPL上，沿着基板SU1的上表面S1t所具有的四个边中的短边(即，边S1e3及边S1e4)分别搭载有一个引线LD。
并且，在上述多个金属图案MP中的金属图案MPU、金属图案MPV及金属图案MPW上均未搭载有引线LD。换言之，在多个金属图案MP中的金属图案MPU、金属图案MPV及金属图案MPW上均未直接连接有引线LD。金属图案MPU、金属图案MPV及金属图案MPW经由多个导线BW分别与金属图案MPT电连接。即，金属图案MPU、金属图案MPV及金属图案MPW经由多个导线BW及金属图案MPT与引线LD电连接。
并且，如图12所示，在半导体芯片SC1的发射极电极EP(参照图14)上连接有多个导线BW。具体而言，高侧用半导体芯片SCH的发射极电极EP经由多个导线BW与金属图案MPU、金属图案MPV及金属图案MPW中的任意一个连接。换言之，高侧用半导体芯片SCH的发射极电极EP与U相端子TU、V相端子TV或W相端子TW中的任意一个连接。
并且，就与高侧用半导体芯片SCH的发射极电极EP连接的多个导线BW而言，其一侧端部分别与金属图案MPU、金属图案MPV及金属图案MPW中的任意一个连接，其另一侧端部分别与相当于端子TU、TV或TW的引线LD连接。换言之，金属图案MPU、金属图案MPV及金属图案MPW经由多个导线BW分别与相当于端子TU、TV或TW的引线LD连接。
并且，与半导体芯片SC1的发射极电极EP连接的多个导线BW还分别与半导体芯片SC2的阳极电极ADP(参照图14)连接。换言之，半导体芯片SC2的阳极电极ADP经由多个导线BW分别与金属图案MPU、金属图案MPV及金属图案MPW中的任意一个连接。
并且，低侧用半导体芯片SCL的发射极电极EP(参照图14)经由多个导线BW与金属图案MPL连接。金属图案MPL经由多个导线BW与相当于供给有低侧用电位的低侧用端子LT的引线LD连接。换言之，低侧用半导体芯片SCL的发射极电极EP与低侧用端子LT电连接。并且，与半导体芯片SC1的发射极电极EP连接的多个导线BW还分别与半导体芯片SC2的阳极电极ADP(参照图14)连接。换言之，半导体芯片SC2的阳极电极ADP经由多个导线BW分别与低侧用端子LT电连接。
并且，在半导体芯片SC1的栅电极GP(参照图2)连接有一根导线BW。具体而言，如图12所示，高侧用半导体芯片SCH及低侧用半导体芯片SCL所具有的栅电极GP(参照图2)经由导线BW与金属图案MPT电连接。金属图案MPT是存在于将半导体芯片SC1的信号传输用电极焊盘与多个引线LD中的信号传输用引线LD电连接的路径之上的配线图案。在金属图案MPT的两端部分别连接有彼此不同的导线BWS。金属图案MPT的一侧端部经由导线BWS与半导体芯片SC1的栅电极GP电连接。并且，金属图案MPT的另一侧端部经由导线BWS与引线LD连接。在图12中，作为信号传输用引线LD的例子，示出了引线LGH、LGL，所述引线LGH、LGL传输驱动半导体芯片SCH及半导体芯片SCL所具有的晶体管Q1(参照图1)进行开关动作的驱动信号(栅极信号)。图12所示的引线LGH构成图8所示的传输栅极信号GSH的栅极线GLH的一部分。并且，图12所示的引线LGL构成图8所示的传输栅极信号GSL的栅极线GLL的一部分。
并且，图12所示的多个导线BW为金属导线，在本实施方式中例如由铝制成。但是，导线BW的材料可以有多种变形例，除了可以使用铝之外，还可以使用金或铜。并且，在图12所示的例子中，多个导线BW中的流过较大电流的导线BWP的线径(与延伸方向正交的方向上的宽度、粗细)大于流过较小电流的导线BWS的线径。具体而言，在多个引线LD中的相当于端子HT、LT、TU、TV及TW的引线LD上分别连接有较粗的导线BWP。并且，在半导体芯片SC1的发射极电极EP(参照图14)上连接有多个导线BWP。而且，彼此相邻的金属图案MPH彼此之间或彼此相邻的金属图案MPL彼此之间经由导线BWP电连接。除此之外的导线BW主要构成信号传输路径，其为线径较小导线BWS。通过在流过较大电流的路径上使用线径较大的导线BWP，能够减小传输路径的电阻。
并且，如图11所示，在框体HS的容纳部PKT中，在基板SU1的上方配置有配线基板SU2。配线基板SU2具有与基板SU1的上表面S1t对置的下表面(背面、主表面、表面)S2b以及与下表面S2b相对的上表面(前表面、主表面、表面)S2t。在配线基板SU2上搭载有包括半导体部件(即，驱动部件PDR)在内的多个电子部件。图15是表示图11所示的上层的基板上的搭载有半导体封装体及电子部件的状态的主要部分放大剖视图。另外，由于图13所示的驱动部件PDR与控制部件PCT的剖面结构相同，因此，图15所示的半导体封装体表示驱动部件PDR或控制部件PCT的剖面图。
在本实施方式的例子中，在配线基板SU2的上表面S2t及下表面S2b均搭载有电子部件。因此，在配线基板SU2的上表面S2t及下表面S2b上分别形成有与电子部件电连接的多个焊接引线(端子)BL(参照图15)。例如，在图15所示的例子中，与驱动部件PDR的半导体芯片SC3电连接的引线LD3经由导电性连接材料SD2与焊接引线BL电连接。并且，与控制部件PCT的半导体芯片SC4电连接的引线LD4经由导电性连接材料SD2与焊接引线BL电连接。并且，电子部件EC的电极ECE经由导电性连接材料SD2与焊接引线BL电连接。与图14所示的导电性连接材料SD1相同，导电性连接材料SD2例如为焊料或树脂中含有多个(大量)导电性粒子(例如银粒子)的导电性树脂等。
并且，配线基板SU2具有与搭载于配线基板SU2上的电子部件连接的多个配线WL。在图11所示的例子中，配线基板SU2在上表面S2t与下表面S2b之间具有多个配线层，各个配线层上形成有配线WL。层叠于上表面S2t与下表面S2b之间的多个配线层经由层间导电路径(即，通孔配线)彼此电连接。如此，通过使用具备层叠于上表面S2t与下表面S2b之间的多个配线层的配线基板SU2，能够将上表面S2t及下表面S2b用作包括半导体部件在内的电子部件EC的安装空间。例如，想要在电子装置EA1中内置各种电路，则随着构成电路的电子部件EC的数量增加，需要确保配线基板SU2的安装面积及与各个电子部件EC连接的配线WL的配置空间。在配线基板SU2中，由于多个配线WL的大部分形成于上表面S2t与下表面S2b之间，因此，能够抑制配线基板SU2的上表面S2t面积的增大。
配线基板SU2所具有的多个配线WL将电子部件EC彼此电连接，或将电子部件EC与图11所示的引线LD电连接。配线WL与引线LD的连接方法将在下文详细叙述。
并且，如图13所示，在配线基板SU2的上表面S2t上搭载有包括三个驱动部件PDR及一个控制部件PCT在内的多个电子部件EC。多个驱动部件PDR是具备栅极驱动电路GC(参照图8)的半导体部件。在本实施方式中，栅极驱动电路GC形成于驱动部件PDR所具有的半导体芯片SC3(参照图15)上。该栅极驱动电路GC经由引线LD3(参照图15)与配线基板SU2的焊接引线BL(参照图15)电连接。并且，在本实施方式中，控制电路CT(参照图8)形成于控制部件PCT的半导体芯片SC4(参照图15)上。控制电路CT经由引线LD4与配线基板SU2的焊接引线BL电连接。控制部件PCT所具有的多个引线LD4中的一部分经由配线WL与驱动部件PDR所具有的多个引线LD3中的一部分连接。并且，控制部件PCT所具有的多个引线LD4中的另外一部分经由配线WL与如图9所示的从框体HS露出的引线LD连接。并且，多个驱动部件PDR所分别具有的多个引线LD3中的一部分经由配线WL与如图9所示的从框体HS露出的引线LD连接。
在图13中，用四边形示意地表示由构成噪声滤波电路或放大器电路等电路的多个电子部件构成的电子部件组的搭载区域。在图13中，在被四边形包围的各个电子部件组ECG中搭载有多个(大量)电子部件EC。多个电子部件EC例如包括电容部件、电感部件或电阻部件等。这些电子部件EC是经由焊料等导电性连接材料SD2(参照图15)而表面安装于焊接引线BL(参照图15)上的所谓芯片部件。
如图13所示，多个驱动部件PDR以沿X方向排列的方式搭载于配线基板SU2的上表面S2t上。在图13所示的例子中，多个驱动部件PDR与连接边HSe3的中心与边HSe4的中心的、沿长度方向(即X方向)延伸的假想线VL1重叠。
并且，在俯视时，多个(三个)驱动部件PDR所分别具有的密封体MR具有沿着框体HS的容纳部PKT的边HSe1配置的边MRe1以及与边MRe1相对的边MRe2。多个(三个)驱动部件PDR所分别具有的多个引线LD3(参照图15)中的与高侧开关元件(即，半导体芯片SCH(参照图12))连接的引线LD3在边MRe1从密封体MR露出。并且，与高侧开关元件(即，半导体芯片SCH)连接的引线LD3沿着边MRe1排列。另一方面，多个(三个)驱动部件PDR所分别具有的多个引线LD3(参照图15)中的与低侧开关元件(即，半导体芯片SCL(参照图12))连接的引线LD3在边MRe2从密封体MR露出。并且，与低侧开关元件(即，半导体芯片SCL)连接的引线LD3沿着边MRe2排列。
并且，在俯视时，配线基板SU2所具有的多个配线WL(参照图11)中的与高侧开关元件(即，半导体芯片SCH(参照图12))连接的配线WL配置在驱动部件PDR与框体HS的容纳部PKT的边HSe1之间。例如，在图13中，示出了配置在驱动部件PDR与框体HS的容纳部PKT的边HSe1之间的配线WLGH及配线WLEH。配线WLGH是电连接半导体芯片SCH所具有的高侧晶体管HQ1(参照图8)的栅电极与驱动部件PDR的高侧驱动电路DCH(参照图8)的配线。并且，配线WLEH是电连接半导体芯片SCH所具有的高侧晶体管HQ1的发射极电极与驱动部件PDR的高侧驱动电路DCH的配线。高侧晶体管HQ1的发射极电位作为高侧栅极电压的基准电位而经由配线WLEH供给至高侧驱动电路DCH。
并且，在俯视时，配线基板SU2所具有的多个配线WL(参照图11)中的与低侧开关元件(即，半导体芯片SCL(参照图12))连接的配线WL配置在驱动部件PDR与框体HS的容纳部PKT的边HSe2之间。例如，在图13中，示出了配置在驱动部件PDR与框体HS的容纳部PKT的边HSe2之间的配线WLGL。配线WLGL是电连接半导体芯片SCL所具有的低侧晶体管HQ1(参照图8)的栅极电极与驱动部件PDR的低侧驱动电路DCL(参照图8)的配线。
并且，电子装置EA1具有多个引线LD。多个引线LD作为将搭载在基板SU1(参照图12)上的半导体部件与搭载在配线基板SU2上的电子部件进行电连接的传输路径而发挥功能。并且，多个引线LD还作为电子装置EA1的外部端子而发挥功能。如图11所示，多个引线LD分别沿框体HS的容纳部PKT的内表面配置，并且沿基板SU1的上表面S1t的法线方向(即，Z方向)延伸。
并且，如图12及图13所示，在俯视时，多个引线LD分别设置成沿着框体HS的容纳部PKT的边HSe1、HSe2、HSe3和HSe4中的任意一个边排列。具体而言，多个引线LD中的与半导体芯片SCH(参照图12)连接的引线LD沿着边HSe1排列。在图12及图13所示的例子中，与半导体芯片SCH的栅电极GP(参照图2)连接的引线LGH以及与半导体芯片SCH的信号电极DTP(参照图2)连接的引线LEH沿着边HSe1排列。
并且，多个引线LD中的与半导体芯片SCL(参照图12)连接的引线LD沿着边HSe2排列。在图12及图13所示的例子中，与半导体芯片SCL的栅电极GP(参照图2)连接的引线LGL沿着边HSe2排列。
并且，多个引线LD中的相当于端子HT及端子LT的引线LD沿着边HSe4排列。另外，在图12以及图13所示的例子中，沿着边HSe3排列的引线与其他部件电分离。但是，作为变形例，例如也可以将沿着边HSe3排列的引线与金属图案MPH或金属图案MPL连接，并将其用作端子HT、LT。
并且，对多个引线LD中的相当于端子HT、LT、TU、TV及TW的引线LD而言，与其他引线LD(例如引线LGH、LGL)相比，其在与引线的延伸方向正交的方向上的截面积更大。由此，能够减小流过较大电流的传输路径的电阻。
并且，如图11所示，在框体HS与基板SU1之间的空间填充有密封材料(凝胶状绝缘材料)MG。多个半导体芯片SC1、SC2及多个导线BW均被该密封材料MG密封。多个半导体芯片SC1、SC2、多个导线BW及引线LD的被密封部分受密封材料MG的保护。并且，搭载于基板SU1上的电子部件构成参照图1进行说明的输出部PW1，其与搭载于配线基板SU2上的电子部件相比，流过大电流。若像本实施方式那样多个半导体芯片SC1、SC2及多个导线BW被密封材料MG密封，则能够提高各个部件的绝缘耐压。
另外，作为密封半导体芯片的方法有如下方法:使用例如环氧树脂等通过加热使其固化从而能够确保一定强度的树脂材料的方法。例如，图13所示的驱动部件PDR是半导体芯片SC3(参照图11)被密封体MR密封的半导体封装体。该密封体MR是使环氧树脂等热固性树脂固化后的硬质树脂。密封材料MG由比环氧树脂柔软的凝胶状材料(高分子化合物)构成。具体而言，在本实施方式中，密封材料MG是硅凝胶。硅凝胶是具有由硅氧烷键组成的主骨架的高分子化合物即硅酮树脂的一种。硅酮树脂被归类为施加热能就会固化的热固性树脂，但其具有固化后的弹性为如天然橡胶般的低弹性的特性。并且，硅酮树脂中的硅凝胶是固化后为凝胶状态的树脂，其链状高分子的交联结构的密度低于被称作硅酮橡胶的弹性材料。因此，硅凝胶固化后的弹性低于硅酮橡胶固化后的弹性。在图13所示的驱动部件PDR及控制部件PCT等半导体封装体中，若提高密封体MR的强度则可以提高半导体封装体的强度，因此优选使用硬质树脂材料进行密封。另一方面，在像本实施方式那样在框体HS内部填充树脂时，若由硬质材料构成框体HS即可提高电子装置EA1的强度，因此密封材料MG可以使用柔软的材料。并且，在本实施方式中，使用硅酮橡胶作为图11所示的粘接剂BD1，但是，密封材料MG的弹性低于粘接剂BD1的弹性。换言之，密封材料MG比粘接剂BD1更柔软且更容易变形。因此，通过硅凝胶(即，密封材料MG)的变形，在电子装置EA1出现温度变化时产生的应力会减小。
<对布局的研究>
在本实施方式的电子装置EA1中，若将图13所示的搭载于配线基板SU2上的所有电子部件EC搭载于图12所示的基板SU1上，则基板SU1的面积会增大。通过像本实施方式那样将大量电子部件EC分别搭载在多个基板上并将基板SU1与配线基板SU2进行层叠，能够抑制电子装置EA1的平面面积(换言之，电子装置EA1的安装面积)的增大。但是，根据本发明人的研究可知，在将大量电子部件EC分别搭载于多个基板上时，通过对电子部件EC及与其连接的配线的布局进行设计，能够提高电子装置EA1的性能。
例如，在本实施方式中，在图12所示的基板SU1上集中配置有流过驱动电动机MT(图1)的大电流的多个半导体芯片SCH及多个半导体芯片SCL。另一方面，在图13所示的配线基板SU2上搭载有流过的电流相对较小但端子数量较多的驱动部件PDR及控制部件PCT。此时，能够将基板SU1及配线基板SU2的结构设为与所搭载的电子部件的特征相对应的结构。即，在图12所示的搭载有多个半导体芯片SCH及多个半导体芯片SCL的基板SU1中，从减小大电流传输路径的电阻的观点出发，金属图案MPH、MPL、MPU、MPV及MPW的面积均变大。并且，从有效地释放流过大电流而产生的热量的观点出发，如图10所示，在基板SU1的下表面S1b形成有金属图案MPB。另一方面，与图12所示的金属图案MPH等相比，图15所示的配线基板SU2所具有的多个配线WL的面积更小。但是，为了能够有效地将大量配线WL布线，采用将多个配线层层叠的结构。
并且，如参照图8所说明的那样，从使栅极信号GSH及栅极信号GSL的上升时间、下降时间一致的观点出发，优选使栅极线GLH的路径距离和栅极线GLL的路径距离等长化。并且，由于本实施方式的倒相电路PWC具有三个相，因此，图8所示的栅极线GLH及栅极线GLL分别设置有三根。此时，优选使六根栅极线的路径距离等长化。在如本实施方式那样多个驱动部件PDR(图13)和多个半导体芯片SC1(参照图12)分别搭载于彼此不同的基板上的情况下，栅极线GLH及栅极线GLL的路径距离均变长。因此，与路径距离较短时相比，路径距离的不均对开关动作的可靠性带来的影响很大。
在本实施方式中，倒相电路中的高侧电路(与高侧开关元件及高侧驱动电路连接的传输路径)的构成部件集中在图12所示的边HSe1侧，低侧电路(与低侧开关元件及低侧驱动电路连接的配线)的构成部件集中在边HSe2侧。具体而言，如图12所示，在俯视时，多个半导体芯片SCH分别配置在容纳部PKT的边HSe1侧。多个半导体芯片SCL分别配置在容纳部的边HSe2侧。并且，如图13所示，将高侧晶体管HQ1(参照图8)的栅电极和驱动部件PDR的高侧驱动电路DCH(参照图8)电连接的多个配线WLGH配置在边HSe1与多个驱动部件PDR之间。多个配线WLGH与沿着边HSe1排列的多个引线(引线部件)LGH连接。并且，将低侧晶体管HQ1(参照图8)的栅电极和驱动部件PDR的低侧驱动电路DCL(参照图8)电连接的多个配线WLGL配置在边HSe2与多个驱动部件PDR之间。多个配线WLGL与沿着边HSe2排列的多个引线(引线部件)LGL连接。
如图13所示，通过在以驱动部件PDR的位置为基准彼此相对的边HSe1及边HSe2侧分别设置低侧电路用的部件及高侧电路用的部件，能够容易调整图8所示的栅极线GLH及栅极线GLL的路径距离。
例如，在本实施方式中，如图13所示，多个驱动部件PDR沿与图12所示的多个半导体芯片SCH及多个半导体芯片SCL的排列方向一致的X方向排列。因此，容易使三根栅极线GLH的路径距离等长化。并且，容易使三根栅极线GLL的路径距离等长化。
并且，例如，在本实施方式中，多个驱动部件PDR配置在与连接边HSe3的中心和边HSe4的中心的、沿长度方向(即，X方向)延伸的假想线VL1重叠的位置。因此，只要分别在配线基板SU2及基板SU1上使栅极线GLH(参照图8)和栅极线GLL(参照图8)的路径距离等长化，则能够实现整个栅极线GLH和整个栅极线GLL的等长化。即，能够容易使栅极线GLH和栅极线GLL的路径距离等长化。
在本实施方式中，三根栅极线GLH和三根栅极线GLL的长度均被等长化。另外，“等长化”是指：作为等长化的对象的多个传输路径的路径距离为，流过该路径的电信号的电位水平超过阈值为止的上升时间及电位水平回落至阈值以下所需的下降时间均落入可容许的范围内程度的相等距离。因此，“等长化”不仅包括作为等长化的对象的多个传输路径的路径距离完全一致的情况，还包括存在一定范围的误差的情况。为了能够视为“等长化”，误差范围至少在25％以内，特别优选在10％以内。
并且，如图13所示，本实施方式的电子装置EA1具有具备控制电路CT(参照图8)的控制部件PCT。控制部件PCT搭载在配线基板SU2的上表面S2t上。在X方向上，控制部件PCT搭载于多个驱动部件PDR中的彼此相邻的两个驱动部件PDR之间。
控制部件PCT分别与三个驱动部件PDR连接。并且，在本实施方式的例子中，控制部件PCT并未直接与图12所示的多个半导体芯片SC1及半导体芯片SC2连接。换言之，控制部件PCT与半导体芯片SC1及SC2是分开的。从图2所示的半导体芯片SC1的多个信号电极DTP输出的电信号的一部分在图13所示的驱动部件PDR中进行数据处理，处理后的数据作为电信号传输至控制部件PCT。并且，从参照图8进行说明的控制电路CT输入的输入信号在栅极驱动电路GC进行处理，由栅极驱动电路GC生成的栅极信号传输至图2所示的半导体芯片SC1的栅电极GP。
并且，如参照图8进行说明的那样，栅极信号GSH、GSL的信号波形的振幅大于信号SGH、SGL的信号波形的振幅。换言之，信号SGH、SGL的信号波形的振幅小于栅极信号GSH、GSL的信号波形的振幅。因此，无需使在控制部件PCT与驱动部件PDR之间传输电信号的多个传输路径等长化。
如本实施方式那样，若控制部件PCT在X方向上设置于多个驱动部件PDR中的彼此相邻的两个驱动部件PDR之间，则多个配线WLGH、WLEH及WLGL的布线路径不会受控制部件的阻碍。因此，配线WLGH、WLEH及WLGL的布局自由度得到提高，容易实现等长化。
并且，如图13所示，在配线基板SU2上的框体HS的容纳部PKT的边HSe1与各个驱动部件PDR之间分别搭载有与驱动部件PDR中的一个及多个半导体芯片SCH(参照图12)中的一个电连接的电子部件组ECG。并且，在配线基板SU2上的框体HS的容纳部PKT的边HSe2与各个驱动部件PDR之间分别搭载有与驱动部件PDR中的一个及多个半导体芯片SCL(参照图12)中的一个电连接的电子部件组ECG。这些电子部件组ECG例如是构成用于降低从图8所示的栅极驱动电路GC输出的栅极驱动信号或输入于栅极驱动电路GC的信号的噪声的噪声滤波电路的电子部件EC(参照图13)。
如图13所示，控制部件PCT在X方向上配置在彼此相邻的电子部件组ECG之间。因此，电子部件组ECG的配置空间不会被控制部件PCT阻碍，可以将电子部件组ECG配置在驱动部件PDR的附近。
并且，控制部件PCT在Y方向上配置在相比容纳部PKT的边HSe1更靠近边HSe2的位置。如图13所示，多个引线LD中的相当于端子TU、TV、TW的引线LD沿着容纳部PKT的边HSe1排列。端子TU、TV、TW的电位虽然会周期性地变化，但是，在电位达到最高时与端子HT的电位相同。在如本实施方式那样控制部件PCT在Y方向上搭载于相比容纳部PKT的边HSe1更靠近边HSe2的位置的情况下，与控制部件PCT之间进行信号传输的引线LD沿着边HSe2排列。因此，能够加大构成信号传输路径的引线LD与供给有电位的端子TU、TV及TW之间的距离。
并且，如图13所示，在配线基板SU2形成有沿厚度方向贯穿配线基板SU2的贯穿孔THS。贯穿孔THS从图11所示的配线基板SU2的上表面S2t和下表面S2b中的一个表面贯穿到另一个表面。该贯穿孔THS的作用如下：在电子装置EA1的制造工序中，在固定配线基板SU2后向图11所示的容纳部PKT内填充密封材料MG时，将图25所示的后述喷嘴NZ插入其中。为了将密封材料MG填充于整个基板SU1上，在图13所示的俯视状态下，优选将贯穿孔THS配置在靠近配线基板SU2中央的部分。并且，在如本实施方式那样电子装置EA1为长方形的情况下，优选沿长度方向(即，X方向)设置多个贯穿孔THS。
在本实施方式中，由于控制部件PCT配置在靠近边HSe2侧的位置，因此，在三个驱动部件PDR彼此之间配置有贯穿孔THS。
以上，对使多根栅极线的路径距离等长化的重要性进行了说明。如参照图8所说明的那样，在本实施方式的高侧驱动电路DCH中，作为生成栅极电压时的基准电位使用高侧晶体管HQ1的发射极电位。该发射极电位从半导体芯片SC1(参照图2)的发射极信号电极EDP(参照图2)输出，经由发射极线ELH供给至高侧驱动电路DCH。由于高侧晶体管HQ1的发射极电位会变动，因此优选使发射极线ELH的路径距离与高侧栅极线GLH的路径距离等长化。
在本实施方式中，如上所述，倒相电路中的高侧电路(与高侧开关元件及高侧驱动电路连接的传输路径)的构成部件集中在图12所示的边HSe1侧，低侧电路(与低侧开关元件及低侧驱动电路连接的配线)的构成部件集中在边HSe2侧。因此，容易使发射极线ELH的路径距离与高侧用栅极线GLH的路径距离等长化。
具体而言，如图13所示，将高侧晶体管HQ1(参照图8)的发射极电极与驱动部件PDR的高侧驱动电路DCH(参照图8)电连接的多个配线WLEH配置在边HSe1与多个驱动部件PDR之间。多个配线WLEH与沿着边HSe1排列的多个引线(引线部件)LEH连接。在电子装置EA1中，在以驱动部件PDR的位置为基准的相同边HSe1侧配置有多个配线WLEH及多个配线WLGH。并且，图8所示的发射极线ELH及栅极线GLH分别与相同的驱动部件PDR(参照图13)及相同的半导体芯片SCH(参照图12)连接。因此，容易使发射极线ELH的路径距离与高侧用栅极线GLH的路径距离等长化。
<配线基板与引线之间的连接>
接下来，对图13所示的配线基板SU2与多个引线LD电连接的部分进行详细说明。图16是放大表示图13所示的引线与配线基板电连接的部分的放大俯视图。并且，图17是沿图16的A-A线剖切的放大剖视图。另外，图13所示的多个引线LD中的分别与配线WLGH、WLEH及配线WLGL连接的引线LGH、LEH及LGL的结构相同。因此，在图17中，一同标注具有相同结构的各个部件的符号。
如图16及图17所示，配线基板SU2具备从上表面S2t及下表面S2b(参照图17)中的一个表面贯穿至另一个表面的多个开口部THL。并且，在俯视时，多个开口部THL分别设置在配线基板SU2的周缘。多个引线LD分别配置在被多个开口部THL和框体的容纳部PKT的内表面包围的区域中。
作为本实施方式的变形例，也可以在配线基板SU2的比周缘更靠内侧的位置形成平面闭合形状的贯穿孔。但是，基于以下几点，优选像本实施方式那样在配线基板SU2的周缘部形成平面形状未闭合的开口部THL。即，如图16所示，在配线基板SU2的侧表面S2s与框体HS的容纳部PKT的内表面之间存在间隙。本实施方式的开口部THL的平面形状并未闭合，如图17所示，开口部THL的侧表面S2s与框体HS的内表面对置。因此，在本实施方式中，作为多个引线LD的设置空间，除了可以利用开口部THL内侧的区域之外，还可以利用该间隙部分。因此，与上述形成有平面闭合形状的贯穿孔的变形例相比，能够减小配线基板SU2在俯视时的开口面积。如此，如果能够减少使多个引线LD贯穿的开口部THL的开口面积，则能够扩大配线基板SU2上的部件设置空间。
并且，如图16及图17所示，多个开口部THL中的一部分具有将引线LD与配线基板SU2的配线WL电连接的连接部的功能。如图17所示，配线WLGH在多个开口部THL中的设置在框体HS的边HSe1侧的开口部THL1经由焊料SD3与多个引线LGH电连接。并且，配线WLGL在多个开口部THL中的设置在框体HS的边HSe2侧的开口部THL2经由焊料SD3与多个引线LGL电连接。配线WLEH在多个开口部THL中的设置在框体HS的边HSe1侧的开口部THL1经由焊料SD3与多个引线LEH电连接。
具体而言，在配线基板SU2的开口部THL1及THL2，以覆盖上表面S2t的一部分、侧表面S2s的一部分及下表面S2b的一部分的方式形成有金属膜(导体图案)THM。配线WLGH、WLEH及WLGL分别与形成于各个开口部的金属膜THM连接。并且，焊料SD3紧贴于金属膜THM及引线LD。因此，配线WLGH、WLEH及WLGL经由金属膜THM及焊料SD3分别与引线LD连接。
并且，如图17所示，框体HS具有支承配线基板SU2的基板保持面HSh。基板保持面HSh能够抑制配线基板SU2向下脱落。并且，通过利用焊料SD3连接配线基板SU2与多个引线LD，从而将配线基板SU2固定在基板保持表面HSh上。
此外，图13所示的多个引线LD包括与半导体芯片SC1(参照图12)电连接且与搭载于配线基板SU2上的驱动部件PDR等部件电分离的引线LD。例如，图13所示的端子TU、TV、TW、HT及LT相当于这些引线LD。配线基板SU2的多个开口部THL中的包围相当于端子TU、TV、TW、HT及LT的引线LD的开口部THL3(参照图16)并未被金属膜THM覆盖，露出有构成配线基板SU2的绝缘材料INS(参照图17)。
换言之，在本实施方式中，并非在所有的开口部THL上均设置金属膜THM，而是只针对包围与配线基板SU2电连接的引线的开口部THL选择性地形成金属膜THM。此时，即使端子TU与配线基板SU2通过引线LD的变形等而彼此接触，也能够抑制配线基板SU2与端子TU电连接。
<栅电极与引线之间的连接>
接下来，对图12所示的基板SU1与多个引线LD电连接的部分进行详细说明。图18是图12所示的与高侧的半导体芯片连接的栅极线的主要部分放大俯视图。并且，图19是图12所示的与低侧的半导体芯片连接的栅极线的主要部分放大俯视图。
如图18所示，半导体芯片SCH的栅电极GP与引线LGH经由导线BW1、金属图案MPT及导线BW2电连接。具体而言，导线BW1的一侧端部与栅电极GP连接，另一侧端部与金属图案MPT连接。并且，导线BW2的一侧端部与金属图案MPT连接，另一侧端部与引线LGH连接。
并且，如图19所示，半导体芯片SCL的栅电极GP与引线LGL经由导线BW3、金属图案MPT及导线BW4电连接。具体而言，导线BW3的一侧端部与栅电极GP连接，另一侧端部与金属图案MPT连接。并且，导线BW4的一侧端部与金属图案MPT连接，另一侧端部与引线LGL连接。
在此，如图12所示，金属图案MPL配置在引线LD与半导体芯片SCL之间。由此，能够用导线BW连接半导体芯片SCL的发射极电极EP(参照图2)与金属图案MPL。但是，在该布局中，如图19所示，在俯视时，与低侧半导体芯片SCL连接的导线BW4以横跨金属图案MPL的方式延伸。其结果，在与低侧栅电极GP连接的栅极线中，导线BW4的长度变得大于导线BW3的长度。
另一方面，如图18所示，在俯视时，与高侧半导体芯片SCH连接的导线BW2并未与除了金属图案MPT以外的金属图案MP重叠。因此，构成高侧栅极线的导线BW2的长度小于构成低侧栅极线的导线BW4(参照图19)的长度。因此，在本实施方式中，通过下述结构实现高侧栅极线与低侧栅极线的等长化。即，在与半导体芯片SCH的除了发射极电极EP以外的电极连接的多个导线BW中，与高侧半导体芯片SCH的栅电极GP连接的导线BW1的长度是最长的。并且，导线BW1的长度大于导线BW2的长度。如此，通过将导线BW1的长度设为较长，实现高侧栅极线和低侧栅极线的路径距离的等长化。
<电子装置的制造方法>
接下来，参照图20所示的工序流程，对参照图1～图19所说明的电子装置EA1的制造工序进行说明。图20是表示图9所示的电子装置的组装流程的说明图。
<第一基板的准备>
首先，在图20所示的第一基板的准备工序中，准备图21所示的基板SU1。图21是在图20所示的第一基板准备工序中准备的基板的俯视图。
在本工序中准备的基板SU1具有供多个半导体芯片SC1搭载的芯片搭载面即上表面(前表面、主表面、表面)S1t及与上表面S1t相对的下表面(背面、主表面、表面)S1b。基板SU1是由陶瓷材料制成的陶瓷基板。
并且，在基板SU1的上表面S1t接合有多个金属图案MP。并且，如参照图10所说明的那样，在基板SU1的下表面S1t形成有金属图案MPB。这些多个金属图案MP例如是将镍(Ni)膜层叠于铜(Cu)膜表面的层叠膜，铜膜直接接合在基板SU1的上表面S1t或下表面S1b。在将铜膜接合在由氧化铝等陶瓷制成的板材上时，利用共晶反应进行接合。并且，作为将镍膜层叠于铜膜表面的方法，例如可以使用电镀法。
并且，在多个金属图案MP中的供给有高侧电位的金属图案MPH上搭载有半导体芯片SCH及半导体芯片SC2。半导体芯片SCH及半导体芯片SC2具有长发形的平面形状，并且二者以其长边(图2中的边SC1e1和图5中的边SC2e1)彼此相向的状态(彼此对置的状态)排列。并且，多个半导体芯片SCH搭载成：多个电极(电极焊盘)中的栅电极GP(参照图2)配置于最靠近边S1e1的位置。
并且，在多个金属图案MP中的与交流电力的输出端子连接的金属图案MPU、MPV、MPW上分别搭载有一个半导体芯片SCL及一个半导体芯片SC2。半导体芯片SCL及半导体芯片SC2具有长方形的平面形状，并且二者以其长边(图2中的边SC1e1和图5中的边SC2e1)彼此相向的状态(彼此对置的状态)排列。并且，多个半导体芯片SCL搭载成：多个电极(电极焊盘)中的栅电极GP(参照图2)配置于最靠近边S1e2的位置。
并且，在Y方向上，从基板SU1的边S1e1朝向边S1e2依次排列有半导体芯片SCH、高侧半导体芯片SC2、低侧半导体芯片SC2及半导体芯片SCL。
如上述图14所示，多个半导体芯片SCH、SCL、SC2的搭载方式如下：使其背面SCb与金属图案MP的上表面MPt对置，并通过所谓的面朝上(Face up)安装方式进行搭载。并且，在半导体芯片SC1的背面SCb形成有集电极CP，在半导体芯片SC2的背面SCb形成有阴极电极CDP，并且集电极CP及阴极电极CDP与金属图案MP电连接，因此，半导体芯片SC1、SC2经由导电性连接材料(芯片焊接材料、导电性部件、导电性粘接材料、连接部件、接合材料)SD1搭载于金属图案MP上。
<框体的安装>
接下来，在图20所示的框体安装工序中，如图11所示安装框体HS以包围基板SU1的周围，并使用粘接剂BD1固定基板SU1与框体HS。换言之，在框体安装工序中，将基板SU1容纳于框体HS的容纳部PKT内。在本工序中，以覆盖基板SU1的上表面S1t的周缘部的方式粘接固定框体HS的支承部HSF。基板SU1的上表面S1t的周缘部与框体HS的支承部HSF通过粘接剂BD1粘接固定。并且，在本工序中，基板SU1的下表面S1b粘接固定于基础基板SUB上。
在图20所示的框体准备工序中，在框体HS的支承部HSF预先安装有多个引线LD。多个引线LD分别以沿着框体HS的容纳部的内表面延伸的方式安装，并且如图12所示，沿边HSe1、HSe2及HSe3排列。
<导线的连接>
接下来，在图20所示的导线连接工序中，如图12所示使用导线(导电性部件)BW将多个半导体芯片与引线LD电连接。
如参照图12所说明的那样，在本工序中，高侧用半导体芯片SCH的发射极电极EP(参照图2)及半导体芯片SC2(参照图21)的阳极电极ADP(参照图5)经由多个导线BWP与金属图案MPU、金属图案MPV及金属图案MPW中的任意一个连接。并且，低侧用半导体芯片SCL的发射极电极EP及半导体芯片SC2的阳极电极ADP经由多个导线BWP与金属图案MPL连接。并且，高侧用半导体芯片SCH及低侧用的半导体芯片SCL所具有的栅电极GP(参照图2)分别经由导线BWS与金属图案MPT电连接。并且，半导体芯片SCH、SCL的其他信号电极DTP(参照图2)分别经由导线BWS与金属图案MPT电连接。
并且，在像本实施方式那样金属图案MPL及金属图案MPH被分割为多个的情况下，在本工序中，使用导线BW进行电连接。另外，将金属图案MP彼此连接的导线BW也可以在图20所示的第一基板准备工序中预先形成。
图12所示的多个导线BW是金属导线，在本实施方式中例如由铝制成。但是，导线BW的材料可以存在多种变形例，除了可以使用铝之外，还可以使用金或铜。另外，在本实施方式中示出了将导线用作将半导体芯片SC1与金属图案MP电连接的部件的例子，但是，作为变形例，也可以使用形成为带状的金属(例如铝带)。或者，还可以使用图案化的金属板(铜线夹)并用焊料进行连接。
<第二基板的准备>
并且，在图20所示的第二基板准备工序中，准备图22所示的配线基板SU2。图22是在图20所示的第二基板准备工序中准备的配线基板的俯视图。另外，在图20中，第二基板制备工序在框体准备工序之后，但是，只要第二基板的准备工序在第二基板容纳工序之前完成即可，其时机并不受限定。例如，可以同时进行图20所示的第一基板准备工序、第二基板准备工序及框体准备工序。
如参照图11所说明的那样，在本工序中准备的配线基板SU2具有与基板SU1的上表面S1t对置的下表面(背面、主表面、表面)S2b以及与下表面S2b相对的上表面(前表面、主表面、表面)S2t。在配线基板SU2上搭载有包括半导体部件(即，驱动部件PDR)在内的多个电子部件。
并且，如图22所示，在俯视时，配线基板SU2具有沿X方向延伸的边(长边、基板边)S2e1、与边S2e1相对的边(长边、基板边)S2e2、沿与X方向交叉(在图22中为正交)的Y方向延伸的边(短边、基板边)S2e3以及与边S2e3相对的边(短边、基板边)S2e4。并且，边S2e1及边S2e2比边S2e3及边S2e4更长。
在边S2e1上设置有参照图16及图17进行说明的多个开口部(凹部、缺口部)THL1及多个开口部THL3。并且，在边S2e2上设置有开口部(凹部、缺口部)THL2。并且，在配线基板SU2的开口部THL1及THL2形成有参照图16及图17进行说明的多个金属膜(导体图案)THM。
参考图13进行说明的框体HS的容纳部PKT的各个边与搭载于配线基板SU2上的各个部件之间的关系还可以解释为如下。
即，在配线基板SU2的上表面S2t上，多个驱动部件PDR搭载于与连接边HSe3的中心与边HSe4的中心的、沿长度方向(即X方向)延伸的假想线(中心线)VL2重叠的位置。
并且，将高侧晶体管HQ1(参照图8)的栅电极与驱动部件PDR的高侧驱动电路DCH(参照图8)电连接的多个配线WLGH配置在边S2e1与多个驱动部件PDR之间。多个配线WLGH与沿边S2e1排列的多个金属膜THM连接。
并且，将低侧晶体管HQ1(参照图8)的栅电极与驱动部件PDR的低侧驱动电路DCL(参照图8)电连接的多个配线WLGL配置在边S2e2与多个驱动部件PDR之间。多个配线WLGL与沿边S2e2排列的多个金属膜THM连接。
并且，在配线基板SU2的边S2e1与各个驱动部件PDR之间，搭载有将驱动部件PDR中的一个与多个半导体芯片SCH(参照图12)中的一个电连接的电子部件组ECG。并且，在配线基板SU2的边S2e2与各个驱动部件PDR之间，搭载有将驱动部件PDR中的一个与多个半导体芯片SCL(参照图12)中的一个电连接的电子部件组ECG。
并且，控制部件PCT在X方向上配置在彼此相邻的电子部件组ECG之间。因此，电子部件组ECG的配置空间不会被控制部件PCT阻碍，能够将电子部件组ECG配置在驱动部件PDR的附近。并且，控制部件PCT在Y方向上配置在相比容纳部PKT的边S2e1更靠近边S2e2的位置。
<第二基板的容纳>
接下来，在图20所示的第二基板容纳工序中，如图23所示，将配线基板SU2容纳于框体HS的容纳部PKT内。图23是表示在图20所示的第二基板容纳工序中将配线基板容纳于框体内的状态的剖视图。并且，图24是表示容纳配线基板后的下层的半导体芯片与上层的驱动部件之间的位置关系的透视俯视图。此时，透视平面是指：透过配线基板SU2及搭载于配线基板SU2上的电子部件观察搭载于基板SU1上的半导体芯片SC1时的平面。在图24中，为了便于观察，省略了搭载于基板SU1或配线基板SU2上的多个部件中的除了六个半导体芯片SC1(用虚线表示)及三个驱动部件PDR之外的其他部件。
在本工序中，如图20所示，将配线基板SU2配置在基板SU1上，以使配线基板SU2的下表面S2b与基板SU1的上表面S1t对置。如参照图17所说明的那样，框体HS的容纳部HSF具有基板保持面HSh。因此，配线基板SU2被基板保持面HSh保持。另外，在该阶段，配线基板SU2并未被固定。配线基板SU2在接下来的引线连接工序中被固定于框体HS内。
并且，在本工序中，优选将配线基板SU2配置成俯视时图10所示的假想线VL1与图22所示的假想线VL2重叠。
在此，参照图24对固定好配线基板SU2后的驱动部件PDR与半导体芯片SC1之间的位置关系进行说明。另外，在已完成组装之后的电子装置EA1中也维持下述位置关系。
如图24所示，框体HS具有沿X方向延伸的边(长边)HSe5及与边HSe5相对的边(长边)HSe6。在俯视时，多个半导体芯片SCH分别沿边HSe5(或边HSe1)配置在与多个半导体芯片SCL相比更靠近边HSe5(或边HSe1)侧的位置。在俯视时，多个半导体芯片SCL分别沿边HSe6(或边HSe2)配置在与多个半导体芯片SCH相比更靠近边HSe6(或边HSe2)侧的位置。并且，多个半导体芯片SCH、SCL分别具有沿框体HS的边HSe5(或边HSe1)延伸的边SCe1以及位于边SCe1的边HSe6(或边HSe2)侧且沿框体HS的边HSe6(或边HSe2)延伸的边SCe2。
在此，着眼于多个驱动部件PDR、多个半导体芯片SCH及多个半导体芯片SCL中的彼此电连接的一组驱动部件PDR、半导体芯片SCH及半导体芯片SCL的位置关系。在图24所示的例子中，驱动部件PDRU与半导体芯片SCHU及半导体芯片SCLU电连接。换言之，半导体芯片SCH及半导体芯片SCLU受驱动部件PDRU的控制。并且，驱动部件PDRV与半导体芯片SCHV及半导体芯片SCLV电连接。换言之，半导体芯片SCHV及半导体芯片SCLV受驱动部件PDRV的控制。驱动部件PDRW与半导体芯片SCHW及半导体芯片SCLW电连接。换言之，半导体芯片SCHW及半导体芯片SCLW受驱动部件PDRW的控制。
如图24所示，在透视俯视时，驱动部件PDRU以其中心CNT在与X方向交叉的方向θ1上位于半导体芯片SCHU与半导体芯片SCLU之间的方式搭载于配线基板SU2的上表面S2t上。并且，在透视俯视时，驱动部件PDRV以其中心CNT在方向θ2上位于半导体芯片SCHV与半导体芯片SCLV之间的方式搭载于配线基板SU2的上表面S2t上。并且，在透视俯视时，驱动部件PDRW以其中心CNT在方向θ3上位于半导体芯片SCHW与半导体芯片SCLW之间的方式搭载于配线基板SU2的上表面S2t上。另外，在此所说的多个驱动部件PDR的中心CNT是指：如图22所示，连接多个驱动部件PDR所具有的边MRe1的中点和与边MRe1相对的边MRe2的中点的中心线的中点。
并且，在图24所示的例子中，在透视俯视时，驱动部件PDRU以其在Y方向上位于半导体芯片SCHU的边SCe1与半导体芯片SCLU的边SCe2之间的方式搭载于配线基板SU2的上表面S2t上。并且，在透视俯视时，驱动部件PDRV以其在Y方向上位于半导体芯片SCHV的边SCe1与半导体芯片SCLV的边SCe2之间的方式搭载于配线基板SU2的上表面S2t上。并且，在透视俯视时，驱动部件PDRW以其在Y方向上位于半导体芯片SCHW的边SCe1与半导体芯片SCLW的边SCe2之间的方式搭载于配线基板SU2的上表面S2t上。
通过采用上述布局，如参照图8所说明的那样，能够实现高侧栅极线GLH的路径距离与低侧栅极线GLL的路径距离的等长化。
<引线的连接>
接下来，在图20所示的引线连接工序中，将图13所示的多个引线LD中的一部分与配线基板SU2电连接。
如参考图17所说明的那样，在本工序中，配线WLGH在开口部THL1经由焊料SD3及金属膜THM与多个引线LGH电连接。并且，配线WLGL在开口部THL2经由焊料SD3及金属膜THM与多个引线LGL电连接。配线WLEH在开口部THL1经由焊料SD3及金属膜THM与多个引线LEH电连接。并且，在本工序中，若焊料SD3固化，则配线基板SU2经由多个焊料SD3和多个引线LD固定于框体HS。
<密封>
接下来，在图20所示的密封工序中，如图25所示，向容纳部PKT内的基板SU1与配线基板SU2之间的空间供给密封材料MG，由此密封多个引线LD中的一部分、多个半导体芯片SC1、SC2及多个导线BW。图25是表示在图20所示的密封工序中将树脂供给至框体的容纳部内的状态下的剖视图。
在本实施方式中，在未安装图11所示的盖部(盖材料、盖)HST的状态下进行密封工序。并且，如图22所示，在配线基板SU2上形成有多个贯穿孔THS。因此，在本实施方式中，如图25所示，将树脂填充用的夹具(即，喷嘴NZ)插入贯穿孔THS内，并向基板SU1与配线基板SU2之间的空间供给密封材料MG。
此外，作为图20的变形例，也可以在导线连接工序之后且第二基板容纳工序之前进行密封工序。此时，由于能够在容纳配线基板SU2之前进行密封工序，因此无需设置形成于配线基板SU2上的多个贯穿孔THS。但是，在该变形例中，需要在密封工序完成之后进行引线连接工序。在如本实施方式那样使用流动性较高的凝胶状密封材料MG的情况下，在密封工序中，密封材料MG内有时会产生大量气泡。对该气泡而言，例如，将制造中的电子装置放置在真空腔室以进行所谓的真空脱气即可容易地去除该气泡。但是，此时，凝胶的飞沫有时会附着在周边。而且，若凝胶的飞沫附着在引线LD中的与焊料SD3接合的部分，则可能会导致焊料SD3的接合性的降低。
对此，在本实施方式中，采用在配线基板SU2上形成贯穿孔THS并且在引线连接工序之后进行密封工序的方法。
另外，如上所述，为了将密封材料MG填充于基板SU1整体之上，如图13的俯视图所示，优选在靠近配线基板SU2中央的部分配置贯穿孔THS。并且，在如本实施方式那样电子装置EA1为长方形的情况下，优选沿长度方向(即，X方向)设置多个贯穿孔THS。
<盖部的安装>
接下来，在图20所示的盖部安装工序中，如图11所示，在框体HS的上部安装盖部HST，覆盖被密封材料MG密封的区域。通过用盖部HST覆盖被密封材料MG密封的区域，能够防止异物侵入框体HS的内部空间。在框体HS的盖部HST形成有多个贯穿孔，多个引线LD分别插入多个贯穿孔(省略图示)中。
如图13所示，框体HS的支承部HSF具备用于保持盖部HST的盖保持部HTh。在图13所示的例子中，在支承部HSF的四个角部分别形成有盖保持部HTh。盖部HST与支承部HSF的盖保持部HTh例如通过未图示的粘接剂固定在一起。或者，也可以将盖部HST放置在支承部HSF的容纳部PKT上而不使用粘接剂固定。若盖部HST在支承部HSF上的位置并未出现错位，则即使并没有完全固定，也能够防止异物侵入外壳HS的内部空间。
通过以上各个工序，获得参照图1～图19进行说明的电子装置EA1。接着，进行外观检查及电气试验等必要的检查、试验之后出厂。或者，将其安装在未图示的安装基板上。
以上，根据实施方式对本发明进行了具体说明，但是，本发明并不只限于上述实施方式，在不脱离本发明宗旨的范围内可进行各种改变。另外，虽然在上述实施方式中已经对一些变形例进行了说明，但是，下面对除了在上述实施方式中所提及到的变形例以外的其他具有代表性的变形例进行说明。
<变形例1>
在上述实施方式中，作为将配线基板SU2与多个引线LD中的一部分引线电连接的方法，对通过焊料SD3连接沿Z方向直线状延伸的引线LD与设置在配线基板SU2的周缘部的金属膜THM的实施方式进行了说明。以下，对图16及图17所示连接结构的变形例进行说明。
图26是表示图17的变形例的主要部分放大剖视图。并且，图27是表示图16的变形例的主要部分放大俯视图。图28是沿图27的A-A线剖切的主要部分放大剖视图。
图26所示的电子装置EA2与图1所示的电子装置EA1的不同之处在于，多个引线LD中的与配线基板SU2连接的引线LD分别具备向与Z方向交叉的方向突出的突出部LPJ。在图26所示的例子中，突出部LPJ分别形成于引线LGH、引线LEH及引线LGL上。
如图26所示，突出部LPJ设置成覆盖配线基板SU2的上表面S2t的一部分。并且，突出部LPJ的至少一部分与焊料SD3接触。如此，通过在引线LD上设置突出部LPJ并使突出部与焊料SD3接触，与图17所示的例子相比，引线LD与焊料SD3之间的接触面积变大。因此，引线LD与焊料SD3之间的结合强度增加。并且，能够减小引线LD与焊料SD3电连接的部分的电阻成分。
并且，图27及图28所示的电子装置EA3与图1所示的电子装置EA1及图26所示的电子装置EA2的不同之处在于，多个引线LD中的与配线基板SU2连接的各个引线LD未经由图16、图17及图26所示的焊料SD3与配线基板SU2的金属膜THM电连接。在图28所示的例子中，多个引线LD中的引线LGH、引线LEH及引线LGL分别通过以下连接方法与配线基板连接。
即，如图27所示，在框体HS的内表面与引线LD之间配置有与多个引线LD及框体HS的内表面接触且沿框体HS的边HSe1延伸的棒部件(衬垫部件)SPB1。同样地，在框体HS的内表面与引线LD之间配置有与多个引线LD及框体HS的内表面接触且沿框体HS的边HSe2(参照图28)延伸的棒部件(衬垫部件)SPB2(参照图28)。棒部件SPB(SPB1及SPB2)是由绝缘材料制成的棒状部件。在电子装置EA3中，通过将棒部件SPB插入于框体HS的内表面与引线LD之间，向配线基板SU2的方向按压引线LD。其结果，引线LD向配线基板SU2的方向弯曲，突出部LPJ与配线基板SU2的金属膜THM接触。
采用电子装置EA3的连接方法，无需使用焊料SD3即可将引线LD与配线基板SU2连接，因此，彼此相邻的引线LD之间不容易发生短路。因此，能够减小多个引线LD的配置间隔。
另外，作为电子装置EA3的又一变形例，也可以用图28所示的棒部件SPB按压图17所示的沿Z方向直线状延伸的引线LD。但是，从使引线LD与金属膜THM可靠地接触的观点出发，如图28所示，引线LD优选具有突出部LPJ。
并且，如图27所示，若用一根棒部件SPB同时按压多个引线LD，则端子TU、TV、TW等不与配线基板SU2电连接的引线也会被压向配线基板SU2的方向。但是，如上所述，由于在配线基板SU2的开口部(凹部、缺口部)THL3并未形成有金属膜THM，因此，即使端子TU、TV、TW与配线基板SU2接触，配线基板SU2和端子TU、TV、TW也能够维持电分离的状态。
<变形例2>
并且，在上述实施方式中，对适用于三相倒相电路的实施方式进行了说明，但是本发明也能够适用于除了三相以外的倒相电路。例如，上述实施方式中说明的技术也可以适用于单相倒相电路等。此时，例如能够获得具备图1所示的分支LG1、分支LG2及分支LG3中的任意一个分支的倒相电路。并且，在单相倒相电路中，能够容易实现高侧栅极线的路径距离与低侧栅极线的路径距离的等长化。
<变形例3>
并且，在上述实施方式中，对多个驱动部件PDR及多个控制部件PCT均搭载于配线基板SU2的上表面S2t上的实施方式进行了说明，但是，多个驱动部件PDR及多个控制部件PCT也可以搭载于下表面S2b。并且，例如，还可以将多个驱动部件PDR搭载于上表面S2t，将控制部件PCT搭载于下表面S2b。但是，从实现与多个驱动部件PDR连接的栅极线GLH与栅极线GLL(参照图8)的等长化的观点出发，优选将多个驱动部件PDR搭载于同一个表面上。
<变形例4>
并且，在上述实施方式中，如图11所示，对基板SU1与配线基板SU2之间的区域被密封材料MG密封，搭载于配线基板SU2的上表面S2t侧的驱动部件PDR等从密封材料MG露出的结构进行了说明。但是，密封材料MG也可以填充在配线基板SU2上。此时，搭载于配线基板SU2上的部件被密封材料MG保护。例如，在使用半导体芯片作为驱动部件PDR或控制部件PCT的情况下，若将导线连接于半导体芯片，则需要对导线进行保护。对此，若用密封材料MG密封配线基板SU2的上表面S2t侧，则能够保护该导线。
<变形例5>
并且，在上述实施方式中，对将IGBT用作构成开关元件的晶体管Q1的例子进行了说明。但是，作为变形例，也可以使用功率MOSFET作为倒相电路的开关元件。若使用功率MOSFET，则在构成晶体管的半导体元件内形成寄生二极管(即，体二极管)。该体二极管发挥图7所示的二极管(续流二极管)FWD的功能。因此，若使用具备功率MOSFET的半导体芯片，则其半导体芯片的内部内置有体二极管。因此，在使用功率MOSFET时，作为一个开关元件使用一个半导体芯片即可。
并且，在使用功率MOSFET作为倒相电路的开关元件的情况下，可以将上述实施方式及实施方式二中进行说明的“发射极”部分替换为“源极”，将“集电极”部分替换为“漏极”后使用。因此，在此省略重复说明。
<变形例6>
并且，以上对各种变形例进行了说明，但是，例如，也可以组合使用上述各个变形例。
并且，上述实施方式中说明的半导体装置及其制造方法的技术思想可以如下表示。
[附录1]
一种电子装置的制造方法，包括如下工序：
(a)第一基板准备工序，所述第一基板具备第一主表面以及与所述第一主表面相对的第二主表面，在所述第一主表面上搭载有多个第一半导体部件及多个第二半导体部件；
(b)外壳准备工序，所述外壳具备容纳部，所述容纳部具有俯视时沿所述第一方向延伸的第一长边、与所述第一长边相对的第二长边，沿与所述第一方向交叉的第二方向延伸的第一短边及与所述第一短边相对的第二短边；
(c)第二基板准备工序，所述第二基板具备第三主表面以及与所述第三主表面相对的第四主表面，在所述第三主表面或第四主面上搭载有多个第三半导体部件；
(d)第一基板容纳工序，在所述工序(a)及所述工序(b)之后，将所述第一基板容纳于所述外壳中；
(e)第二基板容纳工序，在所述工序(d)之后，将所述第二基板以使所述第一基板的所述第一主表面与所述第二基板的所述第三主表面对置方式容纳于所述外壳的所述容纳部内；
(f)引线连接工序，将沿着所述外壳的所述容纳部的内表面朝向所述第一主表面的法线方向(即，第三方向)延伸的多个引线部件中的一部分与所述第二基板电连接；
(g)密封工序，向所述外壳的所述容纳部内的所述第一基板与所述第二基板之间的空间供给树脂以密封所述第一半导体部件及所述第二半导体部件，
所述多个第一半导体部件分别具备第一功率晶体管，并且在俯视时所述多个第一半导体部件沿第一方向排列配置在所述容纳部的所述第一长边侧；
所述多个第二半导体部件分别具备第二功率晶体管，并且在俯视时所述多个第二半导体部件沿第一方向排列配置在所述容纳部的所述第二长边侧；
所述多个第三半导体部件分别具备用于驱动所述第一功率晶体管的第一驱动电路以及用于驱动所述第二功率晶体管的第二驱动电路，并且所述多个第三半导体部件搭载成俯视时沿所述第一方向排列，
所述多个引线部件具有：多个第一引线部件，其沿所述外壳的所述内表面的所述第一长边排列，并且与所述第一功率晶体管的栅电极电连接；多个第二引线部件，其沿所述外壳的所述内表面的所述第二长边排列，并且与所述第二功率晶体管的栅电极电连接，
所述第二基板具有：
多个第一配线，其配置在所述外壳的所述第一长边与所述多个第三半导体部件之间，并且与所述第一驱动电路电连接；
多个第二配线，其配置在所述外壳的所述第二长边与所述多个第三半导体部件之间，并且与所述第二驱动电路电连接，
在所述工序(f)中，
所述多个第一配线在所述外壳的所述第一长边侧与多个第一引线部件连接，
所述多个第二配线在所述外壳的所述第二长边侧与多个第二引线部件连接。

Claims (13)

1.一种电子装置，其特征在于，具有：
第一基板，其具备第一主表面以及与所述第一主表面相对的第二主表面；
多个第一半导体部件，其搭载于所述第一基板的所述第一主表面上，并且具备第一功率晶体管；
多个第二半导体部件，其搭载于所述第一基板的所述第一主表面上，并且具备第二功率晶体管；
第二基板，其具备第三主表面以及与所述第三主表面相对的第四主表面；
多个第三半导体部件，其搭载于所述第二基板的所述第三主表面或所述第四主表面上，并且具备驱动所述第一功率晶体管的第一驱动电路以及驱动所述第二功率晶体管的第二驱动电路；
外壳，其以使所述第二基板位于所述第一基板的所述第一主表面之上的方式容纳所述第一基板及所述第二基板，
在俯视时，所述外壳具有沿第一方向延伸的第一长边以及沿所述第一方向延伸且与所述第一长边相对的第二长边，
在俯视时，所述多个第一半导体部件沿所述第一长边配置，并且与所述多个第二半导体部件相比更靠近所述第一长边，
在俯视时，所述多个第二半导体部件沿所述第二长边配置，并且与所述多个第一半导体部件相比更靠近所述第二长边，
在俯视时，所述多个第一半导体部件及所述多个第二半导体部件分别具有沿所述外壳的所述第一长边延伸的第三边以及沿所述外壳的所述第二长边延伸且与所述第三边相对的第四边，
所述多个第三半导体部件包括第四半导体部件，
所述多个第一半导体部件包括与所述第四半导体部件的所述第一驱动电路电连接的第五半导体部件，
所述多个第二半导体部件包括与所述第四半导体部件的所述第二驱动电路电连接的第六半导体部件，
在透视俯视时，所述第四半导体部件位于所述第五半导体部件的所述第三边与所述第六半导体部件的所述第四边之间。
2.根据权利要求1所述的电子装置，其特征在于，
在俯视时，所述外壳具有沿与所述第一方向交叉的第二方向延伸的第一短边以及沿所述第二方向延伸且与所述第一短边相对的第二短边，
所述第二基板具有：第一配线，将所述第五半导体部件的所述第一功率晶体管与所述第四半导体部件的所述第一驱动电路电连接、第二配线，将所述第六半导体部件的所述第二功率晶体管与所述第四半导体部件的所述第二驱动电路电连接，
在俯视时，所述第一配线配置在所述外壳的所述第一长边与所述第四半导体部件之间，所述第二配线配置在所述外壳的所述第二长边与所述第四半导体部件之间，
在俯视时，所述多个第三半导体部件与连接所述外壳的所述第一短边的中点与所述第二短边的中点的假想线重叠。
3.根据权利要求2所述的电子装置，其特征在于，
在所述第二基板的所述第三主表面及所述第四主表面中的搭载有所述多个第三半导体部件的主表面上，搭载有第七半导体部件，所述第七半导体部件具备控制所述第一驱动电路及所述第二驱动电路的动作的控制电路，并且第七半导体部件分别与所述多个第三半导体部件电连接，
在所述第二方向上，所述第七半导体部件相比所述第一长边更靠近所述第二长边，
在所述第一方向上，所述第七半导体部件搭载于所述多个第三半导体部件中的彼此相邻的两个第三半导体部件之间。
4.根据权利要求3所述的电子装置，其特征在于，
从外部分别供给至所述多个第一半导体部件的第一电位低于从外部分别供给至所述多个第二半导体部件的第二电位。
5.根据权利要求4所述的电子装置，其特征在于，
从所述第七半导体部件的所述控制电路分别传输至所述多个第三半导体部件的控制信号的电压小于从所述多个第三半导体部件所具备的所述第一驱动电路传输至所述第一半导体部件的驱动信号的电压以及从所述多个第三半导体部件所具备的所述第二驱动电路传输至所述第二半导体部件的驱动信号的电压。
6.根据权利要求1所述的电子装置，其特征在于，
所述电子装置具有将所述第一基板与所述第二基板电连接的引线部件，
所述第二基板具备从所述第三主表面及所述第四主表面中的一个主表面贯穿至另一个主表面的多个开口部，
在俯视时，多个开口部分别设置在所述第二基板的周缘，
所述多个引线部件配置在被各个开口部与所述外壳的所述第一长边、第二长边、第一短边及第二短边所包围的区域。
7.根据权利要求6所述的电子装置，其特征在于，
所述第二基板具有：第一配线，将所述第五半导体部件的所述第一功率晶体管与所述第四半导体部件的所述第一驱动电路电连接、第二配线，将所述第六半导体部件的所述第二功率晶体管与所述第四半导体部件的所述第二驱动电路电连接，
所述第一配线在所述多个开口部中的设置在所述外壳的所述第一长边侧的第一开口部经由焊料与所述多个引线部件中的第一引线部件电连接，
所述第二配线在所述多个开口部中的设置在所述外壳的所述第二长边侧的第二开口部经由焊料与所述多个引线部件中的第二引线部件电连接。
8.根据权利要求6所述的电子装置，其特征在于，
在所述多个开口部中的包围所述多个引线部件中的第一引线部件的第一开口部的周围，形成有覆盖所述第一开口部且与所述第四半导体部件电连接的第一导体图案，
在所述多个开口部中的包围所述多个引线部件中的第二引线部件的第二开口部的周围，形成有覆盖所述第二开口部且与所述第四半导体部件电连接的第二导体图案，
所述第一引线部件及所述第二引线部件分别具备突出部，所述突出部向与第三方向交叉的方向突出，所述第三方向为所述第二基板的从所述第三主表面朝向所述第四主表面的厚度方向，
所述突出部在所述第二基板的所述第四主表面侧与所述第一导体图案或所述第二导体图案连接。
9.根据权利要求8所述的电子装置，其特征在于，
在所述外壳与所述第一引线部件之间，配置有与所述多个第一引线部件及所述外壳接触且沿所述外壳的所述第一长边延伸的第一棒部件，
在所述外壳与所述第二引线部件之间，配置有与所述多个第二引线部件及所述外壳接触且沿所述外壳的所述第二长边延伸的第二棒部件，
所述第一棒部件及所述第二棒部件分别由绝缘材料制成。
10.根据权利要求6所述的电子装置，其特征在于，
所述第二基板具有：第一配线，将所述第五半导体部件的所述第一功率晶体管与所述第四半导体部件的所述第一驱动电路电连接、第二配线，将所述第六半导体部件的所述第二功率晶体管与所述第四半导体部件的所述第二驱动电路电连接，
在所述多个开口部中的包围所述多个引线部件中的第一引线部件的第一开口部的周围，形成有覆盖所述第一开口部且与所述第四半导体部件电连接的第一导体图案，
在所述多个开口部中的包围所述多个引线部件中的第二引线部件的第二开口部的周围，形成有覆盖所述第二开口部且与所述第四半导体部件电连接的第二导体图案，
所述多个引线部件包括与所述多个第一半导体部件或所述多个第二半导体部件电连接而与所述第二基板电分离的第三引线部件，
所述第一配线经由所述第一导体图案与所述多个第一引线部件电连接，
所述第二配线经由所述第二导体图案与所述多个第一引线部件电连接，
所述多个开口部中的包围所述第三引线部件的第三开口部的周围并未被导体图案覆盖，构成所述第二基板的绝缘材料露出。
11.根据权利要求4所述的电子装置，其特征在于，
所述多个第一半导体部件及所述多个第二半导体部件分别被凝胶状树脂密封，
所述第二基板具有形成于所述多个第三半导体部件之间并且从所述第三主表面及所述第四主表面中的一个主表面贯穿至另一个主表面的多个贯穿孔。
12.根据权利要求1所述的电子装置，其特征在于，
在所述外壳的所述第一长边与各个第三半导体部件之间，搭载有与所述多个第三半导体部件中的一个及所述多个第一半导体部件中的一个电连接的第一电子部件组，
在所述外壳的所述第二长边与各个第三半导体部件之间，搭载有与所述多个第三半导体部件中的一个及所述多个第二半导体部件中的一个电连接的第二电子部件组。
13.根据权利要求12所述的电子装置，其特征在于，
在所述第二基板的所述第三主表面及所述第四主表面中的搭载有所述多个第三半导体部件的主表面上，搭载有第七半导体部件，所述第七半导体部件具备控制所述第一驱动电路及所述第二驱动电路的动作的控制电路，并且第七半导体部件分别与所述多个第三半导体部件电连接，
在所述第一方向上，所述第七半导体部件搭载于彼此相邻的所述第一电子部件组之间。
CN201810144702.5A 2017-02-17 2018-02-12 电子装置 Active CN108511396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-027815 2017-02-17
JP2017027815A JP6770456B2 (ja) 2017-02-17 2017-02-17 電子装置

Publications (2)

Publication Number Publication Date
CN108511396A CN108511396A (zh) 2018-09-07
CN108511396B true CN108511396B (zh) 2023-05-05

Family

ID=63167472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810144702.5A Active CN108511396B (zh) 2017-02-17 2018-02-12 电子装置

Country Status (4)

Country Link
US (1) US10284109B2 (zh)
JP (1) JP6770456B2 (zh)
CN (1) CN108511396B (zh)
TW (1) TWI753996B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141856B2 (en) * 2016-04-22 2018-11-27 Harold Eicher Integrated magnetic and composite substrate with incorporated components
US10411609B2 (en) * 2017-12-22 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Substrate mounted inverter device
JP7147541B2 (ja) * 2018-12-18 2022-10-05 株式会社デンソー 半導体モジュール
JPWO2021033600A1 (zh) * 2019-08-21 2021-02-25
EP3896726A1 (de) * 2020-04-17 2021-10-20 Siemens Aktiengesellschaft Halbleitermodul mit einem gehäuse
JP6976390B1 (ja) * 2020-08-24 2021-12-08 三菱電機株式会社 半導体装置および電力変換装置
WO2022130951A1 (ja) * 2020-12-17 2022-06-23 富士電機株式会社 半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791170B1 (en) * 1999-04-22 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Onboard semiconductor device
CN102867815A (zh) * 2011-07-04 2013-01-09 三星电机株式会社 功率模块封装和用于制造该功率模块封装的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP3130239B2 (ja) * 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3430192B2 (ja) * 1996-11-12 2003-07-28 株式会社日立産機システム インバータ装置
JP2000357757A (ja) 1999-06-15 2000-12-26 Toshiba Corp 半導体装置および電子回路装置
JP3460973B2 (ja) 1999-12-27 2003-10-27 三菱電機株式会社 電力変換装置
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
US6791190B1 (en) * 2003-05-09 2004-09-14 Macronix International Co., Ltd. Self-aligned contact/borderless contact opening and method for forming same
JP5319908B2 (ja) * 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
CN106340513B (zh) * 2015-07-09 2019-03-15 台达电子工业股份有限公司 一种集成控制电路的功率模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791170B1 (en) * 1999-04-22 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Onboard semiconductor device
CN102867815A (zh) * 2011-07-04 2013-01-09 三星电机株式会社 功率模块封装和用于制造该功率模块封装的方法

Also Published As

Publication number Publication date
US10284109B2 (en) 2019-05-07
US20180241319A1 (en) 2018-08-23
JP2018133520A (ja) 2018-08-23
TW201843805A (zh) 2018-12-16
CN108511396A (zh) 2018-09-07
JP6770456B2 (ja) 2020-10-14
TWI753996B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN108511396B (zh) 电子装置
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
CN106409819B (zh) 半导体装置
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
CN107731779B (zh) 电子装置
US9312211B2 (en) Semiconductor device and manufacturing method thereof
CN111480231B (zh) 电力转换装置
CN105470248B (zh) 半导体器件
US10468338B2 (en) Semiconductor device
WO2004073065A1 (ja) 半導体素子駆動用集積回路及び電力変換装置
CN108933124B (zh) 电子装置
JP6673803B2 (ja) 電子装置
US20220216135A1 (en) Semiconductor Device and Method For Manufacture of Semiconductor Device
US20230230940A1 (en) Semiconductor device
CN109429529B (zh) 半导体装置
CN109273424B (zh) 一种封装组件
JP7069885B2 (ja) 半導体装置
JP2024075362A (ja) パワー半導体装置
CN111816648A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1254121

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant