CN105470248B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105470248B
CN105470248B CN201510633696.6A CN201510633696A CN105470248B CN 105470248 B CN105470248 B CN 105470248B CN 201510633696 A CN201510633696 A CN 201510633696A CN 105470248 B CN105470248 B CN 105470248B
Authority
CN
China
Prior art keywords
metal pattern
metal
metal patterns
patterns
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510633696.6A
Other languages
English (en)
Other versions
CN105470248A (zh
Inventor
佐藤幸弘
舩津胜彦
金泽孝光
小井土雅宽
田谷博美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105470248A publication Critical patent/CN105470248A/zh
Application granted granted Critical
Publication of CN105470248B publication Critical patent/CN105470248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供一种半导体器件，抑制半导体器件的可靠性降低。半导体器件具有形成于陶瓷衬底(CS1)上的多个金属图案(MP)以及搭载于多个金属图案(MP)的多个半导体芯片。另外，多个金属图案(MP)具有相互相对的金属图案(MPH)和金属图案(MPU)。另外，设置于金属图案(MPH)与金属图案(MPU)之间且从多个金属图案(MP)暴露的区域(EX1)沿着金属图案(MPH)的延伸方向以锯齿状延伸。

Description

半导体器件
技术领域
本发明涉及半导体器件，例如涉及适用于在陶瓷衬底上经由多个金属图案搭载有多个半导体芯片的半导体器件的有效技术。
背景技术
在日本特开2001-85611号公报(专利文献1)中记载了在陶瓷衬底上经由多个导体层搭载有多个功率元件的功率模块(power module)。
另外，在日本特开2003-332481号公报(专利文献2)、日本特开2011-77087号公报(专利文献3)中记载了一种半导体模块用的衬底，在陶瓷衬底的上表面接合有布线电路用的铜板，在陶瓷衬底的下表面接合有散热用的铜板。
在先技术文献
专利文献
专利文献1：日本特开2001-85611号公报
专利文献2：日本特开2003-332481号公报
专利文献3：日本特开2011-77087号公报
发明内容
存在一种在陶瓷衬底上经由导体图案搭载有多个半导体芯片的半导体器件。陶瓷衬底由于高频特性、热导率优异，因此，例如利用于电力转换装置等的功率系统(电力控制系统)的半导体器件。
然而，在一个半导体器件内排列搭载多个半导体芯片的情况下，陶瓷衬底的平面面积变大。在该情况下，可知如果在安装半导体器件时等对陶瓷衬底施加外力，则有可能由该外力引起陶瓷衬底产生裂纹等损伤。
其它课题和新特征根据本说明书的记述和附图变得更清楚。
一个实施方式的半导体器件具有形成于陶瓷衬底上的多个金属图案以及搭载于上述多个金属图案的多个半导体芯片。另外，上述多个金属图案具有相互相对的第一金属图案和第二金属图案。另外，设置于上述第一金属图案与上述第二金属图案之间并且从上述多个金属图案露出的第一区域沿着上述第一金属图案的延伸方向以锯齿状延伸。
根据上述一个实施方式，能够提高半导体器件的可靠性。
附图说明
图1是表示组入了作为实施方式的半导体器件后的电力转换系统的结构例的说明图。
图2是表示图1示出的半导体器件的外观的立体图。
图3是表示图2示出的半导体器件的背面侧的平面图。
图4是沿着图3的A-A线的剖视图。
图5是表示图3示出的陶瓷衬底的上表面侧的布局的俯视图。
图6是示意性地表示图5示出的多个半导体芯片所构成的逆变器电路(invertercircuit)的说明图。
图7是放大表示图5示出的半导体芯片周边的放大俯视图。
图8是沿着图7的A-A线的放大剖视图。
图9是表示图5示出的多个金属图案的布局的俯视图。
图10是表示针对图9的变形例的俯视图。
图11是表示图2示出的半导体器件的组装流程的说明图。
图12是表示通过图11示出的芯片焊接工序在陶瓷衬底上搭载了多个半导体芯片后的状态的俯视图。
图13是表示将图12示出的多个半导体芯片与多个金属图案经由导线进行电连接后的状态的俯视图。
图14是表示针对图9的研究例的俯视图。
附图标记说明
BD1：粘接材料
BW：导线(导电性部件)
CD、CP、CTH、CTL：半导体芯片
CMD：控制电路
CNV：转换器电路
CPb：下表面
CPt：上表面
CS1、CS2、CSh1：陶瓷衬底
CSb：下表面
CSs1、CSs2、CSs3、CSs4：衬底边
CSt：上表面
CV：盖构件(盖、罩部件)
CVb：下表面
CVs1、CVs2、CVs3、CVs4：边
CVt：上表面
D1：二极管
DT1、DT2、DT3、DT4：凹部
DTC：配电电路
E1、E2：电位
EX1、EX2：区域
FLG：凸缘部
INV：逆变器电路
LD：端子
LT：端子
MG：密封材料
MHs1、MHs2、MLs1、MLs2、MUs1、MUs2、MVs1、MVs2、MWs1、MWs2：边
MP、MPB、MPH、MPL、MPT、MPU、MPV、MPW：金属图案
MPm：上表面
PDA、PDC、PDE、PDG、PDK：电极
PKG1：半导体器件
PKT：收容部(凹部)
PR1、PR2、PR3、PR4：凸部
Q1：晶体管
SCM：太阳能电池模块
SD：焊锡
THH、THL：贯通孔
UT、VT、WT：输出端子
VL1：假想线(中心线)
WEX1：宽度
具体实施方式
(本申请中的记载形式、基本的术语、用法的说明)
在本申请中，关于实施方式的记载，根据需要，为了方便起见分为多个部分等进行记载，但是除了特别明确表示了并非如此这一意思的情况以外，这些部分并非是相互独立分离的，不管记载的前后，单一示例的各部分、一方为另一方的一部分详细内容或者一部分或全部的变形例等。另外，原则上，省略对相同部分的重复说明。另外，关于实施方式中的各结构要素，除了特别明确表示了并非如此这一意思的情况、理论上限定为该数的情况以及根据前后文的关系明显地并非如此的情况以外，并非是必须的结构要素。
同样地在实施方式等的记载中，关于材料、组成等，对于“由A构成的X”等来说，除了特别明确表示了并非如此这一意思的情况和根据前后文的关系明显地并非如此的情况以外，并不排除包含A以外的要素的情况。例如，说起成分，是指“作为主要成分而包含A的X”等。例如，对于“硅部件”等来说，并不限定于纯硅，当然还包括包含SiGe(硅锗)合金、其它以硅为主要成分的多元合金、其它添加物等的部件。另外，对于镀金、Cu层、镀镍等来说，除了特别明确表示了并非如此这一意思的情况以外，不仅包括纯金、纯Cu、纯镍的部件，还包括分别以金、Cu、镍等为主要成分的部件。
并且，在提及特定的数值、数量时，除了特别明确表示了并非如此这一意思的情况、理论上限定于该数的情况以及根据前后文的关系明显地并非如此的情况以外，可以是超过该特定数值的数值，也可以是比该特定数值小的数值。
另外，在实施方式的各图中，相同或同样的部分使用相同或类似的标记或参照编号来表示，原则上不重复进行说明。
另外，在附图中，在相反地会变复杂的情况下或与空隙的区别明确的情况下，即使是截面也有时省略阴影线等。与此相关联地，在根据说明等清楚的情况下等，即使是俯视观察时关闭的孔，有时也省略背景的轮廓线。并且，即使并非是截面，为了明确表示并非空隙这一情况或为了明确表示区域的边界，有时也附加阴影线、点图案。
<电力转换系统的结构例>
在以下使用附图详细说明的本实施方式中，作为在陶瓷衬底上排列搭载有多个半导体芯片的半导体器件的示例，列举将所输入的直流电转换为交流电而输出的电力转换装置(逆变器装置)。
图1是表示组入了本实施方式的半导体器件后的、电力转换系统的结构例的说明图。
图1示出的电力转换系统是如下系统：将从多个太阳能电池模块SCM输出的直流电通过逆变器电路INV转换为交流电，并输出到配电电路DTC。
多个太阳能电池模块SCM分别是将光能转换为电能的光电转换装置。多个太阳能电池模块SCM分别具有多个太阳能电池组，将通过多个太阳能电池组的每一个而转换为电能的电力作为直流电而输出。
另外，在图1示出的多个太阳能电池模块SCM与逆变器电路INV之间连接有转换器电路CNV。在图1示出的示例中，从多个太阳能电池模块SCM输出的直流电由转换器电路CNV升压，升压至高电压的直流电。也就是说，图1示出的转换器电路CNV是将直流电转换为电压相对高的直流电的所谓DC/DC转换器。
另外，通过逆变器电路INV进行了电力转换的交流电被输出到配电电路DTC。在图1示出的示例中，逆变器电路INV转换为U相、V相以及W相的三相交流电，三相交流电被输出到配电电路DTC。
另外，图1示出的电力转换系统具有对上述电力转换动作进行控制的控制电路CMD。控制电路CMD对转换器电路CNV和逆变器电路INV的各开关元件输出控制信号。
另外，图1示出的逆变器电路INV是使用多个开关元件将直流电转换为交流电的电力转换电路。在图1示出的示例中，六个晶体管Q1分别作为开关元件而发挥功能。
在使用开关元件将直流电转换为交流电的情况下，使用将与相对高的电位相连接的高电位侧开关(high side switch)以及与相对低的电位相连接的低电位侧开关(lowside switch)进行串联连接的电路。该高电位侧开关和低电位侧开关形成对地而进行接通-断开(ON-OFF)动作。在一对高电位侧开关和低电位侧开关中、一个开关处于接通状态时，另一个开关变为断开状态。一对高电位侧开关和低电位侧开关高速地进行接通-断开动作(以下，称为开关动作)，由此输出单相交流电。
另外，在图1示出的示例中，示出了将直流电转换为三相交流电的逆变器电路INV，由高电位侧开关和低电位侧开关构成的开关对与U相、V相以及W相这三相对应地设置有三对。另外，U相、V相以及W相这三相各自的输出节点在串联连接的高电位侧开关与低电位侧开关之间进行连接，各开关对以具有120度的相位差的方式进行开关动作。由此，能够将直流电转换为具有U相、V相以及W相这三相的三相交流电。
例如在图1示出的示例中，对高电位侧的端子HT施加正的电位E1，对低电位侧的端子LT施加电位E2。此时，U相的节点、V相的节点以及W相的节点各自的电位与三组开关对的开关动作相应地变化为0和E1。而且，例如，U相与V相之间的线间电压成为从U相的电位减去V相的电位而得到的电压，因此变化为+E1[V]、0[V]、-E1[V]。另外，V相与W相之间的线间电压成为相对于U相与V相之间的线间电压而相位相差120度的电压波形，并且，W相与U相之间的线间电压成为相对于V相与W相之间的线间电压而相位相差120度的电压波形。也就是说，当将直流电输入到逆变器电路INV时，得到三相交流电的电压波形。
另外，构成图1示出的逆变器电路INV的开关元件的晶体管Q1为绝缘栅双极型晶体管(以下称为IGBT(Insulated Gate Bipolar Transistor))。作为开关元件即晶体管Q1，也可以利用功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。根据该功率MOSFET，是通过施加到栅电极的电压来控制开关动作的电压驱动型，因此具有能够进行高速开关的优点。
但是，功率MOSFET具有随着谋求高耐压化而导通电阻增加并且发热量变大的性质。因而，作为使用于要求大电力且高速的开关动作的用途中的晶体管Q1，优选使用IGBT。该IGBT由功率MOSFET和双极型晶体管的组合构成，是兼备功率MOSFET的高速开关特性和双极型晶体管的高耐压性的半导体元件。如上所述，在本实施方式1中的逆变器电路INV中采用IGBT作为开关元件。
另外，在逆变器电路INV中，在高电位侧的端子HT与三相交流的各相(U相、V相、W相)之间，晶体管Q1和二极管D1反并联地进行连接，并且在三相交流的各相与低电位侧的端子LT之间，晶体管Q1和二极管D1也反并联地进行连接。即，每个单相各设置有两个晶体管Q1和两个二极管D1，三相共设置有六个晶体管Q1和六个二极管D1。而且，在各晶体管Q1的栅电极上连接有控制电路CMD，通过该控制电路CMD对晶体管Q1的开关动作进行控制。该二极管D1具有为了释放在与逆变器电路INV的输出侧连接的电感中蓄积的电能而使回流电流流过的功能。
<半导体器件>
接着，说明构成图1示出的逆变器电路INV的半导体器件PKG1的结构例。图2是表示图1示出的半导体器件的外观的立体图。另外，图3是表示图2示出的半导体器件的背面侧的平面图。另外，图4是沿着图3的A-A线的剖视图。另外，图5是表示图3示出的陶瓷衬底的上表面侧的布局的俯视图。另外，图6是示意性地表示图5示出的半导体器件所构成的电路的说明图。另外，图7是放大表示图5示出的半导体芯片的周边的放大俯视图。另外，图8是沿着图7的A-A线的放大剖视图。
此外，在图7中，作为图5示出的多个半导体芯片CP的代表例，将具备晶体管的半导体芯片CP以及具备二极管的半导体芯片CD分别各示出一个。图5示出的半导体芯片CTH和半导体芯片CTL具有相同构造，因此代表性地表示一个半导体芯片CP。
关于构成图1示出的逆变器电路INV的本实施方式的半导体器件PKG1，如图2所示，上表面侧被盖构件(盖、罩部件)CV覆盖。如图4所示，盖构件CV具有用于收容多个半导体芯片CP的收容部(凹部：pocket)PKT。盖构件CV覆盖搭载多个半导体芯片CP的基材即陶瓷衬底CS1的上表面CSt。陶瓷衬底CS1的上表面CSt的周缘部经由粘接材料BD1与盖构件CV进行粘接固定。盖构件CV为树脂制的部件，例如由环氧类的树脂等构成。
另外，多个端子LD从盖构件CV的上表面CVt突出。在盖构件CV的上表面CVt上形成有多个贯通孔THL，多个端子LD分别插入到多个贯通孔THL中。多个端子LD分别为半导体器件PKG1的外部端子，与搭载于图5示出的陶瓷衬底CS1上的多个半导体芯片CP电连接。
另外，如图3所示，半导体器件PKG1的盖构件CV在俯视观察下具有沿着X方向延伸的边CVs1、位于边CVs1的相反侧的边CVs2、沿着与X方向正交的Y方向延伸的边CVs3以及位于边CVs3的相反侧的边CVs4。另外，边CVs1和边CVs2相对地比边CVs3和边CVs4长。此外，在图3示出的示例中，半导体器件PKG1的盖构件CV在俯视观察下形成四边形(在图3中为长方形)。但是，半导体器件PKG1的平面形状除了四边形以外还存在各种变形例。例如，也可以将四边形的四个角部中的、边CVs3与边CVs1相交叉的交点的部分相对于X方向和Y方向倾斜地切割，从而成为五边形。在该情况下，被倾斜地切割的角部能够用作用于对半导体器件PKG的朝向进行识别的对准标记。
另外，如图2和图3所示，盖构件CV具有凸缘部FLG，该凸缘部FLG是用于将半导体器件PKG1固定于例如散热片、支承部件等上的安装部分。如图3所示，凸缘部FLG在作为长边方向的X方向上设置于收容部PKT的相邻两侧。另外，在多个凸缘部FLG的中央分别形成有贯通孔THH。贯通孔THH是将盖构件CV的凸缘部FLG沿厚度方向贯通的开口部，在将半导体器件PKG1固定于例如散热片、支承部件等时，将螺钉(省略图示)插入于贯通孔THH，由此能够使用螺钉来固定半导体器件PKG1。
在图3示出的示例中，沿着向长边方向即X方向延伸的假想线VL1，形成有两个贯通孔THH。但是，贯通孔THH的形成位置存在各种变形例。例如，也可以在图3示出的盖构件CV的下表面CVb侧的四个角部分别设置贯通孔THH。
接着，说明在半导体器件PKG1的盖构件CV的收容部PKT中收容的陶瓷衬底CS1和固定于陶瓷衬底CS1的各部件。
如图4和图5所示，半导体器件PKG1具有陶瓷衬底CS1、形成于陶瓷衬底CS1的上表面CSt的多个金属图案MP以及搭载于多个金属图案MP中的一部分上的多个半导体芯片CP。
如图4所示，陶瓷衬底CS1具有供多个半导体芯片CP搭载的芯片搭载面即上表面CSt以及位于上表面CSt的相反侧的下表面CSb。陶瓷衬底CS1由陶瓷材料构成，在本实施方式中，例如是由氧化铝(aluminum oxide：Al2O3)构成的板状部件。
如图5所示，陶瓷衬底CS1在俯视观察下具有沿着X方向延伸的衬底边CSs1、位于衬底边CSs1的相反侧的衬底边CSs2、沿着与X方向正交的Y方向延伸的衬底边CSs3以及位于衬底边CSs3的相反侧的衬底边CSs4。另外，衬底边CSs1和衬底边CSs2相对地比衬底边CSs3和衬底边CSs4长。在图5示出的示例中，陶瓷衬底CS1在俯视观察下形成四边形(在图5中长方形)。
另外，如图4所示，在陶瓷衬底CS1的上表面CSt和下表面CSb上接合有多个金属图案MP。这些多个金属图案MP例如是在铜(Cu)膜的表面层叠镍(Ni)膜而成的层叠膜，在陶瓷衬底CS1的上表面CSt或下表面CSb直接接合铜膜。在将铜膜与由氧化铝等陶瓷构成的板材进行接合的情况下，利用共晶反应来接合。另外，在铜膜的表面层叠镍膜的方法例如能够使用电镀法。
另外，贴在陶瓷衬底CS1的下表面CSb侧的金属图案MPB为散热用的端子，以覆盖陶瓷衬底CS1的下表面CSb的大部分的方式均匀地形成。
另外，如图6所示，形成于陶瓷衬底CS1的上表面CSt的多个金属图案MP是构成逆变器电路INV的布线路径的一部分的布线图案，形成了相互分离的多个金属图案MP。
多个金属图案MP具有被供给高电位侧的电位E1的金属图案MPH。另外，多个金属图案MP具有被供给比电位E1低的低电位侧的电位E2的金属图案MPL。另外，多个金属图案MP具有被供给与晶体管Q1的开关动作相应地发生变化的电位的金属图案MPU、MPV、MPW。另外，多个金属图案MP具有用于连接端子LD的多个金属图案MPT。
如上所述，对金属图案MPU、金属图案MPV以及金属图案MPW分别供给以具有120度的相位差的方式分别不同的电位。因此，金属图案MPU、金属图案MPV以及金属图案MPW分别是相互分离的金属图案MP。另外，如图5所示，金属图案MPU、金属图案MPV以及金属图案MPW分别经由多个导线BW与连接有输出用的端子LD的金属图案MPT相连接。因此，在图1示出的U相、V相以及W相的输出用传送路径中包含图5示出的导线BW。
另外，在金属图案MPH中，在U相、V相、W相(参照图1)中分别供给相同电位(高电位侧的电位E1(参照图6))。因而，金属图案MPH不与U相、V相以及W相的划分对应地分割，而是一体地形成。换言之，高电位侧的电位E1不经由导线BW地分别向多个晶体管Q1供给。此外，作为针对图5的变形例，还考虑将图5示出的金属图案MPH与U相、V相以及W相的划分对应地进行分割并将分割得到的金属图案MPH分别经由导线等导体图案(省略图示)进行电连接的方法。但是，通过如本实施方式那样不对被供给相同电位的金属图案MPH进行分割而一体地形成，能够降低电位E1的供给路径的阻抗。因此，能够提高电位E1的供给路径的电特性。另外，能够减少金属图案MPH中的发热量。
另外，在金属图案MPL中，在U相、V相、W相(参照图1)中分别供给相同电位(低电位侧的电位E2(参照图6))。因而，金属图案MPL不与U相、V相以及W相的划分对应地进行分割，而是一体地形成。此外，作为针对图5的变形例，还考虑将图5示出的金属图案MPL与U相、V相以及W相的划分对应地进行分割并将分割得到的金属图案MPL分别经由导线等导电性部件(省略图示)进行电连接的方法。在低电位侧的金属图案MPL的情况下，如图5所示，半导体芯片CP与金属图案MPL经由导线BW而电连接。因而，即使不对金属图案MPL进行分割而一体地形成，也没有从电位E2(参照图6)的供给路径排除导线BW。但是，通过不对金属图案MPL进行分割而一体地形成，能够使电位E2的供给路径稳定，从而能够提高电位E2的供给路径的电特性。另外，能够减少在金属图案MPL中流过回流电流的情况下的发热量。
另外，如图5所示，在上述多个金属图案MP中的、多个金属图案MPT上分别搭载有一个端子LD。另外，在多个金属图案MP中的、金属图案MPH和金属图案MPL上分别搭载有多个端子LD。在图5示出的示例中，在金属图案MPH和金属图案MPL上，沿着陶瓷衬底CS1的上表面CSt所具有的四边中的、作为短边的衬底边CSs3和衬底边CSs4分别各搭载有一个端子LD。
另外，如图5所示，在上述多个金属图案MP中的、金属图案MPU、金属图案MPV以及金属图案MPW各自上没有直接连接端子LD。换言之，在金属图案MPU、金属图案MPV以及金属图案MPW各自上没有搭载端子LD。金属图案MPU、金属图案MPV以及金属图案MPW分别经由多个导线BW与金属图案MPT电连接。也就是说，金属图案MPU、金属图案MPV以及金属图案MPW分别经由多个导线BW和金属图案MPT而与端子LD电连接。
另外，在多个金属图案MP中的一部分(金属图案MPH、金属图案MPU、金属图案MPV以及金属图案MPW)上搭载有多个半导体芯片CP。图5示出的多个半导体芯片CP中的一部分为形成有图6示出的晶体管Q1的开关元件用的半导体芯片CTH、CTL。在本实施方式中，在半导体芯片CTH、CTL上分别形成有IGBT。另外，图5示出的多个半导体芯片CP中的另一部分为形成有图6示出的二极管D1的、半导体芯片CD。
如上所述，在逆变器电路INV(参照图6)的输出侧连接电感的情况下，二极管D1(参照图6)与作为开关元件的晶体管Q1(图6)以反并联的方式连接。在如MOSFET那样，使一个半导体芯片CP内置有进行开关动作的晶体管Q1的电路和流过回流电流的二极管D1的电路的情况下，与开关元件的数量相应地搭载一个半导体芯片CP即可。但是，作为晶体管Q1而利用IGBT的情况下，需要另外准备二极管D1用的半导体芯片CP。因此，在本实施方式中，如图5所示，对具备高电位侧用晶体管的半导体芯片CTH以及具备低电位侧用晶体管的半导体芯片CTL分别配套地搭载具备二极管的半导体芯片CD。
如图7和图8所示，多个半导体芯片CP分别具有上表面CPt以及位于上表面的相反侧的下表面CPb(参照图8)。具备晶体管的半导体芯片CTH和半导体芯片CTL具有在上表面CPt露出的发射极用的电极PDE和栅极用的电极PDG。另外，具备晶体管的半导体芯片CTH和半导体芯片CTL在下表面CPb上具有集电极用的电极PDC。集电极用的电极PDC经由作为接合材料的焊锡SD固定于金属图案MP的上表面MPm。另外，集电极用的电极PDC经由焊锡SD与金属图案MP电连接。
详细地说，如图5所示，在金属图案MPH上搭载有多个半导体芯片CTH。换言之，在一体地形成的金属图案MPH上电连接有多个半导体芯片CTH的集电极用的电极PDC(参照图8)。另外，在金属图案MPU、金属图案MPV以及金属图案MPW上分别各搭载有一个半导体芯片CTL。换言之，在金属图案MPU、金属图案MPV以及金属图案MPW上分别电连接有半导体芯片CTL的集电极用的电极PDC(参照图8)。
另外，如图5所示，在电极PDE上连接有多个导线BW。详细地说，如图5所示，高电位侧用的半导体芯片CTH的电极PDE(参照图7)经由多个导线BW与金属图案MPU、金属图案MPV和金属图案MPW中的某一个连接。也就是说，高电位侧用的半导体芯片CTH的电极PDE与U相的输出端子UT(参照图6)、V相的输出端子VT(参照图6)和W相的输出端子WT(参照图6)中的某一个连接。另外，如图5所示，低电位侧用的半导体芯片CTL的电极PDE(参照图7)经由多个导线BW与金属图案MPL连接。也就是说，低电位侧用的半导体芯片CTL的电极PDE与图6示出的被供给低电位侧用的电位E2的端子LT电连接。
另外，如图5所示，在电极PDG上连接有一个导线BW。详细地说，如图5所示，高电位侧用的半导体芯片CTH和低电位侧用的半导体芯片CTL分别具有的电极PDG(参照图7)分别经由导线BW与金属图案MPT电连接。从金属图案MPT供给对半导体芯片CTH和半导体芯片CTL所具有的晶体管Q1(参照图6)的开关动作进行驱动的驱动信号。
另外，如图7和图8所示，具备二极管的半导体芯片CD具有在上表面CPt露出的阳极电极PDA。另外，如图8所示，半导体芯片CD在下表面CPb具有阴极电极PDK。阴极电极PDK经由作为接合材料的焊锡SD固定于金属图案MP的上表面MPm。另外，阴极电极PDK经由焊锡SD与金属图案MP电连接。
详细地说，如图5所示，在金属图案MPH上搭载有多个半导体芯片CD。换言之，在一体地形成的金属图案MPH上电连接有多个半导体芯片CD的阴极电极PDK(参照图8)。另外，在金属图案MPU、金属图案MPV以及金属图案MPW上分别各搭载有一个半导体芯片CD。换言之，在金属图案MPU、金属图案MPV以及金属图案MPW上分别电连接有半导体芯片CD的阴极电极PDK(参照图8)。
另外，如图5所示，在电极PDA上连接有多个导线BW。详细地说，如图5所示，高电位侧用的半导体芯片CD的电极PDA(参照图7)经由多个导线BW与金属图案MPU、金属图案MPV和金属图案MPW中的某一个连接。另外，高电位侧用的半导体芯片CD的电极PDA(参照图7)经由多个导线BW还与输出用金属图案MPT连接。也就是说，高电位侧用的半导体芯片CD的电极PDA与U相的输出端子UT(参照图6)、V相的输出端子VT(参照图6)和W相的输出端子WT(参照图6)中的某一个连接。另外，如图5所示，低电位侧用的半导体芯片CD的电极PDA(参照图7)经由多个导线BW与金属图案MPL连接。也就是说，低电位侧用的半导体芯片CD的电极PDA与图6示出的被供给低电位侧用的电位E2的端子LT电连接。
图5示出的多个导线BW为金属导线，在本实施方式中例如由铝构成。但是，关于导线BW的材料，存在各种变形例，除了铝以外还能够使用金或铜。
另外，如图4所示，在盖构件CV与陶瓷衬底CS1之间的空间内填充有密封材料MG。多个半导体芯片CP和多个导线BW分别由该密封材料MG密封。密封材料MG是对半导体芯片CP、导线BW以及端子LD的一部分进行保护的部件。作为密封用部件，存在例如使用环氧树脂等通过加热而固化从而能够确保一定程度的强度的树脂材料的方法。但是，若密封材料MG固化，则在对半导体器件PKG1施加温度循环负载时因陶瓷衬底CS1与密封材料MG的线膨胀系数的差异，而导致在半导体器件PKG1内部产生应力。因此，在本实施方式中，使用比环氧树脂更柔软的树脂材料来形成密封材料MG。详细地说，在本实施方式中，密封材料MG为具有基于硅氧烷键的主骨架的高分子化合物即硅树脂。
硅树脂具有比环氧树脂更柔软的特性。在对半导体器件PKG1施加温度循环负载时产生的应力由于作为硅树脂的密封材料MG发生变形而减小。
<金属图案的平面形状>
接着，详细说明图5示出的金属图案的平面形状。图9是表示图5示出的多个金属图案的布局的俯视图。另外，图14是表示针对图9的研究例的俯视图。另外，图10是表示针对图9的变形例的俯视图。
此外，在图9、图10以及图14中，为了容易辨别从金属图案露出的区域的范围，在区域EX1和区域EX2中附加花纹来表示。另外，在图9和图10中，为了明确与区域EX1、区域EX2相对的、凸部和凹部的范围，在包围凸部、凹部的部分中附加阴影线来表示。在图9和图10中，凸部和凹部是被附加阴影线来表示的部分包围的区域。
首先，如上所述，在本实施方式中，被供给高电位侧的电位E1(参照图6)的金属图案MPH(参照图9)不与U相、V相或W相的划分相应地分割而是一体地形成。另外，被供给低电位侧的电位E2(参照图6)的金属图案MPL(参照图9)也与金属图案MPH同样地，不与U相、V相或W相的划分相应地分割而是一体地形成。另外，如上所述，对金属图案MPU、金属图案MPV以及金属图案MPW分别供给以具有120度的相位差的方式分别不同的电位。因此，金属图案MPU、金属图案MPV以及金属图案MPW分别与U相、V相或W相的划分相应地分割。
在此，在使上述结构简单化的情况下，多个金属图案MP的布局和平面形状如图14示出的研究例的陶瓷衬底CSh1所示。在俯视观察下多个金属图案MP分别所具有的各边中的、沿着X方向延伸的各边呈直线地延伸这一点，陶瓷衬底CSh1与图9示出的本实施方式的陶瓷衬底CS1不同。
在陶瓷衬底CSh1的情况下，金属图案MPH也不与U相、V相或W相的划分相应地分割而是一体地形成，因此与图9示出的陶瓷衬底CS1同样地，能够提高电位E1(参照图6)的供给路径的电特性。另外，能够减少金属图案MPH中的发热量。
然而，本申请的发明人进行研究的结果是，可知在使用陶瓷衬底CSh1的半导体器件的情况下，由安装半导体器件时产生的外力引起陶瓷衬底CSh1产生裂纹。详细地说，可知上述裂纹在设置于图14示出的金属图案MPH与金属图案MPU、MPV、MPW之间的、从金属图案MP露出的区域EX1内容易产生，以沿着金属图案MPH的边MHs1延伸的方式扩展。另外，可知上述裂纹在设置于图14示出的金属图案MPL与金属图案MPU、MPV、MPW之间的、从金属图案MP露出的区域EX2内容易产生，以沿着金属图案MPH的边MHs2延伸的方式扩展。
另一方面，可知在图14示出的从金属图案MP露出的区域中的、沿着Y方向延伸的区域内不容易产生上述裂纹。例如，在设置于金属图案MPU、金属图案MPV以及金属图案MPW各自之间的区域内不容易产生上述裂纹。另外，可知即使是图14示出的、从金属图案MP露出的区域且沿着X方向呈直线地延伸的区域，在金属图案MPH的边MHs2与多个金属图案MPT之间的区域以及金属图案MPL的边MLs1与多个金属图案MPT之间的区域内也不容易产生上述裂纹。
根据上述各见解，认为在不被金属图案MP覆盖且呈直线地延伸的区域内容易产生上述裂纹。另外，认为上述呈直线地延伸的区域的长度越长，则越容易产生上述裂纹。因而，在如陶瓷衬底CSh1那样具有长边和短边的衬底的情况下，优选在沿着长边(衬底边CSs1和衬底边CSs2)的延伸方向(在图14中为X方向)延伸的区域内实施抑制上述裂纹产生的对策。
另外，如上所述，即使在沿着X方向延伸的区域内，在接近衬底边CSs1和衬底边CSs2中的任一个的位置也不容易产生裂纹。因而，在具有沿着X方向延伸的多个区域的情况下，到将短边(衬底边CSs3和衬底边CSs4)的中心连结得到的中心线(图14示出的假想线VL1)为止的距离越近，越容易产生上述裂纹。即，在图14示出的示例中，在区域EX1中最容易产生裂纹，接着在区域EX2中容易产生裂纹。
另外，在将半导体器件固定于例如散热片、支承部件等时容易产生上述裂纹。此外，作为成为产生上述裂纹的原因的力，可考虑到因为例如使用螺钉来固定半导体器件时的紧固力根据固定位置不同而产生偏差从而产生的力。如图3所示，在长边方向的两端设有用于进行固定的贯通孔THH的情况下，由上述紧固力的偏差引起的力主要沿着短边方向(图14的Y方向)起作用。但是，当上述紧固力产生偏差时，使陶瓷衬底CSh1向面外方向扭转的力起作用，因此外力的一部分还在长边方向上起作用。
另外，虽然省略图示，但是可知在将金属图案MPH和金属图案MPL各自如金属图案MPU、金属图案MPV以及金属图案MPW那样与U相、V相或W相的划分相应地进行分割的情况下，在区域EX1和区域EX2内也不容易产生上述裂纹。考虑到该情况，认为在施加外力时，通过使因该外力而产生的应力分散，能够抑制产生上述裂纹。
因此，本申请的发明人对抑制在区域EX1(和区域EX2)中产生上述裂纹的技术进行了研究，发现了本实施方式的结构。即，如图9所示，本实施方式的设置于陶瓷衬底CS1上的区域EX1沿着金属图案MPH的延伸方向(长边方向)即X方向以锯齿状延伸。区域EX1是设置于金属图案MPH与金属图案MPU、MPV、MPW之间并且从金属图案MP露出的区域。在区域EX1以锯齿状延伸的情况下，即使对陶瓷衬底CS1施加外力，应力也不易集中于特定的部位。也就是说，能够使应力分散。其结果，能够抑制在区域EX1中产生上述裂纹。
另外，在图9示出的示例中，设置于金属图案MPL与金属图案MPU、MPV、MPW之间并且从金属图案MP露出的区域即区域EX2沿着陶瓷衬底CS1的长边方向即X方向以锯齿状延伸。由此，能够抑制在区域EX2中产生上述裂纹。
上述“沿着X方向以锯齿状延伸”是指线、区域相对于延伸方向即X方向并非呈直线地延伸，而是在延伸路径中具有折曲部、弯曲部这一情况。因而，在“区域EX1(或区域EX2)沿着X方向以锯齿状延伸”这种记载的实施方式中，除了如图9所示那样以描绘矩形波的方式延伸的实施方式以外，还包含各种变形例。例如，区域EX1(或区域EX2)也可以沿着X方向蛇行而延伸。另外，例如区域EX1(或区域EX2)也可以沿着X方向以描绘三角波的方式延伸。
另外，能够如以下那样描述图9示出的本实施方式的陶瓷衬底CS1的构造。
本实施方式的陶瓷衬底CS1的金属图案MPH在俯视观察下具有沿着X方向延伸的边MHs1以及位于边MHs1的相反侧的边MHs2。边MHs1和边MHs2分别为金属图案MPH的长边。另外，边MHs1是与金属图案MPU、金属图案MPV以及金属图案MPW各自相对的边，边MHs2是与多个金属图案MPT相对的边。
另外，本实施方式的陶瓷衬底CS1所具有的金属图案MPU、金属图案MPV以及金属图案MPW分别为配置在金属图案MPH与金属图案MPL之间的金属图案MP。金属图案MPU、金属图案MPV以及金属图案MPW配置成沿着X方向排列。另外，金属图案MPU、金属图案MPV以及金属图案MPW各自的面积相对地比金属图案MPH的面积小。
金属图案MPU在俯视观察下具有沿着X方向延伸的边MUs1以及位于边MUs1的相反侧的边MUs2。另外，边MUs1是与金属图案MPL相对的边，边MUs2是与金属图案MPH相对的边。
另外，金属图案MPV在俯视观察下具有沿着X方向延伸的边MVs1以及位于边MVs1的相反侧的边MVs2。另外，边MVs1是与金属图案MPL相对的边，边MVs2是与金属图案MPH相对的边。
另外，金属图案MPW在俯视观察下具有沿着X方向延伸的边MWs1以及位于边MWs1的相反侧的边MWs2。另外，边MWs1是与金属图案MPL相对的边，边MWs2是与金属图案MPH相对的边。
另外，本实施方式的陶瓷衬底CS1的金属图案MPL在俯视观察下具有沿着X方向延伸的边MLs1以及位于边MLs1的相反侧的边MLs2。边MLs1和边MLs2分别为金属图案MPL的长边。另外，边MLs2是与金属图案MPU、金属图案MPV以及金属图案MPW各自相对的边，边MLs1是与多个金属图案MPT相对的边。
在此，金属图案MPH的边MHs1在俯视观察下具有朝向金属图案MPU的边MUs2突出的凸部PR1以及形成于凸部PR1的相邻两侧的多个凹部DT1。另外，金属图案MPH的边MHs1在俯视观察下具有朝向金属图案MPV的边MVs2突出的凸部PR1以及形成于凸部PR1的相邻两侧的多个凹部DT1。另外，金属图案MPH的边MHs1在俯视观察下具有朝向金属图案MPW的边MWs2突出的凸部PR1以及形成于凸部PR1的相邻两侧的多个凹部DT1。
另外，金属图案MPU的边MUs2在俯视观察下具有朝向金属图案MPH的边MHs1突出的凸部PR2以及形成于多个凸部PR2之间的凹部DT2。另外，金属图案MPV的边MVs2在俯视观察下具有朝向金属图案MPH的边MHs1突出的凸部PR2以及形成于多个凸部PR2之间的凹部DT2。另外，金属图案MPW的边MWs2在俯视观察下具有朝向金属图案MPH的边MHs1突出的凸部PR2以及形成于多个凸部PR2之间的凹部DT2。
另外，金属图案MPU、金属图案MPV以及金属图案MPW分别所具有的凸部PR2在俯视观察下配置成朝向由多个凹部DT1包围的区域突出。
通过具备上述结构，设置于陶瓷衬底CS1的区域EX1能够沿着陶瓷衬底CS1的长边方向即X方向以锯齿状延伸。
另外，在图9示出的示例中，金属图案MPU、金属图案MPV以及金属图案MPW分别所具有的凸部PR2在俯视观察下设置于由多个凹部DT1包围的区域内。换言之，在俯视观察下，多个凸部PR1设置于多个凹部DT2内，多个凸部PR2设置于多个凹部DT1内。由此，得到以下效果。即，如图9所示，能够使区域EX1的Y方向上的宽度WEX1缩短。因此，如图5所示，能够使对高电位侧的开关元件即半导体芯片CTH与金属图案MPU、金属图案MPV以及金属图案MPW各自进行电连接的导线BW的长度缩短。详细地说，将半导体芯片CTH与金属图案MPU、金属图案MPV以及金属图案MPW各自电连接的导线BW的一个端部与凸部PR2(参照图9)接合。
在图10示出的变形例的陶瓷衬底CS2的情况下，区域EX1沿着陶瓷衬底CS1的长边方向即X方向以锯齿状延伸这一点，与图9示出的陶瓷衬底CS1相同。因而，能够抑制在区域EX1中产生上述裂纹。但是，当关注区域EX1的Y方向上的宽度WEX1时，陶瓷衬底CS2的凸部PR2在俯视观察下没有设置于由凹部DT1包围的区域内，因此区域EX1的宽度WEX1大于图9示出的陶瓷衬底CS1的区域EX1的宽度。
当使宽度WEX1变窄时，如上所述，能够使将半导体芯片CTH与金属图案MPU、金属图案MPV以及金属图案MPW各自电连接的导线BW的长度缩短。在该情况下，在图6示出的电路中，能够降低将高电位侧的晶体管Q1与输出节点连接的传送路径的阻抗成分。因而，通过如图9所示那样将凸部PR2在俯视观察下设置于由凹部DT1包围的区域内，能够降低将高电位侧的开关元件与输出节点连接的传送路径的阻抗成分，能够使来自逆变器电路的输出稳定。也就是说，能够提高逆变器电路的电特性。
另外，当关注降低将高电位侧的开关元件与输出节点连接的传送路径的阻抗成分的观点时，更优选使用以下结构。即，如图5所示，优选将半导体芯片CTH与金属图案MPU使用多个导线BW进行电连接，将半导体芯片CTH与金属图案MPV使用多个导线BW进行电连接，将半导体芯片CTH与金属图案MPW使用多个导线BW进行电连接。这样，通过将导线BW的数量设为多个，能够使将高电位侧的开关元件与输出节点连接的传送路径的截面面积增大，因此能够降低阻抗成分。
此外，在本实施方式中，示出了作为将半导体芯片CP与金属图案MP电连接的部件而使用导线BW的示例，但是作为变形例，能够使用带状地形成的金属(例如铝带)。或者，还能够使用形成了图案的金属板(铜夹)经由焊锡进行连接。在该情况下，与使用多个导线BW的情况相比能够进一步降低阻抗。
另外，如上所述，在使用多个导线BW将高电位侧的开关元件与输出节点电连接的情况下，优选使各导线BW的长度缩短。也就是说，如图9所示，优选使凸部PR2的面积增大。在图9示出的示例中，多个凸部PR2的面积大于金属图案MPH的多个凸部PR1各自的面积。因此，能够确保用于连接多个导线BW的空间。
另外，通过上述结构，能够抑制在图9示出的区域EX1中产生上述裂纹，但是优选还抑制在区域EX2中产生裂纹。因而，优选还对区域EX2实施与区域EX1相同的对策。
详细地说，金属图案MPU的边MUs1在俯视观察下具有朝向金属图案MPL的边MLs2突出的凸部PR3以及形成于多个凸部PR3之间的凹部DT3。另外，金属图案MPV的边MVs1在俯视观察下具有朝向金属图案MPL的边MLs2突出的凸部PR3以及形成于多个凸部PR3之间的凹部DT3。另外，金属图案MPW的边MWs1在俯视观察下具有朝向金属图案MPL的边MLs2突出的凸部PR3以及形成于多个凸部PR3之间的凹部DT3。
另外，金属图案MPL的边MLs2在俯视观察下具有朝向金属图案MPU的边MUs1突出的凸部PR4以及形成于凸部PR4的相邻两侧的多个凹部DT4。另外，金属图案MPL的边MLs2在俯视观察下具有朝向金属图案MPV的边MVs1突出的凸部PR4以及形成于凸部PR4的相邻两侧的多个凹部DT4。另外，金属图案MPL的边MLs2在俯视观察下具有朝向金属图案MPW的边MWs1突出的凸部PR4以及形成于凸部PR4的相邻两侧的多个凹部DT4。
另外，金属图案MPL所具有的多个凸部PR4在俯视观察下配置成朝向金属图案MPU、金属图案MPV以及金属图案MPW分别所具有的凹部DT3突出。
通过具备上述结构，设置于陶瓷衬底CS1的区域EX2能够沿着陶瓷衬底CS1的长边方向即X方向以锯齿状延伸。
另外，从使区域EX2的宽度变窄的观点出发，如图9所示，金属图案MPL所具有的多个凸部PR4优选在俯视观察下设置于由金属图案MPU、金属图案MPV以及金属图案MPW分别所具有的凹部DT3包围的区域内。由此，能够使将图5示出的低电位侧的开关元件即半导体芯片CTL与金属图案MPL电连接的导线BW的长度缩短。也就是说，能够降低用于输入图6示出的低电位侧的电位E2的传送路径的阻抗成分。
另外，在图9示出的示例中，多个凸部PR4的面积大于多个凸部PR3的面积。因此，能够确保用于连接将半导体芯片CTL与金属图案MPL电连接的多个导线BW的空间。
另外，如上所述，可知在图14示出的区域EX1和区域EX2中容易产生裂纹，但是在金属图案MPH的边MHs2与多个金属图案MPT之间的区域以及金属图案MPL的边MLs1与多个金属图案MPT之间的区域内不容易产生上述裂纹。
因而，不容易产生裂纹的区域、即金属图案MPH的边MHs2与多个金属图案MPT之间的区域以及金属图案MPL的边MLs1与多个金属图案MPT之间的区域如图9所示那样沿着X方向呈直线地延伸。换言之，金属图案MPH的边MHs2和金属图案MPL的边MLs1分别沿着X方向呈直线地延伸。将陶瓷衬底CS1的短边(衬底边CSs3和衬底边CSs4)的中心连结的中心线(图9和图14示出的假想线VL1)存在于金属图案MPH的边MHs1与金属图案MPL的边MLs2之间，因此边MHs2和边MLs1各自的直到假想线VL1为止的距离远。
这样，在将金属图案MPH的一个长边形成为以锯齿状延伸且将另一个长边形成为呈直线地延伸的情况下，能够使金属图案MPH的面积增大。或者，容易搭载图5示出的半导体芯片CTH和半导体芯片CD，因此金属图案MPH上的半导体芯片CP的布局变得容易。另一方面，在将金属图案MPL的一个长边形成为以锯齿状延伸且将另一个长边形成为呈直线地延伸的情况下，能够使金属图案MPL的面积增大。
<半导体器件的制造方法>
接着，按照图11示出的工序流程来说明使用图1～图10说明的半导体器件PKG1的制造工序。图11是表示图2示出的半导体器件的组装流程的说明图。
<准备衬底>
首先，在图11示出的衬底准备工序中，准备图9示出的陶瓷衬底。准备在本工序中准备的陶瓷衬底CS1。在本工序中准备的陶瓷衬底CS1例如为以氧化铝为主成分的陶瓷，且在上表面CSt和下表面CSb(参照图4)上接合了多个金属图案MP。
这些多个金属图案MP例如为在铜(Cu)膜的表面层叠镍(Ni)膜而成的层叠膜，在陶瓷衬底CS1的上表面CSt或下表面CSb上利用共晶反应直接进行接合。另外，通过电镀法在铜膜上层叠镍膜。
此外，多个金属图案MP的形状、布局如使用图9、图10以及图14已经说明的形状、布局，因此省略重复说明。
<芯片焊接>
接着，在图11示出的芯片焊接工序中，如图12所示，在陶瓷衬底CS1的金属图案MP上搭载多个半导体芯片CP。图12是表示在图11示出的芯片焊接工序中在陶瓷衬底上搭载了多个半导体芯片后的状态的俯视图。
在本工序中，在多个金属图案MP中的、被供给高电位侧的电位E1(参照图6)的金属图案MPH上搭载多个(在本实施方式中为三个)半导体芯片CTH以及多个(在本实施方式中为三个)半导体芯片CD。另外，在多个金属图案MP中的、与交流电的输出端子连接的金属图案MPU、MPV、MPW上分别搭载一个半导体芯片CTL和一个半导体芯片CD。另外，在多个金属图案MP中的、被供给低电位侧的电位E2(参照图6)的金属图案MPL上不搭载半导体芯片CP。另外，在多个金属图案MP中的、用于连接输入输出用端子LD(参照图5)的多个金属图案MPT上不搭载半导体芯片CP。
另外，如图8所示，在本工序中，多个半导体芯片CP各自在使半导体芯片CP的下表面CPb与金属图案MP的上表面相对的状态下，通过所谓面朝上(face up)安装方式搭载。另外，在半导体芯片CP的下表面CPb上形成有电极PDK、PDC，为了将电极PDK、PDC与金属图案MP电连接，经由焊锡SD搭载半导体芯片CP。
经由焊锡搭载半导体芯片CP的方法如以下那样进行。首先，在预定搭载半导体芯片的区域内涂敷糊状的焊锡。在该糊状的焊锡中包含焊锡成分和助焊剂成分。接着，准备多个半导体芯片CP(图11示出的半导体芯片准备工序)并将其分别按压至焊锡上。在将多个半导体芯片CP经由糊状的焊锡临时粘接在金属图案MP上的状态下，对焊锡实施回流焊处理(加热处理)。通过该回流焊处理，使焊锡熔融，一方的焊锡与金属图案MP接合，另一方的焊锡与半导体芯片CP的电极PDK、PDC接合。而且，当通过使焊锡冷却而使其固化时，半导体芯片CP分别被固定于金属图案MP上。
此外，在除了搭载半导体芯片CP以外例如还搭载芯片电容器等半导体芯片CP以外的芯片部件(电子部件、功能性元件)的情况下，在本工序中能够统一地搭载。
<导线接合>
接着，在图11示出的导线接合工序中，如图13所示，将半导体芯片CP与金属图案MP经由导线(导电性部件)BW进行电连接。图13是表示将图12示出的多个半导体芯片与多个金属图案经由导线而电连接后的状态的俯视图。
在本工序中，将高电位侧的多个半导体芯片CTH的发射极的电极PDE(参照图8)各自与多个金属图案MPU、金属图案MPV以及金属图案MPW各自经由多个导线BW进行电连接。如上所述，多个导线BW各自与图9示出的凸部PR2接合。
另外，在本工序中，将低电位侧的多个半导体芯片CTL的发射极的电极PDE(参照图8)各自与多个金属图案MPL经由多个导线BW进行电连接。如上所述，多个导线BW各自与图9示出的凸部PR4接合。
另外，在本工序中，将高电位侧的多个半导体芯片CTH的栅极的电极PDG(参照图8)和低电位侧的多个半导体芯片CTL的栅极的电极PDG各自与多个金属图案MPT经由导线BW进行电连接。
另外，在本工序中，将高电位侧的多个半导体芯片CD的阳极电极PDA、与金属图案MPU、金属图案MPV以及金属图案MPW各自以及多个金属图案MPT各自经由多个导线BW进行电连接。如图13所示，还能够使用一个导线BW将多个部位电连接。在图13示出的示例中，首先，将导线BW的一个端部与多个金属图案MPU、金属图案MPV以及金属图案MPW中的某一个连接。此时，如上所述，将导线BW的端部与图9示出的凸部PR2接合。接着，将导线BW的中间部分与半导体芯片CD的阳极电极PDA连接。接着，将导线BW的另一端部与金属图案MPT接合。
另外，在本工序中，将低电位侧的多个半导体芯片CD的阳极电极PDA与多个金属图案MPT各自经由多个导线BW进行电连接。
此外，在本实施方式中，示出了作为将半导体芯片CP与金属图案MP电连接的部件而使用导线的示例，但是作为变形例，还能够使用带状地形成的金属(例如铝带)。或者，还能够使用形成了图案的金属板(铜夹)经由焊锡进行连接。
<搭载端子>
接着，在图11示出的端子搭载工序中，如图5所示，在多个金属图案MP上搭载端子LD。端子LD是用于将多个金属图案与未图示的外部设备电连接的引线端子，将细长地延伸的一个端部与金属图案MP连接。在图4示出的示例中，将多个端子LD分别经由焊锡SD搭载于金属图案MP上。
另外，在图5示出的示例中，在多个金属图案MP中的、被供给高电位侧的电位的金属图案MPH以及被供给低电位侧的电位的金属图案MPL上，分别在长边方向的两端(作为短边的衬底边CSs3侧和衬底边CSs4侧)搭载端子LD。另外，在多个金属图案MPT上分别各搭载一个端子LD。另外，在金属图案MPU、金属图案MPV以及金属图案MPW各自上不搭载端子LD。
<安装盖构件>
接着，在图11示出的盖构件安装工序中，如图4所示，以覆盖陶瓷衬底CS1的上表面CSt的方式粘接固定盖构件CV。陶瓷衬底CS1的上表面CSt的周缘部与盖构件CV经由粘接材料BD1而被粘接固定。
此时，在盖构件CV的上表面CVt上形成有多个贯通孔THL，将多个端子LD分别插入到多个贯通孔THL。
此外，在图4示出的示例中，盖构件CV的形成有多个贯通孔THL的部分与粘接固定于陶瓷衬底CS1的部分一体地成型。但是，作为变形例，也可以使粘接固定于陶瓷衬底CS1的部分和形成有多个贯通孔THL的部分为能够分离的独立部件。在该情况下，在端子LD的布局发生变更的情况下，仅更换形成有多个贯通孔THL的部分即可。
<密封>
接着，在图11示出的密封工序中，如图4所示，在由陶瓷衬底CS1和盖构件CV包围的空间内供给密封材料MG，对多个端子LD各自的一部分、多个半导体芯片CP以及多个导线BW进行密封。密封材料MG为凝胶状的材料，在盖构件CV的一部分上预先有形成未图示的供给用贯通孔，从贯通孔填充凝胶状的密封材料MG。
通过上述各工序，得到使用图1～图10说明的半导体器件PKG1。之后，进行外观检查、电试验等所需的检查、试验而出厂。另外，组入到图1示出的电力转换系统。
<变形例>
以上，基于实施方式具体地说明了由本发明人完成的发明，但是本发明并不限定于上述实施方式，当然能够在不脱离其主旨的范围内进行各种变更。此外，在上述实施方式中也说明了几个变形例，但是，以下说明除了在上述实施方式中说明的变形例以外的代表性变形例。
<变形例1>
例如在上述实施方式中，说明了作为开关元件而使用三个高电位侧用的晶体管Q1和三个低电位侧用的晶体管Q1来输出三相交流电的电力转换电路，但是开关元件的数量存在各种变形例。
例如，如果使用一个高电位侧用的晶体管和一个低电位侧用的晶体管来构成半桥式电路，则能够输出单相交流电。另外，在使用全桥式电路来输出单相交流电的情况下，使用四个晶体管Q1。
在该情况下，为了降低被供给高电位侧的电位的金属图案MP的阻抗，在一个金属图案MP上搭载多个开关元件，因此金属图案MP的一边的长度变长。因而，如在上述实施方式中说明那样，与金属图案MP的长边相对并且不被金属图案MP覆盖的区域形成为沿着长边的延伸方向以锯齿状延伸，由此能够抑制在该区域中产生裂纹。
<变形例2>
另外，例如在上述实施方式中，说明了作为陶瓷衬底CS1上的金属图案MP的布局而在高电位侧用的金属图案MPH与低电位侧用的金属图案MPL之间排列配置金属图案MPU、MPV、MPW的实施方式。
但是，作为变形例，也可以在高电位侧用的金属图案MPH与沿着X方向排列配置的金属图案MPU、MPV、MPW之间设置低电位侧用的金属图案MPL。在该情况下，优选在低电位侧用的金属图案MPL所具有的边中的、与金属图案MPH相对的边MLs2(参照图9)上设置凸部PR4(参照图9)和凸部PR4的相邻两侧的凹部DT4(参照图9)。另外，设置于金属图案MPH与金属图案MPL之间并且从金属图案MP露出的区域优选沿着金属图案MPH的延伸方向以锯齿状延伸。
另外，优选在低电位侧用的金属图案MPL所具有的边中的、与金属图案MPU、MPV、MPW各自相对的边(省略图示)上设置凹部和上述凹部的相邻两侧的凸部。
<变形例3>
另外，例如，如上所述地说明了各种变形例，但是能够将上述说明的各变形例彼此之间进行组合来应用。
除此以外，以下记载实施方式所述的内容的一部分。
(1)一种半导体器件的制造方法，具有：
(a)准备工序，准备陶瓷衬底，该陶瓷衬底具有第一面、位于上述第一面的相反侧的第二面，在上述第一面上形成有多个金属图案；
(b)搭载工序，在上述多个金属图案中的第一金属图案上搭载多个第一半导体芯片；以及
(c)连接工序，将上述多个第一半导体芯片中的至少一部分与上述多个金属图案中的第二金属图案电连接，
上述多个金属图案具有：
第一金属图案，其具备第一边，供上述多个半导体芯片中的多个第一半导体芯片搭载；以及
第二金属图案，其具有与上述第一金属图案的上述第一边相对的第二边，
设置于上述陶瓷衬底的上述第一面中的、上述第一金属图案与上述第二金属图案之间并且从上述多个金属图案露出的第一区域沿着上述第一金属图案延伸的第一方向以锯齿状延伸。

Claims (11)

1.一种半导体器件，具有：
陶瓷衬底，其具有第一面以及位于所述第一面的相反侧的第二面；
多个金属图案，其形成于所述陶瓷衬底的所述第一面；以及
多个半导体芯片，其搭载于所述多个金属图案中的一个以上的金属图案，
所述多个金属图案具有：
第一金属图案，其具备第一边，搭载有所述多个半导体芯片中的多个第一半导体芯片；以及
第二金属图案，其具备与所述第一金属图案的所述第一边相对的第二边，并且与所述第一金属图案分离，
所述第一金属图案的所述第一边在俯视观察下具有朝向所述第二金属图案的所述第二边突出的多个第一凸部以及形成于所述多个第一凸部之间的第一凹部，
所述第二金属图案的所述第二边在俯视观察下具有朝向所述第一金属图案的所述第一边突出的第二凸部以及形成于所述第二凸部的相邻两侧的多个第二凹部，
在俯视观察下，所述多个第一凸部以分别朝向所述多个第二凹部突出的方式设置，所述第二凸部以朝向所述第一凹部突出的方式设置，
所述陶瓷衬底的所述第一面具有沿第一方向延伸的第一衬底边、位于所述第一衬底边的相反侧的第二衬底边、沿与所述第一方向交叉的第二方向延伸的第三衬底边以及位于所述第三衬底边的相反侧的第四衬底边，
所述第一衬底边和所述第二衬底边的长度比所述第三衬底边和所述第四衬底边的长度长，
所述第一金属图案的所述第一边和所述第二金属图案的所述第二边分别沿所述第一方向设置，
所述第二金属图案具备位于所述第二边的相反侧的第三边，
所述多个金属图案具备第三金属图案，该第三金属图案具备与所述第二金属图案的所述第三边相对的第四边，并且与所述第一金属图案和所述第二金属图案分离，
所述第二金属图案的所述第三边在俯视观察下具有朝向所述第三金属图案的所述第四边突出的多个第三凸部以及形成于所述多个第三凸部之间的第三凹部，
所述第三金属图案的所述第四边在俯视观察下具有朝向所述第二金属图案的所述第三边突出的第四凸部以及形成于所述第四凸部的相邻两侧的多个第四凹部，
所述多个第三凸部以朝向所述多个第四凹部突出的方式设置，所述第四凸部以朝向所述第三凹部突出的方式设置。
2.根据权利要求1所述的半导体器件，其特征在于，
所述多个第一凸部设置在由所述多个第二凹部包围的区域内，所述第二凸部设置在由所述第一凹部包围的区域内。
3.根据权利要求2所述的半导体器件，其特征在于，
所述多个第一半导体芯片中的至少一个第一半导体芯片经由多个导线与所述第二金属图案电连接，
所述多个导线分别与所述第二金属图案的所述第二凸部接合。
4.根据权利要求3所述的半导体器件，其特征在于，
所述第二凸部的面积大于所述多个第一凸部各自的面积。
5.根据权利要求1所述的半导体器件，其特征在于，
所述多个金属图案具有多个第四金属图案及多个第五金属图案，该多个第四金属图案配置在所述陶瓷衬底的所述第一衬底边与所述第一金属图案之间，该多个第五金属图案配置在所述陶瓷衬底的所述第二衬底边与所述第三金属图案之间，
所述第一金属图案具备第五边，该第五边位于所述第一边的相反侧并且以与所述多个第四金属图案相对的方式沿所述第一方向呈直线地延伸，
所述第三金属图案具备第六边，该第六边位于所述第四边的相反侧并且以与所述多个第五金属图案相对的方式沿所述第一方向呈直线地延伸，
将所述陶瓷衬底的所述第三衬底边的中心与所述第四衬底边的中心连结的第一假想线存在于所述第一金属图案的所述第一边与所述第三金属图案的所述第四边之间。
6.一种半导体器件，具有：
陶瓷衬底，其具有第一面以及位于所述第一面的相反侧的第二面；
多个金属图案，其形成于所述陶瓷衬底的所述第一面；以及
多个半导体芯片，其搭载于所述多个金属图案中的一个以上的金属图案，
所述多个金属图案具有：
第一金属图案，其具备第一边，搭载有所述多个半导体芯片中的多个第一半导体芯片；以及
第二金属图案，其具备与所述第一金属图案的所述第一边相对的第二边，并且与所述第一金属图案分离，
所述第一金属图案的所述第一边在俯视观察下具有朝向所述第二金属图案的所述第二边突出的多个第一凸部以及形成于所述多个第一凸部之间的第一凹部，
所述第二金属图案的所述第二边在俯视观察下具有朝向所述第一金属图案的所述第一边突出的第二凸部以及形成于所述第二凸部的相邻两侧的多个第二凹部，
在俯视观察下，所述多个第一凸部以分别朝向所述多个第二凹部突出的方式设置，所述第二凸部以朝向所述第一凹部突出的方式设置，
所述陶瓷衬底的所述第一面具有沿第一方向延伸的第一衬底边、位于所述第一衬底边的相反侧的第二衬底边、沿与所述第一方向交叉的第二方向延伸的第三衬底边以及位于所述第三衬底边的相反侧的第四衬底边，
所述第一衬底边和所述第二衬底边的长度比所述第三衬底边和所述第四衬底边的长度长，
所述第一金属图案的所述第一边和所述第二金属图案的所述第二边分别沿所述第一方向设置，
所述多个金属图案具有：
所述第一金属图案，其被供给第一电位；
第三金属图案，其被供给低于所述第一电位的第二电位；以及
多个所述第二金属图案，其设置于所述第一金属图案与所述第三金属图案之间且相互分离，并且被供给周期性变动的电位，
所述多个半导体芯片中的多个第一半导体芯片搭载于所述第一金属图案上，
所述多个半导体芯片中的多个第二半导体芯片分别搭载于多个所述第二金属图案上，
所述第一金属图案的所述第一边在俯视观察下，所述多个第一凸部和多个所述第一凹部交替地排列，
多个所述第二金属图案分别具有朝向所述第一金属图案的所述第一边突出的所述第二边的所述第二凸部以及形成于所述第二凸部的相邻两侧的多个所述第二凹部。
7.根据权利要求6所述的半导体器件，其特征在于，
所述多个第一凸部设置于由多个所述第二凹部包围的区域内，多个所述第二凸部设置于由多个所述第一凹部包围的区域内。
8.根据权利要求7所述的半导体器件，其特征在于，
所述多个第一半导体芯片分别经由多个导线与多个所述第二金属图案电连接，
所述多个导线分别与多个所述第二金属图案各自所具有的所述第二凸部接合。
9.根据权利要求8所述的半导体器件，其特征在于，
所述第二凸部的面积大于所述多个第一凸部各自的面积。
10.一种半导体器件，具有：
陶瓷衬底，其具有第一面以及位于所述第一面的相反侧的第二面；
多个金属图案，其形成于所述陶瓷衬底的所述第一面；以及
多个半导体芯片，其搭载于所述多个金属图案中的一个以上的金属图案，
所述多个金属图案具有：
第一金属图案，其具备第一边，搭载有所述多个半导体芯片中的多个第一半导体芯片，并且被供给第一电位；以及
第二金属图案，其具备与所述第一金属图案的所述第一边相对的第二边，并且被供给与所述第一电位不同的第二电位，
在俯视观察下，所述陶瓷衬底的所述第一面中，设置于所述第一金属图案与所述第二金属图案之间并且从所述多个金属图案露出的第一区域沿所述第一金属图案所延伸的第一方向以锯齿状延伸，
所述陶瓷衬底的所述第一面具有沿所述第一方向延伸的第一衬底边、位于所述第一衬底边的相反侧的第二衬底边、沿与所述第一方向交叉的第二方向延伸的第三衬底边以及位于所述第三衬底边的相反侧的第四衬底边，
所述第一衬底边和所述第二衬底边的长度比所述第三衬底边和所述第四衬底边的长度长，
所述第二金属图案具备位于所述第二边的相反侧的第三边，
所述多个金属图案具有第三金属图案，该第三金属图案具备与所述第二金属图案的所述第三边相对的第四边，并且与所述第一金属图案和所述第二金属图案分离，
所述陶瓷衬底的所述第一面中，设置于所述第二金属图案与所述第三金属图案之间并且从所述多个金属图案露出的第二区域沿所述第一方向以锯齿状延伸。
11.根据权利要求10所述的半导体器件，其特征在于，
所述多个金属图案具有多个第四金属图案及多个第五金属图案，该多个第四金属图案配置在所述陶瓷衬底的所述第一衬底边与所述第一金属图案之间，该多个第五金属图案配置在所述陶瓷衬底的所述第二衬底边与所述第三金属图案之间，
所述第一金属图案具备第五边，该第五边位于所述第一边的相反侧并且以与所述多个第四金属图案相对的方式沿所述第一方向呈直线地延伸，
所述第三金属图案具备第六边，该第六边位于所述第四边的相反侧并且以与所述多个第五金属图案相对的方式沿所述第一方向呈直线地延伸，
将所述陶瓷衬底的所述第三衬底边的中心与所述第四衬底边的中心连结的第一假想线存在于所述第一金属图案的所述第一边与所述第三金属图案的所述第四边之间。
CN201510633696.6A 2014-09-30 2015-09-29 半导体器件 Active CN105470248B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014199925A JP6357394B2 (ja) 2014-09-30 2014-09-30 半導体装置
JP2014-199925 2014-09-30

Publications (2)

Publication Number Publication Date
CN105470248A CN105470248A (zh) 2016-04-06
CN105470248B true CN105470248B (zh) 2020-03-27

Family

ID=54238292

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201520764326.1U Expired - Fee Related CN205039141U (zh) 2014-09-30 2015-09-29 半导体器件
CN201510633696.6A Active CN105470248B (zh) 2014-09-30 2015-09-29 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201520764326.1U Expired - Fee Related CN205039141U (zh) 2014-09-30 2015-09-29 半导体器件

Country Status (7)

Country Link
US (2) US9698125B2 (zh)
EP (1) EP3010040A1 (zh)
JP (1) JP6357394B2 (zh)
KR (1) KR20160038771A (zh)
CN (2) CN205039141U (zh)
HK (1) HK1224079A1 (zh)
TW (1) TW201624666A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143890B1 (ko) * 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
JP6357394B2 (ja) * 2014-09-30 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
DE102016008918B4 (de) 2016-07-21 2023-08-03 Mercedes-Benz Group AG Elektrode, elektrochemischer Energiespeicher mit einer Elektrode und Verfahren zur Herstellung einer Elektrode
JP6844993B2 (ja) * 2016-11-25 2021-03-17 古河電気工業株式会社 レーザ装置及び光源装置
JP7153649B2 (ja) * 2016-12-16 2022-10-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト ゲートパスインダクタンスが低いパワー半導体モジュール
JP6625044B2 (ja) * 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法
JP6717238B2 (ja) * 2017-03-07 2020-07-01 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
DE102017129707A1 (de) * 2017-12-13 2019-06-13 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines leistungselektronischen Systems
DE112021002615T5 (de) 2020-08-05 2023-03-23 Rohm Co., Ltd. Halbleiterbauteil
US11678468B2 (en) * 2020-09-24 2023-06-13 Dana Tm4 Inc. High density power module
DE102020212748A1 (de) 2020-10-08 2022-04-14 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einem Zwischenkreiskondensator
DE102022205513A1 (de) 2022-05-31 2023-11-30 Vitesco Technologies GmbH Halbbrückenmodul mit isolierten Anschlussflächen zwischen zwei Transistor-Streifenabschnitten

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102771040A (zh) * 2010-02-04 2012-11-07 康派克特动力有限公司 用于开关电功率的电子部件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085611A (ja) 1999-09-10 2001-03-30 Mitsubishi Electric Corp パワーモジュール
JP2003332481A (ja) 2002-05-10 2003-11-21 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板
JP4164810B2 (ja) * 2004-01-27 2008-10-15 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP2011077087A (ja) 2009-09-29 2011-04-14 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
US9209176B2 (en) * 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
JP2012235164A (ja) * 2012-08-20 2012-11-29 Renesas Electronics Corp 半導体装置
JP6357394B2 (ja) * 2014-09-30 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102771040A (zh) * 2010-02-04 2012-11-07 康派克特动力有限公司 用于开关电功率的电子部件

Also Published As

Publication number Publication date
US20170263587A1 (en) 2017-09-14
EP3010040A1 (en) 2016-04-20
HK1224079A1 (zh) 2017-08-11
JP6357394B2 (ja) 2018-07-11
KR20160038771A (ko) 2016-04-07
CN105470248A (zh) 2016-04-06
US10236274B2 (en) 2019-03-19
US9698125B2 (en) 2017-07-04
JP2016072421A (ja) 2016-05-09
TW201624666A (zh) 2016-07-01
US20160093589A1 (en) 2016-03-31
CN205039141U (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN105470248B (zh) 半导体器件
CN105470226B (zh) 半导体器件
US10483216B2 (en) Power module and fabrication method for the same
US9490200B2 (en) Semiconductor device
JP5259016B2 (ja) パワー半導体モジュール
CN106158839B (zh) 半导体器件
US9088226B2 (en) Power module for converting DC to AC
US10056309B2 (en) Electronic device
TWI753996B (zh) 電子裝置
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
JP6673803B2 (ja) 電子装置
CN113557603B (zh) 半导体装置
WO2020229114A1 (en) Semiconductor module
JP6560407B2 (ja) 半導体装置
JP6574019B2 (ja) 半導体装置
CN117199065B (zh) 一种功率半导体器件模块
JP7428679B2 (ja) パワー半導体装置および電力変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1224079

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1224079

Country of ref document: HK