TW201843805A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW201843805A
TW201843805A TW107102611A TW107102611A TW201843805A TW 201843805 A TW201843805 A TW 201843805A TW 107102611 A TW107102611 A TW 107102611A TW 107102611 A TW107102611 A TW 107102611A TW 201843805 A TW201843805 A TW 201843805A
Authority
TW
Taiwan
Prior art keywords
semiconductor
substrate
main surface
lead
semiconductor component
Prior art date
Application number
TW107102611A
Other languages
English (en)
Other versions
TWI753996B (zh
Inventor
板東晃司
武藤邦治
佐藤秀明
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201843805A publication Critical patent/TW201843805A/zh
Application granted granted Critical
Publication of TWI753996B publication Critical patent/TWI753996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明之課題為提升電子裝置的性能。 解決手段為：電子裝置EA1具有：第1基板；配置在第1基板上的配線基板（第2基板）SU2；及收容第1基板及配線基板SU2，並且具備邊HSe1及邊HSe2的框體（外殼）HS。在配線基板SU2載置驅動器零件（半導體零件）PDR。第1半導體零件的閘極電極經由被配置在邊HSe1側的導線LGH及驅動器零件PDR、與邊HSe1之間的配線WLGH，而與驅動器零件PDR電性連接。又，第2半導體零件的閘極電極經由被配置在邊HSe2側的導線LGL及驅動器零件PDR、與邊HSe2之間的配線WLGL，而與驅動器零件PDR電性連接。

Description

電子裝置
本發明係關於電子裝置（半導體模組），例如關於可有效應用於具備以層合的狀態在一個外殼內所收納的複數之基板之電子裝置的技術。
日本特開2000-357757號公報（專利文獻1）記載經由設置在封包基板的側面之接觸器而將二個配線基板連接的構造。
又，日本特開2001-186778號公報（專利文獻2）記載在載置開關元件的基板上載置平滑用電容器的基板被層合，並且在共用的外殼內所收納的電力變換裝置。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2000-357757號公報 ［專利文獻2］日本特開2001-186778號公報
［發明所期望解決的課題］
在驅動空氣調節裝置或汽車、或者各種産業機器等的電力供給系統，安裝有反相器電路等功率變換電路。該功率變換電路的構成例具有：包含具有作為開關元件而動作的功率電晶體之複數之半導體晶片的電子零件被載置於基板，並且藉由彼此電性連接而模組化的電子裝置（功率變換裝置、半導體模組）。
本申請案發明者為了提升上述之經模組化的電子裝置之性能，而探討具備在已層合的狀態下被收納在一個外殼內的複數之基板之電子裝置。探討的結果，得知課題在於電子裝置所具備的複數之電子零件之配置或者連接到上述複數之電子零件之配線的配置。
例如，對於複數之開關元件的各者供給驅動訊號的路徑之路徑長度不一致的話，開關元件的動作時序會偏離。又，例如，伴隨著電子裝置的高功能化，而使電子裝置所具備的電子零件之數量增加的情況下，必須提高電子零件或配線的配置之效率，來抑制電子裝置的安裝面積增大。
其他課題與新穎特徵從本說明書的記述及附加圖示予以闡明。 ［用於解決課題的手段］
依照一實施形態的電子裝置具有：第1基板；第2基板，其被配置在上述第1基板上；及外殼，其收納上述第1基板及上述第2基板，並且具備第1邊及上述第1邊的相反側之第2邊。在上述第1基板，於上述外殼的上述第1邊側，載置具備第1功率電晶體的第1半導體零件，在上述第2邊側，載置具備第2功率電晶體的第2半導體零件。在上述第2基板，載置具備驅動上述第1及第2功率電晶體的驅動電路之第3半導體零件。上述第1半導體零件的閘極電極經由配置在上述第1邊側的第1導線構件及配置在上述第3半導體零件與上述第1邊之間的第1配線而與上述第3半導體零件電性連接。又，上述第2半導體零件的閘極電極經由配置在上述第2邊側的第2導線構件及配置在上述第3半導體零件與上述第2邊之間的第2配線而與上述第3半導體零件電性連接。 ［發明效果］
若依照上述一實施形態，則可提升電子裝置的性能。
（本申請案的記載形式・基本用語・用法的説明） 在本申請案，實施態樣的記載係在必要時為了方便會區分為複數之部分而予以記載，除了在特別註明為並非如此的情況，否則該等部分並非彼此獨立不相干者，而是不論記載的前後，單一例的各部分之其中一方為另一方的一部分詳細內容或一部分或者全部的變形例等。又，原則上，同樣的部分會省略重複的説明。又，實施態樣的各構成要素係除了在特別註明為並非如此的情況、理論上被限定於該個數的情況及從上下文可明確得知並非如此的情況，否則並非為必要者。
同樣地，在實施態樣等的記載中，針對材料、組成等，即使註明為「由A構成的X」等，除了在特別註明為並非如此的情況及從上下文可明確得知並非如此的情況，否則並未排除包含A以外的要素者。例如，若提及成分，則為「包含A作為主要成分的X」等之含意。例如，即使提及「矽構件」等，也不限定為純粹的矽，而是當然也包含含有SiGe（矽・鍺）合金或其他以矽為主要成分的多元合金、其他添加物等的構件。又，即使提及鍍金、CU層、鍍鎳等，除了在特別註明為並非如此的情況，否則不僅包含純粹的成分，也包含分別以金、CU、鎳等作為主要成分的構件。
進而，即使提及特定的數値、數量，除了在特別註明為並非如此的情況、理論上被限定於該個數的情況及從上下文可明確得知並非如此的情況，否則可為超過該特定數値的數値，也可為未達該特定數値的數値。
又，在實施形態的各圖中，同一或同樣的部分由同一或類似的記號或者參考編號表示，原則上説明不會重複。
又，相較，附加圖示中，在繁雜的情況或者與空隙之間的區別十分明確的情況，即使是剖面也會有省略網線等的情況。因此，在從説明等可明確得知的情況等，即使為平面上封閉的孔洞，也會有省略背景的輪廓線之情況。進而，即使非剖面，為了註明並非空隙，或者為了註明區域的邊界，而會有加上網線或點圖形的情況。
又，在本說明書中，「電子零件」係指利用電子的零件，特別是利用半導體內的電子之零件成為「半導體零件」。做為此種「半導體零件」之例，可舉出半導體晶片。因此，包含「半導體晶片」的語句為「半導體零件」，「半導體零件」的上位概念成為「電子零件」。
又，在本說明書中，「半導體裝置」係指具備半導體零件、以及與該半導體零件電性連接的外部連接端子之構造體，並且意指半導體零件由密封體覆蓋的構造體。特別是，「半導體裝置」構成為藉由外部連接端子而可與外部裝置電性連接。
進而，在本說明書中，「功率電晶體」係指藉由將複數之單位電晶體（單元電晶體）並聯連接（例如、將從數千個到數萬個單位電晶體並聯連接），即使在比單位電晶體的容許電流更大的電流，也可實現單位電晶體的功能之單位電晶體的集合體。例如，單位電晶體作為開關元件而動作時，「功率電晶體」成為可應用於較單位電晶體的容許電流更大的電流之開關元件。作為構成開關元件的「功率電晶體」，可例示IGBT（Insulated Gate Bipolar Transistor）及功率MOSFET（Metal Oxide Semiconductor Field Effect Transistor）。在本說明書中，「功率電晶體」此一用語例如作為表示包含「功率MOSFET」與「IGBT」之兩方的上位概念之語句而使用。又，具備功率電晶體的半導體晶片有時會被稱為功率半導體晶片。
（實施形態） 在本實施形態，包含具備功率電晶體的半導體晶片之複數之電子零件，作為被收納在一個封裝內的電子裝置（半導體裝置）之例，舉出具備反相器電路（功率變換電路）的半導體封裝（半導體裝置）亦即功率變換裝置予以説明。又，在本實施形態，作為功率電晶體，舉出利用IGBT之例予以説明。
反相器電路係指將直流電變換成交流電的電路。例如，若交互輸出直流電源的正與負，則電流的方向也會相應地反轉。此時，由於電流的方向交互反轉，所以可將輸出的電流視為交流電。此為反相器電路的原理。其中，雖說為交流電，但有單相交流電或3相交流電等各種形態。在本實施形態，舉出將直流電變換成3相交流電的3相反相器電路為例予以説明。然而，本實施形態的技術思想並不限定於應用在3相反相器電路的情況，例如，也可廣泛應用在單相反相器電路等。
＜3相反相器電路的構成例＞ 圖1為表示包含本實施形態的反相器電路及3相感應馬達之馬達電路的構成之電路圖。在圖1，馬達電路具有3相感應馬達亦即馬達MT及反相器電路PWC。馬達MT構成為由位相不同的3相電壓所驅動。在馬達MT，利用被稱為位相偏移120度的U相、V相、W相的3相交流而在作為導體的轉子RT之周圍產生旋轉磁場。此時，磁場會在轉子RT的周圍旋轉。此時代表橫跨作為導體的轉子RT之磁束產生變化。結果，在作為導體的轉子RT，電磁感應會產生，使感應電流流動到轉子RT。然後，在旋轉磁場中有感應電流流動，依照佛萊明左手定律，代表對於轉子RT施加力，所施加的力會使轉子RT旋轉。在馬達電路，藉由利用從直流做出的交流之反相器電路PWC，則會對感應馬達供給交流電力。在圖1所例示的馬達MT之情況下，藉由利用3相交流，可使轉子RT旋轉。因此，圖1所示的反相器電路PWC生成3種（U相、V相、W相）交流電供給到馬達MT。
以下，針對該反相器電路PWC的構成例予以説明。如圖1所示，在本實施形態的反相器電路PWC，對應3相而設定電晶體Q1與二極體FWD。本實施形態的反相器電路INV具備的開關元件係由將電晶體Q1與二極體FWD以逆並聯連接的構成要素而構成。換言之，圖1所示的支路LG1之上臂及下臂、支路LG2的上臂及下臂、支路LG3的上臂及下臂之各者由將電晶體Q1與二極體FWD逆並聯連接的構成要素所構成。
電晶體Q1為作為開關元件而動作的功率電晶體，在本實施形態之例中，例如為IGBT。在反相器電路PWC，在相對較高的電位被供給的高側用之端子（例如正電位端子）HT與馬達MT的各相（U相、V相、W相）之間，電晶體Q1與二極體FWD以逆並聯連接。又，較馬達MT的各相相對較低的電位被供給的低側用之端子（例如負電位端子）LT與馬達MT的各相（U相、V相、W相）之間，電晶體Q1與二極體FWD以逆並聯連接。亦即說，針對每個單相，設置2個電晶體Q1與2個二極體FWD。換言之，支路LG1、LG2、及LG3各自具備：作為高側用之開關元件而動作的功率電晶體亦即電晶體Q1；及作為低側用之開關元件而動作的功率電晶體亦即電晶體Q1。因此，在3相中設置6個電晶體Q1與6個二極體FWD。然後，對於每個電晶體Q1的閘極電極，連接閘極驅動電路（驅動電路）GC，並且藉由該閘極驅動電路GC，而控制電晶體Q1的開關動作。在如此構成的反相器電路PWC，藉由在閘極驅動電路GC控制電晶體Q1的開關動作，而將直流電變換成3相交流電，再將該3相交流電供給到馬達MT。如圖1所示，本實施形態的情況下，對於支路LG1、LG2、及LG3的各者，分別連接一個閘極驅動電路GC。詳細內容如下文所述，3相分的閘極驅動電路GC形成為彼此獨立的三個半導體零件。
在本實施形態的反相器電路PWC，作為開關元件，使用IGBT亦即電晶體Q1，並且以與電晶體Q1逆並聯連接的方式設置二極體FWD。唯，從藉由開關元件而實現開關功能的觀點考慮，若具有作為開關元件的電晶體Q1，則也考慮沒有二極體FWD的構成。然而，連接到反相器電路PWC的負載包含電感的情況下，則必須設置二極體FWD。
負載不包含電感之純電阻的情況下，由於沒有回流的能量，故二極體FWD並非必要。然而，負載連接包含馬達等電感的電路之情況下，具有負載電流流經與開啟的開關為相反方向的狀態（模式）。亦即說，負載包含電感的情況下，有時候能量會從負載的電感返回反相器電路PWC（有時候電流會逆流）。
此時，在IGBT亦即電晶體Q1單體，由於不具有使該回流電流流動的功能，所以必須與電晶體Q1逆並聯地連接二極體FWD。亦即說，在反相器電路PWC，為了馬達控制等而在負載包含電感的情況下，將電晶體Q1關閉時，必須釋放電感所儲存的能量（1／2LI2 ）。然而，在電晶體Q1單體，無法使釋放電感所儲存的能量之用的回流電流流動。於是，為了使該電感所儲存的電能回流，而與電晶體Q1逆並聯地連接二極體FWD。亦即說，二極體FWD具有為了釋放電感所儲存的電能而使回流電流流動的功能。由上文可知，在連接到包含電感的負載之反相器電路PWC，必須與開關元件亦即電晶體Q1逆並聯地設置二極體FWD。該二極體FWD被稱為自由輪二極體。
又，本實施形態的反相器電路PWC之情況下，例如，如圖1所示，在高側用的端子HT與低側用的端子LT之間，連接電容元件CAP。該電容元件CAP例如具有使反相器電路PWC的開關雜訊呈現平滑或者使系統電壓穩定的功能。在圖1所示之例，電容元件CAP被設置在反相器電路PWC的外部，但電容元件CAP也可被設置在反相器電路PWC的內部。
又，如圖1所示，本實施形態的反相器電路PWC具有：輸出部PW1，其包含相當於3相分的6個開關元件；及控制部PW2，其控制輸出部PW1的6個功率電晶體之驅動。控制部PW2除了具有上述的3個閘極驅動電路GC，還具有控制電路（邏輯電路、演算電路）CT，其控制閘極驅動電路GC所包含的高側用之驅動電路及低側用之驅動電路的各者之動作。又，雖然在圖1中省略圖示，但控制部PW2係除了包含上述元件，也可包含控制反相器電路PWC的動作之各種控制電路。例如，從閘極驅動電路GC輸出的閘極驅動訊號或者使被輸入到閘極驅動電路GC的訊號等雜訊降低的雜訊過濾器電路可形成於控制部PW2。又，例如，量測構成輸出部PW1的電子零件之溫度等，並且對於經測定的電訊號進行雜訊過濾或者放大的電路可形成於控制部PW2。
＜功率半導體晶片的構造＞ 接著，針對具備構成圖1所示的反相器電路PWC之IGBT亦即電晶體Q1的功率半導體晶片之構造、及具備二極體FWD的半導體晶片之構造，參考圖示予以說明。圖2為表示圖1所示的形成有電晶體的半導體晶片之表面側的形狀之平面圖。圖3為表示圖2所示的半導體晶片之背面的平面圖。圖4為表示圖2及圖3所示的半導體晶片所具有的電晶體之構造例的剖面圖。
本實施形態的情況下，構成反相器電路PWC的電晶體Q1與二極體FWD被形成在彼此獨立的半導體晶片。下文中，先針對形成有電晶體Q1的半導體晶片（功率半導體晶片、半導體零件）SC1予以説明，再針對形成有二極體FWD的半導體晶片（功率半導體晶片、半導體零件）SC2予以説明。
如圖2及圖3所示，本實施形態的半導體晶片SC1具有表面（面、上面、主面）SCt（參考圖2）、及表面SCt的相反側之背面（面、下面、主面）SCb（參考圖3）。半導體晶片SC1的表面SCt及背面SCb分別為四角形。表面SCt的面積與背面SCb的面積例如相等。
又，如圖2所示，半導體晶片SC1具有在表面SCt所形成的閘極電極（閘極電極墊、表面電極）GP及射極電極（射極電極墊、表面電極）EP。在圖2所示之例，於表面SCt露出一個閘極電極GP與二個射極電極EP。二個射極電極EP之各者的露出面積較閘極電極GP的露出面積更大。射極電極EP被連接到反相器電路PWC（參考圖1）的輸出端子、或者低側用的端子LT（參考圖1）。因此，藉由使射極電極EP的露出面積增大，而可降低大電流所流經的傳送路徑之電感。
又，如圖3所示，半導體晶片SC1具有在背面SCb所形成的集極電極（集極電極墊、背面電極）CP。在半導體晶片SC1的背面SCb全體，形成有集極電極CP。比較圖2與圖3可知，集極電極CP的露出面積較射極電極EP的露出面積更大。詳細內容如下文所述，集極電極CP被連接到反相器電路PWC（參考圖1）的輸出端子、或者高側用的端子HT（參考圖1）。因此，藉由使集極電極CP的露出面積增大，而可降低大電流所流經的傳送路徑之電感。
又，如圖2所示，本實施形態的半導體晶片SC1具有在表面SCt露出的複數之電極。在該複數之電極，除了包含上述的閘極電極GP及射極電極EP，還包含複數之訊號電極（訊號電極墊、表面電極）DTP。複數之訊號電極DTP的各者為將量測半導體晶片SC1之溫度等的資料作為電氣訊號輸出的輸出端子。作為經由訊號電極DTP而輸出的電氣訊號之例，例如，可例示半導體晶片SC1的溫度訊號、射極電極EP的電位位準之量測訊號、或者流動到射極電極EP的電流之偵測訊號等。在圖2所示之例，複數之訊號電極DTP之中的一部分亦即射極訊號電極EDP係在半導體晶片SC1的內部，與射極電極EP電性連接。因此，射極電極EP的電位位準之量測訊號、或者流動到射極電極EP的電流之偵測訊號等可從射極訊號電極EDP輸出。從訊號電極DTP輸出的電氣訊號例如被輸入到圖1所示的控制電路CT。然後，在控制電路CT，對於電氣訊號進行資料處理（演算處理）。處理後的資料例如被輸出到外部的控制機器，並且可利用作為監視半導體晶片SC1的狀態之用的資料。或者，基於處理後的資料，而變更從控制電路CT輸出到閘極驅動電路GC（參考圖1）的控制訊號，亦即可進行所謂的反饋控制。按照上述方式，將半導體晶片SC1的溫度等量測資料作為電訊號輸出，可提高反相器電路PWC的動作之效率。亦即說，可提升反相器電路PWC的性能。
又，閘極電極GP及複數之訊號電極DTP的各者為傳送訊號用的電極。因此，相較於射極電極EP，流動的電流之値較小。因此，電極的露出面積較射極電極EP的露出面積更小。
又，如圖2所示，半導體晶片SC1的表面在俯視下具有四邊。在圖2所示之例，半導體晶片SC1在俯視下具有：沿著X方向延伸的邊（長邊）SC1e1；位在邊SC1e1的相反側之邊（長邊）SC1e2；沿著與X方向交叉（在圖2為正交）的Y方向延伸的邊（短邊）SC1e3；及位在邊SC1e3的相反側之邊（短邊）SC1e4。又，邊SC1e1及邊SC1e2相較於邊SC1e3及邊SC1e4相對較長。又，在半導體晶片SC1的表面SCt露出的複數之電極之中的複數之訊號電極DTP及閘極電極GP的各者係沿著相同邊（在圖2所示之例為邊SC1e3）排列。如下文所述，閘極電極GP及複數之訊號電極DTP的各者經由引線而連接。閘極電極GP及複數之訊號電極DTP的各者排列在相同邊的情況下，由於可簡化連接到各電極的傳送訊號路徑之配置，因此易於將各路徑的長度設計為相等。
又，半導體晶片SC1所具備的電晶體Q1例如具有圖4所示的構造。在半導體晶片SC1的背面SCb上所形成的集極電極CP上，形成有p＋ 型半導體區域PR1。在p＋ 型半導體區域PR1上，形成有n＋ 型半導體區域NR1，在該n＋ 型半導體區域NR1上形成有n－ 型半導體區域NR2。然後，在n－ 型半導體區域NR2上，形成有p型半導體區域PR2，並且形成有貫通該p型半導體區域PR2，而到達n－ 型半導體區域NR2的溝槽TR。進而，整合到溝槽TR而形成有成為射極區域的n＋ 型半導體區域ER。在溝槽TR的內部，例如，形成有由氧化矽膜構成的閘極絕緣膜GOX，並且經由該閘極絕緣膜GOX而形成有閘極電極GE。該閘極電極GE例如由聚矽膜形成，並且以埋入溝槽TR的方式形成。
在如此構成的電晶體Q1，閘極電極GE連接到圖2所示的閘極電極GP。同樣地，成為射極區域的n＋ 型半導體區域ER係與射極電極EP電性連接。成為集極區域的p＋ 型半導體區域PR1係與形成在半導體晶片SC1的背面SCb之集極電極CP電性連接。電晶體Q1兼具功率MOSFET的高速開關特性及電壓驅動特性、與雙極電晶體的低開啟電壓特性。
尚且，n+ 型半導體區域NR1被稱為緩衝層。該n+ 型半導體區域NR1的設置目的為：在電晶體Q1關閉時，防止從p型半導體區域PR2朝向n- 型半導體區域NR2內成長的空乏層接觸在n- 型半導體區域NR2的下層所形成的p+ 型半導體區域PR1，亦即防止打穿現象。又，為了限制從p+ 型半導體區域PR1朝向n- 型半導體區域NR2的電洞注入量等目的，而設置n+ 型半導體區域NR1。
又，電晶體Q1的閘極電極GE被連接到閘極控制電路GC（參考圖1）。此時，可藉由來自閘極控制電路GC的訊號經由閘極電極GP而被施加到電晶體Q1的閘極電極GE，來從閘極控制電路GC控制電晶體Q1的開關動作。
接著，針對形成有圖1所示的二極體FWD之半導體晶片予以説明。圖5為表示形成有圖1所示的二極體之半導體晶片的表面側之形狀的平面圖。圖6為表示圖5所示的半導體晶片之背面的平面圖。又，圖7為表示圖5及圖6所示的半導體晶片所具有的二極體之構造例的剖面圖。
如圖5及圖6所示，本實施形態的半導體晶片SC2具有表面（面、上面、主面）SCt（參考圖5）、及表面SCt的相反側之背面（面、下面、主面）SCb（參考圖6）。半導體晶片SC2的表面SCt及背面SCb分別為四角形。表面SCt的面積與背面SCb的面積係例如相等。
又，如圖5所示，半導體晶片SC2的表面在俯視下具有四邊。在圖2所示之例，半導體晶片SC2在俯視下具有：沿著X方向延伸的邊（長邊）SC2e1；位在邊SC2e1的相反側之邊（長邊）SC2e2；沿著與X方向交叉（在圖5為正交）的Y方向延伸的邊（短邊）SC2e3；及位在邊SC2e3的相反側之邊（短邊）SC2e4を。又，邊SC2e1及邊SC2e2相較於邊SC2e3及邊SC2e4相對較長。
又，比較圖2與圖5可知，半導體晶片SC1（參考圖2）的表面SCt之面積較半導體晶片SC2（參考圖5）的表面SCt之面積更大。
又，如圖5所示，半導體晶片SC2具有在表面SCt所形成的陽極電極（陽極電極墊、表面電極）ADP。又，如圖6所示，半導體晶片SC2具有在背面SCb所形成的陰極電極（陰極電極墊、背面電極）CDP。在半導體晶片SC2的背面SCb全體，形成有陰極電極CDP。
又，半導體晶片SC2所具備的二極體FWD例如具有圖7所示的構造。如圖7所示，在半導體晶片SC2的背面SCb所形成的陰極電極CDP上，形成有n+ 型半導體區域NR3。然後，在n+ 型半導體區域NR3上形成有n- 型半導體區域NR4，在n- 型半導體區域NR4上，形成有彼此分離的p型半導體區域PR4。在p型半導體區域PR4之間，形成有p- 型半導體區域PR3。在p型半導體區域PR3與p- 型半導體區域PR4上，形成有陽極電極ADP。陽極電極ADP例如由鋁－矽所構成。
若依照如此構成的二極體FWD，則對陽極電極ADP施加正電壓，對陰極電極CDP施加負電壓的話，n- 型半導體區域NR4與p型半導體區域PR3之間的pn接面被施加順向偏壓，而使電流流通。另外，對陽極電極ADP施加負電壓，對陰極電極CDP施加正電壓的話，n- 型半導體區域NR4與p型半導體區域PR3之間的pn接面被施加逆向偏壓，而使電流不流通。按照上述方式，可使具有整流功能的二極體FWD動作。
＜驅動電路的構成＞ 接著，針對圖1所示的閘極控制電路GC之構成予以説明。圖8為表示閘極控制電路GC的電路區塊構成之圖。在圖8，舉出驅動馬達MT之反相器電路PWC的3相之中的1相之例，針對控制該1相的閘極控制電路GC之構成予以説明。在圖8，在與高壓電源電性連接的端子VCC、與例如與低壓電源電性連接的端子COM之間，例如，構成反相器電路PWC的1相分之高側電晶體HQ1與低側電晶體LQ1以串聯連接。而且，高側電晶體HQ1與低側電晶體LQ1之間的中間節點經由端子Vs而與馬達MT電性連接。
在此，閘極控制電路GC構成為控制高側電晶體（高側IGBT）HQ1的開啟/關閉動作與低側電晶體（低側IGBT）LQ1的開啟/關閉動作。例如，閘極控制電路GC藉由控制對於高側電晶體HQ1的閘極電極施加的閘極電壓，而實現高側電晶體HQ1的開啟/關閉動作，並且藉由控制對於低側電晶體LQ1的閘極電極施加的閘極電壓，而實現低側電晶體LQ1的開啟/關閉動作。
圖8所示的閘極控制電路GC例如被連接到與低壓電源（例如15伏特）電性連接的端子VDL及與基準電位（例如接地電位等固定電位）電性連接的端子VSS。閘極控制電路GC具有：輸入訊號處理電路ISC，其處理從控制電路CT輸入的輸入訊號；位準轉換電路LSC；低側驅動電路DCL；及高側驅動電路DCH。如圖8所示意，控制電路CT將控制高側驅動電路DCH的動作之訊號SGH經由控制訊號線THSL而傳送。又，控制電路CT將控制低側驅動電路DCL的動作之訊號SGL經由控制訊號線TLSL傳送。
低側驅動電路DCL基於從輸入訊號處理電路ISC輸出的處理訊號，而控制對於低側電晶體LQ1的閘極電極施加的閘極電壓。例如，低側驅動電路DCL從端子VSS輸入基準電位，再將基於該基準電位而生成的閘極電壓供給到低側電晶體LQ1的閘極電極。其中，被供給到閘極電極的閘極電壓相對於基準電位為閾值電壓以上的情況下，低側電晶體LQ1會開啟。另外，被供給到閘極電極的閘極電壓相對於基準電位為未達閾值電壓的情況下，低側電晶體LQ1會關閉。按照上述方式，低側電晶體LQ1的開啟/關閉動作由低側驅動電路DCL所控制。
另外，高側驅動電路DCH將輸入訊號處理電路ISC的處理訊號輸入到位準轉換電路LSC之後，基於來自該位準轉換電路LSC的輸出訊號，而控制對於高側電晶體HQ1的閘極電極施加的閘極電壓。例如，高側驅動電路DCH從連接到負載亦即馬達MT的端子Vs輸入成為基準的基準電位。在高側電晶體HQ1，例如使用高側電晶體HQ1的射極電位作為基準電位。該射極電位從圖2所示的半導體晶片SC1之射極訊號電極EDP被輸出，然後經由射極線ELH被供給到高側驅動電路DCH。高側電晶體HQ1的射極電位會在被供給到端子COM的電位與被供給到端子VCC的電位之間變動。例如，高側電晶體HQ1開啟的情況下，高側電晶體HQ1的射極電位會成為與被供給到端子VCC的電源電位為相同電位。此時，為了使高側電晶體HQ1開啟，而必須將電源電位作為基準生成閘極電壓。因此，在高側驅動電路DCH，從端子Vs輸入高側電晶體HQ1的射極電位，然後將從該端子Vs輸入的電位作為基準，再生成對於高側電晶體HQ1的閘極電極施加的閘極電壓。由於從端子Vs輸入的電位會變動到成為電源電位為止，因此以從該端子Vs輸入的電位作為基準而生成的高側電晶體HQ1之閘極電壓需要較電源電位更高的電位。在高側驅動電路DCH，例如，將端子VFB與位在反相器電路PWC之外部的低壓電源LPS（例如15伏特）連接，然後利用從該端子VFB輸入的電位，而生成較電源電位更高的閘極電壓。該閘極電壓從高側驅動電路DCH被供給到高側電晶體HQ1的閘極電極。如上文所述，被供給到閘極電極的閘極電壓相對於基準電位為閾值電壓以上的情況下，高側電晶體HQ1會開啟，而被供給到閘極電極的閘極電壓相對於基準電位未達到閾值電壓的情況下，高側電晶體HQ1會關閉。按照上述方式，高側電晶體HQ1的開啟/關閉動作會由高側驅動電路DCH所控制。
然而，控制電路CT被連接到與較端子VDL更低的電源電位（例如1.5伏特或3伏特左右）連接的端子VDS。從該端子VDS供給的電源電位被利用於生成控制用的數位訊號。在該控制用的數位訊號，也包含圖8示意的訊號SGH、SGL。
另外，對於高側電晶體HQ1的閘極電極，經由閘極線GLH而傳送閘極驅動訊號亦即閘極訊號GSH。又，對於低側電晶體LQ1的閘極電極，經由閘極線GLL而傳送閘極驅動訊號亦即閘極訊號GSL。該閘極訊號GSH、GSL的電位差（電壓）例如為15伏特，較訊號SGH、SGL的電位差（電壓）還大。又，流動到閘極線GLH、GLL的電流較流動到控制訊號線THSL、TLSL的電流大100倍以上。例如，雖然流動到控制訊號線THSL、TLSL的電流為μA（微安培）數量級，但流動到閘極線GLH、GLL的電流為mA（毫安培）數量級。因此，如圖8示意所示，閘極訊號GSH、GSL的訊號波形之振幅較訊號SGH、SGL的訊號波形之振幅還大。
按照上述方式，訊號波形的振幅較大的閘極訊號GSH、GSL之情況下，相較於訊號波形的振幅較小的訊號SGH、SGL，電位位準上升的時間之控制變得困難。然而，為了使功率電晶體的動作穩定，關鍵為在複數之閘極訊號之各者，使電位位準超過閾値為止的上升時間、及電位位準低於閾値為止的下降時間一致。因此，雖然閘極訊號GSH、GSL為數位訊號，但從控制上升時間及下降時間的觀點考慮，較佳為以類比訊號的形式處理。亦即說，從使閘極訊號GSH與閘極訊號GSL的上升時間、下降時間一致的觀點考慮，較佳為使閘極線GLH的路徑距離與閘極線GLL的路徑距離等長。又，如使用圖1所説明般，由於本實施形態的反相器電路PWC具有3相，因此圖8所示的閘極線GLH及閘極線GLL分別設置3條。此時，較佳為使6條閘極線的各者之路徑距離等長。
詳細內容將於下文敘述，本實施形態的情況下，由於圖1所示的輸出部PW1與控制部PW2形成於彼此相異的基板，故6條閘極線的各者之路徑距離變長。因此，使6條閘極線的各者之路徑距離等長，對於提升反相器電路PWC的性能十分重要。
＜電子裝置的構造＞ 接著，針對構成圖1所示的反相器電路PWC之電子裝置EA1的構成例予以説明。圖9為表示構成圖1所示的反相器電路之電子裝置的外觀之立體圖。尚且，在圖10，於排除圖11所示的基座基板SUB之狀態，表示基板SU1的背面側。圖11為沿著圖10的A－A線之剖面圖。在圖11，以點線表示連接到半導體晶片的引線之一部分。又，在圖11，示意表示由連接到被載置於配線基板SU2的驅動器零件PDR之複數之電子零件所構成的電子零件群作為一個電子零件。又，圖12為表示圖11所示的下段側之基板的上面側之配置的平面圖。
又，圖13為表示圖11所示的上段側之基板的上面側之配置的平面圖。在圖13，作為形成於配線基板SU2的配線之例，表示配線WLGH、WLGL、WLEH。由於配線WLGH、WLGL、WLEH的各者形成於圖11所示的配線基板SU2之上面S2t與下面S2b之間，因此在圖13以二點鏈線表示該等配線。
構成圖1所示的反相器電路PWC之本實施形態的電子裝置EA1係如圖9所示，上面側被框體（外殼、殼體）HS覆蓋。電子裝置EA1為彼此電性連接的複數之半導體晶片SC1、SC2（參考圖12）被收容在框體HS內，並且外部端子亦即複數之導線（導線構件、端子）LD從框體HS露出的外殼模組。
框體HS具有：覆蓋複數之半導體零件（半導體晶片SC1、SC2（參考圖12））的蓋部（蓋材、蓋體）HST；及支撐蓋部HST的支撐部（框架）HSF。構成框體HS的支撐部HSF及蓋部HST之各者為樹脂製的構件，例如，將聚對苯二甲酸乙二酯（以下記載為PET）作為主要原料。尚且，本實施形態的情況下，蓋部HST與支撐部HSF為彼此獨立並且可分離的構件。然而，蓋部HST與支撐部HSF也可為彼此不可分離。例如，蓋部HST與支撐部HSF可經由接材而黏接固定。或者，蓋部HST與支撐部HSF可一體形成。
又，如圖10所示，支撐部HSF連續包圍基板（輸出基板）SU1的周圍。如圖11所示，蓋部HST覆蓋基板SU1的上面（面、表面、主面）S1t全體。在支撐部HSF的內側，設置空間，在由支撐部HSF、蓋部HST、及基座基板SUB所包圍的空間（收納部PKT）內，收納載置於基板SU1上之複數之半導體晶片SC1、SC2。基板SU1的上面S1t之周緣部經由黏接材（膠）BD1而與框體HS黏接固定。
又，從框體HS的蓋部HST突出複數之導線LD。在框體HS的蓋部HST，形成有複數之貫通孔（圖示省略），複數之導線LD分別被插入到複數之貫通孔。複數之導線LD的各者為電子裝置EA1的外部端子，並且與圖12所示的基板SU1上所載置的複數之半導體晶片SC1或圖13所示的配線基板（控制基板）SU2上所載置的複數之驅動器零件（半導體裝置、半導體零件、半導體封裝）PDR、或者控制器零件（半導體裝置、半導體零件、半導體封裝）PCT電性連接。
又，如圖10所示，框體HS的收納部PKT在在俯視下具有：沿著X方向延伸的邊（長邊）HSe1；位在邊HSe1的相反側之邊（長邊）HSe2；沿著與X方向交叉（在圖10為正交）的Y方向延伸的邊（短邊）HSe3；及位在邊HSe3的相反側之邊（短邊）HSe4。又，邊HSe1及邊HSe2相較於邊HSe3及邊HSe4相對較長。尚且，在圖10所示之例，框體HS的收納部PKT在俯視下形成四角形（在圖10為長方形）。框體HS在外周緣具有四個邊。具體而言，在俯視下，框體HS的外緣具有：沿著X方向延伸的邊（長邊）HSe5；位在邊HSe5的相反側之邊（長邊）HSe6；沿著與X方向交叉（在圖10為正交）的Y方向延伸的邊（短邊）HSe7；及位在邊HSe7的相反側之邊（短邊）HSe8。又，邊HSe5及邊HSe6相較於邊HSe7及邊HSe8相對較長。收納部PKT的邊HSe1與外緣的邊HSe5夾著框體HS的一部分而彼此位在相反側。同樣地，收納部PKT的邊HSe2、HSe3、HSe4與外緣的邊HSe6、HSe7、HSe8夾著框體HS的一部分而彼此位在相反側。
又，基板SU1在俯視下具有：沿著X方向延伸（延長）的邊（長邊、基板邊）S1e1；位在邊S1e1的相反側之邊（長邊、基板邊）S1e2；沿著與X方向交叉（在圖10為正交）的Y方向延伸（延長）的邊（短邊、基板邊）S1e3；及位在邊S1e3的相反側之邊（短邊、基板邊）S1e4。又，邊S1e1及邊S1e2相較於邊S1e3及邊S1e4相對較長。
在圖10所示之例，基板SU1在俯視下形成四角形（具體而言為長方形）。又，在圖10所示之例，基板SU1的邊S1e1係與框體HS的收納部PKT之邊HSe1相向。基板SU1的邊S1e2係與框體HS的收納部PKT之邊HSe2相向。基板SU1的邊S1e3係與框體HS的收納部PKT之邊HSe3相向。基板SU1的邊S1e4係與框體HS的收納部PKT之邊HSe4相向。
又，如圖9及圖10所示，框體HS具有凸緣部（部分）FLG，其為將電子裝置EA1固定於例如散熱片或支撐構件等用的安裝部分。如圖10所示，凸緣部FLG在俯視的框體HS之長邊方向亦即X方向，被設置在支撐部HSF的兩端。換言之，在X方向，二個凸緣部FLG經由收納基板SU1的收納部PKT而彼此被配置在相反側。又，在複數之凸緣部FLG的中央，形成有各個貫通孔（孔、螺絲孔、螺絲插入孔）THH。貫通孔THH為在厚度方向貫通框體HS的凸緣部FLG之開口部，在將電子裝置EA1固定於例如散熱片或支撐構件等時，可藉由對於貫通孔THH插入螺絲（圖示省略），而將電子裝置EA1以螺絲固定。
在圖10所示之例，以連接邊HSe3的中心與邊HSe4的中心之方式沿著朝向長邊方向亦即X方向延伸的假想線（中心線）VL1，而形成有二個貫通孔THH。在圖10所示之例，假想線VL1為在X方向連接（通過）配置於一側的貫通孔THH之中心點、及配置於另一側的貫通孔THH之中心點的直線。又，在圖10所示之例，在從基板SU1的下面（面、背面、主面）S1b側檢視的俯視下，假想線VL1經過（通過）基板SU1的下面S1b。其中，基板SU1的下面S1b之中心點係可與圖12所示的基板SU1之上面（面、表面、主面）S1t的中心點以同様方式定義。亦即說，圖12所示的基板SU1之下面S1b（參考圖10）及上面S1t的中心點為連結基板SU1的邊（長邊、基板邊）S1e1之中點與邊（長邊、基板邊）S1e2的中點之線（未圖示的假想線）、及連結邊（短邊、基板邊）S1e3的中點與邊（短邊、基板邊）S1e4的中點之線（未圖示的假想線）之交點。
接著，針對被收納在電子裝置EA1的框體HS之收納部PKT的基板SU1、SU2及被固定在基板SU1、SU2的各構件予以説明。如圖11所示，電子裝置EA1具有被收納在框體HS的收納部PKT之基板SU1及配線基板（基板）SU2。基板SU1為相當於反相器電路PWC（參考圖1）的輸出部PW1（參考圖1）的基板，在基板SU1，載置構成輸出部PW1的複數之半導體零件。如圖12所示，在基板SU1，載置作為開關元件動作的6個半導體晶片SC1、及作為自由輪二極體動作的6個半導體晶片SC2。又，圖11所示的基板SU2為相當於反相器電路PWC的控制部PW2（參考圖1）的基板，在基板SU2，載置構成控制部PW2的複數之電子零件。如圖13所示，在配線基板SU2，載置具備閘極驅動電路GC（參考圖1）的3個驅動器零件PDR。又，在配線基板SU2，載置具備控制電路CT（參考圖1）的1個控制器零件PCT。
如圖11及圖12所示，電子裝置EA1具有：基板SU1；形成於基板SU1的上面S1t之複數之金屬圖形（由金屬構成的圖形）MP；及被載置於複數之金屬圖形MP之中的一部分之複數之半導體晶片SC1。
如圖11所示，基板SU1具有：載置複數之半導體晶片SC1的晶片載置面亦即上面（表面、主面、面）S1t；及位在上面S1t的相反側之下面（背面、主面、面）S1b。基板SU1為例如由礬土（氧化鋁：Al2 O3 ）等的陶瓷材料所構成的陶瓷基板。
又，如圖11所示，在基板SU1的上面S1t及下面S1b，接合複數之金屬圖形MP。該等複數之金屬圖形MP為例如在銅（Cu）膜的表面將鎳（Ni）膜層合的層合膜，並且在基板SU1的上面S1t或下面S1b直接接合銅膜。如本實施形態所述，在由銅所構成的金屬圖形MP上直接載置半導體晶片SC1的基板SU1有時也被稱為DBC（Direct Bonding Cupper）基板。
形成在基板SU1的下面S1b側之金屬圖形MPB為構成電子裝置EA1的放熱路徑之金屬膜，並且以覆蓋基板SU1的下面S1b之大部分的方式均勻形成。藉由在陶瓷基板亦即基板SU1的下面S1b形成金屬膜，可提升電子裝置EA1的放熱性。又，在基板SU1的上面S1t形成的複數之金屬圖形MP之各者構成反相器電路PWC（參考圖1）的導電路徑之一部分，並且彼此分離（遠離）。
在複數之金屬圖形MP，包含高側電位被供給的金屬圖形MPH。又，在複數之金屬圖形MP，包含低側電位被供給的金屬圖形MPL。又，在複數之金屬圖形MP，包含因應電晶體Q1（參考圖1）的開關動作而變化的電位被供給的金屬圖形MPU、MPV、MPW。
對於金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者，以具有120度的相位差之方式，供給分別相異的電位。因此，金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者彼此分離（遠離）。又，金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者經由輸出用的導線LD（端子TU、TV、及TW）被連接的金屬圖形MPT與複數之引線BW而連接。因此，在圖1所示的U相、V相、及W相的輸出用之傳送路徑，包含圖12所示的引線BW。
在圖12所示之例，金屬圖形MPH係成為複數之（在圖12為2個）金屬圖形MPH經由引線BW（BWP）而彼此電性連接的構造。同樣地，金屬圖形MPL係成為複數之（在圖12為2個）金屬圖形MPL經由引線BW（BWP）而彼此電性連接的構造。對於金屬圖形MPH，在U相、V相、W相（參考圖1）的各者，供給相同的電位（高側電位）。又，對於金屬圖形MPL，在U相、V相、W相的各者，供給相同的電位（低側電位）。因此，作為本實施形態的變形例，金屬圖形MPH、MPL的各者可由一個金屬圖形MP構成。此時，由於可不以引線BW（BWP）連接複數之金屬圖形MPH、MPL，因此可刪減零件個數。
另外，如本實施形態，金屬圖形MPH、MPL的各者被分割成複數之時，在X方向，相較於金屬圖形MPH、MPL的各者未被分割時，可減低被分割的金屬圖形MPH、MPL之各者的延伸距離。因此，可降低金屬圖形MP與基材亦即陶瓷基板之間的線膨脹係數差所導致的應力。
又，在複數之金屬圖形MP之中的一部分，載置複數之半導體晶片SC1及半導體晶片SC2。複數之半導體晶片SC1係如同使用圖1所説明般為形成有IGBT亦即電晶體Q1的開關元件，並且被載置在金屬圖形MPH、金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者。
半導體晶片SC1之中的被載置於金屬圖形MPH者係為相當於高側開關的半導體晶片（半導體零件）SCH。在金屬圖形MPH，載置3組半導體晶片SCH與半導體晶片SC2的組合。複數之半導體晶片SC2各自具備二極體FWD（參考圖1）。在俯視下，3個半導體晶片SCH沿著X方向（換言之，沿著框體HS的收納部PKT（參考圖10）之長邊亦即邊HSe1）排列。又，與複數之半導體晶片SCH的各者成對的複數之半導體晶片SC2的各者沿著Y方向被載置成與半導體晶片SCH並列。在如圖12所示之例，半導體晶片SCH被配置在較半導體晶片SC2更靠近邊HSe1側。換言之，半導體晶片SCH被載置在邊HSe1與半導體晶片SC2之間。在邊HSe1側，配置有與半導體晶片SCH電性連接的複數之導線（導線構件）LD。亦即說，半導體晶片SCH相較於半導體晶片SC2，到達導線LD為止的距離較短。
又，半導體晶片SC1之中的被載置於金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW者係為相當於低側的半導體晶片SCL。複數之半導體晶片SC2的各者以與複數之半導體晶片SCL的各者成為組合的方式，而被載置於金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW。在俯視下，3個半導體晶片SCL沿著X方向（換言之，沿著框體HS的收納部PKT（參考圖10）之長邊亦即邊HSe2）排列。又，與複數之半導體晶片SCL的各者成對的複數之半導體晶片SC2的各者沿著Y方向而被載置成與半導體晶片SCL並列。在圖12所示之例，半導體晶片SCL被配置在較半導體晶片SC2更靠近邊HSe2側。換言之，半導體晶片SCL被載置於邊HSe2與半導體晶片SC2之間。在邊HSe2側，配置有與半導體晶片SCL電性連接的複數之導線（導線構件）LD。亦即說，半導體晶片SCL相較於半導體晶片SC2，到達導線LD為止的距離較短。
如圖14所示，在本實施形態，半導體晶片SC1係以半導體晶片SC1的背面SCb與金屬圖形MP的上面（表面）MPt成為相向的方式，而經由導電性連接材（晶片黏合材、導電性構件、導電性黏接材、連接構件、接合材）SD1被黏接固定在金屬圖形MP上。圖14為表示在圖11所示的下段側之基板，半導體晶片被載置於金屬圖形上的部分之詳情的主要部分擴大剖面圖。圖14所示的導電性連接材SD1為例如焊接或者在樹脂中含有複數（多數）個導電性粒子（例如銀粒子）的導電性樹脂等。如圖14所示，在半導體晶片SC1的背面SCb，形成有集極電極CP。集極電極CP經由導電性連接材SD1而與金屬圖形MP電性連接。
具體而言，如圖12所示，複數之半導體晶片SC1之中的高側用的半導體晶片SCH之各者的集極電極CP（參考圖14）係被連接到金屬圖形MPH。金屬圖形MPH經由複數之引線BW而連接到相當於高側用的電位被供給之高側用的端子HT之導線LD。
又，如圖14所示，半導體晶片SC2係以半導體晶片SC2的背面SCb與金屬圖形MP的上面（表面）MPt相向的方式，經由導電性連接材SD1而被固定到金屬圖形MP上。在半導體晶片SC2的背面SCb，形成有陰極電極CDP，陰極電極CDP經由導電性連接材SD1而與金屬圖形MP電性連接。
又，對於上述的複數之金屬圖形MP之中的複數之金屬圖形MPT，分別連接一個導線LD。又，在複數之金屬圖形MP之中的金屬圖形MPH及金屬圖形MPL，分別形成有複數之導線LD。又，在金屬圖形MPH及金屬圖形MPL，沿著基板SU1的上面S1t所具有的四邊之中的短邊、亦即邊S1e3及邊S1e4，分別載置一條導線LD。
又，在上述的複數之金屬圖形MP之中的金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者，不載置導線LD。換言之，對於複數之金屬圖形MP之中的金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者，導線LD未被直接連接。金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者經由複數之引線BW而與金屬圖形MPT電性連接。亦即說，金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者經由複數之引線BW及金屬圖形MPT而與導線LD電性連接。
又，如圖12所示，在半導體晶片SC1的射極電極EP（參考圖14），連接複數之引線BW。具體而言，高側用的半導體晶片SCH之射極電極EP經由複數之引線BW而被連接到金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW之中的任一者。換言之，高側用的半導體晶片SCH之射極電極EP被連接到U相の端子TU、V相的端子TV、或者W相的端子TW之中的任一者。
又，連接到高側用的半導體晶片SCH之射極電極EP的複數之引線BW之各者係一方的端部被連接到金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW之中的任一者，另一方的端部被連接到相當於端子TU、TV、或TW的導線LD。換言之，金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW的各者經由複數之引線BW而被連接到相當於端子TU、TV、或TW的導線LD。
又，連接到半導體晶片SC1的射極電極EP之複數之引線BW的各者也被連接到半導體晶片SC2的陽極電極ADP（參考圖14）。換言之，半導體晶片SC2的陽極電極ADP之各者經由複數之引線BW而被連接到金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW之中的任一者。
又，低側用的半導體晶片SCL之射極電極EP（參考圖14）經由複數之引線BW而被連接到金屬圖形MPL。金屬圖形MPL經由複數之引線BW而被連接到相當於低側用的電位被供給的低側用的端子LT之導線LD。換言之，低側用的半導體晶片SCL之射極電極EP係與低側用的端子LT電性連接。又，連接到半導體晶片SC1的射極電極EP之複數之引線BW的各者也被連接到半導體晶片SC2的陽極電極ADP（參考圖14）。換言之，半導體晶片SC2的陽極電極ADP之各者經由複數之引線BW而與低側用的端子LT電性連接。
又，在半導體晶片SC1的閘極電極GP（參考圖2），連接一條引線BW。具體而言，如圖12所示，高側用的半導體晶片SCH及低側用的半導體晶片SCL之各者所具有的閘極電極GP（參考圖2）之各者經由引線BW而與金屬圖形MPT電性連接。金屬圖形MPT為夾在將半導體晶片SC1的訊號傳送用之電極墊、及複數之導線LD之中的訊號傳送用之導線LD電性連接的路徑中之配線圖形。在金屬圖形MPT的兩端部，連接彼此相異的引線BWS。金屬圖形MPT的一方之端部經由引線BWS而與半導體晶片SC1的閘極電極GP電性連接。又，金屬圖形MPT的另一方之端部經由引線BWS而被連接到導線LD。在圖12，作為訊號傳送用的導線LD之例，表示驅動半導體晶片SCH及半導體晶片SCL所具有的電晶體Q1（參考圖1）之開關動作的驅動訊號（閘極訊號）被傳送的導線LGH、LGL。圖12所示的導線LGH構成傳送圖8所示的閘極訊號GSH之閘極線GLH的一部分。又，圖12所示的導線LGL構成傳送圖8所示的閘極訊號GSL之閘極線GLL的一部分。
又，圖12所示的複數之引線BW為金屬引線，並且在本實施形態例如由鋁所構成。然而，引線BW的材料具有各種變形例，除了鋁，也可使用金或者銅。又，在圖12所示之例，複數之引線BW之中的有相對較大的電流流經的引線BWP，較相對較小的電流流經的引線BWS，線徑（與延伸方向正交的方向之寬度、粗度）更大。具體而言，對於複數之導線LD之中的相當於端子HT、LT、TU、TV、及TW的導線LD之各者，連接相對較粗的引線BWP。又，對於半導體晶片SC1的射極電極EP（參考圖14），連接複數之引線BWP。進而，彼此相鄰的金屬圖形MPH彼此之間、或者金屬圖形MPL彼此之間經由引線BWP而電性連接。上述以外的引線BW主要構成訊號傳送用的路徑，並且為線形相對較小的引線BWS。可藉由在流經較大的電流之路徑使用線徑較大的引線BWP，而減低傳送路徑的電阻。
又，如圖11所示，在框體HS的收納部PKT，於基板SU1的上方，配置有配線基板SU2。配線基板SU2具有：與基板SU1的上面S1t相向的下面（背面、主面、面）S2b；及位在下面S2b的相反側之上面（表面、主面、面）S2t。在配線基板SU2，載置包含半導體零件亦即驅動器零件PDR的複數之電子零件。圖15為表示在圖11所示的上段側之基板載置半導體封裝及電子零件的狀態之主要部分放大剖面圖。尚且，圖13所示的驅動器零件PDR與控制器零件PCT由於剖面構造相同，因此圖15所示的半導體封裝係以驅動器零件PDR或者控制器零件PCT的剖面圖形式予以記載。
在本實施形態之例，於配線基板SU2，在上面S2t及下面S2b分別載置電子零件。因此，在配線基板SU2的上面S2t及下面S2b的各者，形成有電子零件被電性連接的複數之黏合導線（端子）BL（參考圖15）。例如，在圖15所示之例，與驅動器零件PDR的半導體晶片SC3電性連接的導線LD3經由導電性連接材SD2而與黏合導線BL電性連接。又，與控制器零件PCT的半導體晶片SC4電性連接的導線LD4經由導電性連接材SD2而與黏合導線BL電性連接。又，電子零件EC的電極ECE經由導電性連接材SD2而與黏合導線BL電性連接。導電性連接材SD2係與圖14所示的導電性連接材SD1相同，例如為在樹脂中含有焊接或者複數（多數）個導電性粒子（例如銀粒子）的導電性樹脂等。
又，配線基板SU2具有連接到被載置在配線基板SU2的電子零件之複數之配線WL。在圖11所示之例，配線基板SU2在上面S2t與下面S2b之間具有複數之配線層，並且在各配線層形成有配線WL。在上面S2t與下面S2b之間層合的複數之配線層經由層間導電路亦即通孔配線而彼此電性連接。按照上述方式，配線基板SU2具備在上面S2t與下面S2b之間層合的複數之配線層的情況下，可運用上面S2t與下面S2b作為包含半導體零件的電子零件EC之安裝空間。例如，電子裝置EA1內建各種電路的情況下，隨著構成電路的電子零件EC之數量增大，愈需要配線基板SU2的安裝面積、及連接到各電子零件EC的配線WL之配置空間。配線基板SU2的情況下，由於複數之配線WL的大部分被形成在上面S2t與下面S2b之間，因此可抑制配線基板SU2的上面S2t之面積增大。
配線基板SU2所具有的複數之配線WL連接電子零件EC彼此、或者電子零件EC與圖11所示的導線LD。配線WL與導線LD的連接方法之詳細內容如下文所述。
又，如圖13所示，在配線基板SU2的上面S2t，載置包含3個驅動器零件PDR及1個控制器零件PCT的複數之電子零件EC。複數之驅動器零件PDR為具備閘極驅動電路GC（參考圖8）的半導體零件。本實施形態的情況下，閘極驅動電路GC被形成在驅動器零件PDR所具有的半導體晶片SC3（參考圖15）。該閘極驅動電路GC經由導線LD3（參考圖15）而與配線基板SU2的黏合導線BL（參考圖15）電性連接。又，本實施形態的情況下，控制電路CT（參考圖8）被形成在控制器零件PCT的半導體晶片SC4（參考圖15）。控制電路CT經由導線LD4而與配線基板SU2的黏合導線BL電性連接。控制器零件PCT所具有的複數之導線LD4內的一部分經由配線WL而被連接到驅動器零件PDR所具有的複數之導線LD3之中的一部分。又，控制器零件PCT所具有的複數之導線LD4內的其他部分經由配線WL而如圖9所示被連接到從框體HS露出的導線LD。又，複數之驅動器零件PDR的各者所具有的複數之導線LD3內的一部分經由配線WL而如圖9所示被連接到從框體HS露出的導線LD。
在圖13，將由構成雜訊過濾器或放大器等電路的複數之電子零件所構成的電子零件群被載置的區域，區分成不同群並且以四角形示意表示。在圖13，於以四角形包圍的電子零件群ECG之各者，載置複數之（多數個）電子零件EC。在複數之電子零件EC，例如包含電容零件、電感零件、或者電阻零件等。該等電子零件EC為藉由焊接等導電性連接材SD2（參考圖15）而在黏合導線BL（參考圖15）上表面安裝的所謂晶片零件。
如圖13所示，複數之驅動器零件PDR的各者在配線基板SU2的上面S2t被載置成沿著X方向排列。在圖13所示之例，複數之驅動器零件PDR的各者係以連結邊HSe3的中心與邊HSe4的中心之方式而與朝向長邊方向亦即X方向延伸的假想線VL1重疊。
又，複數之（3個）驅動器零件PDR的各者所具有的密封體MR在俯視下具有：沿著框體HS的收納部PKT之邊HSe1配置的邊MRe1；及邊MRe1之相反側的邊MRe2。複數之（3個）驅動器零件PDR的各者所具有的複數之導線LD3（參考圖15）之中的連接到高側的開關元件、亦即半導體晶片SCH（參考圖12）的導線LD3，在邊MRe1從密封體MR露出。又，連接到高側的開關元件亦即半導體晶片SCH的導線LD3沿著邊MRe1排列。另外，複數之（3個）驅動器零件PDR的各者所具有的複數之導線LD3之中的連接到低側的開關元件、亦即半導體晶片SCL（參考圖12）的導線LD3，在邊MRe2從密封體MR露出。又，連接到低側的開關元件、亦即半導體晶片SCL的導線LD3沿著邊MRe2排列。
又，配線基板SU2所具有的複數之配線WL（參考圖11）之中的連接到高側的開關元件、亦即半導體晶片SCH（參考圖12）的配線WL，在俯視下從驅動器零件PDR被配置在框體HS之收納部PKT的邊HSe1之間。例如，在圖13，表示從驅動器零件PDR被配置在框體HS之收納部PKT的邊HSe1之間的配線WLGH及配線WLEH。配線WLGH為電性連接半導體晶片SCH所具有的高側電晶體HQ1（參考圖8）之閘極電極、及驅動器零件PDR的高側驅動電路DCH（參考圖8）之配線。又，配線WLEH為電性連接半導體晶片SCH所具有的高側電晶體HQ1之射極電極、及驅動器零件PDR的高側驅動電路DCH的配線。在高側驅動電路DCH，經由配線WLEH，高側電晶體HQ1的射極電位作為高側的閘極電壓之基準電位被供給。
又，配線基板SU2所具有的複數之配線WL（參考圖11）之中的連接到低側的開關元件、亦即半導體晶片SCL（參考圖12）的配線WL，在俯視下從驅動器零件PDR被配置在框體HS之收納部PKT的邊HSe2之間。例如，在圖13，表示從驅動器零件PDR被配置在框體HS之收納部PKT的邊HSe2之間的配線WLGL。配線WLGL為電性連接半導體晶片SCL所具有的低側電晶體LQ1（參考圖8）之閘極電極、及驅動器零件PDR的低側驅動電路DCL（參考圖8）之配線。
又，電子裝置EA1具有複數之導線LD。複數之導線LD具備作為將基板SU1（參考圖12）所載置的半導體零件與配線基板SU2所載置的電子零件電性連接的傳送路徑之功能。又，複數之導線LD具備作為電子裝置EA1的外部端子之功能。如圖11所示，複數之導線LD的各者沿著框體HS的收納部PKT之內面朝向基板SU1的上面S1t之法線方向亦即Z方向延伸。
又，如圖12及圖13所示，複數之導線LD的各者在俯視下被排列成沿著框體HS的收納部PKT之邊HSe1、HSe2、HSe3、及HSe4之中的任一者排列。具體而言，複數之導線LD之中的連接到半導體晶片SCH（參考圖12）的導線LD，沿著邊HSe1排列。在圖12及圖13所示之例，連接到半導體晶片SCH的閘極電極GP（參考圖2）的導線LGH、及連接到半導體晶片SCH的訊號電極DTP（參考圖2）之導線LEH沿著邊HSe1排列。
又，複數之導線LD之中的連接到半導體晶片SCL（參考圖12）的導線LD，沿著邊HSe2排列。在圖12及圖13所示之例，連接到半導體晶片SCL的閘極電極GP（參考圖2）之導線LGL沿著邊HSe2排列。
又，複數之導線LD之中的相當於端子HT及端子LT的導線LD，沿著邊HSe4排列。尚且，在圖12及圖13所示之例，沿著邊HSe3排列之導線係與其他構件電性分離。然而，作為變形例，可將沿著邊HSe3排列的導線與例如金屬圖形MPH或金屬圖形MPL連接，並且將其利用作為端子HT、LT。
又，複數之導線LD之中的相當於端子HT、LT、TU、TV、及TW的導線LD之各者，相較於其他導線LD（例如導線LGH、LGL），在相對於導線的延伸方向呈正交的方向之剖面積相對較大。藉此，可減低大電流流經的傳送路徑之電阻。
又，如圖11所示，在框體HS與基板SU1之間的空間，填充密封材（凝膠狀絕緣材）MG。複數之半導體晶片SC1、SC2及複數之引線BW各自由該密封材MG密封。複數之半導體晶片SC1、SC2、複數之引線BW及導線LD的被密封部分受到密封材MG保護。又，基板SU1上所載置的電子零件之各者構成使用圖1所説明的輸出部PW1，並且相較於配線基板SU2所載置的電子零件，大電流會流過。如本實施形態所示，複數之半導體晶片SC1、SC2及複數之引線BW各自由密封材MG所密封的情況下，可提升各零件的絕緣耐壓。
尚且，作為密封半導體晶片的方法，具有例如使用環氧樹脂等藉由加熱而硬化，可確保某種程度的強度之樹脂材料的方法。例如，圖13所示的驅動器零件PDR為半導體晶片SC3（參考圖11）由密封體MR密封的半導體封裝。該密封體MR為使環氧樹脂等熱硬化性樹脂硬化的硬樹脂。密封材MG由較環氧樹脂還柔軟的凝膠狀材料（高分子化合物）所構成。具體而言，在本實施形態，密封材MG為矽凝膠。矽凝膠為具有由矽氧烷鍵結構成的主架構之高分子化合物，並且為一種矽樹脂。雖然矽樹脂被歸類為藉由賦予熱能而硬化的熱硬化性樹脂，但具備硬化後的彈性為例如如同天然橡膠般呈現低彈性的特性。又，矽樹脂之中的矽凝膠為硬化後成為凝膠狀態的樹脂，鎖狀高分子的架橋構造之密度較被稱為矽膠的彈性體更低。因此，矽凝膠的硬化後之彈性較矽膠的硬化後之彈性更低。圖13所示的驅動器零件PDR或控制器零件PCT等半導體封裝的情況下，由於藉由提升密封體MR的強度，而使半導體封裝的強度提升，因此較佳為以較硬的樹脂材料進行密封。另外，如本實施形態所示，在框體HS的內部填充樹脂的情況下，由於藉由以較硬的材料構成框體HS，而使電子裝置EA1的強度提升，因此密封材MG可較軟。又，在本實施形態，作為圖11所示的黏接材BD1，使用矽膠，但密封材MG較黏接材BD1為低彈性。換言之，密封材MG較黏接材BD1還軟、還容易變形。因此，在電子裝置EA1產生溫度變化時產生的應力藉由矽凝膠亦即密封材MG變形而降低。
＜配置的探討＞ 在本實施形態的電子裝置EA1，將圖13所示的配線基板SU2所載置的所有電子零件EC載置在圖12所示的基板SU1之情況下，基板SU1的面積會變大。如本實施形態所示，藉由將多數電子零件EC分配載置於複數之基板，並且層合基板SU1與配線基板SU2，而可抑制電子裝置EA1的平面面積（換言之，電子裝置EA1的安裝面積）增大。然而，可知若根據本申請案發明者的探討，則將多數個電子零件EC分配載置於複數之基板時，藉由調整電子零件EC及連接於此的配線之配置，可提升電子裝置EA1的性能。
例如，本實施形態的情況下，在圖12所示的基板SU1，驅動馬達MT（圖1）的大電流流經的複數之半導體晶片SCH及複數之半導體晶片SCL被集中配置。另外，在圖13所示的配線基板SU2，流經的電流相對較小，但載置端子數較多的驅動器零件PDR或控制器零件PCT。此時，可將基板SU1及配線基板SU2の構造設成對應於被載置的電子零件之特徵的構造。亦即說，在載置圖12所示的複數之半導體晶片SCH及複數之半導體晶片SCL的基板SU1，從降低大電流的傳送路徑之電阻的觀點考慮，金屬圖形MPH、MPL、MPU、MPV、及MPW的面積分別變大。又，從有效率地釋放大電流流通所產生的熱之觀點考慮，如圖10所示，在基板SU1的下面S1b，形成有金屬圖形MPB。另外，圖15所示的配線基板SU2所具有的複數之配線WL之各者相較於圖12所示的金屬圖形MPH等，面積較小。然而，為了可有效率地纏繞多數條配線WL，而設成複數之配線層被層合的構造。
又，如同使用圖8所説明般，從使閘極訊號GSH與閘極訊號GSL的上升時間、下降時間一致的觀點考慮，較佳為使閘極線GLH的路徑距離與閘極線GLL的路徑距離等長。又，由於本實施形態的反相器電路PWC具有3相，因此圖8所示的閘極線GLH及閘極線GLL分別設置3條。此時，較佳為使6條閘極線的各者之路徑距離等長。如同本實施形態所示，複數之驅動器零件PDR（圖13）及複數之半導體晶片SC1（參考圖12）被載置於彼此相異的基板之情況下，閘極線GLH及閘極線GLL的路徑距離會分別變長。因此，與路徑距離較短的情況相較，路徑距離的不一致帶給開關動作的信頼性之影響較大。
本實施形態的情況下，在反相器電路中，將高側電路（高側的開關元件及連接到高側驅動電路的傳送路徑）之構成零件集中到圖12所示之邊HSe1側，並且將低側電路（低側的開關元件及連接到低側驅動電路的配線）之構成零件集中到邊HSe2側。具體而言，如圖12所示，在俯視下，複數之半導體晶片SCH的各者被配置在收納部PKT的邊HSe1側。複數之半導體晶片SCL的各者被配置在收納部的邊HSe2側。又，如圖13所示，電性連接高側電晶體HQ1（參考圖8）的閘極電極、及驅動器零件PDR的高側驅動電路DCH（參考圖8）的複數之配線WLGH被配置在邊HSe1與複數之驅動器零件PDR之間。複數之配線WLGH被連接到沿著邊HSe1排列的複數之導線（導線構件）LGH。又，電性連接低側電晶體LQ1（參考圖8）的閘極電極、及驅動器零件PDR的低側驅動電路DCL（參考圖8）的複數之配線WLGL被配置在邊HSe2與複數之驅動器零件PDR之間。複數之配線WLGL被連接到沿著邊HSe2排列的複數之導線（導線構件）LGL。
如圖13所示，可藉由將驅動器零件PDR的位置作為基準，並且在彼此位在相反側的邊HSe1及邊HSe2，分成低側電路用的零件與高側電路用的零件予以配置，而輕易調整圖8所示的閘極線GLH及GLL的路徑距離。
例如，在本實施形態，如圖13所示，複數之驅動器零件PDR被排列成與圖12所示的複數之半導體晶片SCH及複數之半導體晶片SCL的排列方向相同，並且沿著X方向排列。因此，可輕易使3條閘極線GLH的各者之路徑距離等長。又，可輕易使3條閘極線GLL的各者之路徑距離等長。
又，例如，在本實施形態，複數之驅動器零件PDR的各者係以連結邊HSe3的中心與邊HSe4的中心之方式，而被配置在與朝向長邊方向亦即X方向延伸的假想線VL1重疊的位置。因此，若在配線基板SU2與基板SU1上的各者使閘極線GLH（參考圖8）與閘極線GLL（參考圖8）的路徑距離等長，則結果會使閘極線GLH的全體與閘極線GLL的全體等長。亦即說，可輕易使閘極線GLH與閘極線GLL的路徑距離等長。
在本實施形態，將3條閘極線GLH及3條閘極線GLL的各者設成等長。尚且，「已設成等長」係指：設成等長的對象亦即複數之傳送路徑的各者之路徑距離，在流經該路徑的電氣訊號之電位位準超過閾値為止的上升時間、及電位位準低於閾値為止的下降時間進入可容許的餘量內之程度下，成為等距離。因此，除了包含設成等長的對象亦即複數之傳送路徑的各者之路徑距離完全一致的情況下，也包含具有收束在特定範圍內的誤差之情況。為了可稱為「已設成等長」，誤差範圍至少為25％以內，特佳為10％以內。
又，如圖13所示，本實施形態的電子裝置EA1具有具備控制電路CT（參考圖8）的控制器零件PCT。控制器零件PCT被載置於配線基板SU2的上面S2t。控制器零件PCT在X方向被載置於複數之驅動器零件PDR之中彼此相鄰的二個驅動器零件PDR之間。
控制器零件PCT被連接到3個驅動器零件PDR的各者。又，在本實施形態之例，控制器零件PCT並未與圖12所示的複數之半導體晶片SC1及半導體晶片SC2直接連接。換言之，控制器零件PCT係與半導體晶片SC1及SC2分離。從圖2所示的半導體晶片SC1之複數之訊號電極DTP輸出的電氣訊號之中的一部分在圖13所示的驅動器零件PDR經過資料處理，處理後的資料作為電氣訊號被傳送到控制器零件PCT。又，從使用圖8所説明的控制電路CT輸入的輸入訊號經過閘極驅動電路GC處理，並且由閘極驅動電路GC生成的閘極訊號被傳送到圖2所示的半導體晶片SC1之閘極電極GP。
又，如同使用圖8所説明般，閘極訊號GSH、GSL的訊號波形之振幅較訊號SGH、SGL的訊號波形之振幅更大。換言之，訊號SGH、SGL的訊號波形之振幅較閘極訊號GSH、GSL的訊號波形之振幅更小。因此，在控制器零件PCT與驅動器零件PDR之間，可不使傳送電氣訊號的複數之傳送路徑之各者等長。
如本實施形態所示，控制器零件PCT在X方向被配置在複數之驅動器零件PDR之中彼此相鄰的二個驅動器零件PDR之間的情況下，複數之配線WLGH、WLEH、及WLGL的配線路徑不易被控制器零件阻擋。因此，配線WLGH、WLEH、及WLGL的配置之自由度會提升，而易於成為等長。
又，如圖13所示，在配線基板SU2，於框體HS之收納部PKT的邊HSe1與複數之驅動器零件PDR的各者之間，載置與驅動器零件PDR之中的一個、及複數之半導體晶片SCH（參考圖12）之中的一個電性連接的電子零件群ECG。又，在配線基板SU2，於框體HS之收納部PKT的邊HSe2與複數之驅動器零件PDR的各者之間，載置與驅動器零件PDR之中的一個、及複數之半導體晶片SCL（參考圖12）之中的一個電性連接的電子零件群ECG。該等電子零件群ECG為例如構成使從圖8所示的閘極驅動電路GC輸出的閘極驅動訊號或被輸入到閘極驅動電路GC的訊號等雜訊降低的雜訊過濾器電路之電子零件EC（參考圖13）。
如圖13所示，控制器零件PCT在X方向被配置在相鄰的電子零件群ECG之間。因此，電子零件群ECG的配置空間不會被控制器零件PCT阻擋，而可在驅動器零件PDR的附近配置電子零件群ECG。
又，控制器零件PCT在Y方向被配置在較收納部PKT的邊HSe1更靠近邊HSe2的位置。如圖13所示，複數之導線LD之中的相當於端子TU、TV、TW的導線LD，沿著收納部PKT的邊HSe1排列。端子TU、TV、TW的電位呈周期性變化，在最高時，與端子HT成為相同電位。如本實施形態所示，控制器零件PCT在Y方向被配置在較收納部PKT的邊HSe1更靠近邊HSe2的位置之情況下，用於在與控制器零件PCT之間傳送訊號的導線LD係沿著邊HSe2排列。因此，可增加構成訊號傳送路徑的導線LD與電位被供給的端子TU、TV、及TW之間的距離。
又，如圖13所示，在配線基板SU2，形成有在厚度方向貫通配線基板SU2的貫通孔THS。貫通孔THS係貫通圖11所示的配線基板SU2之上面S2t及下面S2b之中的從一方的面到另一方的面。該貫通孔THS係在電子裝置EA1的製造步驟中，將配線基板SU2固定之後，於圖11所示的收納部PKT內填充密封材MG時，用於使下文所述的圖25所示的噴嘴NZ插入。為了對於基板SU1上全體填充密封材MG，較佳為如圖13所示的俯視，於靠近配線基板SU2的中央之部分配置有貫通孔THS。又，如本實施形態所示，電子裝置EA1為長方形的情況下，較佳為沿著長邊方向亦即X方向設置複數之貫通孔THS。
本實施形態的情況下，由於控制器零件PCT被配置在靠近邊HSe2側的位置，因此在3個驅動器零件PDR的各者之間，配置有貫通孔THS。
在上文中，針對將複數之閘極線的路徑距離設成等長的重要性予以説明。如同使用圖8所説明般，在本實施形態，於高側驅動電路DCH，作為生成閘極電壓時的基準電位，使用高側電晶體HQ1的射極電位作為基準電位。該射極電位從半導體晶片SC1（參考圖2）的射極訊號電極EDP（參考圖2）輸出，經由射極線ELH而被供給到高側驅動電路DCH。由於高側電晶體HQ1的射極電位變動，因此較佳為將射極線ELH的路徑距離設成與高側用的閘極線GLH的路徑距離等長。
本實施形態的情況下，如上文所述，在反相器電路，將高側電路（高側的開關元件及連接到高側驅動電路的傳送路徑）之構成零件集中在圖12所示的邊HSe1側，並且將低側電路（低側的開關元件及連接到低側驅動電路的配線）之構成零件集中在邊HSe2側。因此，可輕易使射極線ELH的路徑距離、及高側用的閘極線GLH之路徑距離等長。
具體而言，如圖13所示，將高側電晶體HQ1（參考圖8）的射極電極、及驅動器零件PDR的高側驅動電路DCH（參考圖8）電性連接的複數之配線WLEH被配置在邊HSe1與複數之驅動器零件PDR之間。複數之配線WLEH被連接到沿著邊HSe1排列的複數之導線（導線構件）LEH。在電子裝置EA1，以驅動器零件PDR的位置為基準，在相同邊HSe1側配置有複數之配線WLEH及複數之配線WLGH。又，圖8所示的射極線ELH及閘極線GLH的各者被連接到相同驅動器零件PDR（參考圖13）及相同半導體晶片SCH（參考圖12）。因此，可輕易使射極線ELH的路徑距離、及高側用的閘極線GLH之路徑距離等長。
＜配線基板與導線之間的連接＞ 接著，針對電性連接圖13所示的配線基板SU2與複數之導線LD之部分的詳細內容予以説明。圖16為放大表示圖13所示的導線與配線基板被電性連接的部分之放大平面圖。又，圖17為沿著圖16的A－A線之放大剖面圖。尚且，圖13所示的複數之導線LD之中的連接到配線WLGH、WLEH、及配線WLGL的各者之導線LGH，LEH、及LGL係為同様的構造。因此，在圖17，針對具有同様構造的各部分附加相同的符號。
如圖16及圖17所示，配線基板SU2係具備貫通上面S2t及下面S2b（參考圖17）之中的從一方到另一方的複數之開口部THL。又，在俯視下，複數之開口部THL的各者被設置在配線基板SU2的邊緣。複數之導線LD的各者被配置在由複數之開口部THL的各者與框體的收納部PKT之內面包圍的區域。
作為本實施形態的變形例，可在較配線基板SU2的邊緣更靠內側處形成有平面封閉形狀的貫通孔。然而，如本實施形態所示，配線基板SU2的邊緣部形成有未平面封閉的開口部THL之情況下，在以下幾點為較佳。亦即說，如圖16所示，在配線基板SU2的側面S2s與框體HS之收納部PKT的內面之間，具有縫隙（clearance）。本實施形態的開口部THL並未平面封閉，而是如圖17所示，開口部THL的側面S2s係與框體HS的內面相向。因此，本實施形態的情況下，作為複數之導線LD的配置空間，除了利用開口部THL的內側之區域，也可利用該縫隙部分。因此，作為變形例，如上文所述，與形成平面封閉的貫通孔之情況相較，可減少配線基板SU2在俯視下的開口面積。若可如上文所述減少使複數之導線LD貫通的開口部THL之開口面積，則在配線基板SU2，可擴大零件配置空間。
又，如圖16及圖17所示，複數之開口部THL之中的一部分發揮作為將導線LD與配線基板SU2的配線WL電性連接的連接部之功能。如圖17所示，配線WLGH係在複數之開口部THL之中的設置在框體HS的邊HSe1之開口部THL1，藉由焊接SD3而與複數之導線LGH電性連接。又，配線WLGL係在複數之開口部THL之中的設置在框體HS的邊HSe2之開口部THL2，藉由焊接SD3而與複數之導線LGL電性連接。配線WLEH係在複數之開口部THL之中的設置在框體HS的邊HSe1之開口部THL1，藉由焊接SD3而與複數之導線LEH電性連接。
具體而言，在配線基板SU2的開口部THL1及THL2，形成有以覆蓋上面S2t的一部分、側面S2s的一部分、及下面S2b的一部分之方式而形成的金屬膜（導體圖形）THM。配線WLGH、WLEH、及WLGL的各者被連接到在各開口部所形成的金屬膜THM。又，焊接SD3貼附於金屬膜THM及導線LD。因此，配線WLGH、WLEH、及WLGL的各者經由金屬膜THM及焊接SD3而被連接到導線LD。
又，如圖17所示，框體HS具有支撐配線基板SU2的基板保持面HSh。基板保持面HSh可抑制配線基板SU2朝向下方脱落。又，藉由藉由焊接SD3而連接配線基板SU2與複數之導線LD，可將配線基板SU2固定在基板保持面HSh上。
另外，在圖13所示的複數之導線LD，包含與半導體晶片SC1（參考圖12）電性連接，並且與驅動器零件PDR等被載置於配線基板SU2的零件電性分離的導線LD。例如，圖13所示的端子TU、TV、TW、HT、及LT相當於該等導線。配線基板SU2的複數之開口部THL之中的包圍相當於端子TU、TV、TW、HT、及LT的導線LD之開口部THL3（參考圖16），不由金屬膜THM所覆蓋，並且構成配線基板SU2的絕緣材料INS（參考圖17）呈露出。
換言之，在本實施形態，並非在所有的開口部THL設置金屬膜THM，而是對於包圍與配線基板SU2電性連接的導線的開口部THL，選擇性形成有金屬膜THM。此時，藉由導線LD變形等，例如即使端子TU與配線基板SU2接觸，也可抑制配線基板SU2與端子TU被電性連接。
＜閘極電極與導線之間的連接＞ 接著，針對電性連接圖12所示的基板SU1與複數之導線LD之部分的詳細內容予以説明。圖18為連接到圖12所示之高側的半導體晶片之閘極線的主要部分放大平面圖。又，圖19為連接到圖12所示之低側的半導體晶片之閘極線的主要部分放大平面圖。
如圖18所示，半導體晶片SCH的閘極電極GP與導線LGH經由引線BW1、金屬圖形MPT、及引線BW2而被電性連接。具體而言，引線BW1之一方的端部被連接到閘極電極GP，另一方的端部被連接到金屬圖形MPT。又，引線BW2之一方的端部被連接到金屬圖形MPT，另一方的端部被連接到導線LGH。
又，如圖19所示，半導體晶片SCL的閘極電極GP與導線LGL經由引線BW3、金屬圖形MPT、及引線BW4而被電性連接。具體而言，引線BW3之一方的端部被連接到閘極電極GP，另一方的端部被連接到金屬圖形MPT。又，引線BW4之一方的端部被連接到金屬圖形MPT，另一方的端部被連接到導線LGL。
在此，如圖12所示，金屬圖形MPL被配置在導線LD與半導體晶片SCL之間。藉此，可將半導體晶片SCL的射極電極EP（參考圖2）與金屬圖形MPL以引線BW連接。然而，該配置的情況下，如圖19所示，被連接到低側的半導體晶片SCL之引線BW4在俯視下以橫跨金屬圖形MPL的方式延伸。結果，在被連接到低側的閘極電極GP之閘極線，引線BW4的長度較引線BW3的長度變得較長。
另外，如圖18所示，被連接到高側的半導體晶片SCH之引線BW2在俯視下並未與金屬圖形MPT以外的金屬圖形MP重疊。因此，構成高側的閘極線之引線BW2的長度較構成低側的閘極線之引線BW4（參考圖19）更短。因此，在本實施形態，藉由以下構成，可使高側的閘極線與低側的閘極線等長。亦即說，被連接到高側的半導體晶片SCH之閘極電極GP的引線BW1之長度在被連接到半導體晶片SCH的射極電極EP以外之電極的複數之引線BW之中為最長。又，引線BW1的長度較引線BW2的長度更長。按照上述方式，使引線BW1的長度變長，可使高側的閘極線與低側的閘極線之路徑距離成為等長。
＜電子裝置的製造方法＞ 接著，針對使用圖1～圖19所説明的電子裝置EA1之製造步驟，依照圖20所示的步驟流程予以説明。圖20為表示圖9所示的電子裝置之安裝流程的説明圖。
＜準備第1基板＞ 首先，在圖20所示的第1基板準備步驟，準備圖21所示的基板SU1。圖21為在圖20所示的第1基板準備步驟所準備的基板之平面圖。
本步驟所準備的基板SU1具有：載置複數之半導體晶片SC1的晶片載置面亦即上面（表面、主面、面）S1t；及位在上面S1t的相反側之下面（背面、主面、面）S1b。基板SU1為由陶瓷材料所構成的陶瓷基板。
又，在基板SU1的上面S1t，接合複數之金屬圖形MP。又，如使用圖10説明般，在基板SU1的下面S1t，形成有金屬圖形MPB。該等複數之金屬圖形MP為例如在銅（Cu）膜的表面層合鎳（Ni）膜的層合膜，在基板SU1的上面S1t或者下面S1b直接接合銅膜。由氧化鋁等陶瓷所構成的板材接合銅膜的情況下，利用共晶反應而接合。又，在銅膜的表面層合鎳膜的方法例如可使用電鍍法。
又，在複數之金屬圖形MP之中的高側的電位被供給的金屬圖形MPH係載置半導體晶片SCH及半導體晶片SC2。半導體晶片SCH及半導體晶片SC2具有長方形的平面形狀，並且以彼此的長邊（圖2的邊SC1e1與圖5的邊SC2e1）互相面對的狀態（相向的狀態）排列。又，複數之半導體晶片SCH的各者係被載置成在複數之電極（電極墊）之中，閘極電極GP（參考圖2）被配置在最靠近邊S1e1的位置。
又，在複數之金屬圖形MP之中的被連接到交流電的輸出端子之金屬圖形MPU、MPV、MPW，分別載置1個半導體晶片SCL及1個半導體晶片SC2。半導體晶片SCL及半導體晶片SC2具有長方形的平面形狀，並且以彼此的長邊（圖2的邊SC1e1與圖5的邊SC2e1）互相面對的狀態（相向的狀態）排列。又，複數之半導體晶片SCL的各者係被載置成在複數之電極（電極墊）之中，閘極電極GP（參考圖2）被配置在最靠近邊S1e2的位置。
又，在Y方向，從基板SU1的邊S1e1朝向邊S1e2，半導體晶片SCH、高側的半導體晶片SC2、低側的半導體晶片SC2、及半導體晶片SCL之順序排列。
如上述的圖14所示，複數之半導體晶片SCH、SCL、SC2的各者，在使背面SCb與金屬圖形MP的上面MPt對向的狀態，以所謂面朝上安裝方式被載置。又，在半導體晶片SC1的背面SCb，於集極電極CP、半導體晶片SC2的背面SCb，形成有陰極電極CDP，為了電性連接集極電極CP或陰極電極CDP與金屬圖形MP，半導體晶片SC1、SC2經由導電性連接材（黏合材、導電性構件、導電性黏接材、連接構件、接合材）SD1而被載置。
＜安裝框體＞ 接著，在圖20所示的框體安裝步驟，如圖11所示，以包圍基板SU1的周圍之方式，安裝框體HS，經由黏接材BD1而固定基板SU1與框體HS。換言之，在框體取付步驟，基板SU1被收納在框體HS的收納部PKT內。在本步驟，以覆蓋基板SU1的上面S1t之邊緣部的方式，黏接固定框體HS的支撐部HSF。基板SU1的上面S1t之邊緣部與框體HS的支撐部HSF經由黏接材BD1而被黏接固定。又，在本步驟，基板SU1的下面S1b被黏接固定在底座基板SUB。
在框體HS的支撐部HSF，於圖20所示的框體準備步驟，預先安裝複數之導線LD。複數之導線LD的各者被安裝成沿著框體HS的收納部之內面延伸，並且如圖12所示，沿著邊HSe1、HSe2、及HSe3排列。
＜導線連接＞ 接著，在圖20所示的引線連接步驟，如圖12所示，將複數之半導體晶片及導線LD經由引線（導電性構件）BW而電性連接。
如使用圖12所説明般，在本步驟，高側用的半導體晶片SCH之射極電極EP（參考圖2）及半導體晶片SC2（參考圖21）的陽極電極ADP（參考圖5）經由複數之引線BWP而被連接到金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW之中的任一者。又，低側用的半導體晶片SCL之射極電極EP及半導體晶片SC2之陽極電極ADP經由複數之引線BWP而被連接到金屬圖形MPL。又，高側用的半導體晶片SCH及低側用的半導體晶片SCL之各者所具有的閘極電極GP（參考圖2）之各者經由引線BWS而與金屬圖形MPT電性連接。又，半導體晶片SCH、SCL的其他訊號電極DTP（參考圖2）之各者經由引線BWS而與金屬圖形MPT電性連接。
又，如本實施形態所示，金屬圖形MPL及金屬圖形MPH的各者被分割成複數的情況下，在本步驟，經由引線BW而被電性連接。尚且，連接金屬圖形MP彼此的引線BW可在圖20所示的第1基板準備步驟預先形成。
圖12所示的複數之引線BW為金屬引線，在本實施形態，例如由鋁所構成。然而，引線BW的材料具有各種變形例，除了鋁，也可使用金或者銅。尚且，在本實施形態，表示作為電性連接半導體晶片SC1與金屬圖形MP的構件而使用引線之例，但作為變形例，也可使用形成為帶狀的金屬（例如鋁帶）。又或者，也可使用被圖形化的金屬板（銅夾具），藉由焊接而連接。
＜準備第2基板＞ 又，在圖20所示的第2基板準備步驟，準備圖22所示的配線基板SU2。圖22為在圖20所示的第2基板準備步驟所準備的配線基板之平面圖。尚且，在圖20，雖然將第2基板準備步驟記載於框體準備步驟之下，但若第2基板準備步驟在第2基板收納步驟之前結束，則時序不會受到限定。例如，可同時並行實施圖20所示的第1基板準備步驟、第2基板準備步驟、及框體準備步驟。
本步驟所準備的配線基板SU2如使用圖11所説明般具有：與基板SU1的上面S1t相向的下面（背面、主面、面）S2b；及位在下面S2b的相反側之上面（表面、主面、面）S2t。在配線基板SU2，載置包含半導體零件亦即驅動器零件PDR的複數之電子零件。
又，如圖22所示，配線基板SU2在俯視下具有：沿著X方向延伸（延長）的邊（長邊、基板邊）S2e1；位在邊S2e1的相反側之邊（長邊、基板邊）S2e2；沿著與X方向交叉（在圖22為正交）的Y方向延伸（延長）的邊（短邊、基板邊）S2e3；及位在邊S2e3的相反側之邊（短邊、基板邊）S2e4。又，邊S2e1及邊S2e2相較於邊S2e3及邊S2e4相對較長。
在邊S2e1，設置有使用圖16及圖17所説明的複數之開口部（凹部、缺口部）THL1及複數之開口部THL3。又，在邊S2e2，設置有開口部（凹部、缺口部）THL2。又，在配線基板SU2的開口部THL1及THL2，形成有使用圖16及圖17所説明的複數之金屬膜（導體圖形）THM。
使用圖13所説明的框體HS之收納部PKT的各邊、及被載置於配線基板SU2的各零件之間的關係可如下文所述般以另一種方式呈現。
亦即說，複數之驅動器零件PDR的各者在配線基板SU2的上面S2t被載置在與以連接邊S2e3的中心與邊S2e4的中心之方式而朝向長邊方向亦即X方向延伸的假想線（中心線）VL2重疊的位置。
又，將高側電晶體HQ1（參考圖8）的閘極電極、及驅動器零件PDR的高側驅動電路DCH（參考圖8）電性連接的複數之配線WLGH被配置在邊S2e1與複數之驅動器零件PDR之間。複數之配線WLGH被連接到沿著邊S2e1排列的複數之金屬膜THM。
又，將低側電晶體LQ1（參考圖8）的閘極電極、及驅動器零件PDR的低側驅動電路DCL（參考圖8）電性連接的複數之配線WLGL被配置在邊S2e2與複數之驅動器零件PDR之間。複數之配線WLGL被連接到沿著邊S2e2排列的複數之金屬膜THM。
又，在配線基板SU2的邊S2e1與複數之驅動器零件PDR的各者之間，載置與驅動器零件PDR之中的一個、及複數之半導體晶片SCH（參考圖12）之中的一個電性連接的電子零件群ECG。又，在配線基板SU2的邊S2e2與複數之驅動器零件PDR的各者之間，載置與驅動器零件PDR之中的一個、及複數之半導體晶片SCL（參考圖12）之中的一個電性連接的電子零件群ECG。
又，控制器零件PCT在X方向被配置在相鄰的電子零件群ECG之間。因此，電子零件群ECG的配置空間不被控制器零件PCT阻擋，而可在驅動器零件PDR的附近配置電子零件群ECG。又，控制器零件PCT在Y方向被配置在較收納部PKT的邊S2e1更靠近邊S2e2的位置。
＜收納第2基板＞ 又，在圖20所示的第2基板收納步驟，如圖23所示，將配線基板SU2收納在框體HS的收納部PKT內。圖23為表示在圖20所示的第2基板收納步驟將配線基板收納在框體內的狀態之剖面圖。又，圖24為表示收納配線基板之後的下段側之半導體晶片與上段側之驅動器零件之間的位置關係之透視平面圖。此時的透視平面係指穿透被載置在配線基板SU2及配線基板SU2的電子零件，而檢視被載置在基板SU1上的半導體晶片SC1之平面。在圖24，為了方便檢視，被載置在基板SU1或者配線基板SU2之多數的零件之中的6個半導體晶片SC1（以點線圖示）、及3個驅動器零件PDR以外的零件係省略圖示。
在本步驟，如圖20所示，以配線基板SU2的下面S2b與基板SU1的上面S1t呈相向的方式，而將配線基板SU2配置在基板SU1上。如使用圖17所説明般，框體HS的支撐部HSF具有基板保持面HSh。因此，配線基板SU2由基板保持面HSh所保持。尚且，在該階段，配線基板SU2未被固定。配線基板SU2在下一個導線連接步驟被固定在框體HS內。
又，在本步驟，較佳為以圖10所示的假想線VL1與圖22所示的假想線VL2在俯視下重疊的方式來配置配線基板SU2。
其中，針對將配線基板SU2固定之後的驅動器零件PDR與半導體晶片SC1之間的位置關係，使用圖24予以説明。尚且，以下所説明的位置關係在完成後的電子裝置EA1也維持同樣的關係。
如圖24所示，框體HS具有：沿著X方向延伸的邊（長邊）HSe5；及位在邊HSe5的相反側之邊（長邊）HSe6。在俯視下，複數之半導體晶片SCH各自被配置成沿著邊HSe5（或者邊HSe1），並且被配置在較複數之半導體晶片SCL的各者更靠近邊HSe5（或者邊HSe1）的位置。在俯視下，複數之半導體晶片SCL各自被配置成沿著邊HSe6（或者邊HSe2），並且被配置在較複數之半導體晶片SCH的各者更靠近邊HSe6（或者邊HSe2）的位置。又，複數之半導體晶片SCH、SCL各自具有：沿著框體HS的邊HSe5（或者邊HSe1）延伸的邊SCe1；及位在邊SCe1的相反側並且沿著框體HS的邊HSe6（或者邊HSe2）延伸的邊SCe2。
其中，著眼於複數之驅動器零件PDR、複數之半導體晶片SCH及複數之半導體晶片SCL之中的彼此電性連接的驅動器零件PDR、半導體晶片SCH及半導體晶片SCL的組合之位置關係。在圖24所示之例，驅動器零件PDRU被電性連接到半導體晶片SCHU及半導體晶片SCLU。換言之，半導體晶片SCHU及半導體晶片SCLU由驅動器零件PDRU控制。又，驅動器零件PDRV被電性連接到半導體晶片SCHV及半導體晶片SCLV。換言之，半導體晶片SCHV及半導體晶片SCLV由驅動器零件PDRV控制。驅動器零件PDRW被半導體晶片SCHW及半導體晶片SCLW電性連接。換言之，半導體晶片SCHW及半導體晶片SCLW由驅動器零件PDRW控制。
如圖24所示，在透視下，於與X方向交叉的方向θ1，驅動器零件PDRU係以驅動器零件PDRU的中心CNT位在半導體晶片SCHU與半導體晶片SCLU之間的方式，而被載置在配線基板SU2的上面S2t上。又，在透視的方向θ2，驅動器零件PDRV係以驅動器零件PDRV的中心CNT位在半導體晶片SCHV與半導體晶片SCLV之間的方式，而被載置在配線基板SU2的上面S2t上。又，在透視的方向θ3，驅動器零件PDRW係以驅動器零件PDRW的中心CNT位在半導體晶片SCHW與半導體晶片SCLW之間的方式，而被載置在配線基板SU2的上面S2t上。尚且，其中所述的複數之驅動器零件PDR之各者的中心CNT係指圖22所示之連結複數之驅動器零件PDR的各者所具有的邊MRe1之中點、及位在邊MRe1之相反側的邊MRe2之中點的中心線之中點。
又，在圖24所示之例，於透視的Y方向，驅動器零件PDRU係以位在半導體晶片SCHU的邊SCe1與半導體晶片SCLU的邊SCe2之間的方式，而被載置於配線基板SU2的上面S2t上。又，在透視的Y方向，驅動器零件PDRV係以位在半導體晶片SCHV的邊SCe1與半導體晶片SCLV的邊SCe2之間的方式，而被載置於配線基板SU2的上面S2t上。又，在透視的Y方向，驅動器零件PDRW係以位在半導體晶片SCHW的邊SCe1與半導體晶片SCLW的邊SCe2之間的方式，而被載置於配線基板SU2的上面S2t上。
藉由成為上述的配置，如使用圖8所説明般，可使高側的閘極線GLH之路徑距離與低側的閘極線GLL之路徑距離成為等長。
＜導線連接＞ 又，在圖20所示的導線連接步驟，將圖13所示的複數之導線LD之中的一部分、及配線基板SU2電性連接。
如使用圖17所説明般，在本步驟，配線WLGH在開口部THL1藉由焊接SD3及金屬膜THM而與複數之導線LGH電性連接。又，配線WLGL在開口部THL2藉由焊接SD3及金屬膜THM而與複數之導線LGL電性連接。配線WLEH在開口部THL1藉由焊接SD3及金屬膜THM而與複數之導線LEH電性連接。又，在本步驟，焊接SD3硬化的話，配線基板SU2經由複數之焊接SD3及複數之導線LD而被固定到框體HS。
＜密封＞ 接著，在圖20所示的密封步驟，如圖25所示，對於收納部PKT之中的基板SU1與配線基板SU2之間的空間內，供給密封材MG，藉此密封複數之導線LD的各者之一部分、複數之半導體晶片SC1、SC2及複數之引線BW。圖25為表示在圖20所示的密封步驟中對於框體的收納部內供給樹脂的狀態之剖面圖。
在本實施形態，於圖11所示的蓋部（蓋材、蓋體）HST未被安裝的狀態下實施密封步驟。又，如圖22所示，在配線基板SU2形成有複數之貫通孔THS。因此，在本實施形態，如圖25所示，對於貫通孔THS內插入樹脂充填用的治具亦即噴嘴NZ，然後對於基板SU1與配線基板SU2之間的空間內供給密封材MG。
另外，作為圖20的變形例，具有在引線連接步驟之後並且在第2基板收納步驟之前施行密封步驟的方法。此時，由於可在配線基板SU2之前施行密封步驟，因此可不設置在配線基板SU2所形成的複數之貫通孔THS。然而，該變形例的情況下，在密封步驟之後施行導線連接步驟。如本實施形態所示，使用流動性較高的凝膠狀密封材MG之情況下，於密封步驟，有在密封材MG內產生多個氣泡的情況。該氣泡係例如可藉由在真空腔室內配置製造中的電子裝置，亦即實施所謂的真空脱氣，而可容易除去。然而，此時有凝膠的飛沫附著於周圍的情況。然後，該凝膠的飛沫附著於導線LD之中的由焊接SD3所接合之部分的話，則會導致焊接SD3的接合性降低。
於是，在本實施形態，套用在配線基板SU2形成有貫通孔THS，然後在導線連接步驟之後施行密封步驟的方法。
又，如已説明者，為了對於基板SU1上全體填充密封材MG，在圖13所示的俯視下，較佳為於靠近配線基板SU2的中央之部分配置有貫通孔THS。又，如本實施形態所示，電子裝置EA1為長方形的情況下，較佳為沿著長邊方向亦即X方向設置有複數之貫通孔THS。
＜安裝蓋部＞ 接著，在圖20所示的密封步驟，如圖11所示，在框體HS的上部安裝蓋部HST，然後覆蓋以密封材MG所密封的區域。藉由利用蓋部HST覆蓋以密封材MG所密封的區域，而可防止異物侵入框體HS的內部之空間等情況。在框體HS的蓋部HST形成有複數之貫通孔，複數之導線LD分別被插入複數之貫通孔（圖示省略）。
如圖13所示，框體HS的支撐部HSF具備保持蓋部HST的蓋保持部HTh。在圖13所示之例，於支撐部HSF的4個角部之各者形成有蓋保持部HTh。蓋部HST與支撐部HSF的蓋保持部HTh例如經由未圖示的黏接材而被固定。或者，蓋部HST可不經由黏接材即被載置在支撐部HSF的收納部PKT上。在支撐部HSF上，若蓋部HST的位置偏移，則即使未完全固定，也可防止異物侵入框體HS的內部之空間。
藉由以上的各步驟，得到使用圖1～圖19所説明的電子裝置EA1。之後，進行外觀檢查或電性實驗等必要的檢査、實驗，再予以出貨。或者，安裝在未圖示的安裝基板。
以上，雖然基於實施形態具體說明本發明者所完成的發明，但誠然本發明並不限定於上述實施形態，在不脫離該要旨的範圍可進行各種變更。尚且，雖然在上述實施形態中也針對數個變形例予以説明，但在下文中針對於上述實施形態所説明的變形例以外之代表變形例予以説明。
＜變形例1＞ 在上述實施形態，作為電性連接配線基板SU2與複數之導線LD的一部分之方法，針對將沿著Z方向直線延伸的導線LD與被設置在配線基板SU2的邊緣部之金屬膜THM藉由焊接SD3而連接的實施態樣予以説明。在下文中針對圖16及圖17所示的連接構造之變形例予以説明。
圖26為表示圖17的變形例之主要部分放大剖面圖。又，圖27為表示圖16的變形例之主要部分放大平面圖，圖28為沿著圖27的A－A線之主要部分放大剖面圖。
就圖26所示的電子裝置EA2而言，在複數之導線LD之中的連接到配線基板SU2的導線LD之各者具備朝向與Z方向交叉的方向突出的突出部LPJ之方面，與圖17所示的電子裝置EA1相異。在圖26所示之例，突出部LPJ被形成在導線LGH、導線LEH及導線LGL的各者。
如圖26所示，突出部LPJ被設成覆蓋配線基板SU2的上面S2t之一部分。又，突出部LPJ的至少一部分接觸焊接SD3。按照上述方式，在導線LD設置突出部LPJ，並且使突出部與焊接SD3接觸，則相較於圖17所示之例，導線LD與焊接SD3的接觸面積會增大。因此，導線LD與焊接SD3之間的接合強度會增加。又，可減低導線LD與焊接SD3被電性連接的部分之電阻成分。
又，就圖27及圖28所示的電子裝置EA3而言，在複數之導線LD之中的被連接到配線基板SU2的導線LD之各者不經由圖16、圖17、及圖26所示的焊接SD3即與配線基板SU2的金屬膜THM電性連接之方面，與圖16所示的電子裝置EA1及圖26所示的電子裝置EA2相異。在圖28所示之例，複數之導線LD之中的導線LGH、導線LEH及導線LGL的各者係藉由以下的連接方法而與配線基板連接。
亦即說，如圖27所示，在框體HS的內面與導線LD之間，與複數之導線LD及框體HS的內面接觸，並且配置有沿著框體HS的邊HSe1延伸的棒構件（間隔件構件）SPB1。同樣地，在框體HS的內面與導線LD之間，與複數之導線LD及框體HS的內面接觸，並且配置有沿著框體HS的邊HSe2（參考圖28）延伸的棒構件（間隔件構件）SPB2（參考圖28）。棒構件SPB（SPB1及SPB2）為由絕緣材料所構成的棒狀之構件。電子裝置EA3的情況下，藉由將棒構件SPB插入到框體HS的內面與導線LD之間，可將導線LD朝向配線基板SU2的方向推壓。結果，導線LD朝向配線基板SU2的方向彎曲，並且突出部LPJ接觸配線基板SU2的金屬膜THM。
由於如電子裝置EA3般的連接方法可不使用焊接SD3即連接導線LD與配線基板SU2，故相鄰的導線LD彼此之間不易發生短路。因此，可減少複數之導線LD的配置間隔。
尚且，作為電子裝置EA3的又另一變形例，如圖17所示，可將朝Z方向直線延伸的導線LD藉由圖28所示的棒構件SPB而推壓。然而，從使導線LD與金屬膜THM確實接觸的觀點考慮，則如圖28所示，較佳為導線LD具有突出部LPJ。
又，如圖27所示，藉由一根棒構件SPB同時推壓複數之導線LD的情況下，如同端子TU、TV、TW般，未與配線基板SU2電性連接的導線也被朝向配線基板SU2的方向推壓。然而，如已經説明般，由於在配線基板SU2的開口部（凹部、缺口部）THL3未形成有金屬膜THM，故假設即使為端子TU、TV、TW與配線基板SU2接觸的情況，配線基板SU2與端子TU、TV、TW也可維持電性分離的狀態。
＜變形例2＞ 又，在上述實施形態，雖然舉出套用於3相反相器電路的實施態様予以説明，但也可套用於3相以外的反相器電路。例如，也可將上述實施形態所説明的技術套用於單相反相器電路等。此時，例如可得到具備圖1所示的支路LG1、LG2及LG3之中任一者的反相器電路。又，在單層的反相器電路，可輕易使高側的閘極線之路徑距離與低側的閘極線之路徑距離成為等長。
＜變形例3＞ 又，在上述實施形態，雖然舉出複數之驅動器零件PDR及控制器零件PCT的各者被載置於配線基板SU2的上面S2t的實施態様予以説明，但複數之驅動器零件PDR或控制器零件PCT也可被載置於下面S2b。又，例如，複數之驅動器零件PDR也可被載置於上面S2t，控制器零件PCT也可被載置於下面S2b。然而，從使連接到複數之驅動器零件PDR的閘極線GLH、GLL（參考圖8）成為等長的觀點考慮，較佳為複數之驅動器零件PDR的各者被載置於同一面。
＜變形例4＞ 又，在上述實施形態，如圖11所示，針對基板SU1與配線基板SU2之間的區域由密封材MG所密封，在配線基板SU2的上面S2t側所載置的驅動器零件PDR等從密封材MG露出的構成予以説明。然而，也可在配線基板SU2上填充密封材MG。此時，在配線基板SU2上所載置的零件由密封材MG所保護。例如，作為驅動器零件PDR或控制器零件PCT，使用半導體晶片的情況下，若將引線連接到半導體晶片，則必須保護引線。於是，若配線基板SU2的上面S2t側由密封材MG所密封，則可保護該引線。
＜變形例5＞ 又，在上述實施形態，針對作為構成開關元件的電晶體Q1使用IGBT之例予以説明。然而，作為變形例，可使用功率MOSFET作為反相器電路的開關元件。功率MOSFET的情況下，在構成電晶體的半導體元件內，形成有寄生二極體亦即本體二極體。該本體二極體發揮圖7所示的二極體（自由輪二極體）FWD之功能。因此，若使用具備功率MOSFET的半導體晶片，則在該半導體晶片的內部內建本體二極體。因此，使用功率MOSFET的情況下，可使用一個半導體晶片作為一個開關元件。
又，使用功率MOSFET作為反相器電路的開關元件之情況下，在上述實施形態及實施形態2所進行的説明中，可將記載為射極的部分代換為源極，並且將記載為集極的部分代換為汲極而予以套用。因此，重複的説明省略。
＜變形例6＞ 又，例如，雖然針對如上述的各種變形例予以説明，但可組合上文中所説明的各變形例彼此而予以套用。
又，若針對上述實施形態所説明的半導體裝置及其製造方法擷取技術思想，則可如下文所述呈現。
﹝附註1﹞ 一種電子裝置的製造方法，其包含以下步驟： （a）準備具備第1主面、及前述第1主面的相反側之第2主面，並且複數之第1半導體零件及複數之第2半導體零件被載置在前述第1主面的第1基板之步驟， （b）準備外殼之步驟，該外殼具有收納部，該收納部在俯視下具有：朝向前述第1方向的第1長邊；前述第1長邊的相反側之第2長邊；朝向與前述第1方向交叉的第2方向延伸的第1短邊；及前述第1短邊的相反側之第2短邊， （c）準備具備第3主面、及前述第3主面的相反側之第4主面，並且在前述第3主面或者前述第4主面載置複數之第3半導體零件的第2基板之步驟， （d）前述（a）步驟及前述（b）步驟之後，在前述外殼收納前述第1基板的步驟， （e）前述（d）步驟之後，以前述第1基板的前述第1主面、及前述第2基板的前述第3主面相向的方式，將前述第2基板載置在前述外殼的前述收納部之步驟， （f）沿著前述外殼的前述收納部之內面，將朝向前述第1主面的法線方向亦即第3方向延伸的複數之導線構件之中的一部分、及前述第2基板電性連接的步驟， （g）對於前述外殼的前述收納部之中的前述第1基板及前述第2基板之間的空間，供給樹脂而密封前述第1半導體零件及前述第2半導體零件的步驟， 前述複數之第1半導體零件各自具備第1功率電晶體，並且在俯視下以沿著第1方向排列的方式被配置在前述收納部的前述第1長邊側， 前述複數之第2半導體零件各自具備第2功率電晶體，並且在俯視下以沿著第1方向排列的方式被配置在前述收納部的前述第2長邊側， 前述複數之第3半導體零件各自具備驅動前述第1功率電晶體的第1驅動電路、及驅動前述第2功率電晶體的第2驅動電路，並且在俯視下被載置成沿著前述第1方向排列， 前述複數之導線構件具有：沿著前述外殼的前述內面之前述第1長邊排列，並且與前述第1功率電晶體的閘極電極電性連接的複數之第1導線構件；及沿著前述外殼的前述內面之前述第2長邊排列，並且與前述第2功率電晶體的閘極電極電性連接的複數之第2導線構件， 前述第2基板具有： 被配置在前述外殼的前述第1長邊與前述複數之第3半導體零件的各者之間，並且與前述第1驅動電路電性連接的複數之第1配線；及 被配置在前述外殼的前述第2長邊與前述複數之第3半導體零件的各者之間，並且與前述第2驅動電路電性連接的複數之第2配線， 在前述（f）步驟， 前述複數之第1配線在前述外殼的前述第1長邊側被連接到前述複數之第1導線構件， 前述複數之第2配線在前述外殼的前述第2長邊側被連接到前述複數之第2導線構件。
ADP‧‧‧陽極電極（陽極電極墊、表面電極）
BD1‧‧‧黏接材（膠）
BL‧‧‧接合導線（端子）
BW、BW1、BW2、BW3、BW4、BWP、BWS‧‧‧引線（導電性構件）
CAP‧‧‧電容元件
CDP‧‧‧陰極電極（陰極電極墊、背面電極）
CNT‧‧‧中心
COM‧‧‧端子
CP‧‧‧集極電極（集極電極墊、背面電極）
CT‧‧‧控制電路（邏輯電路、演算電路）
DCH‧‧‧高側驅動電路
DCL‧‧‧低側驅動電路
DTP‧‧‧訊號電極（訊號電極墊、表面電極）
EA1、EA2、EA3‧‧‧電子裝置
EC‧‧‧電子零件
ECE‧‧‧電極
ECG‧‧‧電子零件群
EDP‧‧‧射極訊號電極
ELH‧‧‧射極線
EP‧‧‧射極電極（射極電極墊、表面電極）
ER、NR1、NR2、NR3、NR4、PR1、PR2、PR3、PR4‧‧‧半導體區域
FLG‧‧‧凸緣部（部分）
FWD‧‧‧二極體（自由輪二極體）
GC‧‧‧閘極驅動電路（驅動電路）
GE‧‧‧閘極電極
GLH、GLL‧‧‧閘極線
GOX‧‧‧閘極絕緣膜
GP‧‧‧閘極電極（閘極電極墊、表面電極）
GSH、GSL‧‧‧閘極訊號
HQ1‧‧‧高側電晶體（高側IGBT）
HS‧‧‧框體（外殼、殼體）
HSe1、HSe2、Hse5、Hse6、S1e1、S1e2、S2e1、S2e2、SC1e1、SC1e2、SC2e1、SC2e2‧‧‧邊（長邊）
Hse3、Hse4、Hse7、Hse8、S1e3、S1e4、S2e3、S2e4、SC1e3、SC1e4、SC2e3、SC2e4‧‧‧邊（短邊）
HSb‧‧‧（僅在圖示10中出現，正文中未出現）
HSF‧‧‧支撐部（外框）
HSh‧‧‧基板保持面
HST‧‧‧蓋部（蓋材、蓋體）
HT‧‧‧端子（高側端子）
HTh‧‧‧蓋保持部
INS‧‧‧絕緣材料
ISC‧‧‧輸入訊號處理電路
LD、LD3、LD4、LEH、LGH、LGL‧‧‧導線（導線構件、端子）
LG1、LG2、LG3‧‧‧支路
LPJ‧‧‧突出部
LPS‧‧‧低壓電源
LQ1‧‧‧低側電晶體（低側IGBT）
LSC‧‧‧位準轉換電路
LT‧‧‧端子（低側端子）
MG‧‧‧密封材（凝膠狀絕緣材）
MP、MPB、MPH、MPL、MPT、MPU、MPV、MPW‧‧‧金屬圖形
MPt‧‧‧上面（表面）
MR‧‧‧密封體
MRe1、MRe2、SCe1、SCe2‧‧‧邊
MT‧‧‧馬達
NZ‧‧‧噴嘴
PCT‧‧‧控制器零件（半導體裝置、半導體零件、半導體封包）
PDR、PDRU、PDRV、PDRW、PDVS‧‧‧驅動器零件（半導體裝置、半導體零件、半導體封包）
PKT‧‧‧收容部
PW1‧‧‧輸出部
PW2‧‧‧控制部
PWC‧‧‧反相器電路
Q1‧‧‧電晶體
RT‧‧‧轉子
S1b‧‧‧下面（背面、主面、面）
S1t‧‧‧上面（表面、主面、面）
S2b‧‧‧下面（背面、主面、面）
S2s‧‧‧側面
S2t‧‧‧上面（表面、主面、面）
SC1、SC2、SCH、SCHU、SCHV、SCHW、SCL、SCLU、SCLV、SCLW‧‧‧半導體晶片（功率半導體晶片、半導體零件）
SC3、SC4‧‧‧半導體晶片
SCb‧‧‧背面（面、下面、主面）
SCt‧‧‧表面（面、上面、主面）
SD1、SD2‧‧‧導電性連接材（固晶材、導電性構件、導電性黏接材、連接構件、接合材）
SD3‧‧‧焊接
SGH、SGL‧‧‧訊號
SPB、SPB1、SPB2‧‧‧棒構件（間隔件構件）
SU1‧‧‧基板（輸出基板）
SU2‧‧‧配線基板（基板、控制基板）
SUB‧‧‧基座基板
THH‧‧‧貫通孔（孔、螺絲孔、螺絲插入孔）
THSL、TLSL‧‧‧控制訊號線
THL、THL1、THL2、THL3‧‧‧開口部（凹部、缺口部）
THM‧‧‧金屬膜（導體圖形）
THS‧‧‧貫通孔
TR‧‧‧溝槽
TU、TV、TW、VCC、VDL、VDS、VFB、Vs、VSS‧‧‧端子
VL1、VL2‧‧‧假想線（中心線）
WL、WLEH、WLGH、WLGL‧‧‧配線
θ1、θ2、θ3‧‧‧方向
【圖1】為表示一實施形態的反相器電路及包含3相感應馬達的馬達電路之構成的電路圖。 【圖2】為表示形成有圖1所示的電晶體之半導體晶片的表面側之形狀的平面圖。 【圖3】為表示圖2所示的半導體晶片之背面的平面圖。 【圖4】為表示圖2及圖3所示的半導體晶片所具有的電晶體之構造例的剖面圖。 【圖5】為表示形成有圖1所示的二極體之半導體晶片的表面側之形狀的平面圖。 【圖6】為表示圖5所示的半導體晶片之背面的平面圖。 【圖7】為表示圖5及圖6所示的半導體晶片所具有的二極體之構造例的剖面圖。 【圖8】為表示閘極驅動電路的電路區塊構成之圖。 【圖9】為表示構成圖1所示的反相器電路之電子裝置的外觀之立體圖。 【圖10】為表示圖9所示的電子裝置之背面側的平面圖。 【圖11】為沿著圖10的A－A線之剖面圖。 【圖12】為表示圖11所示的下段側之基板的上面側之配置的平面圖。 【圖13】為表示圖11所示的上段側之基板的上面側之配置的平面圖。 【圖14】為表示在圖11所示的下段側之基板，半導體晶片被載置於金屬圖形上的部分之詳情的主要部分放大剖面圖。 【圖15】為表示在圖11所示的上段側之基板，半導體封裝及電子零件被載置的狀態之主要部分放大剖面圖。 【圖16】為放大表示圖13所示的導線與配線基板被電性連接的部分之放大平面圖。 【圖17】為沿著圖16的A－A線之放大剖面圖。 【圖18】為圖12所示的高側半導體晶片所連接的閘極線之主要部分放大平面圖。 【圖19】為圖12所示的低側半導體晶片所連接的閘極線之主要部分放大平面圖。 【圖20】為表示圖9所示的電子裝置之安裝流程的説明圖。 【圖21】為在圖20所示的第1基板準備步驟所準備的基板之平面圖。 【圖22】為在圖20所示的第2基板準備步驟所準備的配線基板之平面圖。 【圖23】為表示在圖20所示的第2基板收納步驟中，將配線基板收納到框體內的狀態之剖面圖。 【圖24】為表示收納配線基板之後的下段側之半導體晶片與上段側之驅動器零件之間的位置關係之透視平面圖。 【圖25】為表示在圖20所示的密封步驟中，對於框體的收納部內供給樹脂的狀態之剖面圖。 【圖26】為表示圖17的變形例之主要部分放大剖面圖。 【圖27】為表示圖16的變形例之主要部分放大平面圖。 【圖28】為沿著圖27的A－A線之主要部分放大剖面圖。

Claims (14)

  1. 一種電子裝置，具有： 第1基板，具備第1主面、及該第1主面的相反側之第2主面； 複數之第1半導體零件，具備第1功率電晶體，並且被載置在該第1基板的該第1主面上； 複數之第2半導體零件，具備第2功率電晶體，並且被載置在該第1基板的該第1主面上； 第2基板，具備第3主面、及該第3主面的相反側之第4主面； 複數之第3半導體零件，具備驅動該第1功率電晶體的第1驅動電路、及驅動該第2功率電晶體的第2驅動電路，並且被載置在該第2基板的該第3主面或該第4主面上；及 外殼，其收納該第1基板與該第2基板，使該第2基板位在該第1基板的該第1主面上； 在俯視下，該外殼具有：沿著第1方向延伸的第1長邊；及沿著該第1方向延伸且在該第1長邊的相反側之第2長邊， 在俯視下，該複數之第1半導體零件各自被配置成沿著該第1長邊，並且較該複數之第2半導體零件的各者更靠近該第1長邊， 在俯視下，該複數之第2半導體零件各自被配置成沿著該第2長邊，並且較該複數之第1半導體零件的各者更靠近該第2長邊， 在俯視下，該複數之第1半導體零件及該複數之第2半導體零件各自具有：沿著該外殼的該第1長邊延伸的第3邊；及沿著該外殼的該第2長邊延伸並且在該第3邊的相反側之第4邊， 該複數之第3半導體零件包含第4半導體零件， 該複數之第1半導體零件包含與該第4半導體零件的該第1驅動電路電性連接的第5半導體零件， 該複數之第2半導體零件包含與該第4半導體零件的該第2驅動電路電性連接的第6半導體零件， 在平面投影下，該第4半導體零件位在該第5半導體零件的該第3邊、及該第6半導體零件的該第4邊之間。
  2. 如申請專利範圍第1項之電子裝置，其中 在俯視下，該外殼具有：沿著與該第1方向交叉的第2方向延伸的第1短邊；及沿著該第2方向延伸並且在該第1短邊的相反側之第2短邊， 該第2基板具有：第1配線，其電性連接該第5半導體零件的該第1功率電晶體與該第4半導體零件的該第1驅動電路；及第2配線，其電性連接該第6半導體零件的該第2功率電晶體與該第4半導體零件的該第2驅動電路， 在俯視下，該第1配線被配置在該外殼的該第1長邊與該第4半導體零件的各者之間，該第2配線被配置在該外殼的該第2長邊與該第4半導體零件之間， 該複數之第3半導體零件的各者，在俯視下與連接該外殼的該第1短邊之中點與該第2短邊的中點之假想線重疊。
  3. 如申請專利範圍第2項之電子裝置，其中 在該第2基板的該第3主面及該第4主面之中的載置該複數之第3半導體零件的主面，具備控制該第1驅動電路及該第2驅動電路的動作之控制電路，並且載置電性連接到該複數之第3半導體零件之各者的第7半導體零件， 該第7半導體零件在該第2方向上較該第1長邊更靠近該第2長邊， 該第7半導體零件被載置在：於該第1方向上該複數之第3半導體零件之中的相鄰之二個第3半導體零件之間。
  4. 如申請專利範圍第3項之電子裝置，其中 從外部供給到該複數之第1半導體零件的各者之第1電位，較從外部供給到該複數之第2半導體零件的各者之第2電位更低。
  5. 如申請專利範圍第4項之電子裝置，其中 從該第7半導體零件的該控制電路傳送到該複數之第3半導體零件的各者之控制訊號的電壓： 較從該複數之第3半導體零件的各者所具備的該第1驅動電路傳送到該第1半導體零件的驅動訊號之電壓、及從該複數之第3半導體零件的各者所具備的該第2驅動電路傳送到該第2半導體零件的驅動訊號之電壓更小。
  6. 如申請專利範圍第1項之電子裝置，其中 該電子裝置具有電性連接該第1基板與該第2基板的複數之導線構件， 該第2基板具備複數之開口部，該複數之開口部從該第3主面及該第4主面之中的一方貫通到另一方， 在俯視下，該複數之開口部的各者被設置在該第2基板的周緣， 該複數之導線構件的各者，被配置在由該複數之開口部的各者、與該外殼的該第1長邊、第2長邊、第1短邊及第2短邊所包圍的區域。
  7. 如申請專利範圍第6項之電子裝置，其中 該第2基板具有：第1配線，其電性連接該第5半導體零件的該第1功率電晶體與該第4半導體零件的該第1驅動電路；及第2配線，其電性連接該第6半導體零件的該第2功率電晶體與該第4半導體零件的該第2驅動電路， 該第1配線係在該複數之開口部中的設置在該外殼的該第1長邊側之第1開口部，藉由焊接而與該複數之導線構件所包含的第1導線構件電性連接， 該第2配線係在該複數之開口部中的設置在該外殼的該第2長邊側之第2開口部，藉由焊接而與該複數之導線構件所包含的第2導線構件電性連接。
  8. 如申請專利範圍第6項之電子裝置，其中 在該複數之開口部中的包圍該複數之導線構件所包含的第1導線構件之第1開口部的周圍，形成有覆蓋該第1開口部並且電性連接到該第4半導體零件的第1導體圖形， 在該複數之開口部中的包圍該複數之導線構件所包含的第2導線構件之第2開口部的周圍，形成有覆蓋該第2開口部並且電性連接到該第4半導體零件的第2導體圖形， 該第1導線構件及該第2導線構件，各自具備朝向與從該第2基板的該第3主面到該第4主面為止的厚度方向亦即第3方向交叉之方向突出的突出部， 該突出部在該第2基板的該第4主面側與該第1導體圖形或該第2導體圖形連接。
  9. 如申請專利範圍第8項之電子裝置，其中 在該外殼與該第1導線構件之間，配置與複數之該第1導線構件及該外殼接觸，並且沿著該外殼的該第1長邊延伸的第1棒構件， 在該外殼與該第2導線構件之間，配置與複數之該第2導線構件及該外殼接觸，並且沿著該外殼的該第2長邊延伸的第2棒構件， 該第1棒構件及該第2棒構件各自由絕緣材料構成。
  10. 如申請專利範圍第6項之電子裝置，其中 該第2基板具有：第1配線，電性連接該第5半導體零件的該第1功率電晶體與該第4半導體零件的該第1驅動電路；及第2配線，電性連接該第6半導體零件的該第2功率電晶體與該第4半導體零件的該第2驅動電路， 在該複數之開口部中的包圍該複數之導線構件所包含的第1導線構件之第1開口部的周圍，形成有覆蓋該第1開口部，並且電性連接到該第4半導體零件的第1導體圖形， 在該複數之開口部中的包圍該複數之導線構件所包含的第2導線構件之第2開口部的周圍，形成有覆蓋該第2開口部，並且電性連接到該第4半導體零件的第2導體圖形， 在該複數之導線構件，包含與該複數之第1半導體零件或該複數之第2半導體零件電性連接，並且與該第2基板電性分離的第3導線構件， 該第1配線經由該第1導體圖形而與該複數之第1導線構件電性連接， 該第2配線經由該第2導體圖形而與該複數之第1導線構件電性連接， 該複數之開口部中的包圍該第3導線構件的第3開口部之周圍，不由導體圖形所覆蓋，並且構成該第2基板的絕緣材料呈露出。
  11. 如申請專利範圍第4項之電子裝置，其中 該複數之第1半導體零件及該複數之第2半導體零件各自由凝膠狀的樹脂所密封， 該第2基板具有複數之貫通孔，該複數之貫通孔形成在該複數之第3半導體零件之間，並且從該第3主面及該第4主面之中的一方貫通到另一方。
  12. 如申請專利範圍第1項之電子裝置，其中 在該外殼的該第1長邊與該複數之第3半導體零件的各者之間，載置第1電子零件群，該第1電子零件群與該複數之第3半導體零件之中的一個、及該複數之第1半導體零件之中的一個電性連接， 在該外殼的該第2長邊與該複數之第3半導體零件的各者之間，載置第2電子零件群，該2電子零件群與該複數之第3半導體零件之中的一個、及該複數之第2半導體零件之中的一個電性連接。
  13. 如申請專利範圍第12項之電子裝置，其中 在該第2基板的該第3主面及該第4主面之的載置該複數之第3半導體零件的主面，具備控制該第1驅動電路及該第2驅動電路的動作之控制電路，並且載置電性連接到該複數之第3半導體零件的各者之第7半導體零件， 該第7半導體零件被載置在於該第1方向中相鄰的該第1電子零件群之間。
  14. 一種電子裝置，具有： 第1基板，具備第1主面、及在該第1主面的相反側之第2主面； 第1半導體零件，具備第1功率電晶體，並且被載置在該第1基板的該第1主面上； 第2半導體零件，具備第2功率電晶體，並且被載置在該第1基板的該第1主面上； 第2基板，具備第3主面、及在該第3主面的相反側之第4主面； 第3半導體零件，具備驅動該第1功率電晶體的第1驅動電路、及驅動該第2功率電晶體的第2驅動電路，並且被載置在該第2基板的該第4主面上；及 外殼，以該第1基板的該第1主面與該第2基板的該第3主面相向的方式，收納該第1基板與該第2基板， 在俯視下，該外殼具有：沿著第1方向延伸的第1長邊；及沿著該第1方向延伸並且在該第1長邊的相反側之第2長邊， 在俯視下，該第1半導體零件與該第2半導體零件位在該第1長邊與該第2長邊之間， 在俯視下，該第2半導體零件較該第1半導體零件更靠近該第2長邊， 在俯視下，該第1半導體零件及該第2半導體零件各自具有：沿著該外殼的該第1長邊延伸的第3邊；及沿著該外殼的該第2長邊延伸並且在該第3邊的相反側之第4邊， 在平面投影下，該第3半導體零件位在電性連接到該第1驅動電路的該第1半導體零件之該第3邊、及電性連接到該第2驅動電路之該第2半導體零件的該第4邊之間。
TW107102611A 2017-02-17 2018-01-25 電子裝置 TWI753996B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-027815 2017-02-17
JP2017027815A JP6770456B2 (ja) 2017-02-17 2017-02-17 電子装置

Publications (2)

Publication Number Publication Date
TW201843805A true TW201843805A (zh) 2018-12-16
TWI753996B TWI753996B (zh) 2022-02-01

Family

ID=63167472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102611A TWI753996B (zh) 2017-02-17 2018-01-25 電子裝置

Country Status (4)

Country Link
US (1) US10284109B2 (zh)
JP (1) JP6770456B2 (zh)
CN (1) CN108511396B (zh)
TW (1) TWI753996B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141856B2 (en) * 2016-04-22 2018-11-27 Harold Eicher Integrated magnetic and composite substrate with incorporated components
US10411609B2 (en) * 2017-12-22 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Substrate mounted inverter device
JP7147541B2 (ja) * 2018-12-18 2022-10-05 株式会社デンソー 半導体モジュール
JPWO2021033600A1 (zh) * 2019-08-21 2021-02-25
EP3896726A1 (de) * 2020-04-17 2021-10-20 Siemens Aktiengesellschaft Halbleitermodul mit einem gehäuse
JP6976390B1 (ja) * 2020-08-24 2021-12-08 三菱電機株式会社 半導体装置および電力変換装置
WO2022130951A1 (ja) * 2020-12-17 2022-06-23 富士電機株式会社 半導体モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP3130239B2 (ja) * 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3430192B2 (ja) * 1996-11-12 2003-07-28 株式会社日立産機システム インバータ装置
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
JP2000357757A (ja) 1999-06-15 2000-12-26 Toshiba Corp 半導体装置および電子回路装置
JP3460973B2 (ja) 1999-12-27 2003-10-27 三菱電機株式会社 電力変換装置
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
US6791190B1 (en) * 2003-05-09 2004-09-14 Macronix International Co., Ltd. Self-aligned contact/borderless contact opening and method for forming same
JP5319908B2 (ja) * 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
CN106340513B (zh) * 2015-07-09 2019-03-15 台达电子工业股份有限公司 一种集成控制电路的功率模块

Also Published As

Publication number Publication date
US10284109B2 (en) 2019-05-07
US20180241319A1 (en) 2018-08-23
JP2018133520A (ja) 2018-08-23
CN108511396A (zh) 2018-09-07
JP6770456B2 (ja) 2020-10-14
TWI753996B (zh) 2022-02-01
CN108511396B (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
TWI753996B (zh) 電子裝置
TWI769202B (zh) 半導體裝置
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
US10236274B2 (en) Semiconductor device with metal patterns having convex and concave sides
US9666518B1 (en) Semiconductor device
EP3282479B1 (en) Power semiconductor module
US20120106220A1 (en) Switching module
JP2020515034A (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP6836201B2 (ja) 電力変換装置
JP2013021318A (ja) スタック型ハーフブリッジ電力モジュール
US20120262100A1 (en) Bondwireless Power Module with Three-Dimensional Current Routing
JP6673803B2 (ja) 電子装置
JP2018200953A (ja) 電子装置
JP2018139337A (ja) 半導体装置