JP2018139337A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018139337A JP2018139337A JP2018115281A JP2018115281A JP2018139337A JP 2018139337 A JP2018139337 A JP 2018139337A JP 2018115281 A JP2018115281 A JP 2018115281A JP 2018115281 A JP2018115281 A JP 2018115281A JP 2018139337 A JP2018139337 A JP 2018139337A
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- metal
- substrate
- ceramic substrate
- extending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
以下で図面を用いて詳しく説明する本実施の形態では、セラミック基板上に複数の半導体チップが並べて搭載された半導体装置の例として、入力された直流電力を交流電力に変換して出力する電力変換装置(インバータ装置)を取り上げて説明する。
次に、図1に示すインバータ回路INVを構成する半導体装置PKG1の構成例について説明する。図2は、図1に示す半導体装置の外観を示す斜視図である。また、図3は、図2に示す半導体装置の裏面側を示す平面図である。また、図4は、図3のA−A線に沿った断面図である。また、図5は、図3に示すセラミック基板の上面側のレイアウトを示す平面図である。また、図6は、図5に示す半導体装置が構成する回路を模式的に示す説明図である。また、図7は、図5に示す半導体チップの周辺を拡大して示す拡大平面図である。また、図8は図7のA−A線に沿った拡大断面図である。
次に、図5に示す金属パターンの平面形状の詳細について説明する。図9は、図5に示す複数の金属パターンのレイアウトを示す平面図である。また、図14は、図9に対する検討例を示す平面図である。また、図10は図9に対する変形例を示す平面図である。
次に、図1〜図10を用いて説明した半導体装置PKG1の製造工程について、図11に示す工程フローに沿って説明する。図11は、図2に示す半導体装置の組立てフローを示す説明図である。
まず、図11に示す基板準備工程では、図9に示すセラミック基板を準備する。本工程で準備するセラミック基板CS1を準備する。本工程で準備するセラミック基板CS1は、例えばアルミナを主成分とするセラミックであって、上面CStおよび下面CSb(図4参照)に複数の金属パターンMPが接合されている。
次に、図11に示すダイボンド工程では、図12に示すように、セラミック基板CS1の金属パターンMP上に、複数の半導体チップCPを搭載する。図12は、図11に示すダイボンド工程でセラミック基板上に複数の半導体チップを搭載した状態を示す平面図である。
次に、図11に示すワイヤボンド工程では、図13に示すように、半導体チップCPと金属パターンMPとをワイヤ(導電性部材)BWを介して電気的に接続する。図13は、図12に示す複数の半導体チップと複数の金属パターンとをワイヤを介して電気的に接続した状態を示す平面図である。
次に、図11に示す端子搭載工程では、図5に示すように、複数の金属パターンMP上に端子LDを搭載する。端子LDは、複数の金属パターンと、図示しない外部機器とを電気的に接続するためのリード端子であって、細長く伸びる一方の端部を金属パターンMPに接続する。図4に示す例では、複数の端子LDのそれぞれは、半田SDを介して金属パターンMP上に搭載される。
次に、図11に示す蓋材取付工程では、図4に示すように、セラミック基板CS1の上面CStを覆うように蓋材CVを接着固定する。セラミック基板CS1の上面CStの周縁部と蓋材CVとは、接着材BD1を介して接着固定される。
次に、図11に示す封止工程では、図4に示すようにセラミック基板CS1と蓋材CVとに囲まれた空間内に封止材MGを供給し、複数の端子LDのそれぞれの一部分、複数の半導体チップCP、および複数のワイヤBWを封止する。封止材MGは、ゲル状の材料であり、蓋材CVの一部に図示しない供給用の貫通孔を形成しておき、貫通孔からゲル状の封止材MGを充填する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。なお、上記実施の形態中でもいくつかの変形例について説明したが、以下では、上記実施の形態で説明した変形例以外の代表的な変形例について説明する。
例えば、上記実施の形態では、スイッチング素子として、ハイサイド用のトランジスタQ1を3個、およびローサイド用のトランジスタQ1を3個用いて、三相交流電力を出力する電力変換回路について説明したが、スイッチング素子の数には種々の変形例がある。
また例えば、上記実施の形態では、セラミック基板CS1上の金属パターンMPのレイアウトとして、ハイサイド用の金属パターンMPHとローサイド用の金属パターンMPLとの間に、金属パターンMPU、MPV、MPWが並べて配置される実施態様について説明した。
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
(a)第1面、前記第1面の反対側に位置する第2面を有し、前記第1面に複数の金属パターンが形成されたセラミック基板を準備する工程と、
(b)前記複数の金属パターンのうちの第1金属パターンに複数の第1半導体チップを搭載する工程と、
(c)前記複数の第1半導体チップのうちの少なくとも一部と、前記複数の金属パターンのうちの第2金属パターンとを電気的に接続する工程と、
を有し、
前記複数の金属パターンは、
第1辺を備え、前記複数の半導体チップのうちの複数の第1半導体チップが搭載される第1金属パターンと、
前記第1金属パターンの前記第1辺と対向する第2辺を有する第2金属パターンと、
を有し、
前記セラミック基板の前記第1面のうち、前記第1金属パターンと前記第2金属パターンの間に設けられ、かつ、前記複数の金属パターンから露出する第1領域は、前記第1金属パターンが延在する第1方向に沿って、ジグザグに延びる、半導体装置の製造方法。
BW ワイヤ(導電性部材)
CD、CP、CTH、CTL 半導体チップ
CMD 制御回路
CNV コンバータ回路
CPb 下面
CPt 上面
CS1、CS2、CSh1 セラミック基板
CSb 下面
CSs1、CSs2、CSs3、CSs4 基板辺
CSt 上面
CV 蓋材(キャップ、カバー部材)
CVb 下面
CVs1、CVs2、CVs3、CVs4 辺
CVt 上面
D1 ダイオード
DT1、DT2、DT3、DT4 凹部
DTC 配電回路
E1、E2 電位
EX1、EX2 領域
FLG フランジ部
INV インバータ回路
LD 端子
LT 端子
MG 封止材
MHs1、MHs2、MLs1、MLs2、MUs1、MUs2、MVs1、MVs2、MWs1、MWs2 辺
MP、MPB、MPH、MPL、MPT、MPU、MPV、MPW 金属パターン
MPm 上面
PDA、PDC、PDE、PDG、PDK 電極
PKG1 半導体装置
PKT 収容部(ポケット)
PR1、PR2、PR3、PR4 凸部
Q1 トランジスタ
SCM 太陽電池モジュール
SD 半田
THH、THL 貫通孔
UT、VT、WT 出力端子
VL1 仮想線(中心線)
WEX1 幅
Claims (9)
- 第1面および前記第1面の反対側に位置する第2面を有するセラミック基板と、
前記セラミック基板の前記第1面に形成された複数の金属パターンと、
前記複数の金属パターンのうちの一部に搭載された複数の半導体チップと、
を有し、
前記複数の金属パターンは、
第1辺を備え、前記複数の半導体チップのうちの複数の第1半導体チップが搭載された第1金属パターンと、
前記第1金属パターンの前記第1辺と対向する第2辺を備え、かつ、前記第1金属パターンとは分離された第2金属パターンと、
を有し、
前記第1金属パターンの前記第1辺は、平面視において、第1方向に延びる第1部分と、前記第1部分に連なり、かつ、前記第1方向に交差する第2方向に延びる第2部分と、前記第2部分に連なり、かつ、前記第1方向に延びる第3部分と、を有し、
前記第2金属パターンの前記第2辺は、平面視において、前記第1方向に延び、かつ前記第1辺の前記第1部分と対向する第4部分と、前記第4部分に連なり、かつ、前記第2方向に延び、かつ、前記第1辺の前記第2部分と対向する第5部分と、前記第5部分に連なり、かつ、前記第1方向に延び、かつ、前記第1辺の前記第3部分と対向する第6部分と、を有し、
前記複数の第1半導体チップのうちの少なくとも一部は、複数のワイヤを介して前記第2金属パターンと電気的に接続され、
前記複数のワイヤのそれぞれは、前記第2金属パターンのうち、前記第4部分と前記第5部分とに囲まれた領域に接合された、半導体装置。 - 請求項1において、
前記第1金属パターンの前記第1辺の前記第2部分の長さは、前記第1辺の前記第1部分の長さより短く、
前記第2金属パターンの前記第2辺の前記第5部分の長さは、前記第2辺の前記第4部分の長さより短い、半導体装置。 - 請求項1において、
前記複数のワイヤのそれぞれは、平面視において、前記第1辺の前記第1部分および前記第2辺の前記第4部分を跨ぐように延びる、半導体装置。 - 請求項3において、
前記第1金属パターンの前記第1辺の前記第1部分の長さは、前記第1辺の前記第3部分の長さより長い、半導体装置。 - 請求項1において、
前記第1金属パターンの前記第1辺の前記第2部分の長さは、前記第1辺の前記第3部分の長さより短く、
前記第2金属パターンの前記第2辺の前記第5部分の長さは、前記第2辺の前記第6部分の長さより短い、半導体装置。 - 請求項1において、
前記セラミック基板の前記第1面は、前記第1方向に沿って延びる第1基板辺、前記第1基板辺の反対側に位置する第2基板辺、前記第2方向に沿って延びる第3基板辺、および前記第3基板辺の反対側に位置する第4基板辺を有し、
前記第1基板辺および前記第2基板辺の長さは、前記第3基板辺および前記第4基板辺の長さよりも長く、
前記第1金属パターンの前記第1辺および前記第2金属パターンの前記第2辺のそれぞれは、前記第1方向に沿って設けられている、半導体装置。 - 請求項1において、
前記第1金属パターンには、第1電位が供給され、
前記第2金属パターンには、前記第1電位とは異なる第2電位が供給される、半導体装置。 - 第1面および前記第1面の反対側に位置する第2面を有するセラミック基板と、
前記セラミック基板の前記第1面に形成された複数の金属パターンと、
前記複数の金属パターンのうちの一部に搭載された複数の半導体チップと、
を有し、
前記複数の金属パターンは、
第1辺を備え、前記複数の半導体チップのうちの複数の第1半導体チップが搭載された第1金属パターンと、
前記第1金属パターンの前記第1辺と対向する第2辺、および前記第2辺の反対側に位置する第3辺を備え、かつ、前記第1金属パターンとは分離された第2金属パターンと、
前記第2金属パターンの前記第3辺と対向する第4辺を備え、かつ、前記第1金属パターンおよび前記第2金属パターンとは分離された第3金属パターンと、
を有し、
前記第1金属パターンの前記第1辺は、平面視において、第1方向に延びる第1部分と、前記第1部分に連なり、かつ、前記第1方向に交差する第2方向に延びる第2部分と、前記第2部分に連なり、かつ、前記第1方向に延びる第3部分と、を有し、
前記第2金属パターンの前記第2辺は、平面視において、前記第1方向に延び、かつ前記第1辺の前記第1部分と対向する第4部分と、前記第4部分に連なり、かつ、前記第2方向に延び、かつ、前記第1辺の前記第2部分と対向する第5部分と、前記第5部分に連なり、かつ、前記第1方向に延び、かつ、前記第1辺の前記第3部分と対向する第6部分と、を有し、
前記第2金属パターンの前記第3辺は、平面視において、前記第1方向に延びる第7部分と、前記第7部分に連なり、かつ、前記第2方向に延びる第8部分と、前記第8部分に連なり、かつ、前記第1方向に延びる第9部分と、を有し、
前記第3金属パターンの前記第4辺は、平面視において、前記第1方向に延び、かつ前記第3辺の前記第7部分と対向する第10部分と、前記第10部分に連なり、かつ、前記第2方向に延び、かつ、前記第3辺の前記第8部分と対向する第11部分と、前記第11部分に連なり、かつ、前記第1方向に延び、かつ、前記第3辺の前記第9部分と対向する第12部分と、を有する、半導体装置。 - 請求項8に記載の半導体装置において、
前記セラミック基板の前記第1面は、前記第1方向に沿って延びる第1基板辺、前記第1基板辺の反対側に位置する第2基板辺、前記第2方向に沿って延びる第3基板辺、および前記第3基板辺の反対側に位置する第4基板辺を有し、
前記第1基板辺および前記第2基板辺の長さは、前記第3基板辺および前記第4基板辺の長さよりも長く、
前記複数の金属パターンは、前記セラミック基板の前記第1基板辺と前記第1金属パターンとの間、および前記セラミック基板の前記第3基板辺と前記第3金属パターンとの間、に配置された複数の第4金属パターンを有し、
前記第1金属パターンは、前記第1辺の反対側に位置し、かつ、前記複数の第4金属パターンと対向するように前記第1方向に沿って直線的に延びる第5辺を備え、
前記第3金属パターンは、前記第4辺の反対側に位置し、かつ、前記複数の第4金属パターンと対向するように前記第1方向に沿って直線的に延びる第6辺を備え、
前記セラミック基板の前記第3基板辺の中心と前記第4基板辺の中心とを結ぶ第1仮想線は、前記第1金属パターンの前記第1辺と前記第3金属パターンの前記第4辺の間に存在する、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018115281A JP6560407B2 (ja) | 2018-06-18 | 2018-06-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018115281A JP6560407B2 (ja) | 2018-06-18 | 2018-06-18 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014199925A Division JP6357394B2 (ja) | 2014-09-30 | 2014-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018139337A true JP2018139337A (ja) | 2018-09-06 |
JP6560407B2 JP6560407B2 (ja) | 2019-08-14 |
Family
ID=63451481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018115281A Active JP6560407B2 (ja) | 2018-06-18 | 2018-06-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6560407B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020021770A1 (ja) | 2018-07-25 | 2020-01-30 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 端末、基地局及び通信方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1074886A (ja) * | 1996-08-30 | 1998-03-17 | Hitachi Ltd | 半導体モジュール |
JPH11163257A (ja) * | 1997-11-26 | 1999-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JP2005216876A (ja) * | 2004-01-27 | 2005-08-11 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュール |
JP2009277975A (ja) * | 2008-05-16 | 2009-11-26 | Toyota Industries Corp | 半導体装置 |
WO2012018073A1 (ja) * | 2010-08-04 | 2012-02-09 | ローム株式会社 | パワーモジュールおよび出力回路 |
WO2013085839A2 (en) * | 2011-12-07 | 2013-06-13 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
JP2013179362A (ja) * | 2013-06-13 | 2013-09-09 | Fuji Electric Co Ltd | 半導体パワーモジュール |
-
2018
- 2018-06-18 JP JP2018115281A patent/JP6560407B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1074886A (ja) * | 1996-08-30 | 1998-03-17 | Hitachi Ltd | 半導体モジュール |
JPH11163257A (ja) * | 1997-11-26 | 1999-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JP2005216876A (ja) * | 2004-01-27 | 2005-08-11 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュール |
JP2009277975A (ja) * | 2008-05-16 | 2009-11-26 | Toyota Industries Corp | 半導体装置 |
WO2012018073A1 (ja) * | 2010-08-04 | 2012-02-09 | ローム株式会社 | パワーモジュールおよび出力回路 |
WO2013085839A2 (en) * | 2011-12-07 | 2013-06-13 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
JP2013179362A (ja) * | 2013-06-13 | 2013-09-09 | Fuji Electric Co Ltd | 半導体パワーモジュール |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020021770A1 (ja) | 2018-07-25 | 2020-01-30 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 端末、基地局及び通信方法 |
EP4344119A2 (en) | 2018-07-25 | 2024-03-27 | Panasonic Intellectual Property Corporation of America | Transmission of channel state information and uplink data |
Also Published As
Publication number | Publication date |
---|---|
JP6560407B2 (ja) | 2019-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6357394B2 (ja) | 半導体装置 | |
JP6333693B2 (ja) | 半導体装置 | |
JP6765469B2 (ja) | パワーモジュール半導体装置 | |
CN106158839B (zh) | 半导体器件 | |
JP5259016B2 (ja) | パワー半導体モジュール | |
EP2833405A1 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
TWI753996B (zh) | 電子裝置 | |
JP2018041769A (ja) | 半導体装置 | |
JP6673803B2 (ja) | 電子装置 | |
US20210407875A1 (en) | Semiconductor device | |
JP2007068302A (ja) | 電力用半導体素子及び半導体電力変換装置 | |
US11996344B2 (en) | Semiconductor device | |
JP6354674B2 (ja) | 半導体装置 | |
JP6560407B2 (ja) | 半導体装置 | |
JP6574019B2 (ja) | 半導体装置 | |
JP7428679B2 (ja) | パワー半導体装置および電力変換装置 | |
CN117438412A (zh) | 半导体模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6560407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |