JP6836201B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP6836201B2
JP6836201B2 JP2017242698A JP2017242698A JP6836201B2 JP 6836201 B2 JP6836201 B2 JP 6836201B2 JP 2017242698 A JP2017242698 A JP 2017242698A JP 2017242698 A JP2017242698 A JP 2017242698A JP 6836201 B2 JP6836201 B2 JP 6836201B2
Authority
JP
Japan
Prior art keywords
terminal
potential terminal
semiconductor device
semiconductor
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017242698A
Other languages
English (en)
Other versions
JP2019110228A (ja
Inventor
哲矢 松岡
哲矢 松岡
優 山平
優 山平
和馬 福島
和馬 福島
規行 柿本
規行 柿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017242698A priority Critical patent/JP6836201B2/ja
Priority to PCT/JP2018/039116 priority patent/WO2019123818A1/ja
Priority to CN201880079575.3A priority patent/CN111480231B/zh
Priority to DE112018006457.3T priority patent/DE112018006457T5/de
Publication of JP2019110228A publication Critical patent/JP2019110228A/ja
Priority to US16/904,088 priority patent/US11538794B2/en
Application granted granted Critical
Publication of JP6836201B2 publication Critical patent/JP6836201B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)

Description

この明細書における開示は、電力変換装置に関する。
特許文献１には、電力変換装置が開示されている。この電力変換装置は、上下アームを構成する２種類の半導体装置を備えている。半導体装置のひとつはＩＧＢＴが形成された半導体チップを２つ有しており、ＩＧＢＴは互いに並列接続されて上アームを構成している。半導体装置の残りのひとつはＩＧＢＴが形成された半導体チップを２つ有しており、ＩＧＢＴは互いに並列接続されて下アームを構成している。
特開２０１６−１５７８５０号公報
上記した電力変換装置において、上アーム側の半導体装置は、電気的な接続機能を提供する主端子として、ＩＧＢＴの高電位側の電極に接続された第１高電位端子と、ＩＧＢＴの低電位側の電極に接続された第１低電位端子をそれぞれ１本有している。そして、２つの半導体チップの並び方向において、第１高電位端子が一方の半導体チップ側に偏って配置され、第１低電位端子が残りの半導体チップ側に偏って配置されている。
同じく、下アーム側の半導体装置は、電気的な接続機能を提供する主端子として、ＩＧＢＴの高電位側の電極に接続された第２高電位端子と、ＩＧＢＴの低電位側の電極に接続された第２低電位端子をそれぞれ１本有している。そして、２つの半導体チップの並び方向において、第２高電位端子が一方の半導体チップ側に偏って配置され、第２低電位端子が残りの半導体チップ側に偏って配置されている。
このため、上アーム及び下アームのいずれにおいても、並列回路におけるスイッチング時の電流アンバランスが問題となる。
一方、同じ半導体装置を２つ用いて上下アームを構成することも考えられる。しかしながら、上下アームを繋ぐための第１低電位端子と第２高電位端子との接続が複雑になるなど、主回路配線のインダクタンスが増加する虞がある。
本開示はこのような課題に鑑みてなされたものであり、スイッチング時の電流アンバランスを抑制しつつ、主回路配線のインダクタンスを低減できる電力変換装置を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示のひとつである電力変換装置は、上アーム（１１）と下アーム（１２）が直列接続されてなる上下アーム（１０）を含む電力変換装置であって、
第１スイッチング素子（１１０）がそれぞれ形成された複数の第１半導体チップ（４１）と、第１半導体チップに接続され、電気的な接続機能を提供する複数の第１主端子（７１ｍ）と、を有し、第１スイッチング素子が互いに並列接続されて上アームを構成し、第１主端子として、第１スイッチング素子の高電位側の電極に接続された第１高電位端子（Ｃ１）と、第１スイッチング素子の低電位側の電極に接続された第１低電位端子（Ｅ１）を含む第１半導体装置（２１）と、
第２スイッチング素子（１２０）がそれぞれ形成された複数の第２半導体チップ（４２）と、第２半導体チップに接続され、電気的な接続機能を提供する複数の第２主端子（７２ｍ）と、を有し、第２スイッチング素子が互いに並列接続されて下アームを構成し、第２主端子として、第２スイッチング素子の高電位側の電極に接続された第２高電位端子（Ｅ２）と、第２スイッチング素子の低電位側の電極に接続された第２低電位端子（Ｃ２）を含む第２半導体装置（２２）と、
第１低電位端子と第２高電位端子とを架橋し、第１低電位端子及び第２高電位端子とともに、上アームと下アームとの連結部である上下連結部（９１）を形成する架橋部材（８０）と、
を備え、
第１半導体装置において、
第１主端子が、第１高電位端子及び第１低電位端子の少なくとも一方を複数本含み、
複数の第１半導体チップが、少なくとも２つの第１半導体チップの並び方向である第１方向と直交する第１軸（Ａ１）に対して線対称配置され、
第１軸を対称軸として第１高電位端子及び第１低電位端子がそれぞれ線対称配置され、
第２半導体装置において、
第２主端子が、第２高電位端子及び第２低電位端子の少なくとも一方を複数本含み、
複数の第２半導体チップが、少なくとも２つの第２半導体チップの並び方向である第２方向に直交する第２軸（Ａ２）に対して線対称配置され、
第２高電位端子に対する第２低電位端子の配置が、第１高電位端子に対する第１低電位端子の配置と異なるように、第２軸を対称軸として第２高電位端子及び第２低電位端子がそれぞれ線対称配置されている。
この電力変換装置によれば、第１高電位端子及び第１低電位端子の少なくとも一方を複数本として３本以上の第１主端子をもたせ、第１高電位端子及び第１低電位端子のそれぞれを、第１半導体チップの第１軸を対称軸として線対称配置させている。したがって、上アーム側の並列回路において配線インダクタンスをほぼ等しくすることができる。
同じく、第２高電位端子及び第２低電位端子の少なくとも一方を複数本として３本以上の第２主端子をもたせ、第２高電位端子及び第２低電位端子のそれぞれを、第２半導体チップの第２軸を対称軸として線対称配置させている。したがって、下アーム側の並列回路において配線インダクタンスをほぼ等しくすることができる。以上により、上下アームを構成する第１半導体装置及び第２半導体装置のそれぞれにおいて、スイッチング時の電流アンバランスを抑制することができる。
また、第２高電位端子に対する第２低電位端子の配置が、第１高電位端子に対する第１低電位端子の配置と異なっている。このように、上アーム側の第１半導体装置と下アーム側の第２半導体装置とが異なる種類とされている。したがって、同じ種類の半導体装置を用いて上下アームを構成する場合に較べて、たとえば第１低電位端子と第２高電位端子の接続構造を簡素化し、主回路配線のインダクタンスを低減することができる。
第１実施形態の電力変換装置を示す回路図である。 半導体装置を示す平面図である。 主端子側から見た平面図である。 図２のIV-IV線に沿う断面図である。 半導体モジュールを主端子側から見た平面図である。 図５をＸ１方向から見た平面図である。 インダクタンスを考慮した半導体モジュールの等価回路図である。 電力変換装置の概略構成を示す平面図である。 図８のIX-IX線に沿う断面図である。 図８のX-X線に沿う断面図である。 積層部の製造方法を示す平面図である。 積層部の製造方法を示す平面図である。 第２実施形態の電力変換装置において、半導体モジュールを示す平面図である。 図１３をＸ２方向から見た平面図である。 第３実施形態の電力変換装置において、架橋部材を示す斜視図である。 半導体モジュールを示す平面図である。 図１６をＸ３方向から見た平面図である。 定常時の電流経路を示す平面図である。 定常時の電流経路を示す等価回路図である。 第４実施形態の電力変換装置において、半導体モジュールを示す平面図である。 定常時の電流経路を示す等価回路図である。 第５実施形態の電力変換装置を示す平面図である。 第１変形例を示す平面図である。 第２変形例を示す平面図である。 第３変形例を示す平面図である。 第４変形例を示す平面図である。 第５変形例を示す平面図である。 第６変形例を示す平面図である。 第７変形例を示す平面図である。 第８変形例を示す平面図である。 第９変形例を示す平面図である。 第１０変形例を示す平面図である。 第１１変形例を示す平面図である。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体チップの厚み方向をＺ方向、半導体チップの並び方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
（第１実施形態）
（電力変換装置の概略構成）
図１に示す電力変換装置５は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置５は、車両に搭載された直流電源１から供給される直流電力を、三相交流に変換して、三相交流方式のモータ２に出力するように構成されている。モータ２は、車両の走行駆動源として機能する。電力変換装置５は、モータ２により発電された電力を、直流に変換して直流電源１に充電することもできる。このように、電力変換装置５は、双方向の電力変換が可能に構成されている。
電力変換装置５は、上下アーム回路１０により構成される電力変換器として、インバータ１３を備えている。電力変換装置５は、平滑コンデンサ１４と、正極バスバー１５と、負極バスバー１６と、出力バスバー１７をさらに備えている。
上下アーム回路１０は、上アーム回路１１及び下アーム回路１２が、上アーム回路１１を高電位側として直列接続されてなる。上下アーム回路１０は、レグとも称される。上下アーム回路１０が上下アームに相当し、上アーム回路１１が上アームに相当し、下アーム回路１２が下アームに相当する。
上アーム回路１１は、ゲート電極を有する複数のスイッチング素子を有しており、複数のスイッチング素子は互いに並列接続されている。同じく、下アーム回路１２は、ゲート電極を有する複数のスイッチング素子を有しており、複数のスイッチング素子は互いに並列接続されている。本実施形態では、スイッチング素子として、ｎチャネル型の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと示す）を採用している。
上アーム回路１１は、ＩＧＢＴ１１０及びダイオード１１１をそれぞれ２つ有している。ＩＧＢＴ１１０は互いに並列接続されており、ダイオード１１１はＩＧＢＴ１１０のそれぞれに逆並列に接続されている。並列接続された２つのＩＧＢＴ１１０は、１つのドライバにより同時に駆動する。換言すれば、２つのＩＧＢＴ１１０のゲート電極は、互いに同じゲートドライバに電気的に接続される。
下アーム回路１２は、ＩＧＢＴ１２０及びダイオード１２１をそれぞれ２つ有している。ＩＧＢＴ１２０は互いに並列接続されており、ダイオード１２１はＩＧＢＴ１２０のそれぞれに逆並列に接続されている。並列接続された２つのＩＧＢＴ１２０は、互いに同じゲートドライバに電気的に接続される。
ＩＧＢＴ１１０のコレクタ電極及びダイオード１１１のカソード電極は、後述するコレクタ端子Ｃ１及び正極バスバー１５を介して、平滑コンデンサ１４の正極と電気的に接続されている。ＩＧＢＴ１２０のエミッタ電極及びダイオード１２１のアノード電極は、後述するエミッタ端子Ｅ２及び負極バスバー１６を介して、平滑コンデンサ１４の負極と電気的に接続されている。ＩＧＢＴ１１０のエミッタ電極及びダイオード１１１のアノード電極と、ＩＧＢＴ１２０のコレクタ電極及びダイオード１２１のアノード電極は、後述する上下連結部９１及び出力バスバー１７を介して、モータ２の固定子巻線に接続されている。
インバータ１３は、入力された直流電力を所定周波数の三相交流に変換し、モータ２に出力する。インバータ１３は、モータ２により発電された交流電力を、直流電力に変換する。インバータ１３は、上下アーム回路１０を三相分備えて構成されている。
平滑コンデンサ１４は、直流電源１側から供給される直流電圧を平滑化する。平滑コンデンサ１４の正極は、直流電源１の正極に接続され、負極側端子は、直流電源１の負極に接続される。平滑コンデンサ１４の正極には正極バスバー１５が接続され、負極には負極バスバー１６が接続されている。正極バスバー１５は、平滑コンデンサ１４の正極とコレクタ端子Ｃ１を繋ぐ配線である。負極バスバー１６は、平滑コンデンサ１４の負極とエミッタ端子Ｅ２を繋ぐ配線である。
出力バスバー１７は、上アーム回路１１と下アーム回路１２の中点（接続点）に接続されており、インバータ１３とモータ２の固定子巻線とを接続する配線の少なくとも一部を構成している。本実施形態では、出力バスバー１７として、インバータ１３のＵ相に対応する出力バスバー１７ｕ、Ｖ相に対応する出力バスバー１７ｖ、Ｗ相に対応する出力バスバー１７ｗを有している。出力バスバー１７が、負荷としてのモータ２へ接続するための配線部に相当する。
電力変換装置５は、上記したインバータ１３に加えて、直流電源１から供給される直流電圧を昇圧する昇圧コンバータ、インバータ１３や昇圧コンバータを構成するスイッチング素子の動作を制御するゲートドライバなどを備えてもよい。
（上下アーム回路を構成する半導体モジュール）
上下アーム回路１０は、図２及び図３に示す半導体装置２０を用いて構成されている。半導体装置２０は、上アーム回路１１を構成する第１半導体装置２１と、下アーム回路１２を構成する第２半導体装置２２を有している。第１半導体装置２１及び第２半導体装置２２は、後述するように積層配置されるが、図２〜図４では、便宜上、横並びで示している。
先ず、第１半導体装置２１について説明する。
図２〜図４に示すように、第１半導体装置２１は、封止樹脂体３１と、半導体チップ４１と、ヒートシンク５１ｃ，５１ｅと、ターミナル６１と、外部接続端子である主端子７１ｍ及び信号端子７１ｓを備えている。
封止樹脂体３１は、半導体チップ４１などを封止している。封止樹脂体３１は、たとえばエポキシ系樹脂からなる。封止樹脂体３１は、たとえばトランスファモールド法により成形されている。封止樹脂体３１は、略直方体状をなしている。封止樹脂体３１は、平面略矩形状をなしている。封止樹脂体３１が、第１封止樹脂体に相当する。
半導体チップ４１には、上記したＩＧＢＴ１１０及びダイオード１１１が形成されている。すなわち、半導体チップ４１には、ＲＣ（Reverse Conducting）−ＩＧＢＴが形成されている。第１半導体装置２１は、並列回路を形成するために半導体チップ４１を２つ有している。以下において、半導体チップ４１のひとつを半導体チップ４１ａとも示し、半導体チップ４１の残りのひとつを半導体チップ４１ｂとも称する。半導体チップ４１が第１半導体チップに相当し、ＩＧＢＴ１１０が第１スイッチング素子に相当する。
半導体チップ４１のそれぞれにおいて、ＩＧＢＴ１１０及びダイオード１１１は、Ｚ方向に電流が流れるように縦型構造をなしている。図４に示すように、半導体チップ４１の板厚方向、すなわちＺ方向において、半導体チップ４１の一面にコレクタ電極４１ｃが形成され、一面と反対の裏面にエミッタ電極４１ｅが形成されている。コレクタ電極４１ｃはダイオード１１１のカソード電極も兼ねており、エミッタ電極４１ｅはダイオード１１１のアノード電極も兼ねている。コレクタ電極４１ｃが高電位側の電極に相当し、エミッタ電極４１ｅが低電位側の電極に相当する。
２つの半導体チップ４１は、互いに略一致する構造、すなわち同じ形状及び大きさを有している。半導体チップ４１は、平面略矩形状をなしている。２つの半導体チップ４１は、コレクタ電極４１ｃがＺ方向における同じ側となるように配置されている。２つの半導体チップ４１は、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に並んで配置されている。Ｘ方向が、第１方向に相当する。
図２に示すように、２つの半導体チップ４１（４１ａ，４１ｂ）は、Ｘ方向及びＺ方向に直交する第１軸Ａ１を対称軸として、線対称配置されている。本実施形態では、封止樹脂体３１が平面略矩形状をなしており、第１軸Ａ１が、封止樹脂体３１の外形のＸ方向中心と略一致するように、２つの半導体チップ４１が配置されている。
図示を省略するが、半導体チップ４１の裏面、すなわちエミッタ電極形成面には、信号用の電極であるパッドも形成されている。パッドは、エミッタ電極４１ｅとは別の位置に形成されている。
ヒートシンク５１ｃ，５１ｅは、半導体チップ４１の熱を第１半導体装置２１の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ヒートシンク５１ｃ，５１ｅは、放熱板とも称される。本実施形態では、ヒートシンク５１ｃ，５１ｅのそれぞれが、Ｚ方向からの投影視において、２つの半導体チップ４１を内包するように設けられている。半導体チップ４１は、Ｚ方向において、ヒートシンク５１ｃ，５１ｅの間に配置されている。ヒートシンク５１ｃ，５１ｅは、Ｘ方向を長手方向とする平面略矩形状をなしている。ヒートシンク５１ｃ，５１ｅの厚みはほぼ一定とされ、その板厚方向はＺ方向に略平行となっている。
図４に示すように、ヒートシンク５１ｃはコレクタ電極４１ｃに接続されており、ヒートシンク５１ｅはエミッタ電極４１ｅに接続されている。ヒートシンク５１ｃは、はんだなどの図示しない接続部材を介して、コレクタ電極４１ｃに接続されている。ヒートシンク５１ｅは、ターミナル６１及び図示しない接続部材を介して、エミッタ電極４１ｅに接続されている。
ヒートシンク５１ｃ，５１ｅの大部分は、封止樹脂体３１によって覆われている。ヒートシンク５１ｃ，５１ｅの表面のうち、半導体チップ４１とは反対の面が、封止樹脂体３１から露出されている。Ｚ方向において、封止樹脂体３１の一面からヒートシンク５１ｃが露出され、一面とは反対の面からヒートシンク５１ｅが露出されている。
ターミナル６１は、半導体チップ４１のエミッタ電極４１ｅとヒートシンク５１ｅとの間に介在している。ターミナル６１は、半導体チップ４１ごとに設けられている。ターミナル６１は、エミッタ電極４１ｅとヒートシンク５１ｅとの熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ターミナル６１は、対応するエミッタ電極４１ｅに対向配置され、図示しない接続部材を介して、エミッタ電極４１ｅに接続されている。ターミナル６１は、図示しない接続部材を介して、ヒートシンク５１ｅに接続されている。
主端子７１ｍは、外部接続端子のうち、主電流が流れる端子である。主端子７１ｍは、コレクタ端子Ｃ１と、エミッタ端子Ｅ１を有している。コレクタ端子Ｃ１は、コレクタ電極４１ｃに接続されている。コレクタ端子Ｃ１は、ヒートシンク５１ｃを介して、コレクタ電極４１ｃに接続されている。エミッタ端子Ｅ１は、エミッタ電極４１ｅに接続されている。エミッタ端子Ｅ１は、ヒートシンク５１ｅ及びターミナル６１を介して、エミッタ電極４１ｅに接続されている。主端子７１ｍが第１主端子に相当し、コレクタ端子Ｃ１が第１高電位端子に相当し、エミッタ端子Ｅ１が第１低電位端子に相当する。
本実施形態では、同一の金属板を加工することで、コレクタ端子Ｃ１がヒートシンク５１ｃと一体的に設けられている。コレクタ端子Ｃ１は、ヒートシンク５１ｃよりも厚みが薄くされ、ヒートシンク５１ｃの露出面と反対の面に略面一で連なっている。コレクタ端子Ｃ１は、封止樹脂体３１内に屈曲部を有しており、封止樹脂体３１のひとつの側面３１ａであって、Ｚ方向における中央付近から外部に突出している。同様に、エミッタ端子Ｅ１がヒートシンク５１ｅと一体的に設けられている。エミッタ端子Ｅ１は、コレクタ端子Ｃ１と同じ側面３１ａであって、Ｚ方向における中央付近から外部に突出している。すなわち、すべての主端子７１ｍが同じ側面３１ａから突出している。
コレクタ端子Ｃ１及びエミッタ端子Ｅ１の突出部分は、Ｙ方向に延設されている。また、板厚方向はＺ方向に略一致しており、コレクタ端子Ｃ１及びエミッタ端子Ｅ１は、Ｘ方向に並んで配置されている。本実施形態では、図２に示すように、主端子７１ｍとして、１本のコレクタ端子Ｃ１と２本のエミッタ端子Ｅ１を有しており、Ｘ方向において、エミッタ端子Ｅ１の間にコレクタ端子Ｃ１が配置されている。
このように、第１半導体装置２１は、３本の主端子７１ｍを有している。そして、コレクタ端子Ｃ１及びエミッタ端子Ｅ１のそれぞれが、第１軸Ａ１を対称軸として線対称配置されている。コレクタ端子Ｃ１は、第１軸Ａ１上に配置されており、コレクタ端子Ｃ１の幅の中心が、第１軸Ａ１と略一致している。２本のエミッタ端子Ｅ１は、第１軸Ａ１を対称軸として線対称配置されている。エミッタ端子Ｅ１のひとであるエミッタ端子Ｅ１１は、第１軸Ａ１よりも半導体チップ４１ａ側に偏って配置され、エミッタ端子Ｅ１の残りのひとつであるエミッタ端子Ｅ１２は、第１軸Ａ１よりも半導体チップ４１ｂ側に偏って配置されている。
信号端子７１ｓは、対応する半導体チップ４１のパッドに接続されている。信号端子７１ｓは、封止樹脂体３１の内部で、たとえばボンディングワイヤを介してパッドに接続されている。信号端子７１ｓは、封止樹脂体３１の側面、詳しくは側面３１ａと反対の面から外部に突出している。信号端子７１ｓは、Ｙ方向であって主端子７１ｍとは反対向きに突出している。
以上のように構成される第１半導体装置２１では、封止樹脂体３１により、２つの半導体チップ４１、ヒートシンク５１ｃ，５１ｅそれぞれの一部、ターミナル６１、複数の主端子７１ｍそれぞれの一部、及び複数の信号端子７１ｓそれぞれの一部が、一体的に封止されている。
次に、第２半導体装置２２について説明する。
第２半導体装置２２の基本構成は、第１半導体装置２１と同じである。第２半導体装置２２も、第１半導体装置２１同様、封止樹脂体３２と、半導体チップ４２と、ヒートシンク５２ｃ，５２ｅと、ターミナル６２と、外部接続端子である主端子７２ｍ及び信号端子７２ｓを備えている。
封止樹脂体３２は、半導体チップ４２などを封止している。封止樹脂体３２は、封止樹脂体３１同様、略直方体状をなしている。本実施形態では、封止樹脂体３２が、封止樹脂体３１と略一致する構造、すなわち同じ形状及び大きさをなしている。封止樹脂体３２が、第２封止樹脂体に相当する。
半導体チップ４２には、上記したＩＧＢＴ１２０及びダイオード１２１が形成されている。半導体チップ４２には、ＲＣ−ＩＧＢＴが形成されている。第２半導体装置２２は、並列回路を形成するために半導体チップ４２を２つ有している。以下において、半導体チップ４２のひとつを半導体チップ４２ａ、半導体チップ４２の残りのひとつを半導体チップ４２ｂとも称する。半導体チップ４２が第２半導体チップに相当し、ＩＧＢＴ１２０が第２スイッチング素子に相当する。
２つの半導体チップ４２は、互いに略一致する構造、すなわち同じ形状及び大きさを有している。本実施形態では、半導体チップ４２が、半導体チップ４１と略一致する構造とされている。２つの半導体チップ４２は、コレクタ電極４２ｃがＺ方向における同じ側となるように配置されている。２つの半導体チップ４２は、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に並んで配置されている。Ｘ方向が、第２方向に相当する。
図２に示すように、２つの半導体チップ４２（４２ａ，４２ｂ）は、Ｘ方向及びＺ方向に直交する第２軸Ａ２を対称軸として、線対称配置されている。本実施形態では、封止樹脂体３２が平面略矩形状をなしており、第２軸Ａ２が、封止樹脂体３２の外形のＸ方向中心と略一致するように、２つの半導体チップ４２が配置されている。
ヒートシンク５２ｃ，５２ｅは、半導体チップ４２の熱を第２半導体装置２２の外部に放熱する機能を果たすとともに、配線としての機能も果たす。本実施形態では、ヒートシンク５２ｃ，５２ｅのそれぞれが、Ｚ方向からの投影視において、２つの半導体チップ４２を内包するように設けられている。半導体チップ４２は、Ｚ方向において、ヒートシンク５２ｃ，５２ｅの間に配置されている。
図４に示すように、ヒートシンク５２ｃはコレクタ電極４２ｃに接続されており、ヒートシンク５２ｅはエミッタ電極４２ｅに接続されている。ヒートシンク５２ｃ，５２ｅの大部分は、封止樹脂体３２によって覆われている。ヒートシンク５２ｃ，５２ｅの表面のうち、半導体チップ４２とは反対の面が、封止樹脂体３２から露出されている。Ｚ方向において封止樹脂体３２の一面からヒートシンク５２ｃが露出され、一面とは反対の面からヒートシンク５２ｅが露出されている。
ターミナル６２は、半導体チップ４２のエミッタ電極４２ｅとヒートシンク５２ｅとの間に介在している。ターミナル６２は、半導体チップ４２ごとに設けられている。ターミナル６２は、対応するエミッタ電極４２ｅに対向配置され、図示しない接続部材を介してエミッタ電極４２ｅに接続されている。ターミナル６２は、図示しない接続部材を介してヒートシンク５２ｅに接続されている。
主端子７２ｍは、外部接続端子のうち、主電流が流れる端子である。主端子７２ｍは、コレクタ端子Ｃ２と、エミッタ端子Ｅ２を有している。コレクタ端子Ｃ２は、コレクタ電極４２ｃに接続されている。コレクタ端子Ｃ２は、ヒートシンク５２ｃを介して、コレクタ電極４２ｃに接続されている。エミッタ端子Ｅ２は、エミッタ電極４２ｅに接続されている。エミッタ端子Ｅ２は、ヒートシンク５２ｅ及びターミナル６２を介して、エミッタ電極４２ｅに接続されている。主端子７２ｍが第２主端子に相当し、コレクタ端子Ｃ２が第２高電位端子に相当し、エミッタ端子Ｅ２が第２低電位端子に相当する。
本実施形態では、コレクタ端子Ｃ２もヒートシンク５２ｃと一体的に設けられている。コレクタ端子Ｃ２は、封止樹脂体３２のひとつの側面３２ａであって、Ｚ方向における中央付近から外部に突出している。同じく、エミッタ端子Ｅ２もヒートシンク５２ｅと一体的に設けられている。エミッタ端子Ｅ２は、コレクタ端子Ｃ２と同じ側面３２ａであって、Ｚ方向における中央付近から外部に突出している。すなわち、すべての主端子７２ｍが同じ側面３２ａから突出している。
コレクタ端子Ｃ２及びエミッタ端子Ｅ２の突出部分は、Ｙ方向に延設されている。また、板厚方向はＺ方向に略一致しており、コレクタ端子Ｃ２及びエミッタ端子Ｅ２は、Ｘ方向に並んで配置されている。本実施形態では、図２に示すように、主端子７２ｍとして、２本のコレクタ端子Ｃ２と１本のエミッタ端子Ｅ２を有している。すなわち、コレクタ端子Ｃ１と同じ本数のエミッタ端子Ｅ２を有し、エミッタ端子Ｅ１と同じ本数のコレクタ端子Ｃ２を有している。
第２半導体装置２２は、３本の主端子７２ｍを有している。そして、Ｘ方向において、コレクタ端子Ｃ２の間にエミッタ端子Ｅ２が配置されている。コレクタ端子Ｃ２及びエミッタ端子Ｅ２は、第２軸Ａ２を対称軸として線対称配置されている。エミッタ端子Ｅ２は、第２軸Ａ２上に配置されており、エミッタ端子Ｅ２の幅の中心が、第２軸Ａ２と略一致している。２本のコレクタ端子Ｃ２は、第２軸Ａ２を対称軸として線対称配置されている。コレクタ端子Ｃ２のひとつであるコレクタ端子Ｃ２１は、Ｘ方向において第２軸Ａ２よりも半導体チップ４２ａ側に偏って配置され、コレクタ端子Ｃ２の残りのひとつであるコレクタ端子Ｃ２２は、第２軸Ａ２よりも半導体チップ４２ｂ側に偏って配置されている。
特に、本実施形態では、第２軸Ａ２からコレクタ端子Ｃ２の幅方向中心までの距離が、第１軸Ａ１からエミッタ端子Ｅ１の幅方向中心までの距離と略等しくされている。すなわち、コレクタ端子Ｃ１，Ｃ２、エミッタ端子Ｅ１，Ｅ２の並びは異なるものの、主端子７１ｍ，７２ｍとしては同じ配置とされている。
信号端子７２ｓは、対応する半導体チップ４２のパッドに接続されている。信号端子７２ｓは、封止樹脂体３２の側面３２ａと反対の面から外部に突出している。信号端子７１ｓは、Ｙ方向であって主端子７１ｍとは反対向きに突出している。
次に、第１半導体装置２１と第２半導体装置２２の接続構造について説明する。
図５及び図６に示すように、第１半導体装置２１及び第２半導体装置２２が架橋部材８０により接続され、半導体モジュール９０が構成されている。半導体モジュール９０により、上下アーム回路１０、すなわちインバータ１３の一相分が構成される。電力変換装置５は、半導体モジュール９０を備えている。
架橋部材８０は、第１半導体装置２１のエミッタ端子Ｅ１と第２半導体装置２２のコレクタ端子Ｃ２を架橋し、上アーム回路１１と下アーム回路１２を直列に接続する。架橋部材８０は、エミッタ端子Ｅ１及びコレクタ端子Ｃ２とともに、上アーム回路１１と下アーム回路１２の連結部分である上下連結部９１を形成する。架橋部材８０は、金属板を加工することで形成されている。架橋部材８０は、繋ぎバスバーとも称される。エミッタ端子Ｅ１及びコレクタ端子Ｃ２が、連結端子に相当する。
架橋部材８０は、エミッタ端子Ｅ１との接続部分である接続部８１と、コレクタ端子Ｃ２との接続部分である接続部８２と、接続部８１，８２を繋ぐ繋ぎ部８３を有している。接続部８１，８２は、たとえばレーザ溶接によって接続されている。本実施形態では、第１半導体装置２１が２本のエミッタ端子Ｅ１を有し、第２半導体装置２２が２本のコレクタ端子Ｃ２を有している。そして、２つの架橋部材８０により、第１半導体装置２１と第２半導体装置２２が接続されている。半導体モジュール９０が、上下連結部９１を２つ有している。架橋部材８０のひとつである架橋部材８０ａは、エミッタ端子Ｅ１１とコレクタ端子Ｃ２１を接続している。架橋部材８０の残りのひとつである架橋部材８０ｂは、エミッタ端子Ｅ１２とコレクタ端子Ｃ２２を接続している。
上下アーム回路１０を構成する第１半導体装置２１と第２半導体装置２２は、半導体チップ４１，４２の板厚方向であるＺ方向において隣り合うように積層されている。この積層状態において、コレクタ端子Ｃ１とエミッタ端子Ｅ２が対向し、エミッタ端子Ｅ１及びコレクタ端子Ｃ２もそれぞれ対向している。ここで、対向とは、少なくとも一部分が対向していればよい。本実施形態では、対応する主端子７１ｍ，７２ｍにおいて、封止樹脂体３１からの突出部分と封止樹脂体３２からの突出部分とが、ほぼ全域で対向している。
接続部８１，８２は、Ｘ方向、すなわちエミッタ端子Ｅ１及びコレクタ端子Ｃ２の幅方向に延設されている。繋ぎ部８３は、Ｘ方向において接続部８１，８２の同じ側の端部に連なっている。繋ぎ部８３の板厚方向は、Ｘ方向とされている。架橋部材８０は、略コの字状（略Ｕ字状）をなしている。
架橋部材８０は、接続部８１，８２の板厚方向がＺ方向となるように配置されている。そして、接続部８１，８２の板面が、対応するエミッタ端子Ｅ１及びコレクタ端子Ｃ２に接続されている。板面とは、接続部８１，８２の板厚方向に略直交する面である。接続部８１は、エミッタ端子Ｅ１の内面７１ａに接続されている。接続部８２は、コレクタ端子Ｃ２の内面７２ａに接続されている。内面７１ａ，７２ａは、主端子７１ｍ，７２ｍの互いに向き合う側の面であり、外面７１ｂ，７２ｂは、内面７１ａ，７２ａとは反対側の面である。接続部８１が第１接続部に相当し、接続部８２が第２接続部に相当する。
本実施形態では、２つの上下連結部９１において、同じ構造の架橋部材８０を採用している。そして、繋ぎ部８３同士がＸ方向において近づくように、２つの架橋部材８０を１８０度反転させた位置関係にして、エミッタ端子Ｅ１及びコレクタ端子Ｃ２に接続している。
架橋部材８０ａには、出力バスバー１７が連なっている。同一の金属板を加工することで、出力バスバー１７は、架橋部材８０ａと一体的に設けられている。このように、出力バスバー１７が、半導体モジュール９０に一体化されている。出力バスバー１７は、架橋部材８０ａの端面８４に連なっている。端面８４とは、板厚方向に平行な面、すなわち板面に略直交する面である。出力バスバー１７は、端面８４から引き出された延設部分である。本実施形態では、出力バスバー１７が、接続部８１の端面８４に連なっている。このように、出力バスバー１７は、複数の上下連結部９１の一部のみ、具体的には２つの上下連結部９１のひとつのみから引き出されている。
次に、半導体モジュール９０を備える電力変換装置５の効果について説明する。
以下において、半導体チップ４１ａに形成されたＩＧＢＴ１１０をＩＧＢＴ１１０ａとも称し、半導体チップ４１ｂに形成されたＩＧＢＴ１１０をＩＧＢＴ１１０ｂとも称する。また、半導体チップ４２ａに形成されたＩＧＢＴ１２０をＩＧＢＴ１２０ａとも称し、半導体チップ４２ｂに形成されたＩＧＢＴ１２０をＩＧＢＴ１２０ｂとも称する。
図７は、半導体モジュール９０、すなわち上下アーム回路１０の配線インダクタンスを考慮した等価回路図を示している。Ｌｃ１１は、上アーム側の並列回路において、ＩＧＢＴ１１０ａのコレクタ側の配線インダクタンスを示し、Ｌｃ１２は、ＩＧＢＴ１１０ｂのコレクタ側の配線インダクタンスを示している。Ｌｅ１１は、ＩＧＢＴ１１０ａのエミッタ側の配線インダクタンスを示し、Ｌｅ１２は、ＩＧＢＴ１１０ｂのエミッタ側の配線インダクタンスを示している。Ｌｃ２１は、下アーム側の並列回路において、ＩＧＢＴ１２０ａのコレクタ側の配線インダクタンスを示し、Ｌｃ２２は、ＩＧＢＴ１１０ｂのコレクタ側の配線インダクタンスを示している。Ｌｅ２１は、ＩＧＢＴ１２０ａのエミッタ側の配線インダクタンスを示し、Ｌｅ２２は、ＩＧＢＴ１２０ｂのエミッタ側の配線インダクタンスを示している。
第１半導体装置２１は、高電位側のコレクタ端子Ｃ１及び低電位側のエミッタ端子Ｅ１の少なくとも一方を複数本有している。また、複数の半導体チップ４１が、少なくとも２つの半導体チップ４１（４１ａ，４１ｂ）の並び方向と直交する第１軸Ａ１に対して線対称配置されている。そして、第１軸Ａ１を対称軸として、コレクタ端子Ｃ１及びエミッタ端子Ｅ１がそれぞれ線対称配置されている。
これにより、コレクタ端子Ｃ１→半導体チップ４１ａ（ＩＧＢＴ１１０ａ）→エミッタ端子Ｅ１１の電流経路と、コレクタ端子Ｃ１→半導体チップ４１ｂ（ＩＧＢＴ１１０ｂ）→エミッタ端子Ｅ１２の電流経路とが、図２に示すように第１軸Ａ１を対称軸としてほぼ線対称となる。したがって、コレクタ側の配線インダクタンスＬｃ１１，Ｌｃ１２を互いにほぼ等しくし、エミッタ側の配線インダクタンスＬｅ１１，Ｌｃ１２を互いにほぼ等しくすることができる。
同じく、第２半導体装置２２は、高電位側のコレクタ端子Ｃ２及び低電位側のエミッタ端子Ｅ２の少なくとも一方を複数本有している。また、複数の半導体チップ４２が、少なくとも２つの半導体チップ４２の並び方向であるＸ方向と直交する第２軸Ａ２に対して線対称配置されている。そして、第２軸Ａ２を対称軸としてコレクタ端子Ｃ２及びエミッタ端子Ｅ２がそれぞれ線対称配置されている。
これにより、コレクタ端子Ｃ２１→半導体チップ４２ａ（ＩＧＢＴ１２０ａ）→エミッタ端子Ｅ２の電流経路と、コレクタ端子Ｃ２２→半導体チップ４２ｂ（ＩＧＢＴ１２０ｂ）→エミッタ端子Ｅ２の電流経路とが、図２に示すように第２軸Ａ２を対称軸としてほぼ線対称となる。したがって、配線インダクタンスＬｃ２１，Ｌｃ２２を互いにほぼ等しくし、配線インダクタンスＬｅ２１，Ｌｅ２２を互いにほぼ等しくすることができる。
以上により、上下アーム回路１０を構成する第１半導体装置２１及び第２半導体装置２２のそれぞれにおいて、スイッチング時の電流アンバランスを抑制することができる。
また、主端子７１ｍは１本のコレクタ端子Ｃ１と２本のエミッタ端子Ｅ１を有し、エミッタ端子Ｅ１の間にコレクタ端子Ｃ１が配置されている。一方、主端子７２ｍは１本のエミッタ端子Ｅ２と２本のコレクタ端子Ｃ２を有し、コレクタ端子Ｃ２の間にエミッタ端子Ｅ２が配置されている。このように、第１半導体装置２１と第２半導体装置２２とで、高電位端子（コレクタ端子）と低電位端子（エミッタ端子）の配置が異なっている。したがって、同じ種類（１種類）の半導体装置を用いて上下アーム回路を構成する場合に較べて、たとえばエミッタ端子Ｅ１とコレクタ端子Ｃ２の接続構造を簡素化し、主回路配線のインダクタンスを低減することができる。これにより、スイッチング時に生じるサージ電圧を低減することができる。なお、主回路とは、平滑コンデンサ１４と上下アーム回路１０を含む回路である。
以上により、本実施形態の電力変換装置５（半導体モジュール９０）によれば、スイッチング時の電流アンバランスを抑制しつつ、主回路配線のインダクタンスを低減することができる。特に、本実施形態では、第１軸Ａ１が、封止樹脂体３１の外形のＸ方向中心と略一致しているため、第１半導体装置２１の体格を小型化しつつ、上記効果を奏することができる。同じく、第２軸Ａ２が、封止樹脂体３２の外形のＸ方向中心と略一致しているため、第２半導体装置２２の体格を小型化しつつ、上記効果を奏することができる。
さらに本実施形態では、コレクタ端子Ｃ１とエミッタ端子Ｅ２を同数有し、エミッタ端子Ｅ１とコレクタ端子Ｃ２を同数有している。これにより、主端子７１ｍ，７２ｍの本数が異なる構成に較べて、上アーム回路１１と下アーム回路１２の接続や平滑コンデンサ１４との接続を簡素化することができる。これにより、主回路配線のインダクタンスを低減することができる。
特に、上下接続用のエミッタ端子Ｅ１及びコレクタ端子Ｃ２をそれぞれ複数本有しており、複数の架橋部材８０によって、複数の上下連結部９１が形成されている。具体的には、半導体チップ４１と同数の上下連結部９１が形成されている。このように、上下連結部９１も並列とされているため、電流経路の増加により、主回路配線のインダクタンスを低減することができる。
また、上下アーム回路１０を構成する半導体モジュール９０に、モータ２へ接続するための出力バスバー１７が一体化されている。出力バスバー１７は、複数の上下連結部９１のうち、一部のみから引き出されている。したがって、負荷であるモータ２への接続構造を簡素化しつつ、主回路配線のインダクタンスを低減することができる。なお、本実施形態では、出力バスバー１７が架橋部材８０ａと一体的に設けられる例を示したが、これに限定されない。出力バスバー１７を架橋部材８０ａと別部材としてもよい。
ところで、出力バスバー１７を架橋部材８０ａの板面に接続すると、接続により配線インダクタンスが変化し、電流アンバランス抑制の効果が小さくなる虞がある。本実施形態では、出力バスバー１７が、架橋部材８０ａの板面ではなく、端面８４から引き出されている。すなわち、ｄｉ／ｄｔの変化に影響のない部分から引き出されている。したがって、架橋部材８０ａのみに出力バスバー１７が一体化された構造においても、スイッチング時の電流アンバランスを抑制することができる。
また、複数の上下連結部９１において、同じ構造の架橋部材８０を用いている。これにより、電流アンバランスの抑制効果を高めることができる。特に、本実施形態では、２つの架橋部材８０を１８０度反転させた位置関係にしている。すなわち、２つの架橋部材８０を逆向きに配置している。これにより、対称性を高めて、電流アンバランスをさらに抑制することができる。
また、すべての主端子７１ｍが、封止樹脂体３１の側面３１ａから突出するとともに、半導体チップ４１の並び方向に沿って配列されている。また、すべての主端子７２ｍが、封止樹脂体３２の側面３２ａから突出するとともに、半導体チップ４２の並び方向に沿って配列されている。これにより、上アーム回路１１と下アーム回路１２の接続や平滑コンデンサ１４との接続を簡素化し、主回路配線のインダクタンスを低減することができる。
特に、主端子７１ｍを３本有し、２本のエミッタ端子Ｅ１の間にコレクタ端子Ｃ１が配置されている。また、主端子７２ｍを３本有し、２本のコレクタ端子Ｃ２の間にエミッタ端子Ｅ２が配置されている。これによれば、構成を簡素化することができる。すなわち、電流アンバランスを抑制しつつ、主回路配線のインダクタンスをより効果的に低減することができる。また、電力変換装置５（半導体モジュール９０）の体格を小型化することができる。
さらに、上下アーム回路１０を構成する第１半導体装置２１と第２半導体装置２２が隣り合うように、第１半導体装置２１及び第２半導体装置２２が積層配置されている。そして、積層方向において、コレクタ端子Ｃ１とエミッタ端子Ｅ２、及び、エミッタ端子Ｅ１とコレクタ端子Ｃ２の少なくとも一方が、少なくとも一部分において対向している。対向する端子には逆向きの電流が流れるため、磁束打ち消しの効果により、主回路配線のインダクタンスを低減することができる。
本実施形態では、コレクタ端子Ｃ１及びエミッタ端子Ｅ２の突出部分がほぼ全域で対向しており、エミッタ端子Ｅ１及びコレクタ端子Ｃ２の突出部分がほぼ全域で対向している。したがって、主回路配線のインダクタンスを効果的に低減することができる。また、エミッタ端子Ｅ１及びコレクタ端子Ｃ２の対向配置により、上アーム回路１１と下アーム回路１２の接続を簡素化することができる。
また、ヒートシンク５１ｃ，５１ｅが、半導体チップ４１で共通化されている。したがって、ＩＧＢＴ１１０間の電圧揺れを抑制することができる。同じく、ヒートシンク５２ｃ，５２ｅが、半導体チップ４２で共通化されているため、ＩＧＢＴ１２０間の電圧揺れを抑制することができる。さらには、部品点数も削減することができる。
（半導体モジュールと平滑コンデンサとの接続構造）
以下において、Ｙ方向の位置関係として、たとえば信号端子７１ｓに対するコレクタ端子Ｃ１及びエミッタ端子Ｅ１の位置を上方と示し、コレクタ端子Ｃ１及びエミッタ端子Ｅ１に対する信号端子７１ｓの位置を下方と示す。図９及び図１０では、便宜上、第１半導体装置２１及び冷却器１９を簡素化して図示している。また、封止樹脂体３１，３２に封止された内部構造を省略している。
図８〜図１０に示すように、電力変換装置５は、インバータ１３、すなわち三相分の上下アーム回路１０を構成すべく、半導体モジュール９０を３つ備えている。すなわち、半導体装置２０として、第１半導体装置２１及び第２半導体装置２２を３つずつ備えている。第１半導体装置２１及び第２半導体装置２２は、積層方向であるＺ方向において、コレクタ側のヒートシンク５１ｃ，５２ｃが同じ側を向くように、交互に配置されている。３つの半導体モジュール９０は、Ｚ方向において、Ｕ相、Ｖ相、Ｗ相の順に配置されている。したがって、出力バスバー１７も、Ｕ相の出力バスバー１７ｕ、Ｖ相の出力バスバー１７ｖ、Ｗ相の出力バスバー１７ｗの順に配置されている。複数の半導体装置２０は、Ｚ方向においてほぼ等間隔で配置されている。
平滑コンデンサ１４と接続されるコレクタ端子Ｃ１及びエミッタ端子Ｅ２は、Ｚ方向に沿って配列されている。コレクタ端子Ｃ１及びエミッタ端子Ｅ２は、交互に配置されている。コレクタ端子Ｃ１は正極端子（Ｐ端子）、エミッタ端子Ｅ２は負極端子（Ｎ端子）とも称される。エミッタ端子Ｅ１及びコレクタ端子Ｃ２は、コレクタ端子Ｃ１及びエミッタ端子Ｅ２の両サイドで、Ｚ方向に沿って配列されている。エミッタ端子Ｅ１及びコレクタ端子Ｃ２も、交互に配置されている。
電力変換装置５は、平滑コンデンサ１４と、正極バスバー１５と、負極バスバー１６と、絶縁部材１８と、冷却器１９を備えている。平滑コンデンサ１４は、Ｘ方向の一面側に図示しない正極を有し、一面とは反対の裏面側に図示しない負極を有している。負極の形成された裏面が、Ｘ方向において半導体モジュール９０側の面とされている。
正極バスバー１５は、平滑コンデンサ１４の正極と、コレクタ端子Ｃ１とを接続する配線部である。正極バスバー１５は、対向部１５０と、積層部１５１と、突出部１５２を有している。負極バスバー１６は、平滑コンデンサ１４の負極と、エミッタ端子Ｅ２とを接続する配線部である。負極バスバー１６は、対向部１６０と、積層部１６１と、突出部１６２を有している。
対向部１５０，１６０は、平滑コンデンサ１４の電極との接続部分である。対向部１５０は、平滑コンデンサ１４の正極に対向配置され、正極に接続されている。対向部１６０は、平滑コンデンサ１４の負極に対向配置され、負極に接続されている。
積層部１５１，１６１は、絶縁部材１８を介して互いに積層されている。正極バスバー１５と負極バスバー１６を積層することで、磁束打ち消しにより、主回路配線のインダクタンスを低減することができる。本実施形態では、対向部１６０の一部が積層部１６１を兼ねている。
積層部１５１，１６１の一部分は、Ｘ方向において平滑コンデンサ１４側から半導体モジュール９０側に延びている。積層部１５１，１６１のＸ方向への延設部分は、封止樹脂体３１，３２の側面３１ａ，３２ａよりもＹ方向上方に配置されている。積層部１５１，１６１は、Ｙ方向の投影視においてコレクタ端子Ｃ１及びエミッタ端子Ｅ２と重なり、平滑コンデンサ１４から離れた位置のエミッタ端子Ｅ１１及びコレクタ端子Ｃ１１とは重ならないように、延設されている。
積層部１５１の延設部分には、貫通孔１５３，１５４が形成されている。コレクタ端子Ｃ１及びエミッタ端子Ｅ２は、Ｙ方向において下方から上方に貫通孔１５３を挿通している。コレクタ端子Ｃ１及びエミッタ端子Ｅ２は、貫通孔１５３に個別に配置されている。積層部１５１には、コレクタ端子Ｃ１及びエミッタ端子Ｅ２の総数と同数の貫通孔１５３が設けられている。
突出部１５２は、コレクタ端子Ｃ１が挿通する貫通孔１５３の開口縁部から、Ｙ方向上方に突出している。突出部１５２は、板厚方向がＺ方向となるように折り曲げられている。突出部１５２は、後述する貫通孔１６３を挿通し、負極バスバー１６よりも上方でコレクタ端子Ｃ１に面接続されている。
エミッタ端子Ｅ１２及びコレクタ端子Ｃ２２は、貫通孔１５４を挿通している。同じ半導体モジュール９０のエミッタ端子Ｅ１２及びコレクタ端子Ｃ２２は、同じ貫通孔１５４に配置されている。
同じく、積層部１６１の延設部分には、貫通孔１６３，１６４が形成されている。コレクタ端子Ｃ１及びエミッタ端子Ｅ２は、Ｙ方向において下方から上方に貫通孔１６３を挿通している。コレクタ端子Ｃ１及びエミッタ端子Ｅ２は、貫通孔１６３に個別に配置されている。積層部１６１には、コレクタ端子Ｃ１及びエミッタ端子Ｅ２の総数と同数の貫通孔１６３が設けられている。
突出部１６２は、エミッタ端子Ｅ２が挿通する貫通孔１６３の開口縁部から、Ｙ方向上方に突出している。突出部１６２は、板厚方向がＺ方向となるように折り曲げられている。突出部１６２は、エミッタ端子Ｅ２に面接続されている。突出部１６２は、コレクタ端子Ｃ１に対する突出部１５２と同じ面側で、エミッタ端子Ｅ２に接続されている。
エミッタ端子Ｅ１２及びコレクタ端子Ｃ２２は、貫通孔１６４を挿通している。同じ半導体モジュール９０のエミッタ端子Ｅ１２及びコレクタ端子Ｃ２２は、同じ貫通孔１６４に配置されている。エミッタ端子Ｅ１２及びコレクタ端子Ｃ２２を架橋する架橋部材８０ｂの少なくとも一部は、積層部１５１，１６１よりも上方に配置されている。
絶縁部材１８は、電気絶縁材料を用いて形成されている。本実施形態では、絶縁部材１８として樹脂成形体を採用している。絶縁部材１８は、基部１８０と、筒部１８１，１８２を有している。基部１８０は、積層部１５１，１６１間に介在している。基部１８０は、積層部１５１，１６１の延設部分の間にも介在している。筒部１８１，１８２は、Ｙ方向の投影視において、積層部１５１，１６１の延設部分と重なる位置に設けられている。筒部１８１，１８２は、基部１８０からＹ方向上方に突出している。
筒部１８１は、負極バスバー１６の貫通孔１６３を挿通している。筒部１８１は、コレクタ端子Ｃ１及び突出部１５２と負極バスバー１６との接触を防ぐために、貫通孔１６３に配置されている。このため、エミッタ端子Ｅ２が配置される貫通孔１６３には、筒部１８１が配置されていない。コレクタ端子Ｃ１及び突出部１５２は、筒部１８１を挿通し、筒部１８１よりも上方で、互いに面接続されている。
筒部１８２は、負極バスバー１６の貫通孔１６４を挿通している。筒部１８２は、エミッタ端子Ｅ１２及びコレクタ端子Ｃ２２を含む上下連結部９１と、負極バスバー１６との接触を防ぐために、貫通孔１６４のそれぞれに配置されている。エミッタ端子Ｅ１２及びコレクタ端子Ｃ２２は、筒部１８２を挿通している。
冷却器１９は、たとえば内部に冷媒が流通され、Ｚ方向において各半導体装置２０の両面側にそれぞれ配置されて、半導体装置２０を両面側から冷却する。半導体装置２０は、Ｚ方向において冷却器１９によって挟まれている。冷却器１９は、第１半導体装置２１と第２半導体装置２２の間に介在している。半導体チップ４１，４２の生じた熱は、ヒートシンク５１ｃ，５１ｅ，５２ｃ，５２ｅの露出面から、図示しない絶縁部材を介して冷却器１９に放熱される。
次に、貫通孔１５３，１６３を有する積層部１５１，１６１の製造方法について説明する。ここでは、負極バスバー１６の積層部１６１を例に説明する。
図１１に示すように、先ず、突出部１６２、貫通孔１６４、及び切り欠き１６５が形成された基板１６１ａを準備する。金属板を打ち抜いて、突出部１６２、貫通孔１６４、及び切り欠き１６５を備えた基板１６１ａを形成する。打ち抜き時点で、突出部１６２は、基板１６１ａと同一面内にある。切り欠き１６５は、突出部１６２を基板１６１ａとの連結部分を残して切り離すためのスペース（開口部）である。打ち抜き後、突出部１６２をＹ方向上方に略９０度折り曲げる。
次いで、図１２に示すように、基板１６１ａ上に区画板１６１ｂを固定する。区画板１６１ｂは、２本の第１延設部１６６と、３本の第２延設部１６７を有している。第１延設部１６６はＺ方向に延設されており、第２延設部１６７はＸ方向に延設されている。３本の第２延設部１６７は、Ｚ方向において所定間隔を有して設けられている。第１延設部１６６のひとつは第２延設部１６７それぞれの一端に連なり、第１延設部１６６の残りのひとつは第２延設部１６７それぞれの他端に連なっている。第１延設部１６６を基板１６１ａに固定することにより、３本の第２延設部１６７が、３つの切り欠き１６５それぞれをＺ方向に二分する。区画板１６１ｂにより、切り欠き１６５が、開口縁部に突出部１６２が設けられた貫通孔１６３と、突出部１６２が設けられない貫通孔１６３とに区画される。
このように、基板１６１ａと区画板１６１ｂとにより、積層部１６１が形成される。すなわち、貫通孔１６３を有する負極バスバー１６が形成される。なお、正極バスバー１５についても同様に形成される。図８〜図１０では、積層部１５１，１６１を簡素化して図示している。
貫通孔１５３，１６３を有する正極バスバー１５及び負極バスバー１６の製造方法は、上記例に限定されない。たとえば区画板１６１ｂに相当する区画部を、打ち抜きによって基板１６１ａと一体的に形成し、ヘミング曲げにより区画部を略１８０度折り返す。そして、折り返して積層された区画部を基板１６１ａに接続することで、切り欠き１６５を２つの貫通孔１６３に区画してもよい。
次に、上記構成の効果について説明する。
本実施形態では、電力変換装置５が、第１半導体装置２１及び第２半導体装置２２をそれぞれ複数備えており、第１半導体装置２１と第２半導体装置２２がＺ方向において交互に配置されている。上記したように、エミッタ端子Ｅ１とコレクタ端子Ｃ２が対向配置されるため、第１半導体装置２１と第２半導体装置２２の交互配置により、複数の半導体モジュール９０で、架橋部材８０による上下連結部９１の構造を共通化することができる。また、コレクタ端子Ｃ１とエミッタ端子Ｅ２が対向配置されるため、第１半導体装置２１及び第２半導体装置２２の交互配置により、複数の半導体モジュール９０で、平滑コンデンサ１４との接続構造、すなわち正極バスバー１５及び負極バスバー１６との接続構造を共通化することができる。
また、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を下方から上方に挿通させる貫通孔が、正極バスバー１５及び負極バスバー１６の少なくとも一方に形成されている。この貫通孔には、コレクタ端子Ｃ１及びエミッタ端子Ｅ２が１本ずつ配置されている。本実施形態では、上記貫通孔として、正極バスバー１５に貫通孔１５３が形成され、負極バスバー１６に貫通孔１６３が形成されている。これによれば、図１２に例示するように、実線矢印の電流経路だけでなく、破線矢印の電流経路が形成されるため、区画しない構成に較べて、主回路配線のインダクタンスを低減することができる。
（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電力変換装置５、半導体装置２０、及び半導体モジュール９０と共通する部分についての説明は省略する。
図１３及び図１４に示すように、本実施形態では、架橋部材８０と半導体装置２０との接続構造が先行実施形態とは異なる。図１４は、半導体モジュール９０と冷却器１９との積層構造を、図１３に示すＸ２方向から見た平面図である。
架橋部材８０の接続部８１，８２は、エミッタ端子Ｅ１及びコレクタ端子Ｃ２の突出方向であるＹ方向に延設され、対応するエミッタ端子Ｅ１及びコレクタ端子Ｃ２に面接続されている。繋ぎ部８３は、接続部８１，８２における冷却器１９側の端部である下端を繋いでいる。繋ぎ部８３の板厚方向はＹ方向とされ、繋ぎ部８３は冷却器１９に対向している。なお、架橋部材８０ａには、出力バスバー１７が一体的に設けられている。出力バスバー１７は、接続部８１の端面８４に連なっている。
架橋部材８０の繋ぎ部８３に、たとえば図１４に実線矢印で示す電流が流れると、繋ぎ部８３と対向する冷却器１９の金属表面には、上記電流により生じる磁界を妨げる向きに図示しない渦電流が生じる。したがって、渦電流による磁束打ち消しの効果により、主回路配線のインダクタンスを低減することができる。
特に、繋ぎ部８３が接続部８１，８２の下端に連なることで、繋ぎ部８３が、架橋部材８０において冷却器１９に最も近い部分とされている。これにより磁束打ち消しの効果を高め、主回路配線のインダクタンスを効果的に低減することができる。
なお、繋ぎ部８３が平坦とされ、繋ぎ部８３の板厚方向がＹ方向とされる例を示したが、これに限定されない。たとえばＹＺ面において曲面状やＶ字状をなす繋ぎ部８３を採用することもできる。
（第３実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電力変換装置５、半導体装置２０、及び半導体モジュール９０と共通する部分についての説明は省略する。
図１５〜図１７に示すように、本実施形態では、架橋部材８０の構造及び半導体装置２０との接続構造が先行実施形態とは異なる。架橋部材８０は、接続部８１，８２及び繋ぎ部８３に加えて、対向部８５と、屈曲部８６を有している。架橋部材８０は、一枚の金属板を加工して形成されている。
第２実施形態同様、接続部８１，８２はＹ方向に延設され、繋ぎ部８３はＺ方向に延設されている。接続部８１は対応するエミッタ端子Ｅ１の内面７１ａに面接続され、接続部８２は、コレクタ端子Ｃ２の外面７２ｂに面接続されている。繋ぎ部８３の一端は接続部８１の下端に連なり、他端は対向部８５の下端に連なっている。
対向部８５は、コレクタ端子Ｃ２の内面７２ａに対向して配置されている。対向部８５は、板厚方向をＺ方向とし、Ｙ方向に延設されている。対向部８５と接続部８２との間に、コレクタ端子Ｃ２が配置されている。対向部８５は、コレクタ端子Ｃ２との間に所定の間隙を有している。
屈曲部８６は、接続部８２と対向部８５とを繋ぐ部分である。屈曲部８６にて略１８０度折り返され、接続部８２と対向部８５とが、コレクタ端子Ｃ２を介して対向している。
図１６に示すように、先行実施形態同様、架橋部材８０ａに出力バスバー１７が一体化されている。架橋部材８０ｂには、出力バスバー１７が連なっていない。出力バスバー１７は、接続部８１の端面８４から引き出されている。
架橋部材８０は、レーザ溶接により、エミッタ端子Ｅ１及びコレクタ端子Ｃ２に接続される。本実施形態では、上記構成の架橋部材８０を採用しているため、図１７に実線矢印で示すように、エミッタ端子Ｅ１２（Ｅ１）に対する接続部８１の溶接の方向と、コレクタ端子Ｃ２２（Ｃ２）に対する接続部８２の溶接の方向を同じにすることができる。したがって、製造工程を簡素化することができる。また、上記したように、一枚の金属板から形成した場合には、架橋部材８０の構成を簡素化しつつ、半導体モジュール９０の製造工程を簡素化することができる。なお、溶接の方向とは、レーザ光の照射方向である。
（第４実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電力変換装置５、半導体装置２０、及び半導体モジュール９０と共通する部分についての説明は省略する。
先行実施形態に示した架橋部材８０を用いた場合、ＩＧＢＴ１１０がオンしている定常時には、図１８及び図１９に実線矢印で示す電流経路ＣＰ１とは別に、たとえば破線矢印で示す電流経路ＣＰ２が形成される。電流経路ＣＰ１は、コレクタ端子Ｃ１→ヒートシンク５１ｃ→半導体チップ４１ａ（ＩＧＢＴ１１０ａ）→ヒートシンク５１ｅ→エミッタ端子Ｅ１１→架橋部材８０ａ→出力バスバー１７である。
一方、破線矢印の電流経路は、コレクタ端子Ｃ１→ヒートシンク５１ｃ→半導体チップ４１ｂ（ＩＧＢＴ１１０ｂ）→ヒートシンク５１ｅ→エミッタ端子Ｅ１２→架橋部材８０ｂ→コレクタ端子Ｃ２２→ヒートシンク５２ｃ→コレクタ端子Ｃ２１→架橋部材８０ａ→出力バスバー１７である。このように、電流経路ＣＰ１，ＣＰ２とで主回路配線の抵抗成分が異なるため、定常時において、電流アンバランスが生じる虞がある。
これに対し、本実施形態では、図２０に示すように、架橋部材８０ａにおいて、コレクタ端子Ｃ２１に接続される接続部８２から、出力バスバー１７が引き出されている。出力バスバー１７は、架橋部材８０ａと一体に設けられた延設部１７０と、架橋部材８０ａとは別部材であり、延設部１７０に接続された導体板１７１を有して構成されている。延設部１７０は、接続部８２におけるＸ方向の端面８４から引き出されている。出力バスバー１７を除けば、第３実施形態に示した架橋部材８０ａと同じ構成とされている。
上記したように、出力バスバー１７が接続部８２から引き出されるため、架橋部材８０ａ（８０）と出力バスバー１７との接続点が、図２１に示すように第２半導体装置２２側にずれる。図２１に示す一点鎖線は、図１９の出力バスバー１７を示している。このように、接続点をずらした分、図１８及び図１９に示す構成に較べて、電流経路ＣＰ１の抵抗を大きくし、電流経路ＣＰ２の抵抗を小さくすることができる。これにより、定常時の電流アンバランスを抑制することができる。
なお、出力バスバー１７が接続部８２から引き出される例を示したが、これに限定されない。架橋部材８０において、延設方向の中間点よりも第２半導体装置２２側の位置から引き出せばよい。また、架橋部材８０の構造も、上記例に限定されない。
（第５実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電力変換装置５、半導体装置２０、及び半導体モジュール９０と共通する部分についての説明は省略する。
本実施形態では、図２２に示すように、電力変換装置５が、積層方向であるＺ方向において、２つの第１半導体装置２１が連続する部分、及び、２つの第２半導体装置２２が連続する部分の少なくとも一方を有している。図２２では、便宜上、出力バスバー１７、冷却器１９、及び架橋部材８０を省略して図示している。
具体的には、６つの半導体装置２０が、Ｚ方向において、第１半導体装置２１、第２半導体装置２２、第２半導体装置２２、第１半導体装置２１、第１半導体装置２１、第２半導体装置２２の順に積層されている。すなわち、２つの第１半導体装置２１が連続する部分と、２つの第２半導体装置２２が連続する部分とを、１箇所ずつ有している。
第１半導体装置２１が連続する部分では、Ｚ方向においてコレクタ端子Ｃ１が隣り合う。また、第２半導体装置２２が連続する部分では、Ｚ方向においてエミッタ端子Ｅ２が隣り合う。したがって、図２２に示すように、隣り合う２つのコレクタ端子Ｃ１をまとめて正極バスバー１５と接続することができる。また、隣り合う２つのエミッタ端子Ｅ２をまとめて負極バスバー１６と接続することができる。したがって、正極バスバー１５及び負極バスバー１６と半導体装置２０との接続を簡素化することができる。
なお、図２２の符号１５５，１５６は正極バスバー１５の端子部であり、符号１６８，１６９は負極バスバー１６の端子部を示している。端子部１５６が、２つのコレクタ端子Ｃ１に共通の端子部とされている。端子部１６９が２つのエミッタ端子Ｅ２に共通の端子部とされている。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。以下では、便宜上、信号端子を省略して図示している。
電力変換装置５は、少なくとも、第１半導体装置２１及び第２半導体装置２２をそれぞれひとつと、第１半導体装置２１及び第２半導体装置２２を接続する架橋部材８０を備えればよい。すなわち、半導体モジュール９０を少なくとも１つ備えればよい。電力変換装置５は、半導体モジュール９０とともに、正極バスバー１５と負極バスバー１６を含む平滑コンデンサ１４、出力バスバー１７、及び冷却器１９の少なくともひとつを備えてもよい。
上下アーム回路１０、すなわち半導体モジュール９０をインバータ１３に適用する例を示したが、これに限定されない。たとえば昇圧コンバータに適用することもできる。また、インバータ１３及び昇圧コンバータの両方に適用することもできる。
半導体モジュール９０の数は上記例に限定されない。たとえば、三相交流式の２つのモータに対応すべく、６つの半導体モジュール９０を備える構成としてもよい。
ＩＧＢＴ１１０，１２０と一体的に還流用のダイオード１１１，１２１が形成される例を示したが、これに限定されない。ダイオード１１１，１２１を別チップとしてもよい。
スイッチング素子としてＩＧＢＴ１１０，１２０の例を示したが、これに限定されない。ゲート電極と、主電流が流れる第１主電極及び第２主電極を有するスイッチング素子であればよい。たとえばＭＯＳＦＥＴを採用することもできる。
第１半導体装置２１が１本のコレクタ端子Ｃ１と２本のエミッタ端子Ｅ１を有し、第２半導体装置２２が２本のコレクタ端子Ｃ２と１本のエミッタ端子Ｅ２を有する例を示したが、これに限定されない。第１半導体装置２１が２本のコレクタ端子Ｃ１と１本のエミッタ端子Ｅ１を有し、第２半導体装置２２が１本のコレクタ端子Ｃ２と２本のエミッタ端子Ｅ２を有する構成としてもよい。この場合、上下連結部９１は１箇所となる。
図２３の第１変形例に示すように、上記した半導体装置２０に加えて、半導体装置１００を備えてもよい。半導体装置１００は、封止樹脂体１１０内に、上アーム回路を構成する図示しない半導体チップと下アーム回路を構成する図示しない半導体チップを備えている。半導体装置１００は、一相分の上下アーム回路を構成する所謂２ｉｎ１パッケージ構造をなしている。図２３では、三相インバータを構成する６つの半導体装置２０と、別の三相インバータを構成する３つの半導体装置１００とが、Ｚ方向に積層されている。半導体装置１００は、連続して配置されている。
半導体装置１００は、主端子として、平滑コンデンサ１４の正極に接続される正極端子Ｐ１と、負極に接続される負極端子Ｎ１と、負荷に接続される出力端子Ｏ１を備えている。これら主端子は、封止樹脂体１１０の側面１１０ａから突出し、Ｙ方向に延設されている。封止樹脂体３１，３２は、封止樹脂体１１０と同じ構造をなしており、外形が略一致している。すなわち、Ｚ方向からの投影視において、封止樹脂体３１，３２，１１０の外形はほぼ一致している。また、Ｚ方向の厚みもほぼ一致している。さらに、主端子の配置も同じ配置とされている。コレクタ端子Ｃ１及びエミッタ端子Ｅ２は、負極端子Ｎ１とともに、Ｚ方向に沿って一列に配置されている。エミッタ端子Ｅ１１及びコレクタ端子Ｃ２１は、出力端子Ｏ１とともに一列に配置され、エミッタ端子Ｅ１２及びコレクタ端子Ｃ２２は、正極端子Ｐ１とともに一列に配置されている。
これによれば、２ｉｎ１構造の半導体装置１００と併用される場合に、平滑コンデンサ１４や負荷（モータ）との接続構造を簡素化することができる。
第１軸Ａ１が封止樹脂体３１の外形のＸ方向中心と略一致する例を示したが、これに限定されない。図２４の第２変形例に示すように、第１軸Ａ１が、封止樹脂体３１の外形のＸ方向中心に対して一方に偏っており、この第１軸Ａ１を対称軸として、主端子７１ｍであるコレクタ端子Ｃ１及びエミッタ端子Ｅ１のそれぞれが線対称配置された構成を採用することもできる。なお、第２軸Ａ２についても同様である。
すべての主端子７１ｍが封止樹脂体３１の側面３１ａから突出し、すべての主端子７２ｍが封止樹脂体３２の側面３２ａから突出する例を示したが、これに限定されない。図２５の第３変形例に示すように、封止樹脂体３１の異なる３つの側面３１ａ，３１ｂ，３１ｃから主端子７１ｍがそれぞれ突出し、封止樹脂体３２の異なる３つの側面３２ａ，３２ｂ，３２ｃから主端子７２ｍがそれぞれ突出する構成としてもよい。たとえば第１半導体装置２１では、側面３１ａから突出するコレクタ端子Ｃ１が第１軸Ａ１上に配置され、両隣りの側面３１ｂ，３１ｃからエミッタ端子Ｅ１がそれぞれ突出している。なお、コレクタ端子Ｃ１及びエミッタ端子Ｅ１のそれぞれが第１軸Ａ１を対称軸として線対称配置され、コレクタ端子Ｃ２及びエミッタ端子Ｅ２のそれぞれが第２軸Ａ２を対称軸として線対称配置されている。
半導体装置２０が、２つの半導体チップ４１によりＩＧＢＴ１１０の並列回路が形成され、２つの半導体チップ４２によりＩＧＢＴ１２０の並列回路が形成される例を示したが、これに限定されない。３つ以上の半導体チップを用いて並列回路を構成してもよい。図２６に示す第４変形例と図２７に示す第５変形例では、第１半導体装置２１が３つの半導体チップ４１を有し、３つの半導体チップ４１がＸ方向に並んで配置されている。また、第２半導体装置２２が３つの半導体チップ４２を有し、３つの半導体チップ４２がＸ方向に並んで配置されている。図２６では、主端子７１ｍが同じ面から突出し、主端子７２ｍも同じ面から突出している。図２７では、主端子７１ｍが複数の面に分かれて突出し、主端子７２ｍも複数の面に分かれて突出している。なお、コレクタ端子Ｃ１及びエミッタ端子Ｅ１のそれぞれが第１軸Ａ１を対称軸として線対称配置され、コレクタ端子Ｃ２及びエミッタ端子Ｅ２のそれぞれが第２軸Ａ２を対称軸として線対称配置されている。
主端子７１ｍ，７２ｍをそれぞれ３本有する例を示したが、これに限定されない。主端子７１ｍ，７２ｍをそれぞれ３本以上有し、上記した線対称の関係を満たしつつ、エミッタ端子Ｅ２に対するコレクタ端子Ｃ２の配置が、コレクタ端子Ｃ１に対するエミッタ端子Ｅ１の配置と異なればよい。
たとえば図２８に示す第６変形例では、主端子７１ｍがコレクタ端子Ｃ１及びエミッタ端子Ｅ１を２本ずつ有し、主端子７２ｍがコレクタ端子Ｃ２及びエミッタ端子Ｅ２を２本ずつ有している。そして、２本のコレクタ端子Ｃ１が第１軸Ａ１を対称軸として線対称配置されている。２本のエミッタ端子Ｅ１が第１軸Ａ１を対称軸として線対称配置されている。同じく、２本のコレクタ端子Ｃ２が第２軸Ａ２を対称軸として線対称配置されている。２本のエミッタ端子Ｅ２が第２軸Ａ２を対称軸として線対称配置されている。さらに、エミッタ端子Ｅ１の間にコレクタ端子Ｃ１が２本とも配置されている。コレクタ端子Ｃ２の間にエミッタ端子Ｅ２が２本とも配置されている。
第１半導体装置２１が有するすべての半導体チップ４１が、Ｘ方向に沿って一列に並んで配置される例を示したが、これに限定されない。たとえば図２９に示す第７変形例では、第１半導体装置２１が４つの半導体チップ４１を有している。４つの半導体チップ４１は、ＸＹ平面において２行２列の配置とされている。そして、２つの半導体チップ４１がＸ方向に並んで配置されており、この並び方向に直交するように、第１軸Ａ１が設定されている。コレクタ端子Ｃ１及びエミッタ端子Ｅ１のそれぞれが第１軸Ａ１を対称軸として線対称配置されている。第２半導体装置２２についても同様である。
図３０に示す第８変形例では、図２９に対し、主端子７１ｍ側の２つの半導体チップ４１間の距離が、主端子７１ｍから離れた側の２つの半導体チップ４１間の距離よりも長くされている。図３０では、２つの半導体チップ４１がＸ方向に並んで配置されており、この並び方向に直交するように、第１軸Ａ１が設定されている。第２半導体装置２２についても同様である。
また、図３１に示す第９変形例では、第１半導体装置２１が３つの半導体チップ４１を有している。主端子７１ｍ側に２つの半導体チップ４１が配置され、主端子７１から離れた位置に１つの半導体チップ４１が配置されている。主端子７１ｍ側に配置された２つの半導体チップ４１はＸ方向に並んで配置され、この並び方向に直交するように、第１軸Ａ１が設定されている。なお、第２半導体装置２２が備える半導体チップ４２の並び方向についても同様である。また、主端子７１ｍ側に１つの半導体チップ４１が配置され、主端子７１から離れた位置に２つの半導体チップ４１が配置された構成としてもよい。
両面放熱構造の半導体装置２０として、ターミナル６１，６２を備える例を示したが、これに限定されない。ターミナル６１，６２を備えない構成としてもよい。ヒートシンク５１ｃ，５１ｅ，５２ｃ，５２ｅが、対応する封止樹脂体３１，３２から露出される例を示したが、封止樹脂体３１，３２から露出されない構成としてもよい。ヒートシンク５１ｃ，５１ｅ，５２ｃ，５２ｅを、たとえば半導体チップ４１，４２の個数に応じて複数に分割してもよい。しかしながら、一体化したほうが、並列回路において電圧の揺らぎを抑制することができる。
半導体装置２０が封止樹脂体３１，３２を備える例を示したが、これに限定されない。封止樹脂体３１，３２を備えない構成としてもよい。
半導体装置２０の構造は、両面放熱構造に限定されない。片面放熱構造にも適用できる。また、縦型構造のスイッチング素子に限定されず、横型構造のスイッチング素子（たとえばＬＤＭＯＳ）にも適用できる。複数の半導体装置２０は積層配置に限定されず、平置きの状態で接続することもできる。図３２に示す第１０変形例では、第１半導体装置２１及び第２半導体装置２２として片面放熱構造を採用し、平置きの状態で、架橋部材８０により、エミッタ端子Ｅ１及びコレクタ端子Ｃ２が接続されている。なお、コレクタ端子Ｃ１及びエミッタ端子Ｅ１のそれぞれが第１軸Ａ１を対称軸として線対称配置され、コレクタ端子Ｃ２及びエミッタ端子Ｅ２のそれぞれが第２軸Ａ２を対称軸として線対称配置されている。
半導体装置２０は、主端子とは別に、電気的な接続機能を適用しないダミー端子を有してもよい。図３３に示す第１１変形例では、第２半導体装置２２が、主端子７２ｍとは別にダミー端子７２ｄを有している。ダミー端子７２ｄは主端子７２ｍに含まれない。コレクタ端子Ｃ２及びエミッタ端子Ｅ２が、第２軸Ａ２を対称軸としてそれぞれ線対称配置されている。なお、第１半導体装置２１についても同様である。
５…電力変換装置、１０…上下アーム回路、１１…上アーム回路、１１０…ＩＧＢＴ、１２…下アーム回路、１２０…ＩＧＢＴ、１３…インバータ、１４…平滑コンデンサ、１５…正極バスバー、１５０…対向部、１５１…積層部、１５２…突出部、１５３，１５４…貫通孔、１６…負極バスバー、１６０…対向部、１６１…積層部、１６１ａ…基板、１６１ｂ…区画板、１６２…突出部、１６３，１６４…貫通孔、１６５…切り欠き、１７…出力バスバー、１８…絶縁部材、１９…冷却器、２０…半導体装置、２１…第１半導体装置、２２…第２半導体装置、３１，３２…封止樹脂体、３１ａ，３２ａ…側面、４１，４２…半導体チップ、４１ｃ，４２ｃ…コレクタ電極、４１ｅ，４２ｅ…エミッタ電極、７１ｍ，７２ｍ…主端子、７１ｓ，７２ｓ…信号端子、８０，８０ａ，８０ｂ…架橋部材、８１，８２…接続部、８３…繋ぎ部、８４…端面、９０…半導体モジュール、９１…上下連結部、Ｃ１，Ｃ２，Ｃ２１，Ｃ２２…コレクタ端子、Ｅ１，Ｅ１１，Ｅ１２，Ｅ２…エミッタ端子

Claims (16)

  1. 上アーム（１１）と下アーム（１２）が直列接続されてなる上下アーム（１０）を含む電力変換装置であって、
    第１スイッチング素子（１１０）がそれぞれ形成された複数の第１半導体チップ（４１）と、前記第１半導体チップに接続され、電気的な接続機能を提供する複数の第１主端子（７１ｍ）と、を有し、前記第１スイッチング素子が互いに並列接続されて前記上アームを構成し、前記第１主端子として、前記第１スイッチング素子の高電位側の電極に接続された第１高電位端子（Ｃ１）と、前記第１スイッチング素子の低電位側の電極に接続された第１低電位端子（Ｅ１）を含む第１半導体装置（２１）と、
    第２スイッチング素子（１２０）がそれぞれ形成された複数の第２半導体チップ（４２）と、前記第２半導体チップに接続され、電気的な接続機能を提供する複数の第２主端子（７２ｍ）と、を有し、前記第２スイッチング素子が互いに並列接続されて前記下アームを構成し、前記第２主端子として、前記第２スイッチング素子の高電位側の電極に接続された第２高電位端子（Ｅ２）と、前記第２スイッチング素子の低電位側の電極に接続された第２低電位端子（Ｃ２）を含む第２半導体装置（２２）と、
    前記第１低電位端子と前記第２高電位端子とを架橋し、前記第１低電位端子及び前記第２高電位端子とともに、前記上アームと前記下アームとの連結部である上下連結部（９１）を形成する架橋部材（８０）と、
    を備え、
    前記第１半導体装置において、
    前記第１主端子が、前記第１高電位端子及び前記第１低電位端子の少なくとも一方を複数本含み、
    前記複数の第１半導体チップが、少なくとも２つの前記第１半導体チップの並び方向である第１方向と直交する第１軸（Ａ１）に対して線対称配置され、
    前記第１軸を対称軸として前記第１高電位端子及び前記第１低電位端子がそれぞれ線対称配置され、
    前記第２半導体装置において、
    前記第２主端子が、前記第２高電位端子及び前記第２低電位端子の少なくとも一方を複数本含み、
    前記複数の第２半導体チップが、少なくとも２つの前記第２半導体チップの並び方向である第２方向に直交する第２軸（Ａ２）に対して線対称配置され、
    前記第２高電位端子に対する前記第２低電位端子の配置が、前記第１高電位端子に対する前記第１低電位端子の配置と異なるように、前記第２軸を対称軸として前記第２高電位端子及び前記第２低電位端子がそれぞれ線対称配置されている電力変換装置。
  2. 前記第１高電位端子と前記第２低電位端子とを同じ本数有するとともに、前記第１低電位端子と前記第２高電位端子とを同じ本数有する請求項１に記載の電力変換装置。
  3. 前記第１低電位端子及び前記第２高電位端子をそれぞれ複数本有するとともに、前記架橋部材を複数有して、前記上下連結部が複数形成されている請求項１又は請求項２に記載の電力変換装置。
  4. 負荷へ接続するための配線部（１７）をさらに備え、
    前記配線部は、前記複数の上下連結部の一部のみから引き出されている請求項３に記載の電力変換装置。
  5. 前記配線部は、前記架橋部材の板厚方向の両表面ではなく、前記両表面を繋ぐ端面（８４）から引き出されている請求項４に記載の電力変換装置。
  6. 前記配線部は、前記架橋部材において、前記第２高電位端子側の位置から引き出されている請求項５に記載の電力変換装置。
  7. 前記複数の上下連結部において、同じ構造の前記架橋部材を用いている請求項３〜６いずれか１項に記載の電力変換装置。
  8. 前記第１半導体装置は、前記複数の第１半導体チップを封止する第１封止樹脂体（３１）をさらに備え、
    前記第２半導体装置は、前記複数の第２半導体チップを封止する第２封止樹脂体（３２）をさらに備え、
    前記複数の第１主端子は、前記第１封止樹脂体の内部から外部に突出し、
    前記複数の第２主端子は、前記第２封止樹脂体の内部から外部に突出し、
    前記架橋部材は、前記第１低電位端子の突出部分と前記第２高電位端子の突出部分とを接続し、
    前記複数の第１主端子が、前記第１封止樹脂体の同じ面（３１ａ）から突出するとともに、前記第１方向に沿って配列され、
    前記複数の第２主端子が、前記第２封止樹脂体の同じ面（３２ａ）から突出するとともに前記第２方向に沿って配列されている請求項１〜７いずれか１項に記載の電力変換装置。
  9. 前記第１主端子を３本有するとともに、２本の前記第１低電位端子の間に前記第１高電位端子が配置され、
    前記第２主端子を３本有するとともに、２本の前記第２高電位端子の間に前記第２低電位端子が配置されている請求項８に記載の電力変換装置。
  10. 前記架橋部材により接続される前記第１半導体装置及び前記第２半導体装置同士が隣り合うように、半導体装置（２０）としての前記第１半導体装置及び前記第２半導体装置が積層配置され、
    積層方向において、前記第１高電位端子と前記第２低電位端子、及び、前記第１低電位端子と前記第２高電位端子の少なくとも一方が、少なくとも一部分において対向している請求項１〜９いずれか１項に記載の電力変換装置。
  11. 前記第１半導体装置及び前記第２半導体装置をそれぞれ複数備え、
    前記第１半導体装置と前記第２半導体装置が交互に配置されている請求項１０に記載の電力変換装置。
  12. 電源電圧を平滑化する平滑コンデンサ（１４）と、
    前記平滑コンデンサの正極と前記第１高電位端子とを接続する正極バスバー（１５）と、
    前記平滑コンデンサの負極と前記第２低電位端子とを接続する負極バスバー（１６）と、をさらに備え、
    前記正極バスバー及び前記負極バスバーの少なくとも一方は、前記積層方向に並んで設けられた複数の貫通孔（１５３，１６３）を有し、
    前記第１高電位端子及び前記第２低電位端子が、前記貫通孔に個別に配置されている請求項１１に記載の電力変換装置。
  13. 前記第１半導体装置及び前記第２半導体装置をそれぞれ複数備え、
    前記積層方向において、２つの前記第１半導体装置が連続する部分、及び、２つの前記第２半導体装置が連続する部分の少なくとも一方を有する請求項１０に記載の電力変換装置。
  14. 前記上下連結部を形成する連結端子である前記第１低電位端子及び前記第２高電位端子は、前記積層方向と直交する方向に延設されており、
    前記架橋部材は、対応する前記連結端子との接続部として、前記第１低電位端子の延設方向に沿って延び、前記第１低電位端子に面接続された第１接続部（８１）と、前記第２高電位端子の延設方向に沿って延び、前記第２高電位端子に面接続された第２接続部（８２）を有するとともに、第１接続部と第２接続部とを繋ぐ繋ぎ部（８３）を有する請求項１０〜１３いずれか１項に記載の電力変換装置。
  15. 前記積層方向において、隣り合う前記半導体装置の間に配置された冷却器（１９）をさらに備え、
    前記繋ぎ部は、前記第１接続部における前記冷却器側の下端及び前記第２接続部における前記冷却器側の下端の少なくとも一方に連なって、前記冷却器に対向している請求項１４に記載の電力変換装置。
  16. 前記架橋部材において、前記接続部のひとつは、対応する前記連結端子の内面（７１ａ）に接続され、前記接続部の残りのひとつは、対応する前記連結端子の外面（７２ｂ）に接続され、
    前記架橋部材は、前記繋ぎ部に連なり、前記接続部が前記外面に接続された前記連結端子の内面（７２ａ）に対向する対向部（８５）と、前記外面に接続された前記接続部と前記対向部とを繋ぐ屈曲部（８６）を有する請求項１４又は請求項１５に記載の電力変換装置。
JP2017242698A 2017-12-19 2017-12-19 電力変換装置 Active JP6836201B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017242698A JP6836201B2 (ja) 2017-12-19 2017-12-19 電力変換装置
PCT/JP2018/039116 WO2019123818A1 (ja) 2017-12-19 2018-10-22 電力変換装置
CN201880079575.3A CN111480231B (zh) 2017-12-19 2018-10-22 电力转换装置
DE112018006457.3T DE112018006457T5 (de) 2017-12-19 2018-10-22 Leistungswandler
US16/904,088 US11538794B2 (en) 2017-12-19 2020-06-17 Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017242698A JP6836201B2 (ja) 2017-12-19 2017-12-19 電力変換装置

Publications (2)

Publication Number Publication Date
JP2019110228A JP2019110228A (ja) 2019-07-04
JP6836201B2 true JP6836201B2 (ja) 2021-02-24

Family

ID=66994601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017242698A Active JP6836201B2 (ja) 2017-12-19 2017-12-19 電力変換装置

Country Status (5)

Country Link
US (1) US11538794B2 (ja)
JP (1) JP6836201B2 (ja)
CN (1) CN111480231B (ja)
DE (1) DE112018006457T5 (ja)
WO (1) WO2019123818A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259655B2 (ja) * 2019-09-04 2023-04-18 株式会社デンソー パワーモジュール
JP7099422B2 (ja) * 2019-09-10 2022-07-12 株式会社デンソー 電力変換装置
JP7111079B2 (ja) 2019-09-10 2022-08-02 株式会社デンソー 電力変換装置
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置
JP7156319B2 (ja) * 2020-01-22 2022-10-19 株式会社デンソー 電力変換装置
CN116825768B (zh) * 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
WO2024009491A1 (ja) * 2022-07-08 2024-01-11 三菱電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119925A (ja) * 1999-10-20 2001-04-27 Hitachi Ltd 半導体電力変換装置
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5664578B2 (ja) * 2012-03-13 2015-02-04 株式会社デンソー 電力変換装置
JP5655846B2 (ja) * 2012-12-04 2015-01-21 株式会社デンソー 電力変換装置
JP6252293B2 (ja) * 2014-03-26 2017-12-27 株式会社デンソー 半導体装置
JP6202020B2 (ja) * 2015-02-25 2017-09-27 トヨタ自動車株式会社 半導体モジュール、半導体装置、及び、半導体装置の製造方法
JP6168082B2 (ja) 2015-02-27 2017-07-26 トヨタ自動車株式会社 電力変換装置
WO2017169660A1 (ja) * 2016-03-28 2017-10-05 株式会社デンソー 電力変換装置
JP6597549B2 (ja) * 2016-10-20 2019-10-30 トヨタ自動車株式会社 半導体モジュール
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
JP6717270B2 (ja) 2017-07-27 2020-07-01 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
WO2019123818A1 (ja) 2019-06-27
DE112018006457T5 (de) 2020-08-27
US11538794B2 (en) 2022-12-27
JP2019110228A (ja) 2019-07-04
CN111480231A (zh) 2020-07-31
CN111480231B (zh) 2023-07-25
US20200321319A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
JP6836201B2 (ja) 電力変換装置
JP5289348B2 (ja) 車載用電力変換装置
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP6717270B2 (ja) 半導体モジュール
JP6394489B2 (ja) 半導体装置
WO2018142863A1 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP6708066B2 (ja) 半導体装置
JP7010167B2 (ja) 半導体装置
CN113678246B (zh) 半导体装置
CN109417066B (zh) 半导体装置
US20210407875A1 (en) Semiconductor device
JP5100535B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
US11431254B2 (en) Switching element unit and switching element module for use in an inverter circuit
JP6123722B2 (ja) 半導体装置
JP2015053410A (ja) 半導体モジュール
CN110622307B (zh) 半导体模块以及电力变换装置
JP5231880B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
JP2019067813A (ja) 半導体モジュール
JP6362959B2 (ja) 電力変換回路、その製造方法、および、パワーコンディショナ
CN113557603B (zh) 半导体装置
WO2022202292A1 (ja) パワー半導体装置および電力変換装置
WO2021015050A1 (ja) 電気回路装置
JP2014049576A (ja) パワー半導体モジュールおよびインバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R151 Written notification of patent or utility model registration

Ref document number: 6836201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250