CN111480231B - 电力转换装置 - Google Patents

电力转换装置 Download PDF

Info

Publication number
CN111480231B
CN111480231B CN201880079575.3A CN201880079575A CN111480231B CN 111480231 B CN111480231 B CN 111480231B CN 201880079575 A CN201880079575 A CN 201880079575A CN 111480231 B CN111480231 B CN 111480231B
Authority
CN
China
Prior art keywords
terminal
potential terminal
terminals
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880079575.3A
Other languages
English (en)
Other versions
CN111480231A (zh
Inventor
松冈哲矢
山平优
福岛和马
柿本规行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN111480231A publication Critical patent/CN111480231A/zh
Application granted granted Critical
Publication of CN111480231B publication Critical patent/CN111480231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Abstract

一种电力转换装置，包括：至少一个第一及第二半导体装置(21、22)，其具有多个第一及第二半导体芯片(41、42)和多个第一及第二主端子(71m、72m)，其中，多个第一及第二半导体芯片具有构成上、下臂(11、12)的第一及第二开关元件(110、120)，多个第一及第二主端子具有多个第一及第二高电位(C1、C2)和第一及第二低电位端子(E1、E2)中的至少一个；以及桥接构件(80)，其与上述第一低电位端子和上述第二高电位端子一起形成上下连结部(91)。多个所述第一及第二半导体芯片相对于第一及第二轴(A1、A2)而呈线对称地配置。与所述第一低电位端子相对于所述第一高电位端子的配置不同，所述第二低电位端子相对于所述第二高电位端子的配置以所述第二轴为对称轴而呈线对称地配置。

Description

电力转换装置
相关申请的相互参照
本申请以2017年12月19日申请的日本专利申请2017-242698号为基础，将其记载内容纳入本文。
技术领域
本公开涉及一种电力转换装置。
背景技术
在专利文献1中公开了电力转换装置。该电力转换装置包括构成上、下臂的两种半导体装置。半导体装置的一种具有两个形成有IGBT的半导体芯片，IGBT彼此并联连接以构成上臂。半导体器件的另外一种具有两个形成有IGBT的半导体芯片，并且IGBT彼此并联连接以构成下臂。
在上述电力转换装置中，上臂侧的半导体装置分别具有一个第一高电位端子和一个第一低电位端子，以作为提供电连接功能的主端子，其中，上述第一高电位端子连接到IGBT的高电位侧的电极，上述第一低电位端子连接到IGBT的低电位侧的电极。此外，在两个半导体芯片的排列方向上，第一高电位端子偏向一方的半导体芯片侧配置，第一低电位端子偏向另一方的半导体芯片侧配置。
同样地，下臂侧的半导体装置分别具有一个第二高电位端子和一个第二低电位端子，以作为提供电连接功能的主端子，其中，上述第二高电位端子连接到IGBT的高电位侧的电极，上述第二低电位端子连接到IGBT的低电位侧的电极。此外，在两个半导体芯片的排列方向上，第二高电位端子偏向一方的半导体芯片侧配置，第二低电位端子偏向另一个半导体芯片侧配置。
因而，在上臂和下臂的任意一个中，在并联电路中的切换时的电流不平衡成为问题。
另一方面，也可以考虑使用两个相同的半导体装置来构成上、下臂。然而，用于将上、下臂联接的第一低电位端子和第二高电位端子的连接变得复杂等，主电路配线的电感有可能增加。
现有技术文献
专利文献
专利文献1：日本专利特开2016-157850号公报
发明内容
本公开的目的是提供一种电力转换装置，能够在对切换时的电流不平衡进行抑制的同时降低主电路配线的电感。
根据本公开的形态，具有将上臂和下臂串联连接而成的上下臂的电力转换装置包括：至少一个第一半导体装置，上述至少一个第一半导体装置具有多个第一半导体芯片和多个第一主端子，其中，多个上述第一半导体芯片分别形成有第一开关元件，多个上述第一主端子连接到上述第一半导体芯片，并提供电连接功能，上述第一开关元件彼此并联连接以构成上述上臂，作为上述第一主端子，具有第一高电位端子和第一低电位端子，其中，上述第一高电位端子与上述第一开关元件的高电位侧的电极连接，上述第一低电位端子与上述第一开关元件的低电位侧的电极连接；至少一个第二半导体装置，上述至少一个第二半导体装置具有多个第二半导体芯片和多个第二主端子，其中，多个上述第二半导体芯片分别形成有第二开关元件，多个上述第二主端子与上述第二半导体芯片连接，并提供电连接功能，上述第二开关元件彼此并联连接以构成上述下臂，作为上述第二主端子，具有第二高电位端子和第二低电位端子，其中，上述第二高电位端子与上述第二开关元件的高电位侧的电极连接，上述第二低电位端子与上述第二开关元件的低电位侧的电极连接；以及桥接构件，上述桥接构件将上述第一低电位端子与上述第二高电位端子桥接，并且和上述第一低电位端子及上述第二高电位端子一起形成作为上述上臂与上述下臂的连结部的上下连结部。在上述第一半导体装置中，上述第一主端子包括多个上述第一高电位端子和上述第一低电位端子中的至少一个。多个上述第一半导体芯片相对于与至少两个上述第一半导体芯片的排列方向即第一方向正交第一轴呈线对称地配置。以上述第一轴为对称轴，而使上述第一高电位端子和上述第一低电位端子被分别呈线对称地配置。在上述第二半导体装置中，上述第二主端子包括多个上述第二高电位端子和上述第二低电位端子中的至少一个。多个上述第二半导体芯片相对于与至少两个上述第二半导体芯片的排列方向即第二方向正交的第二轴而呈线对称配置。与上述第一低电位端子相对于上述第一高电位端子的配置不同，上述第二低电位端子相对于上述第二高电位端子的配置以上述第二轴为对称轴，而使上述第二高电位端子和上述第二低电位端子分别呈线对称地配置。
根据该电力转换装置，将第一高电位端子和第一低电位端子中的至少一个设为多个而具有三个以上的第一主端子，并且使第一高电位端子和第一低电位端子分别以第一半导体芯片的第一轴为对称轴而呈线对称地配置。因此，在上臂侧的并联电路中，能够将配线电感设为几乎相等。
同样地，将第二高电位端子和第二低电位端子中的至少一个设为多个而具有三个以上的第二主端子，并且使第二高电位端子和第二低电位端子分别以第二半导体芯片的第二轴为对称轴而呈线对称地配置。因此，在下臂侧的并联电路中，能够将配线电感设为几乎相等。通过以上，在构成上、下臂的第一半导体装置和第二半导体装置的每一个中，能够对切换时的电流不平衡进行抑制。
此外，第二低电位端子相对于第二高电位端子的配置与第一低电位端子相对于第一高电位端子的配置不同。这样，上臂侧的第一半导体装置和下臂侧的第二半导体装置被设为不同种类。因此，与使用相同种类的半导体装置来构成上、下臂的情况相比，例如能够简化第一低电位端子和第二高电位端子的连接结构，并且降低主电路配线的电感。
附图说明
参照附图和以下详细的记述，可以更明确本公开的上述目的、其他目的、特征和优点。其中，这些附图是：
图1是表示第一实施方式的电力转换装置的电路图；
图2是表示半导体装置的俯视图；
图3是从主端子侧观察的俯视图；
图4是沿图2的IV-IV线的剖视图；
图5从主端子侧对半导体模块进行观察的俯视图；
图6是从X1方向对图5进行观察的俯视图；
图7是考虑了电感的半导体模块的等效电路图；
图8是表示电力转换装置的示意结构的俯视图；
图9是沿图8的IX-IX线的剖视图；
图10是沿图8的X-X线的剖视图；
图11是表示层叠部的制造方法的俯视图；
图12是表示层叠部的制造方法的俯视图；
图13是表示第二实施方式的电力转换装置中的半导体模块的俯视图；
图14是从X2方向对图13进行观察的俯视图。
图15是表示第三实施方式的电力转换装置中的桥接构件的立体图；
图16是表示半导体模块的俯视图；
图17是从X3方向对图16进行观察的俯视图。
图18是表示额定时的电流路径的俯视图。
图19是表示额定时的电流路径的等效电路图。
图20是表示第四实施方式的电力转换装置中的半导体模块的俯视图；
图21是表示额定时的电流路径的等效电路图；
图22是表示第五实施方式的电力转换装置的俯视图；
图23是表示第一变形例的俯视图；
图24是表示第二变形例的俯视图；
图25是表示第三变形例的俯视图；
图26是表示第四变形例的俯视图；
图27是表示第五变形例的俯视图；
图28是表示第六变形例的俯视图；
图29是表示第七变形例的俯视图；
图30是表示第八变形例的俯视图；
图31是表示第九变形例的俯视图；
图32是表示第十变形例的俯视图；
图33是表示第十一变形例的俯视图。
具体实施方式
以下，参照附图对多个实施方式进行说明。在多个实施方式中，在功能上和/或结构上对应的部分标注相同的参照符号。以下，将半导体芯片的厚度方向设为Z方向，将半导体芯片的排列方向设为X方向。此外，将与Z方向和X方向这两个方向正交的方向设为Y方向。只要没有特别说明，将沿由上述的X方向及Y方向规定的XY面的形状设为平面形状。
(第一实施方式)
(电力转换装置的示意结构)
图1所示的电力转换装置5例如装设于电动汽车或混合动力汽车。电力转换装置5构成为将从装设于车辆的直流电源1供给的直流电力转换为三相交流，并且输出到三相交流方式的马达2。马达2作为车辆的行驶驱动源起作用。电力转换装置5还能够将由马达2产生的电力转换为直流电后充电至直流电源1。这样，电力转换装置5构成为能够进行双向电力转换。
电力转换装置5包括逆变器13，以作为由上下臂电路10构成的电力转换器。电力转换装置5还包括平滑电容器14、正极母线15、负极母线16和输出母线17。
上、下臂电路10是使上臂电路11及下臂电路12以上臂电路11为高电位侧串联连接而成的。上、下臂电路10也称为电桥支路。上、下臂电路10相当于上、下臂，上臂电路11相当于上臂，下臂电路12相当于下臂。
上臂电路11包括具有栅极电极的多个开关元件，多个开关元件彼此并联连接。同样地，下臂电路12包括具有栅极电极的多个开关元件，多个开关元件彼此并联连接。在本实施方式中，作为开关元件，采用n沟道型的绝缘栅极双极晶体管(以下称为IGBT)。
上臂电路11分别具有两个IGBT 110和两个二极管111。IGBT 110彼此并联连接，二极管111与IGBT 110中的每一个反向并联连接。并联连接的两个IGBT 110由一个驱动器同时驱动。换言之，两个IGBT 110的栅极彼此与相同的栅极驱动器电连接。
下臂电路12分别具有两个IGBT 120和两个二极管121。IGBT 120彼此并联连接，二极管121与IGBT 120中的每一个反向并联连接。并联连接的两个IGBT 120彼此与相同的栅极驱动器电连接。
IGBT 110的集电极及二极管111的阴极电极经由后述的集电极端子C1及正极母线15，而与平滑电容器14的正极电连接。IGBT 120的发射极及二极管121的阳极电极经由后述的发射极端子E2及负极母线16，而与平滑电容器14的负极电连接。IGBT 110的发射极电极及二极管111的阳极电极和IGBT 120的集电极及二极管121的阳极电极经由后述的上下连结部91及输出母线17，而与马达2的定子绕组连接。
逆变器13将输入的直流电力转换为规定频率的三相交流，并且输出到马达2。逆变器13将由马达2产生的交流电力转换为直流电力。逆变器13构成为包括相当于三相的上、下臂电路10。
平滑电容器14使从直流电源1侧供给的直流电压平滑。平滑电容器14的正极连接到直流电源1的正极，负极侧端子连接到直流电源1的负极。正极母线15连接到平滑电容器14的正极，负极母线16连接到负极。正极母线15是将平滑电容器14的正极与集电极端子C1联接的配线。负极母线16是将平滑电容器14的负极与发射极端子E2联接的配线。
输出母线17连接于上臂电路11与下臂电路12的中点(连接点)，并构成将逆变器13与马达2的定子绕组连接的配线的至少一部分。在本实施方式中，作为输出母线17，具有与逆变器13的U相对应的输出母线17u、与逆变器13的V相对应的输出母线17v、与逆变器13的W相对应的输出母线17w。输出母线17相当于用于与作为负载的马达2连接的配线部。
电力转换装置5除了包括上述逆变器13之外，还可以包括升压转换器和栅极驱动器等，其中，上述升压转换器对从直流电源1供给的直流电压进行升压，上述栅极驱动器对构成逆变器13及升压转换器的开关元件的动作进行控制。
(构成上、下臂电路的半导体模块)
上、下臂电路10构成为使用图2和图3所示的半导体装置20。半导体装置20具有：第一半导体装置21，上述第一半导体装置21构成上臂电路11；以及第二半导体装置22，上述第二半导体装置22构成下臂电路12。第一半导体装置21和第二半导体装置22如后文所述那样层叠配置，在图2至图4中，为方便起见，以横向排列示出。
首先，对第一半导体装置21进行说明。
如图2至图4所示，第一半导体装置21包括密封树脂体31、半导体芯片41、散热器51c、51e、接头61以及作为外部连接端子的主端子71m及信号端子71s。
密封树脂体31将半导体芯片41等密封。密封树脂体31例如由环氧类树脂构成。密封树脂体31例如通过传递模塑法而成形。密封树脂体31呈大致长方体状。密封树脂体31呈平面大致矩形状。密封树脂体31相当于第一密封树脂体。
在半导体芯片41形成有上述IGBT 110和二极管111。即，在半导体芯片41形成有RC(Reverse Conducting：反向导通)-IGBT。第一半导体装置21具有两个半导体芯片41，以形成并联电路。以下，将半导体芯片41中的一个示出为半导体芯片41a，而将半导体芯片41的剩余一个称为半导体芯片41b。半导体芯片41相当于第一半导体芯片，IGBT 110相当于第一开关元件。
在半导体芯片41的每一个中，IGBT 110和二极管111形成立式结构，以使电流沿Z方向流动。如图4所示，在半导体芯片41的板厚方向即Z方向上，在半导体芯片41的一面形成有集电极41c，在与该一面相反的背面形成有发射极电极41e。集电极41c也兼作二极管111的阴极电极，发射极电极41e也兼作二极管111的阳极电极。集电极41c相当于高电位侧的电极，发射极电极41e相当于低电位侧的电极。
两个半导体芯片41具有彼此大致一致的结构、即相同的形状和大小。半导体芯片41呈平面大致矩形状。两个半导体芯片41配置成使得集电极41c在Z方向上处于相同侧。两个半导体芯片41在Z方向上位于几乎相同的高度，并且沿X方向排列配置。X方向相当于第一方向。
如图2所示，两个半导体芯片41(41a、41b)以与X方向和Z方向正交的第一轴A1为对称轴而呈线对称地配置。在本实施方式中，密封树脂体31呈平面大致矩形状，两个半导体芯片41配置成使第一轴A1与密封树脂体31的外形的X方向中心大致一致。
尽管省略图示，但是在半导体芯片41的背面、即发射极电极形成面还形成有作为信号用的电极的焊盘。焊盘形成于与发射极电极41e不同的位置。
散热器51c、51e具有将半导体芯片41的热量向第一半导体装置21的外部释放的功能，并且还具有作为配线的功能。因此，为了确保导热性和导电性，至少使用金属材料来形成。散热器51c、51e也称为散热板。在本实施方式中，散热器51c、51e的每一个被设置成在从Z方向的投影视图中，内置有两个半导体芯片41。半导体芯片41在Z方向上配置于散热器51c、51e之间。散热器51c、51e呈以X方向为长边方向的平面大致矩形状。散热器51c、51e的厚度几乎恒定，其板厚方向与Z方向大致平行。
如图4所示，散热器51c连接到集电极41c，散热器51e连接到发射极电极41e。散热器51c经由焊料等未图示的连接构件连接到集电极41c。散热器51e经由接头61和未图示的连接构件连接到发射极电极41e。
散热器51c、51e的大部分由密封树脂体31覆盖。散热器51c、51e的表面中的、与半导体芯片41相反的面从密封树脂体31露出。在Z方向上，散热器51c从密封树脂体31的一面露出，散热器51e从与一面相反的面露出。
接头61存在于半导体芯片41的发射极电极41e与散热器51e之间。接头61在每个半导体芯片41都设置。由于接头61位于发射极电极41e与散热器51e之间的热传导、导电路径的中途，因此，为了确保导热性和导电性，至少使用金属材料来形成。接头61与对应的发射极电极41e相对配置，经由未图示的连接构件而被连接到发射极电极41e。接头61经由未图示的连接构件而被连接到散热器51e。
主端子71m是外部连接端子中的、供主电流流过的端子。主端子71m具有集电极端子C1和发射极端子E1。集电极端子C1连接到集电极41c。集电极端子C1经由散热器51c连接到集电极41c。发射极端子E1连接到发射极电极41e。发射极端子E1经由散热器51e和接头61连接到发射极电极41e。主端子71m相当于第一主端子，集电极端子C1相当于第一高电位端子，发射极端子E1相当于第一低电位端子。
在本实施方式中，通过对同一金属板进行加工，集电极端子C1与散热器51c一体地设置。集电极端子C1的厚度比散热器51c的厚度薄，集电极端子C1和散热器51c的与露出面相反的面大致共面地相连。集电极端子C1在密封树脂体31内具有弯曲部，并且从密封树脂体31的一个侧面31a、即Z方向上的中央附近向外部突出。同样地，发射极端子E1与散热器51e一体地设置。发射极端子E1从与集电极端子C1相同的侧面31a、即Z方向上的中央附近向外部突出。即，所有主端子71m从相同的侧面31a突出。
集电极端子C1和发射极端子E1的突出部分沿Y方向延伸设置。此外，板厚方向与Z方向大致一致，集电极端子C1和发射极端子E1沿X方向排列配置。在本实施方式中，如图2所示，作为主端子71m，具有一个集电极端子C1和两个发射极端子E1，在X方向上，集电极端子C1配置在发射极端子E1之间。
这样，第一半导体装置21具有三个主端子71m。此外，集电极端子C1和发射极端子E1分别以第一轴A1为对称轴而呈线对称地配置。集电极端子C1配置在第一轴A1上，集电极端子C1的宽度的中心与第一轴A1大致一致。两个发射极端子E1以第一轴A1为对称轴而呈线对称地配置。作为发射极端子E1中的一个的发射极端子E11比第一轴A1更偏向半导体芯片41a一侧配置，作为发射极端子E1中的另外一个的发射极端子E12比第一轴A1更偏向半导体芯片41b一侧配置。
信号端子71s与对应的半导体芯片41的焊盘连接。信号端子71s在密封树脂体31的内部例如经由接合线连接到焊盘。信号端子71s从密封树脂体31的侧面、详细而言从与侧面31a相反的面向外部突出。信号端子71s在Y方向上向与主端子71m相反的方向突出。
在如上所述构成的第一半导体装置21中，通过密封树脂体31，使两个半导体芯片41、散热器51c、51e各自一部分、接头61、多个主端子71m各自的一部分以及多个信号端子71s各自的一部分被一体地密封。
接着，对第二半导体装置22进行说明。
第二半导体装置22的基本结构与第一半导体装置21相同。与第一半导体装置21同样地，第二半导体装置22也包括密封树脂件32、半导体芯片42、散热器52c、52e、接头62以及作为外部连接端子的主端子72m及信号端子72s。
密封树脂体32将半导体芯片42等密封。与密封树脂体31同样地，密封树脂体32呈大致长方体状。在本实施方式中，密封树脂体32形成为与密封树脂体31大致一致的结构，即具有相同的形状和大小。密封树脂体32相当于第二密封树脂体。
在半导体芯片42形成有上述IGBT 120和二极管121。半导体芯片42形成有RC-IGBT。第二半导体装置22具有两个半导体芯片42，以形成并联电路。以下，将半导体芯片42中的一个称为半导体芯片42a，而将半导体芯片42的另外一个称为半导体芯片42b。半导体芯片42相当于第二半导体芯片，IGBT 120相当于第二开关元件。
两个半导体芯片42具有彼此大致一致的结构，即具有相同的形状和大小。在本实施方式中，半导体芯片42构成为与半导体芯片41大致一致。两个半导体芯片42配置成使集电极42c位于Z方向中的相同一侧。两个半导体芯片42在Z方向上位于几乎相同的高度，并且沿X方向配置。X方向相当于第二方向。
如图2所示，两个半导体芯片42(42a、42b)以与X方向和Z方向正交的第二轴A2为对称轴而呈线对称地配置。在本实施方式中，密封树脂体32呈平面大致矩形状，两个半导体芯片42配置成使第二轴A2与密封树脂体32的外形的X方向中心大致一致。
散热器52c、52e具有将半导体芯片42的热量向第二半导体装置22的外部释放的功能，并且还具有作为配线的功能。在本实施方式中，散热器52c、52e中的每一个被设置成在从Z方向的投影视图中，内置有两个半导体芯片42。半导体芯片42在Z方向上配置在散热器52c、52e之间。
如图4所示，散热器52c连接到集电极42c，散热器52e连接到发射极电极42e。散热器52c、52e的大部分由密封树脂体32覆盖。散热器52c、52e的表面中的、与半导体芯片42相反的面从密封树脂体32露出。在Z方向上，散热器52c从密封树脂体32的一面露出，散热器52e从与一面相反的面露出。
接头62夹设在半导体芯片42的发射极电极42e与散热器52e之间。接头62设置于每个半导体芯片42。接头62与对应的发射极电极42e相对配置，经由未图示的连接构件而与发射极电极42e连接。接头62经由未图示的连接构件连接到散热器52e。
主端子72m是外部连接端子中的、供主电流流过的端子。主端子72m具有集电极端子C2和发射极端子E2。集电极端子C2连接到集电极42c。集电极端子C2经由散热器52c而被连接到集电极42c。发射极端子E2连接到发射极电极42e。发射极端子E2经由散热器52e和接头62连接到发射极电极42e。主端子72m相当于第二主端子，集电极端子C2相当于第二高电位端子，发射极端子E2相当于第二低电位端子。
在本实施方式中，集电极端子C2也与散热器52c一体地设置。集电极端子C2从密封树脂体32的一个侧面32a、即Z方向上的中央附近向外部突出。同样地，发射极端子E2也与散热器52e一体地设置。发射极端子E2从与集电极端子C2相同的侧面32a、即Z方向上的中央附近向外部突出。即，所有主端子72m从相同的侧面32a突出。
集电极端子C2和发射极端子E2的突出部分沿Y方向延伸设置。此外，板厚方向与Z方向大致一致，集电极端子C2和发射极端子E2沿X方向排列配置。在本实施方式中，如图2所示，作为主端子72m，具有两个集电极端子C2和一个发射极端子E2。即，具有与集电极端子C1相同数量的发射极端子E2，并且具有与发射极端子E1相同数量的集电极端子C2。
第二半导体装置22具有三个主端子72m。此外，在X方向上，发射极端子E2配置在集电极端子C2之间。集电极端子C2和发射极端子E2以第二轴A2为对称轴而呈线对称地配置。发射极端子E2配置在第二轴A2上，发射极端子E2的宽度的中心与第二轴A2大致一致。两个集电极端子C2以第二轴A2为对称轴而呈线对称地配置。作为集电极端子C2中的一个的集电极端子C21在X方向上比第二轴A2更偏向半导体芯片42a一侧配置，作为集电极端子C2中的另外一个的集电极端子C22比第二轴A2更偏向半导体芯片42b一侧配置。
特别地，在本实施方式中，从第二轴A2到集电极端子C2的宽度方向中心的距离与从第一轴A1到发射极端子E1的宽度方向中心的距离大致相等。即，尽管集电极端子C1、C2、发射极端子E1、E2的排列不同，但是作为主端子71m、72m形成为相同的配置。
信号端子72s与对应的半导体芯片42的焊盘连接。信号端子72s从与密封树脂体32的侧面32a相反的面向外部突出。信号端子71s在Y方向上向与主端子71m相反的方向突出。
接着，对第一半导体装置21和第二半导体装置22的连接结构进行说明。
如图5和图6所示，第一半导体装置21和第二半导体装置22由桥接构件80连接，并构成半导体模块90。由半导体模块90构成上、下臂电路10，即相当于逆变器13的一个相。电力转换装置5包括半导体模块90。
桥接构件80将第一半导体装置21的发射极端子E1与第二半导体装置22的集电极端子C2桥接，并将上臂电路11与下臂电路12串联地连接。桥接构件80与发射极端子E1和集电极端子C2一起形成上臂电路11与下臂电路12的连结部分即上下连结部91。桥接构件80通过对金属板进行加工来形成。桥接构件80也被称为母线。发射极端子E1和集电极端子C2相当于连结端子。
桥接构件80具有：连接部81，上述连接部81是与发射极端子E1的连接部分；连接部82，上述连接部82是与集电极端子C2的连接部分；以及联接部83，上述联接部83将连接部81和连接部82联接。连接部81、82例如通过激光焊接来连接。在本实施方式中，第一半导体装置21具有两个发射极端子E1，第二半导体装置22具有两个集电极端子C2。此外，第一半导体装置21和第二半导体装置22通过两个桥接构件80来连接。半导体模块90具有两个上下连结部91。作为桥接构件80中的一个的桥接构件80a将发射极端子E11与集电极端子C21连接。作为桥接构件80中的另外一个的桥接构件80b将发射极端子E12与集电极端子C22连接。
构成上、下臂电路10的第一半导体装置21和第二半导体装置22以在半导体芯片41、42的板厚方向即Z方向上相邻的方式层叠。在这种层叠状态下，集电极端子C1与发射极端子E2相对，并且发射极端子E1和集电极端子C2也分别相对。在此，相对是指只要至少一部分相对即可。在本实施方式中，在对应的主端子71m、72m中，从密封树脂体31突出的突出部分与从密封树脂体32突出的突出部分几乎在整个区域上相对。
连接部81、82在X方向、即发射极端子E1及集电极端子C2的宽度方向上延伸设置。联接部83在X方向上与连接部81、82的相同侧的端部相连。联接部83的板厚方向为X方向。桥接构件80形成为大致コ字状(大致U字状)。
桥接构件80以使连接部81、82的板厚方向为Z方向的方式配置。而且，连接部81、82的板面与对应的发射极端子E1及集电极端子C2连接。板面是指与连接部81、82的板厚方向大致正交的面。连接部81连接到发射极端子E1的内表面71a。连接部82连接到集电极端子C2的内表面72a。内表面71a、72a是主端子71m、72m的彼此面对那侧的面，外表面71b、72b是与内表面71a、72a相反一侧的面。连接部81相当于第一连接部，连接部82相当于第二连接部。
在本实施方式中，在两个上下连结部91中采用相同结构的桥接构件80。此外，使两个桥接构件80处于180度反转的位置关系，并与发射极端子E1及集电极端子C2连接，以使联接部83彼此在X方向上靠近。
桥接构件80a与输出母线17相连。通过对同一金属板进行加工，输出母线17与桥接构件80a一体地设置。这样，输出母线17与半导体模块90一体化。输出母线17与桥接构件80a的端面84相连。端面84是指与板厚方向平行的面、即与板面大致正交的面。输出母线17是从端面84引出的延伸设置部分。在本实施方式中，输出母线17与连接部81的端面84相连。这样，输出母线17从多个上下连结部91的仅一部分、具体而言从两个上下连结部91中的仅一个引出。
接着，对包括半导体模块90的电力转换装置5的效果进行说明。
以下，将形成于半导体芯片41a的IGBT 110称为IGBT 110a，而将形成于半导体芯片41b的IGBT 110称为IGBT 110b。此外，将形成于半导体芯片42a的IGBT 120称为IGBT120a，而将形成于半导体芯片42b的IGBT120称为IGBT 120b。
图7表示考虑了半导体模块90即上、下臂电路10的配线电感的等效电路图。在上臂侧的并联电路中，Lc11表示IGBT 110a的集电极侧的配线电感，Lc12表示IGBT 110b的集电极侧的配线电感。Le11表示IGBT 110a的发射极侧的配线电感，Le12表示IGBT 110b的发射极侧的配线电感。在下臂侧的并联电路中，Lc21表示IGBT 120a的集电极侧的配线电感，Lc22表示IGBT 110b的集电极侧的配线电感。Le21表示IGBT 120a的发射极侧的配线电感，Le22表示IGBT 120b的发射极侧的配线电感。
第一半导体装置21具有多个高电位侧的集电极端子C1和低电位侧的发射极端子E1中的至少一个。此外，多个半导体芯片41相对于与至少两个半导体芯片41(41a、41b)的排列方向正交的第一轴A1而呈线对称地配置。此外，以第一轴A1为对称轴，而使集电极端子C1和发射极端子E1分别呈线对称地配置。
由此，如图2所示，使集电极端子C1→半导体芯片41a(IGBT 110a)→发射极端子E11的电流路径与集电极端子C1→半导体芯片41b(IGBT110b)→发射极端子E12的电流路径，以第一轴A1为对称轴而呈几乎线对称。因而，能够将集电极侧的配线电感Lc11、Lc12设为彼此几乎相等，并且将发射极侧的配线电感Le11、Lc12设为彼此几乎相等。
同样地，第二半导体装置22具有多个高电位侧的集电极端子C2和低电位侧的发射极端子E2中的至少一个。此外，多个半导体芯片42相对于与至少两个半导体芯片42的排列方向即X方向正交的第二轴A2而呈线对称地配置。此外，以第二轴A2为对称轴，使集电极端子C2和发射极端子E2分别呈线对称地配置。
由此，如图2所示，使集电极端子C21→半导体芯片42a(IGBT 120a)→发射极端子E2的电流路径与集电极端子C22→半导体芯片42b(IGBT120b)→发射极端子E2的电流路径，以第二轴A2为对称轴而呈几乎线对称。因而，能够将配线电感Lc21、Lc22设为彼此几乎相等，并且将配线电感Le21、Le22设为彼此几乎相等。
通过以上，在构成上、下臂电路10的第一半导体装置21和第二半导体装置22的每一个中，能够对切换时的电流不平衡进行抑制。
此外，主端子71m具有一个集电极端子C1和两个发射极端子E1，并且集电极端子C1配置于发射极端子E1之间。另一方面，主端子72m具有一个发射极端子E2和两个集电极端子C2，并且发射极端子E2配置于集电极端子C2之间。这样，在第一半导体装置21和第二半导体装置22中，使高电位端子(集电极端子)和低电位端子(发射极端子)的配置不同。因此，与使用相同种类(一种)的半导体装置来构成上、下臂电路的情况相比，例如，能够简化发射极端子E1与集电极端子C2的连接结构，并且降低主电路配线的电感。由此，能够降低切换时产生的浪涌电压。另外，主电路是指包括平滑电容器14和上、下臂电路10的电路。
通过以上，根据本实施方式的电力转换装置5(半导体模块90)，能够在对切换时的电流不平衡进行抑制的同时，降低主电路配线的电感。特别地，在本实施方式中，由于第一轴A1与密封树脂体31的外形的X方向中心大致一致，因此，能够使第一半导体装置21的体型小型化，并且具有上述效果。同样地，由于第二轴A2与密封树脂体32的外形的X方向中心大致一致，因此，能够使第二半导体装置22的体格小型化，并且具有上述效果。
另外，在本实施方式中，集电极端子C1和发射极端子E2具有相同数量，并且发射极端子E1和集电极端子C2具有相同数量。由此，与主端子71m、72m的数量不同的结构相比，能够简化上臂电路11与下臂电路12的连接及与平滑电容器14的连接。由此，能够降低主电路配线的电感。
特别地，分别具有多个上下连接用的发射极端子E1和集电极端子C2，通过多个桥接构件80来形成多个上下连结部91。具体而言，形成有与半导体芯片41相同数量的上下连结部91。这样，由于上下连结部91也设为并联，因此，通过电流路径的增加，能够降低主电路配线的电感。
另外，用于连接到马达2的输出母线17与构成上、下臂电路10的半导体模块90一体化。输出母线17仅从多个上下连结部91中的一部分引出。因此，能够在简化与作为负载的马达2的连接结构的同时，降低主电路配线的电感。另外，在本实施方式中，示出了输出母线17与桥接构件80a一体地设置的示例，但是不限定于此。也可以将输出母线17设为与桥接构件80a不同的构件。
然而，在将输出母线17连接到桥接构件80a的板面时，存在因连接而使线路电感发生变化，从而使电流不平衡抑制的效果变小这样的可能性。在本实施方式中，输出母线17不是从桥接构件80a的板面而是从端面84引出。即，从对di/dt的变化没有影响的部分引出。因而，在输出母线17与仅桥接构件80a一体化的结构中，也能够对切换时的电流不平衡进行抑制。
此外，在多个上下连结部91中，使用具有相同结构的桥接构件80。由此，能够提高电流不平衡的抑制效果。特别地，在本实施方式中，使两个桥接构件80处于180度反转的位置关系。即，将两个桥接构件80朝相反的方向配置。由此，能够提高对称性，从而进一步抑制电流不平衡。
此外，所有的主端子71m从密封树脂体31的侧面31a突出，并且沿半导体芯片41的排列方向排列。此外，所有的主端子72m从密封树脂体32的侧面32a突出，并且沿半导体芯片42的排列方向排列。由此，能够简化上臂电路11与下臂电路12的连接及与平滑电容器14的连接，并且降低主电路配线的电感。
特别地，具有三个主端子71m，并且集电极端子C1配置在两个发射极端子E1之间。另外，具有三个主端子72m，并且发射极端子E2配置在两个集电极端子C2之间。由此，能够简化结构。即，能够对电流不平衡进行抑制，并且能够更有效地降低主电路配线的电感。此外，能够使电力转换装置5(半导体模块90)的体格小型化。
此外，以构成上、下臂电路10的第一半导体装置21与第二半导体装置22相邻的方式使第一半导体装置21和第二半导体装置22层叠配置。此外，在层叠方向上，集电极端子C1及发射极端子E2和发射极端子E1及集电极端子C2中的至少一方在至少一部分处相对。由于反向电流流过相对的端子，因此，通过磁通抵消的效果，能够降低主电路配线的电感。
在本实施方式中，集电极端子C1和发射极端子E2的突出部分在几乎整个区域上相对，发射极端子E1和集电极端子C2的突出部分在几乎整个区域上相对。因此，能够有效地降低主电路配线的电感。此外，通过发射极端子E1和集电极端子C2的相对配置，能够简化上臂电路11和下臂电路12的连接。
此外，散热器51c、51e在半导体芯片41中是共用的。因此，能够抑制IGBT 110之间的电压波动。同样地，由于散热器52c、52e在半导体芯片42中是共用的，因此，能够抑制IGBT120之间的电压波动。另外，也能够削减部件数量。
(半导体模块与平滑电容器的连接结构)
以下，作为Y方向的位置关系，例如，将集电极端子C1和发射极端子E1相对于信号端子71s的位置表示为上方，将信号端子71s相对于集电极端子C1和发射极端子E1的位置表示为下方。在图9和图10中，为方便起见，简化第一半导体装置21和冷却器19进行图示。此外，省略密封于密封树脂体31、32的内部结构。
如图8至图10所示，电力转换装置5包括三个半导体模块90，以构成逆变器13即三相的上、下臂电路10。即，作为半导体装置20，第一半导体装置21和第二半导体装置22各包括三个。第一半导体装置21和第二半导体装置22在层叠方向即Z方向上以使集电极侧的散热器51c、52c朝向同一侧的方式交替地配置。三个半导体模块90在Z方向上按U相、V相、W相的顺序配置。因此，输出母线17也按U相的输出母线17u、V相的输出母线17v、W相的输出母线17w的顺序配置。多个半导体装置20在Z方向上以几乎相等间隔配置。
与平滑电容器14连接的集电极端子C1和发射极端子E2沿Z方向排列。集电极端子C1和发射极端子E2交替地配置。集电极端子C1也称为正极端子(P端子)，发射极端子E2也称为负极端子(N端子)。发射极端子E1和集电极端子C2在集电极端子C1和发射极端子E2的两侧处沿Z方向排列。发射极端子E1和集电极端子C2也交替地配置。
电力转换装置5包括平滑电容器14、正极母线15、负极母线16、绝缘构件18和冷却器19。平滑电容器14在X方向的一面侧具有未图示的正极，在与一面相反的背面侧具有未图示的负极。形成有负极的背面在X方向上为半导体模块90一侧的面。
正极母线15是将平滑电容器14的正极与集电极端子C1连接的配线部。正极母线15具有相对部150、层叠部151和突出部152。负极母线16是将平滑电容器14的负极与发射极端子E2连接的配线部。负极母线16具有相对部160、层叠部161和突出部162。
相对部150、160是与平滑电容器14的电极连接的连接部分。相对部150与平滑电容器14的正极相对配置，并且与正极连接。相对部160与平滑电容器14的负极相对配置，并且与负极连接。
层叠部151、161经由绝缘构件18而彼此层叠。通过将正极母线15与负极母线16层叠，利用磁通抵消，能够降低主电路配线的电感。在本实施方式中，相对部160的一部分兼作层叠部161。
层叠部151、161的一部分在X方向上从平滑电容器14一侧向半导体模块90一侧延伸。层叠部151、161向X方向的延伸设置部分比密封树脂体31、32的侧面31a、32a更靠Y方向上方配置。层叠部151、161被延伸设置，以在Y方向的投影图中与集电极端子C1及发射极端子E2重叠，并与从平滑电容器14远离的位置的发射极端子E11及集电极端子C11不重叠。
在层叠部151的延伸设置部分形成有贯通孔153、154。集电极端子C1和发射极端子E2在Y方向上从下方到上方插通贯通孔153。集电极端子C1和发射极端子E2单独配置于贯通孔153。在层叠部151设置有与集电极端子C1和发射极端子E2的总数相同数量的贯通孔153。
突出部152从供集电极端子C1插通的贯通孔153的开口边缘部向Y方向上方突出。突出部152以使板厚方向成为Z方向的方式弯折。突出部152插通后述的贯通孔163，并且在比负极母线16更靠上方处与集电极端子C1面连接。
发射极端子E12和集电极端子C22插通贯通孔154。相同的半导体模块90的发射极端子E12和集电极端子C22配置于相同的贯通孔154。
同样地，在层叠部161的延伸设置部分形成有贯通孔163、164。集电极端子C1和发射极端子E2在Y方向上从下方到上方插通贯通孔163。集电极端子C1和发射极端子E2单独配置于贯通孔163。在层叠部161设置有与集电极端子C1和发射极端子E2的总数相同数量的贯通孔163。
突出部162从供发射极端子E2插通的贯通孔163的开口边缘部向Y方向上方突出。突出部162以使板厚方向为Z方向的方式弯折。突出部162与发射极端子E2面连接。突出部162在相对于集电极端子C1位于与突出部152相同的面一侧处与发射极端子E2连接。
发射极端子E12和集电极端子C22插通贯通孔164。相同的半导体模块90的发射极端子E12和集电极端子C22配置于相同的通孔164。将发射极端子E12和集电极端子C22桥接的桥接构件80b的至少一部分配置于比层叠部151、161更靠上方。
绝缘构件18形成为使用电气绝缘材料。在本实施方式中，采用树脂成形体作为绝缘构件18。绝缘构件18具有基部180和筒部181、182。基部180存在于层叠部151、161之间。基部180也存在于层叠部151、161的延伸设置部分之间。筒部181、182设置于在Y方向的投影图中与层叠部151、161的延伸设置部分重叠的位置。筒部181、182从基部180向Y方向上方突出。
筒部181插通负极母线16的贯通孔163。筒部181配置于贯通孔163，以防止集电极端子C1及突出部152与负极母线16接触。因此，在供发射极端子E2配置的贯通孔163中未配置筒部181。集电极端子C1和突出部152插通筒部181，并且在比筒部181更靠上方处彼此面连接。
筒部182插通负极母线16的贯通孔164。筒部182配置于每一个贯通孔164，以防止包括发射极端子E12和集电极端子C22在内的上下连结部91与负极母线16接触。发射极端子E12和集电极端子C22插通筒部182。
冷却器19例如在内部流通有制冷剂，并且在Z方向上分别配置于各半导体装置20的两面侧，从两面侧对半导体装置20进行冷却。半导体装置20在Z方向上被冷却器19夹持。冷却器19存在于第一半导体装置21与第二半导体装置22之间。半导体芯片41、42产生的热量经由未图示绝缘构件从散热器51c、51e、52c、52e的露出面向冷却器19散热。
接着，对具有贯通孔153、163的层叠部151、161的制造方法进行说明。在此，以负极母线16的层叠部161为例进行说明。
如图11所示，首先准备基板161a，上述基板161a形成有突出部162、贯通孔164和缺口165。通过对金属板进行冲裁来形成包括突出部162、贯通孔164和缺口165的基板161a。在冲裁时刻，突出部分162处于与基板161a相同的面内。缺口165是用于将突出部162切掉而留下与基板161a的连结部分的空间(开口部)。在冲裁后，将突出部162向Y方向上方折弯大致90度。
接着，如图12所示，将分隔板161b固定在基板161a上。分隔板161b包括两个第一延伸设置部166和三个第二延伸设置部167。第一延伸设置部166沿Z方向延伸设置，第二延伸设置部167沿X方向延伸设置。三个第二延伸设置部167设置成在Z方向上具有规定间隔。第一延伸设置部166中的一个与第二延伸设置部167中每一个的一端相连，第一延伸设置部166中的另外一个与第二延伸设置部167中每一个的另一端相连。通过将第一延伸设置部166固定于基板161a，三个第二延伸设置部167将三个缺口165分别沿Z方向分成两部分。通过分隔板161b，缺口165被划分为在开口缘部设有突出部162的贯通孔163和在开口缘部未设置突出部162的贯通孔163。
这样，层叠部161由基板161a和分隔板161b形成。即，形成具有贯通孔163的负极母线16。另外，正极母线15也同样地形成。在图8至图10中，对层叠部151、161进行简化并图示。
具有贯通孔153、163的正极母线15和负极母线16的制造方法不限定于上述示例。例如，将相当于分隔板161b的分隔部通过冲裁与基板161a一体地形成，并且通过镶边弯曲(日文：ヘミング曲げ)使分隔部大致180度折返。然后，也可以通过将折返并被层叠的分隔部连接到基板161a，从而将缺口165划分为两个贯通孔163。
接着，对上述结构的效果进行说明。
在本实施方式中，电力转换装置5分别具有多个第一半导体装置21和第二半导体装置22，第一半导体装置21和第二半导体装置22在Z方向上交替地配置。如上所述，由于发射极端子E1和集电极端子C2相对配置，因此，通过第一半导体装置21和第二半导体装置22的交替配置，能够在多个半导体模块90中使由桥接构件80实现的上下连结部91的结构共用化。此外，由于集电极端子C1和发射极端子E2相对配置，因此，通过第一半导体装置21和第二半导体装置22的交替配置，能够在多个半导体模块90中将与平滑电容器14的连接结构、即与正极母线15及负极母线16的连接结构共用化。
此外，在正极母线15和负极母线16的至少一个上形成有供集电极端子C1和发射极端子E2从下方向上方插通的贯通孔。在该贯通孔中，集电极端子C1和一个发射极端子E2各配置有一个。在本实施方式中，作为上述贯通孔，在正极母线15形成有贯通孔153，在负极母线16形成有贯通孔163。由此，如图12所例示的那样，不仅形成有实线箭头的电流路径，还形成有虚线箭头的电流路径，因此，与不划分的结构相比，能够降低主电路配线的电感。
(第二实施方式)
本实施方式能够参照先前实施方式。因此，省略对与先前实施方式所示的电力转换装置5、半导体装置20以及半导体模块90共同的部分的说明。
如图13和图14所示，在本实施方式中，桥接构件80和半导体装置20的连接结构与先前实施方式不同。图14是从图13所示的X2方向对半导体模块90和冷却器19的层叠结构进行观察的俯视图。
桥接构件80的连接部81、82沿发射极端子E1及集电极端子C2的突出方向即Y方向延伸，并且与对应的发射极端子E1及集电极端子C2面连接。联接部83将连接部81、82中的靠冷却器19一侧的端部即下端联接。联接部83的板厚方向为Y方向，并且联接部83与冷却器19相对。另外，在桥接构件80a一体地设置有输出母线17。输出母线17与连接部81的端面84相连。
例如，在图14中的实线箭头所示的电流流过桥接构件80的联接部83时，在与联接部83相对的冷却器19的金属表面，在妨碍由上述电流产生的磁场的朝向上产生未图示的涡电流。因而，利用涡电流引起的磁通抵消的效果，能够降低主电路配线的电感。
特别地，由于联接部83与连接部81、82的下端相连，因此，联接部83在桥接构件80中作为最接近冷却器19的部分。由此，能够提高磁通抵消的效果，并有效地降低主电路配线的电感。
另外，尽管示出了联接部83为平坦，联接部83的板厚方向为Y方向的示例，但是不限定于此。例如在YZ面中也能够采用呈曲面状或V字状的联接部83。
(第三实施方式)
本实施方式能够参照先前实施方式。因此，省略对与先前实施方式所示的电力转换装置5、半导体装置20以及半导体模块90共同的部分的说明。
如图15至图17所示，在本实施方式中，桥接构件80的结构以及桥接构件80和半导体装置20的连接结构与先前实施方式不同。桥接构件80除了连接部81、82以及联接部83以外，还具有相对部85和弯曲部86。桥接构件80通过对一块金属板进行加工来形成。
与第二实施方式同样地，连接部81、82在Y方向上延伸设置，联接部83在Z方向上延伸设置。连接部81与对应的发射极端子E1的内表面71a面连接，连接部82与集电极端子C2的外表面72b面连接。联接部83的一端与连接部81的下端相连，另一端与相对部85的下端相连。
相对部85与集电极端子C2的内表面72a相对配置。相对部85以板厚方向为Z方向，并且在Y方向上延伸设置。在相对部85与连接部82之间配置有集电极端子C2。相对部85在与集电极端子C2之间具有规定的间隙。
弯曲部86是将连接部82与相对部85联接的部分。在弯曲部86处折回大致180度，连接部82与相对部85经由集电极端子C2相对。
如图16所示，与先前实施方式同样地，输出母线17与桥接构件80a一体化。桥接构件80b不与输出母线17相连。输出母线17从连接部81的端面84引出。
桥接构件80通过激光焊接而与发射极端子E1和集电极端子C2连接。在本实施方式中，由于采用上述结构的桥接构件80，因此，如图17中的实线箭头所示，能够将连接部81相对于发射极端子E12(E1)的焊接方向和连接部82相对于集电极端子C22(C2)的焊接方向设为相同。因此，能够简化制造工序。此外，如上所述，在由一块金属板形成的情况下，能够简化桥接构件80的结构，并且简化半导体模块90的制造工序。另外，焊接的方向是指激光的照射方向。
(第四实施方式)
本实施方式能够参照先前实施方式。因此，省略对与先前实施方式所示的电力转换装置5、半导体装置20以及半导体模块90共同的部分的说明。
在使用先前实施方式所示的桥接构件80的情况下，在IGBT 110导通的稳定时，与图18和图19中的实线箭头所示的电流路径CP1不同，形成有例如虚线箭头所示的电流路径CP2。电流路径CP1是集电极端子C1→散热器51c→半导体芯片41a(IGBT 110a)→散热器51e→发射极端子E11→桥接构件80a→输出母线17。
另一方面，虚线箭头的电流路径是集电极端子C1→散热器51c→半导体芯片41b(IGBT 110b)→散热器51e→发射极端子E12→桥接构件80b→集电极端子C22→散热器52c→集电极端子C21→桥接构件80a→输出母线17。这样，由于在电流路径CP1、CP2中主电路配线的电阻成分不同，因此，在稳定时可能发生电流不平衡。
另一方面，在本实施方式中，如图20所示，在桥接构件80a中，输出母线17从与集电极端子C21连接的连接部82引出。输出母线17是与桥接构件80a一体地设置的延伸设置部170和桥接构件80a不同的构件，并且构成为具有与延伸设置部170连接的导体板171。延伸设置部170从连接部82中的X方向的端面84引出。除了输出母线17以外，与第三实施方式所示的桥接构件80a的结构相同。
如上所述，由于输出母线17从连接部82引出，因此，如图21所示，桥接构件80a(80)与输出母线17的连接点向第二半导体装置22侧偏移。图21所示的点划线表示图19的输出母线17。这样，与图18和图19所示的结构相比，连接点的偏移量能够增大电流路径CP1的电阻，并且减小电流路径CP2的电阻。由此，能够对稳定时的电流不平衡进行抑制。
另外，尽管示出了输出母线17从连接部82引出的示例，但是不限定于此。在桥接构件80中，从比延伸设置方向的中间点更靠第二半导体装置22侧的位置引出即可。另外，桥接构件80的结构也不限定于上述示例。
(第五实施方式)
本实施方式能够参照先前实施方式。因此，省略对与先前实施方式所示的电力转换装置5、半导体装置20以及半导体模块90共同的部分的说明。
在本实施方式中，如图22所示，电力转换装置5在层叠方向即Z方向上具有两个第一半导体装置21连续的部分和两个第二半导体装置22连续的部分中的至少一个。在图22中，为方便起见，省略输出母线17、冷却器19以及桥接构件80并进行图示。
具体而言，在Z方向上，六个半导体装置20按照第一半导体装置21、第二半导体装置22、第二半导体装置22、第一半导体装置21、第一半导体装置21和第二半导体装置22的顺序层叠。即，在每个部位具有两个第一半导体装置21连续的部分和两个第二半导体装置22连续的部分。
在第一半导体装置21连续的部分中，集电极端子C1在Z方向上彼此相邻。此外，在第二半导体装置22连续的部分中，发射极端子E2在Z方向上彼此相邻。因此，如图22所示，能够将彼此相邻的两个集电极端子C1归拢以与正极母线15连接。此外，能够将彼此相邻的两个发射极端子E2归拢以与负极母线16连接。因此，能够简化正极母线15及负极母线16与半导体装置20的连接。
另外，图22的符号155、156是正极母线15的端子部，符号168、169表示负极母线16的端子部。端子部156是两个集电极端子C1共同的端子部。端子部169是两个发射极端子E2共同的端子部。
以下，为方便起见，省略信号端子并进行图示。
电力转换装置5只要至少包括各一个第一半导体装置21和第二半导体装置22以及将第一半导体装置21与第二半导体装置22连接的桥接构件80即可。即，只要包括至少一个半导体模块90即可。电力转换装置5也可以与半导体模块90一起包括具有正极母线15和负极母线16的平滑电容器14、输出母线17以及冷却器19中的至少一个。
尽管示出了将上、下臂电路10即半导体模块90应用于逆变器13的示例，但不限定于此。例如，也能够应用于升压转换器。此外，也能够应用于逆变器13和升压转换器两者。
半导体模块90的数量不限定于上述示例。例如，为了对应于三相交流式的两个马达，也可以形成包括六个半导体模块90的结构。
尽管示出了与IGBT 110、120一体地形成回流用二极管111、121的示例，但不限定于此。也可以将二极管111、121形成不同芯片。
尽管示出了IGBT 110、120作为开关元件的示例，但不限定于此。只要是具有栅极电极和供主电流流过的第一主电极及第二主电极的开关元件即可。例如，也能够采用MOSFET。
尽管示出了第一半导体装置21具有一个集电极端子C1和两个发射极端子E1，并且第二半导体装置22具有两个集电极端子C2和一个发射极端子E2的示例，但不限定于此。也可以是第一半导体装置21具有两个集电极端子C1和一个发射极端子E1，并且第二半导体装置22具有一个集电极端子C2和两个发射极端子E2的结构。在这种情况下，上下连结部91成为一个部位。
如图23的第一变形例所示，除了上述半导体装置20之外，还可以包括半导体装置100。半导体装置100在密封树脂体110内包括：构成上臂电路的未图示的半导体芯片；以及构成下臂电路的未图示的半导体芯片。半导体装置100形成为构成相当于一个相的上、下臂电路的所谓二合一封装结构。在图23中，构成三相逆变器的六个半导体装置20和构成另一个三相逆变器的三个半导体装置100在Z方向上层叠。半导体装置100连续地配置。
作为主端子，半导体装置100包括：正极端子P1，上述正极端子P1连接到平滑电容器14的正极；负极端子N1，上述负极端子N1连接到负极；以及输出端子O1，上述输出端子O1连接到负载。这些主端子从密封树脂体110的侧面110a突出，并且沿Y方向延伸设置。密封树脂体31、32形成为与密封树脂体110相同的结构，外形大致一致。即，在从Z方向的投影图中，密封树脂体31、32、110的外形几乎一致。此外，Z方向的厚度也几乎一致。另外，主端子的配置也相同。集电极端子C1及发射极端子E2与负极端子N1一起沿Z方向配置成一列。发射极端子E11及集电极端子C21与输出端子O1一起配置成一列，并且发射极端子E12及集电极端子C22与正极端子P1一起配置成一列。
由此，在与二合一结构的半导体装置100并用的情况下，能够简化与平滑电容器14及负载(电机)连接的连接结构。
尽管示出了第一轴A1与密封树脂体31的外形的X方向中心大致一致的示例，但不限定于此。如图24的第二变形例所示，第一轴A1相对于密封树脂体31的外形的X方向中心偏向一方，也能够采用以该第一轴A1为对称轴，作为主端子71m的集电极端子C1和发射极端子E1分别呈线对称地配置的结构。另外，第二轴A2也是同样的。
尽管示出了所有的主端子71m从密封树脂体31的侧面31a突出，并且所有的主端子72m从密封树脂体32的侧面32a突出的示例，但不限定于此。如图25的第三变形例所示，也可以是主端子71m分别从密封树脂体31的三个不同侧面31a、31b、31c突出，并且主端子72m分别从密封树脂体32的三个不同侧面32a、32b、32c突出的结构。例如，在第一半导体装置21中，从侧面31a突出的集电极端子C1配置在第一轴A1上，并且发射极端子E1分别从两个相邻的侧面31b、31c突出。另外，集电极端子C1和发射极端子E1分别以第一轴A1为对称轴而呈线对称地配置，并且集电极端子C2和发射极端子E2分别以第二轴A2为对称轴而呈线对称地配置。
尽管示出了半导体装置20由两个半导体芯片41来形成IGBT 110的并联电路，并且由两个半导体芯片42来形成IGBT 120的并联电路的示例，但不限定于此。也可以使用三个以上的半导体芯片来构成并联电路。在图26所示的第四变形例和图27所示的第五变形例中，第一半导体装置21具有三个半导体芯片41，并且三个半导体芯片41沿X方向排列配置。此外，第二半导体装置22具有三个半导体芯片42，并且三个半导体芯片42沿X方向排列配置。在图26中，主端子71m从同一个面突出，并且主端子72m也从同一个面突出。在图27中，主端子71m在多个面分开突出，并且主端子72m也在多个面分开突出。另外，集电极端子C1和发射极端子E1分别以第一轴A1为对称轴而呈线对称地配置，并且集电极端子C2和发射极端子E2分别以第二轴A2为对称轴而呈线对称地配置。
尽管示出了分别具有三个主端子71m、72m的示例，但不限定于此。只要分别具有三个以上的主端子71m、72m，并且在满足上述线对称的关系的同时，使集电极端子C2相对于发射极端子E2的配置与发射极端子E1相对于集电极端子C1的配置不同即可。
例如，在图28所示的第六变形例中，主端子71m分别具有两个集电极端子C1和两个发射极端子E1，并且主端子72m分别具有两个集电极端子C2和两个发射极端子E2。此外，两个集电极端子C1以第一轴A1为对称轴而呈线对称地配置。两个发射极端子E1以第一轴A1为对称轴而呈线对称地配置。同样地，两个集电极端子C2以第二轴A2为对称轴而呈线对称地配置。两个发射极端子E2以第二轴A2为对称轴而呈线对称地配置。另外，两个集电极端子C1均配置在发射极端子E1之间。两个发射极端子E2均配置在集电极端子C2之间。
尽管示出了第一半导体装置21所具有的所有半导体芯片41沿X方向排列成一列的示例，但是不限定于此。例如，在图29所示的第七变形例中，第一半导体装置21具有四个半导体芯片41。四个半导体芯片41在XY平面上配置成两行两列。此外，两个半导体芯片41沿X方向排列配置，第一轴A1被设定成与该排列方向正交。集电极端子C1和发射极端子E1中的每一个以第一轴A1为对称轴而呈线对称地配置。第二半导体装置22也是同样的。
在图30所示的第八变形例中，相对于图29，主端子71m一侧的两个半导体芯片41之间的距离比远离主端子71m一侧的两个半导体芯片41之间的距离长。在图30中，两个半导体芯片41沿X方向排列配置，第一轴A1被设定成与该排列方向正交。第二半导体装置22也是同样的。
此外，在图31所示的第九变形例中，第一半导体装置21具有三个半导体芯片41。在主端子71m一侧配置有两个半导体芯片41，并且在远离主端子71的位置处配置有一个半导体芯片41。配置于主端子71m一侧的两个半导体芯片41沿X方向排列配置，第一轴A1被设定成与该排列方向正交。另外，第二半导体装置22所包括的半导体芯片42的排列方向也是同样的。此外，也可以形成为在主端子71m一侧配置有一个半导体芯片41，并且在远离主端子71的位置处配置有两个半导体芯片41的结构。
作为双面散热结构的半导体装置20，尽管示出了包括接头61、62的示例，但不限定于此。也可以形成为不包括接头61、62的结构。尽管示出了散热器51c、51e、52c、52e从对应的密封树脂体31、32露出的示例，但也可以形成为不从密封树脂体31、32露出的结构。也可以根据例如半导体芯片41、42的个数来将散热器51c、51e、52c、52e分割为多个。然而，一体化更能够在并联电路中对电压的波动进行抑制。
尽管示出了半导体装置20包括密封树脂体31、32的示例，但不限定于此。也可以形成为不包括密封树脂体31、32的结构。
半导体装置20的结构不限定于双面散热结构。也能够应用于单面散热结构。另外，不限定于立式结构的开关元件，也能够应用于卧式结构的开关元件(例如LDMOS)。多个半导体装置20不限定于层叠配置，也能够以平放的状态连接。在图32所示的第十变形例中，作为第一半导体装置21和第二半导体装置22，采用单面散热结构，并且在平置状态下，通过桥接构件80使发射极端子E1和集电极端子C2连接。另外，集电极端子C1和发射极端子E1分别以第一轴A1为对称轴而呈线对称地配置，并且集电极端子C2和发射极端子E2分别以第二轴A2为对称轴而呈线对称地配置。
半导体装置20也可以具有与主端子不同的、不应用电连接功能的虚拟端子。在图33所示的第十一变形例中，第二半导体装置22具有与主端子72m不同的虚拟端子72d。虚拟端子72d不包括在主端子72m中。集电极端子C2和发射极端子E2分别以第二轴A2为对称轴而呈线对称地配置。另外，第一半导体装置21也是同样的。
虽然根据实施例对本公开进行了记述，但是应当理解为本公开并不限定于上述实施例及结构。本公开也包含各种各样的变形例及等同范围内的变形。除此之外，各种各样的组合及方式、另外在其中包含仅一个要素、其以上或其以下的其它组合及方式也属于本公开的范畴及思想范围。

Claims (16)

1.一种电力转换装置，所述电力转换装置包括由上臂(11)和下臂(12)串联连接而成的上下臂(10)，其特征在于，包括：
至少一个第一半导体装置(21)，所述至少一个第一半导体装置具有多个第一半导体芯片(41)和多个第一主端子(71m)，其中，多个所述第一半导体芯片分别形成有第一开关元件(110)，多个所述第一主端子连接到所述第一半导体芯片，并且提供电连接功能，所述第一开关元件彼此并联连接以构成所述上臂，作为多个所述第一主端子，包括至少一个第一高电位端子(C1)和至少一个第一低电位端子(E1)，其中，所述第一高电位端子与所述第一开关元件的高电位侧的电极连接，所述第一低电位端子与所述第一开关元件的低电位侧的电极连接；
至少一个第二半导体装置(22)，所述至少一个第二半导体装置具有多个第二半导体芯片(42)和多个第二主端子(72m)，其中，多个所述第二半导体芯片分别形成有第二开关元件(120)，多个所述第二主端子连接到所述第二半导体芯片，并且提供电连接功能，所述第二开关元件彼此并联连接以构成所述下臂，作为多个所述第二主端子，具有至少一个第二高电位端子(C2)和至少一个第二低电位端子(E2)，其中，所述第二高电位端子与所述第二开关元件的高电位侧的电极连接，所述第二低电位端子与所述第二开关元件的低电位侧的电极连接；以及
桥接构件(80)，所述桥接构件将所述第一低电位端子与所述第二高电位端子桥接，并且与所述第一低电位端子和所述第二高电位端子一起形成所述上臂与所述下臂的连结部即上下连结部(91)，
在所述第一半导体装置中，
所述第一高电位端子和/或所述第一低电位端子为多个
多个所述第一半导体芯片相对于与至少两个所述第一半导体芯片的排列方向即第一方向正交的第一轴(A1)而呈线对称地配置，
以所述第一轴为对称轴，所述第一高电位端子和所述第一低电位端子分别呈线对称地配置，
在所述第二半导体装置中，
所述第二高电位端子和/或所述第二低电位端子为多个，
多个所述第二半导体芯片相对于与至少两个所述第二半导体芯片的排列方向即第二方向正交的第二轴(A2)而呈线对称地配置，
与所述第一低电位端子相对于所述第一高电位端子的配置不同，所述第二低电位端子相对于所述第二高电位端子的配置以所述第二轴为对称轴，而使所述第二高电位端子和所述第二低电位端子分别呈线对称地配置。
2.如权利要求1所述的电力转换装置，其特征在于，
所述第一高电位端子的数量与所述第二低电位端子的数量相同，所述第一低电位端子的数量与所述第二高电位端子的数量相同。
3.如权利要求1所述的电力转换装置，其特征在于，
分别具有多个所述第一低电位端子和多个所述第二高电位端子，并且具有多个所述桥接构件，以形成多个所述上下连结部。
4.如权利要求3所述的电力转换装置，其特征在于，
还包括配线部(17)，所述配线部用于向负载连接，
所述配线部从多个所述上下连结部的仅一部分引出。
5.如权利要求4所述的电力转换装置，其特征在于，
所述配线部并非从所述桥接构件的板厚方向的两个表面，而是从将所述两个表面联接的端面(84)引出。
6.如权利要求5所述的电力转换装置，其特征在于，
所述配线部在所述桥接构件中从所述第二高电位端子侧的位置引出。
7.如权利要求3所述的电力转换装置，其特征在于，
在多个所述上下连结部中，使用相同结构的所述桥接构件。
8.如权利要求1所述的电力转换装置，其特征在于，
所述第一半导体装置还包括第一密封树脂体(31)，所述第一密封树脂体将多个所述第一半导体芯片密封，
所述第二半导体装置还包括第二密封树脂体(32)，所述第二密封树脂体将多个所述第二半导体芯片密封，
多个所述第一主端子从所述第一密封树脂体的内部向外部突出，
多个所述第二主端子从所述第二密封树脂体的内部向外部突出，
所述桥接构件将所述第一低电位端子的突出部分和所述第二高电位端子的突出部分连接，
多个所述第一主端子从所述第一密封树脂体的同一个面(31a)突出，并且沿所述第一方向排列，
多个所述第二主端子从所述第二密封树脂体的同一个面(32a)突出，并且沿所述第二方向排列。
9.如权利要求8所述的电力转换装置，其特征在于，
具有三个所述第一主端子，并且所述第一高电位端子配置在两个所述第一低电位端子之间，
具有三个所述第二主端子，并且所述第二低电位端子配置在两个所述第二高电位端子之间。
10.如权利要求1至9中任一项所述的电力转换装置，其特征在于，
作为半导体装置(20)的所述第一半导体装置和所述第二半导体装置层叠配置，以使由所述桥接构件连接的所述第一半导体装置和所述第二半导体装置彼此相邻，
在层叠方向上，所述第一高电位端子及所述第二低电位端子和所述第一低电位端子及所述第二高电位端子中的至少一方在至少一部分上相对。
11.如权利要求10所述的电力转换装置，其特征在于，
所述至少一个第一半导体装置包括多个第一半导体装置，
所述至少一个第二半导体装置包括多个第二半导体装置，
多个所述第一半导体装置和多个所述第二半导体装置交替地配置。
12.如权利要求11所述的电力转换装置，其特征在于，还包括：
平滑电容器(14)，所述平滑电容器使电源电压平滑；正极母线(15)，所述正极母线将所述平滑电容器的正极与所述第一高电位端子连接；以及
负极母线(16)，所述负极母线将所述平滑电容器的负极与所述第二低电位端子连接，
所述正极母线和所述负极母线中的至少一个具有沿所述层叠方向排列设置的多个贯通孔(153、163)，
所述第一高电位端子和所述第二低电位端子单独配置于所述贯通孔。
13.如权利要求10所述的电力转换装置，其特征在于，
所述至少一个第一半导体装置包括多个第一半导体装置，
所述至少一个第二半导体装置包括多个第二半导体装置，
在所述层叠方向上，还具有两个所述第一半导体装置连续的部分和两个所述第二半导体装置连续的部分中的至少一个。
14.如权利要求10所述的电力转换装置，其特征在于，
形成所述上下连结部的连结端子即所述第一低电位端子及所述第二高电位端子沿与所述层叠方向正交的方向延伸设置，
所述桥接构件具有第一连接部(81)和第二连接部(82)以作为与对应的所述连结端子连接的连接部，并且还具有将第一连接部与第二连接部联接的联接部(83)，所述第一连接部沿所述第一低电位端子的延伸设置方向延伸，并且与所述第一低电位端子面连接，所述第二连接部沿所述第二高电位端子的延伸设置方向延伸，并且与所述第二高电位端子面连接。
15.如权利要求14所述的电力转换装置，其特征在于，
还包括在所述层叠方向上配置于相邻的所述半导体装置之间的冷却器(19)，
所述联接部与所述第一连接部中的所述冷却器一侧的下端和所述第二连接部中的所述冷却器一侧的下端中的至少一个相连，并且与所述冷却器相对。
16.如权利要求14所述的电力转换装置，其特征在于，
在所述桥接构件中，所述连接部中的一个与对应的所述连结端子的内表面(71a)连接，并且所述连接部的另外一个与对应的所述连结端子的外表面(72b)连接，
所述桥接构件具有：相对部(85)，所述相对部与所述联接部相连，并且与所述连接部连接于所述外表面的所述连结端子的内表面(72a)相对；
以及弯曲部(86)，所述弯曲部将连接于所述外表面的所述连接部与所述相对部联接。
CN201880079575.3A 2017-12-19 2018-10-22 电力转换装置 Active CN111480231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017242698A JP6836201B2 (ja) 2017-12-19 2017-12-19 電力変換装置
JP2017-242698 2017-12-19
PCT/JP2018/039116 WO2019123818A1 (ja) 2017-12-19 2018-10-22 電力変換装置

Publications (2)

Publication Number Publication Date
CN111480231A CN111480231A (zh) 2020-07-31
CN111480231B true CN111480231B (zh) 2023-07-25

Family

ID=66994601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880079575.3A Active CN111480231B (zh) 2017-12-19 2018-10-22 电力转换装置

Country Status (5)

Country Link
US (1) US11538794B2 (zh)
JP (1) JP6836201B2 (zh)
CN (1) CN111480231B (zh)
DE (1) DE112018006457T5 (zh)
WO (1) WO2019123818A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259655B2 (ja) * 2019-09-04 2023-04-18 株式会社デンソー パワーモジュール
JP7099422B2 (ja) * 2019-09-10 2022-07-12 株式会社デンソー 電力変換装置
JP7111079B2 (ja) * 2019-09-10 2022-08-02 株式会社デンソー 電力変換装置
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
JP7156319B2 (ja) * 2020-01-22 2022-10-19 株式会社デンソー 電力変換装置
CN116825768B (zh) * 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
CN113114061B (zh) * 2021-03-26 2022-06-24 台达电子企业管理（上海）有限公司 变换器及抑制变换器的环流干扰的方法
WO2024009491A1 (ja) * 2022-07-08 2024-01-11 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
CN106133907A (zh) * 2014-03-26 2016-11-16 株式会社电装 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119925A (ja) * 1999-10-20 2001-04-27 Hitachi Ltd 半導体電力変換装置
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP5664578B2 (ja) * 2012-03-13 2015-02-04 株式会社デンソー 電力変換装置
JP5655846B2 (ja) * 2012-12-04 2015-01-21 株式会社デンソー 電力変換装置
JP6202020B2 (ja) * 2015-02-25 2017-09-27 トヨタ自動車株式会社 半導体モジュール、半導体装置、及び、半導体装置の製造方法
JP6168082B2 (ja) 2015-02-27 2017-07-26 トヨタ自動車株式会社 電力変換装置
WO2017169660A1 (ja) * 2016-03-28 2017-10-05 株式会社デンソー 電力変換装置
JP6597549B2 (ja) * 2016-10-20 2019-10-30 トヨタ自動車株式会社 半導体モジュール
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
JP6717270B2 (ja) * 2017-07-27 2020-07-01 株式会社デンソー 半導体モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
CN106133907A (zh) * 2014-03-26 2016-11-16 株式会社电装 半导体装置

Also Published As

Publication number Publication date
US20200321319A1 (en) 2020-10-08
CN111480231A (zh) 2020-07-31
WO2019123818A1 (ja) 2019-06-27
DE112018006457T5 (de) 2020-08-27
JP2019110228A (ja) 2019-07-04
JP6836201B2 (ja) 2021-02-24
US11538794B2 (en) 2022-12-27

Similar Documents

Publication Publication Date Title
CN111480231B (zh) 电力转换装置
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US9490200B2 (en) Semiconductor device
JP6753475B2 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
CN110998838B (zh) 半导体模块
WO2018135104A1 (ja) 半導体装置
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
JP6708066B2 (ja) 半導体装置
US11380656B2 (en) Semiconductor device
CN112543994B (zh) 半导体装置
CN113678246B (zh) 半导体装置
CN109417066B (zh) 半导体装置
US20210407875A1 (en) Semiconductor device
CN112582356A (zh) 半导体器件
US11431254B2 (en) Switching element unit and switching element module for use in an inverter circuit
CN113519050B (zh) 半导体装置
CN110622307B (zh) 半导体模块以及电力变换装置
JP7124769B2 (ja) 半導体モジュール
WO2023058381A1 (ja) 電力変換装置
WO2023063086A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant